JP5987634B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP5987634B2
JP5987634B2 JP2012237995A JP2012237995A JP5987634B2 JP 5987634 B2 JP5987634 B2 JP 5987634B2 JP 2012237995 A JP2012237995 A JP 2012237995A JP 2012237995 A JP2012237995 A JP 2012237995A JP 5987634 B2 JP5987634 B2 JP 5987634B2
Authority
JP
Japan
Prior art keywords
plate
metal plate
insulating
heat radiating
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012237995A
Other languages
English (en)
Other versions
JP2014090016A (ja
Inventor
まい 齊藤
まい 齊藤
堀 元人
元人 堀
稲葉 哲也
哲也 稲葉
池田 良成
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012237995A priority Critical patent/JP5987634B2/ja
Publication of JP2014090016A publication Critical patent/JP2014090016A/ja
Application granted granted Critical
Publication of JP5987634B2 publication Critical patent/JP5987634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8485Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、パワー半導体素子を搭載したパワー半導体モジュールに関する。
電力変換装置、無停電電源装置、工作機械、産業用ロボット等では、IGBT(Insulated Gate Bipolar Transistor)やパワーFET(Field Effect Transistor)等のパワー半導体素子を搭載したパワー半導体モジュールが使用されている。
このパワー半導体モジュールとして、絶縁板上に形成された金属箔上に接合された少なくとも一つの半導体素子(半導体チップ)と、半導体素子(半導体チップ)に対向して配置されたプリント基板と、このプリント基板の第1及び第2の主面に形成された金属箔の少なくとも一つと半導体素子(半導体チップ)の主電極の少なくとも一つとを電気的に接続する複数のポスト電極とを備えた半導体装置(半導体モジュール)が提案されている(例えば、特許文献1参照)。ここで、金属箔の外周端面は絶縁板と直交する切断面とされている。
また、導電パターン付絶縁基板の両面の導電パターン上に銅ブロックを配置し、一方の銅ブロック上にIGBTチップを搭載し、このIGBTチップにプリント基板に固着されたインプラントピンをはんだで固着した構成を有する半導体装置用ユニット(半導体モジュール)が提案されている(例えば、特許文献2参照)。ここで、絶縁基板上の導電パターン及び銅ブロックの外周端面は絶縁基板と直交する切断面とされている。
これら特許文献1及び2に記載された半導体モジュールでは、例えば図6(a)〜(c)に模式的に示すように構成されている。すなわち、放熱板付絶縁基板100は、絶縁基板101とこの絶縁基板101の表裏に接合された第1の放熱板102aおよび第2の放熱板102bとで構成されている。
絶縁基板101は、例えばセラミック製の絶縁板103と、この絶縁板103の表裏に接合された第1の金属板104a及び第2の金属板104bとを備えている。
また、第1の放熱板102aおよび第2の放熱板102bは、絶縁基板101を構成する第1の金属板104a及び第2の金属板104bの外表面にはんだ105aおよび105bによって接合されている。
そして、第1の放熱板102a上にIGBTチップ106及びダイオードチップ107はんだ108によって接合されている。これらIGBTチップ106及びダイオードチップ107は、それらの上面にプリント基板110に固着されたポスト電極111がはんだ112によって電気的に接続されている。
これら放熱板付絶縁基板100、IGBTチップ106、ダイオードチップ107及びプリント基板110がアンダーフィル材等の樹脂封止材113で封止されている。
このような構成を有するパワー半導体モジュールは、図6(b)に示すように、第1の金属板104a及び第2の金属板104bと第1の放熱板102a及び第2の放熱板102bとの双方の外周端面が、絶縁板103の平面と直交する型取り時の切断面となっている。
このため、−40℃〜150℃のヒートサイクル試験を行った場合に、放熱板付絶縁基板100のIGBTチップ106を搭載した面とは反対側の面において、はんだ層にクラックが生じたり、絶縁板103に損傷を生じたりするという問題点がある。
すなわち、第2の放熱板102b、はんだ105b及び絶縁板103の線膨張係数が全て異なるので放熱板付絶縁基板100内に応力が発生する。半導体モジュールを組立てる際のリフロー工程で、はんだの融点(180〜240℃)付近で放熱板付絶縁基板100の第1の金属板104a及び第2の金属板104bと第1の放熱板102a及び第2の放熱板102bとをはんだ105a及び105bによって接合した後、リフロー装置から取り出して常温まで冷却する。このとき、パワー半導体モジュールは、下面側に第2の放熱板102bが配置され、この第2の放熱板102bが載置台に載置される関係で、第2の放熱板102b側から冷却されることになる。通常の使用状態でも第2の放熱板102bが冷却フィン等の冷却体に接触されることから下側から冷却される。したがって、加熱時に図7(a)に示す状態であるとしたときに、冷却時には、第2の放熱板102bの収縮量は、はんだ105bによって拘束されている上側で小さくなり、拘束されていない反対側の下側で大きくなることから図7(b)に示すように第の放熱板102bが下向きに凹状となる反りが発生する。
この上記構成を有するパワー半導体モジュールに対してヒートサイクル試験を実施すると、裏面側の第2の放熱板102bが下向きに凹状となる反りと緩和との変形を繰り返すためはんだ層にクラックが生じるとともに、樹脂封止材113は、弾性率が低く、柔軟性がないので、この樹脂封止材113内にもクラックを生じ易い。
このため、樹脂封止材113内のクラックの発生を抑制するために、従来、高熱伝導性窒化けい素基板の表裏に配置する金属板の外周端部に高熱伝導性窒化けい素基板から離れるにしたがって幅が狭くなる傾斜部を形成することにより、ヒートサイクルが付加さられた場合における金属板に生じる熱応力や残留応力を、傾斜部の組成変形により吸収することにより、金属板の外周端部への応力集中を緩和するようにしたセラミックス回路基板が提案されている(例えば、特許文献3参照)。
さらに、セラミックス基板の両面にろう材層を介して金属板を接合し、これら金属板をエッチング処理することにより所定の金属回路パターンを形成するとともに、金属板の外周端部にセラミックス基板から離れるにしたがって幅が狭くなる傾斜部を形成し、ろう材層が金属回路パターンの側面よりも外方に張り出すように形成したセラミックス回路基板が提案されている(例えば、特許文献4参照)。この場合には、セラミック基板に金属板を接合するろう材層を金属回路パターンの側面よりも外方に取り出すように形成することにより、セラミックス基板と金属回路パターンとの接合端部に作用する集中応力を低減することができ、セラミックス回路基板の曲げ応力およびたわみ性を向上させて割れの発生が少なく耐久性および信頼に優れた半導体装置を高い製造歩留りで量産することが可能となる。
また、方形状のセラミック基板のおもて、うら両面に導体パターンを接合形成し、おもて面側の導体パターンにチップ熱部品をマウントし、うら面側の導体パターンに放熱用金属ベース板をはんだ接合した絶縁基板において、セラミック基板の四隅コーナー部を面取りして面取り部を形成することにより、熱サイクルに起因して半田接合部に発生する応力集中を緩和し、はんだ亀裂が発生するまでの時間を延ばして基板の疲労寿命を向上させるようにした半導体装置が提案されている(例えば、特許文献5参照)。
特開2009−64852号公報 国際公開国際公開第2011/083737号パンフレット 特開平10−93211号公報 特開平11−340598号公報 特開2004−134746号公報
しかしながら、特許文献3および4に記載の従来例にあっては、絶縁板の表裏両面に接合した金属板に傾斜部を形成しているので、金属板の加工費が嵩みパワー半導体モジュールの製造コストが嵩むとともに、半導体チップを搭載する金属板の搭載面積が減少するという未解決の課題がある。
さらに、特許文献5に記載の従来例にあっては、方形状のセラミック基板の四隅コーナー部に面取り部を形成するのでセラミックス基板の加工に手間がかかるとともに、樹脂封止材に生じるクラックについては言及していない。
そこで、本発明は上記従来例の未解決の課題に着目してなされたものであり、絶縁板に接合する金属板や放熱板の側面の加工処理を減少させて加工コストを低減することができるとともに、半導体チップの搭載面積を広く確保することができるパワー半導体モジュールを提供することを目的としている。
上記目的を達成するために、本発明に係るパワー半導体モジュールの第1の態様は、一方の面に第1の金属板を配置し、他方の面に第2の金属板を配置した絶縁板を有する絶縁基板と、前記第1の金属板及び前記第2の金属板の外表面に金属接合材によって個別に配置した当該第1の金属板及び当該第2の金属板の平面サイズより小さい平面サイズの第1の放熱板及び第2の放熱板と、前記第1の放熱板に搭載された半導体チップと、前記絶縁基板及び前記半導体チップを内部に封入する樹脂封止材とを備え、前記第2の金属板の外周端面は、前記絶縁板から当該絶縁板とは反対側に向かうに従い外方への突出量が減少する傾斜面に加工され、前記第1の金属板の外周端面は、切断加工面を維持し、前記第2の放熱板の外周端面は、前記第2の金属板から当該第2の金属板の反対側に向かうに従い外方への突出量が減少する傾斜面に加工され、前記第1の放熱板の外周端面は、切断加工面を維持している。
また、本発明に係る半導体モジュールの第の態様は、第1の放熱板及び第2の放熱板が、両者の厚みが等しいとともに、第1の金属板及び第2の金属板との接合面の表面積が等しく設定され、且つ当該接合面が互いに対向している。
また、本発明に係るパワー半導体モジュールの第の態様は、第1の金属板及び第2の金属板が、両者の厚みが等しいとともに、絶縁板との接合面の表面積が等しく設定され、且つ当該接合面が互いに対向している。
また、本発明に係るパワー半導体モジュールの第の態様は、半導体チップが、絶縁ゲートバイポーラトランジスタを内蔵している。
本発明によれば、絶縁板の半導体チップを搭載しない側の第2の金属板又は第2の放熱板の外周端面に傾斜面を形成するが、半導体チップを搭載する側の第1の金属板又は第1の放熱板には傾斜面を形成することなく切断面を維持している。このため、ヒートサイクル試験を繰り返した場合に、はんだ層や樹脂封止材へのクラックの発生を抑制しながらパワー半導体モジュールの製造コストを低減することができるとともに、半導体チップの搭載面積を広く確保することができる。
本発明の第1の実施形態を示す断面図である。 図1に適用し得る放熱板付絶縁基板を示す断面図である。 図2の平面図である。 図2の底面図である。 第1の実施形態のパワー半導体モジュールの等価回路を示す回路図である。 従来例を示す図であって、(a)は断面図、(b)は放熱板付絶縁基板を示す断面図、(c)は放熱板付絶縁基板の底面図である。 従来例を示す図であって、(a)は加熱状態を示す断面図、(b)は冷却状態を示す断面図である。
以下、本発明の実施の形態について図面を伴って説明する。
図1は本発明の一実施形態を示す断面図、図2は図1に適用し得る放熱板付絶縁基板の断面図、図3は図2の放熱板付絶縁基板の平面図、図4は図2の放熱板付絶縁基板の底面図である。
図中、1はパワー半導体モジュールであって、このパワー半導体モジュール1は、放熱板付絶縁基板2、この放熱板付絶縁基板2に搭載された半導体チップ3、半導体チップ3にポスト電極4を介して電気的に接続されたプリント基板5、これら放熱板付絶縁基板2、半導体チップ3、プリント基板5を内部に封止する樹脂封止材6を備えている。
放熱板付絶縁基板2は、図2に示すように、絶縁基板11と、この絶縁基板11の一方の面に接合された第1の放熱板12aおよび他方の面に接合された第2の放熱板12bとを備えている。
絶縁基板11は、伝熱性の良いアルミナ等のセラミックスを主成分とする例えば方形板状の絶縁板13と、この絶縁板13の一方の面に例えば銀ろう等の金属接合材によって接合された例えば銅、アルミニウム、アルミニウム合金等で構成される第1の金属板14a及び絶縁板13の他方の面に同様に例えば銀ろう等の金属接合材によって接合された例えば銅、アルミニウム、アルミニウム合金等で構成される第2の金属板14bとを備えている。
また、第1の放熱板12aは、例えば銅、アルミニウム等の熱伝導性の高い金属で形成され絶縁基板11を構成する第1の金属板14aの絶縁板13とは反対側に金属接合部材としてのはんだ15aによって接合されている。第2の放熱板12bは、例えば銅、アルミニウム等の熱伝導性の高い金属で形成され絶縁基板11を構成する第2の金属板14bの絶縁板13とは反対側に金属接合部材としてのはんだ15bによって接合されている。
そして、第1の放熱板12aの第1の金属板14aとは反対側に半導体チップ3がはんだ16によって接合されて搭載されている。
ここで、絶縁板13は、図3及び図4に示すように、矩形板状に形成され、四隅にC面取り部13aが形成されている。また、第1の金属板14a及び第1の放熱板12aは、図2及び図3に示すように、絶縁板13の外形より順次小さい外形に形成され、絶縁板13と同様に四隅にC面取り部14f及び12fが形成されている。これら第1の金属板14a及び第1の放熱板12aは、外周端面がプレス機で型抜き加工したままの絶縁板13の平面に対して直交する垂直な切断面が維持されている。
これに対して、第2の放熱板12bは、図2及び図4に示すように、外周端面が第2の金属板14bから第2の金属板14bとは反対側に行くにしたがい外方への突出量が減少する傾斜面12dが形成されて断面形状が扁平な逆台形状に形成されている。同様に、第2の金属板14bは、図2及び図4に示すように、外周端面が絶縁板13から絶縁板とは反対側すなわち第2の金属板14bとの接合面側に行くにしたがい外方への突出量が減少する傾斜面14dが形成されて断面形状が扁平な逆台形状に形成されている。
そして、第2の放熱板12b及び第2の金属板14bの四隅に傾斜面取り部12e及び14eが形成されている。
上述したように放熱板付絶縁基板2の表裏で第1の金属板14aおよび第1の放熱板12aと第2の金属板14bおよび第2の放熱板12bとの外周端面形状を異ならせた理由は、以下の通りである。
すなわち、本発明者等は前述した図6(a)〜(d)の従来例についてヒートサイクル試験(−40〜150℃)を繰り返し行った結果、図6(b)および(c)に示すように、絶縁板103については外周面における四隅の角部の上下位置となるa点で応力集中が発生して樹脂封止材113にクラックが生じる。また、絶縁板103の下面側に接合された第2の金属板104bについては外周面における四隅の角部の下側位置となるb点で応力集中が発生して樹脂封止材113にクラックが生じる。さらに、第2の放熱板102bについては外周面における四隅の角部における第2の金属板104bと接合するc点に応力集中が発生して樹脂封止材113にクラックが生じる。
そして、樹脂封止材113のクラック発生頻度は、第2の金属板104bの外周面の角部におけるb点が最も多く、次いで、第2の放熱板102bの外周面の角部におけるc点が多く、次いで、絶縁板103の外周面における角部におけるa点が多くなることが知見された。
このヒートサイクル試験結果から、樹脂封止材113に発生するクラックは、放熱板付絶縁基板100の絶縁板103より下側で発生しており、クラックの発生を抑制する傾斜面は第2の金属板104b及び第2の放熱板102bの外周面に形成すればよいことを知見した。
また、絶縁板103の外周面の四隅の角部の応力集中は、角部にC面取り部を形成することにより、抑制することができる。
したがって、本実施形態では、上述したように、放熱板付絶縁基板2の上面側の第1の金属板14a及び第2の放熱板12aについては外周面に面取り加工を施すことなくプレス機による型取り時の切断加工面をそのまま維持している。
一方、応力集中を生じる放熱板付絶縁基板2の下面側の第2の金属板14b及び第2の放熱板12bについては前述した従来例と同様に傾斜面14dおよび12dを設けるようにしている。これら第2の金属板14b及び第2の放熱板12bの外周面に傾斜面14d及び12dを設けることにより、応力集中を緩和することができ、樹脂封止材6のクラック発生を抑制して長寿命化することができる。
半導体チップ3は、絶縁ゲートバイポーラトランジスタ(IGBT)を内蔵するIGBTチップ3aと、このIGBTチップ3aに内蔵された絶縁ゲートバイポーラトランジスタ(IGBT)と逆並列に接続されるフリー・ホイーリング・ダイオードを内蔵するダイオードチップ3bとで構成されている。これらIGBTチップ3a及びダイオードチップ3bは放熱板付絶縁基板2の第1の放熱板12aの絶縁板13とは反対側にはんだ16を介して接合されることにより放熱板付絶縁基板2に搭載されている。
また、半導体チップ3を構成するIGBTチップ3aおよびダイオードチップ3bは、上記のような各種パワーデバイスであるが、シリコン基板上に形成したものでもよいし、SiC基板上に形成したものでもよい。
なお、放熱板付絶縁基板2上に搭載された半導体チップ3を構成するIGBTチップ3aに内蔵される絶縁ゲートバイポーラトランジスタ(IGBT)とダイオードチップ3bに内蔵されるフリーホイーリングダイオード(FWD)とは、図5の等価回路に示すように接続している。
図5に示す等価回路図から分かるように、放熱板付絶縁基板2の第1の金属板14a及び第1の放熱板12aには、スイッチングデバイス(以下、単にトランジスタという)Q1とFWD(以下、ダイオードという)D1の逆並列接続回路が形成されている。
ここで、放熱板付絶縁基板2上に配置される半導体チップ(パワーデバイス)3は、図5に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。
図1では、放熱板付絶縁基板2の第1の放熱板12a上で、トランジスタQ1を構成するIGBTチップ3aと、その右側にダイオードD1を構成するダイオードチップ3bとが並列に配置された状態を示している。すなわち、トランジスタQ1とダイオードD1は、放熱板付絶縁基板2上の第1の金属板14aとプリント基板5とによって、逆並列に接続されている。そして、IGBTチップ3aおよびダイオードチップ3bは、上面に所定距離離間して配置されたプリント基板5に形成(固定)されたポスト電極4に電気的接合部材としてのはんだ17を介して電気的に接続されている。
ここで、プリント基板5には、一方の面となる裏面に複数のポスト電極4が下方に延長して配設され、他方の面となる表面に外部接続端子となるエミッタ端子ピン18が形成されている。
なお、図1のようにIGBTチップ3aおよびダイオードチップ3bを左右に並列配置せずに、前後方向に並列配置することもできる。
ここでは、一方のIGBTチップ3aの下面にはトランジスタQ1のコレクタ電極が形成され、第1の放熱板12aを介してパワー半導体モジュール1の外部入力用端子となるコレクタ端子ピン19に接続されている。また、IGBTチップ3aのおもて面には、トランジスタQ1のエミッタ電極及びゲート電極が形成され、それぞれポスト電極4を介してプリント基板5に接続される。このうちトランジスタQ1のゲート電極は、プリント基板5を介してゲート端子ピン(図示せず)と接続されている。
パワー半導体モジュール1の各構成要素は、例えばアンダーフィル等の絶縁性を有する樹脂封止材6よってモールド成型され、保護される。その結果、パワー半導体モジュール1の外形は、全体として平面視で矩形形状をなす直方体状のモールド成型体20として形成されている。
このように、上記実施形態によると、放熱板付絶縁基板2の半導体チップ3を搭載する側については第1の金属板14aおよび第1の放熱板12aについは外周端面に特別な加工を施すことなく例えばプレス機による型抜き時の切断加工面をそのまま維持するようにしている。このため、第1の金属板14aおよび第1の放熱板12aの外周端面を従来例のように傾斜面に形成する必要がなく、この分加工コストを低減することができるとともに、加工時間も短縮することができる。しかも、第1の金属板14a及び第1の放熱板12aの外周面が絶縁板の平面に対して直交する切断加工面であるので、傾斜面を形成する場合に比較して半導体チップの搭載面積を大きくすることができる。
一方、放熱板付絶縁基板2の半導体チップ3を搭載しない面側では、図6(a)〜(d)に示す従来例のヒートサイクル試験結果に基づいて、絶縁板13の外周端面の四隅における角部の上下点に応力集中が生じることから、この絶縁板13の外周端面の四隅における角部にC面取り部13aを形成することにより、四隅の角部への応力集中を抑制している。
また、第2の金属板14b及び第2の放熱板12bについては、外周端面に絶縁板13から遠ざかる方向に行くにしたがい外方への突出量が減少する傾斜面14d及び12dを形成している。このため、第2の金属板14b及び第2の放熱板12bの外周端面にヒートサイクルにより生じる熱応力や残留応力を傾斜面14d及び12dでの塑性変形により吸収して外周端面への応力集中を緩和することができる。また、傾斜面14d及び12dにより、第2の金属板14b及び第2の放熱板12bと樹脂封止材6の密着する面積が大きくなるので、変形の抑制を期待できる。
このため、図6の従来例で発生する各部の応力集中を抑制してはんだ層や樹脂封止材6にクラックが発生することを抑制して、パワー半導体モジュール1を長寿命化することができる。したがって、パワー半導体モジュール1の信頼性を確保することができる。
また、絶縁板13の表裏の第1の金属板14a及び第2の金属板14bの厚みが等しいとともに、絶縁板13に接合する第1の金属板14aの接合面および第2の金属板14bの接合面の表面積が等しく、且つ第1の金属板14a及び第2の金属板14bの接合面が互いに対向しているので、絶縁板13の表裏の線膨張率差による変形を均一にすることができ、絶縁板13への応力を緩和することができる。同様に、第1金属板14a及び第2の金属板14bに接合される第1の放熱板12a及び第2の放熱板12bについても、第1の金属板14aに接合される第1の放熱板12aの接合面及び第2の金属板14bに接合される第2の放熱板12bの接合面の表面積が等しく、且つ、第1の放熱板12a及び第2の放熱板12bの接合面が互いに対向しているので、第1の金属板14a及び第2の金属板14bに対する線膨張係数差による変形量を均一にすることができ、結果として絶縁板13への応力を緩和することができる。
このように、本実施形態によるパワー半導体モジュールでは、第1の金属板14a及び第1の放熱板12aの加工工程を簡略化するとともに、加工コストの低減を図った上で、ヒートサイクルによる樹脂封止材やはんだ層のクラック発生を防止することができる。
なお、上記実施形態においては、ポスト電極4と半導体チップ3a,3bの接合をはんだ17で行っている場合について説明したが、はんだ17の代わりに金属微粒子,導電性接着剤等の他の電気的接合部材を適用することができる。
また、上記実施形態においては、第2の金属板14b及び第2の放熱板12bの外周端面の傾斜面を断面でみて直線上に形成した場合について説明したが、これに限定されるものではなく、断面円弧状に形成したり、階段状に形成するようにしてもよい。
また、上記実施形態においては、本発明を1in1タイプの半導体モジュールに適用した場合にいて説明したが、これに限定されるものではなく、IGBTチップ3aおよびダイオードチップ3bを2組内装する2in1タイプのパワー半導体モジュールやIGBTチップ3aおよびダイオードチップ3bを3組以上内装するパワー半導体モジュールにも本発明を適用することができる。
なお、上述した実施の形態は、本発明を具体化した例を示すものであり、したがって本発明はこれらの実施の形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能である。例えば、絶縁板13に接合された第1及び第2の金属板14a及び14b上に、第1及び第2の放熱板12a及び12bを接合し、第1の放熱板12a上に半導体チップ3を実装する放熱板付絶縁基板2の代わりに、絶縁板13に直接第1の放熱板12a及び12bを第1の金属板及び第2の金属板として接合する絶縁基板11を用意し、第1の放熱板12a上に半導体チップ3を実装してもよい。
1…パワー半導体モジュール、2…放熱板付絶縁基板、3…半導体チップ、3a…IGBTチップ、3b…ダイオードチップ、4…ポスト電極、5…プリント基板、6…樹脂封止材、11…絶縁基板、12a…第1の放熱板、12b…第2の放熱板、12d…傾斜面、12e…傾斜面取り部、13…絶縁板、13a…C面取り部、14a…第1の金属板、14b…第2の金属板、14d…傾斜面、14e…傾斜面取り部、15a,15b,16,17…はんだ、18…エミッタ端子ピン、19…コレクタ端子ピン、20…モールド成型体、100…放熱板付絶縁基板、101…絶縁基板、102a…第1の放熱板、102b…第2の放熱板、103…絶縁板、104a…第1の金属板、104b…第2の金属板、105a,105b…はんだ、106…IGBTチップ、107…ダイオードチップ、110…プリント基板、111…ポスト電極、112…はんだ、113…樹脂封止材

Claims (4)

  1. 一方の面に第1の金属板を配置し、他方の面に第2の金属板を配置した絶縁板を有する絶縁基板と、
    前記第1の金属板及び前記第2の金属板の外表面に金属接合材によって個別に配置した当該第1の金属板及び当該第2の金属板の平面サイズより小さい平面サイズの第1の放熱板及び第2の放熱板と、
    前記第1の放熱板に搭載された半導体チップと、
    前記絶縁基板及び前記半導体チップを内部に封入する樹脂封止材とを備え、
    前記第2の金属板の外周端面は、前記絶縁板から当該絶縁板とは反対側に向かうに従い外方への突出量が減少する傾斜面に加工され、
    前記第1の金属板の外周端面は、切断加工面を維持し
    前記第2の放熱板の外周端面は、前記第2の金属板から当該第2の金属板の反対側に向かうに従い外方への突出量が減少する傾斜面に加工され、
    前記第1の放熱板の外周端面は、切断加工面を維持している
    ことを特徴とするパワー半導体モジュール。
  2. 前記第1の放熱板及び前記第2の放熱は、両者の厚みが等しいとともに、前記第1の金属板及び前記第2の金属板との接合面の表面積が等しく設定され、且つ当該接合面が互いに対向されていることを特徴とする請求項1に記載のパワー半導体モジュール。
  3. 前記第1の金属板及び前記第2の金属板は、両者の厚みが等しいとともに、前記絶縁板との接合面の表面積が等しく設定され、且つ当該接合面が互いに対向していることを特徴とする請求項1又は2に記載のパワー半導体モジュール。
  4. 前記半導体チップは、絶縁ゲートバイポーラトランジスタを内蔵していることを特徴とする請求項1から3のいずれか1項に記載のパワー半導体モジュール。
JP2012237995A 2012-10-29 2012-10-29 パワー半導体モジュール Active JP5987634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012237995A JP5987634B2 (ja) 2012-10-29 2012-10-29 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012237995A JP5987634B2 (ja) 2012-10-29 2012-10-29 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2014090016A JP2014090016A (ja) 2014-05-15
JP5987634B2 true JP5987634B2 (ja) 2016-09-07

Family

ID=50791711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012237995A Active JP5987634B2 (ja) 2012-10-29 2012-10-29 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP5987634B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6575220B2 (ja) * 2015-08-18 2019-09-18 富士電機株式会社 半導体装置
JP6623811B2 (ja) 2016-02-16 2019-12-25 富士電機株式会社 半導体モジュールの製造方法及び半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093211A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 窒化けい素回路基板
JP2002343911A (ja) * 2001-05-16 2002-11-29 Hitachi Metals Ltd 基 板
JP4345066B2 (ja) * 2005-05-24 2009-10-14 日立金属株式会社 セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2009064806A (ja) * 2007-09-04 2009-03-26 Mitsubishi Electric Corp 回路基板及びその製造方法並びに半導体モジュール

Also Published As

Publication number Publication date
JP2014090016A (ja) 2014-05-15

Similar Documents

Publication Publication Date Title
US8957508B2 (en) Semiconductor device and method of manufacturing the same
US9153519B2 (en) Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same
JP4867793B2 (ja) 半導体装置
KR101827186B1 (ko) 반도체 모듈 및 인버터 장치
JP6435945B2 (ja) ヒートシンク付きパワーモジュール用基板
KR20170026557A (ko) 파워 모듈용 기판 유닛 및 파워 모듈
WO2018146933A1 (ja) 半導体装置及び半導体装置の製造方法
JP7040032B2 (ja) 半導体装置
JP5414644B2 (ja) 半導体装置
JP2019153752A (ja) 半導体装置
CN107078115B (zh) 半导体模块
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP6048238B2 (ja) 電子装置
JP5987634B2 (ja) パワー半導体モジュール
JP2009059821A (ja) 半導体装置
JP6010942B2 (ja) 半導体装置およびその製造方法
JP2008300627A (ja) 半導体装置
JP2021048262A (ja) 半導体装置
TWI766791B (zh) 雙面冷卻功率封裝結構
JP2019083292A (ja) 半導体装置
JP4535004B2 (ja) 両面冷却型半導体装置
JP7326859B2 (ja) 半導体モジュール部品
JP2014041876A (ja) 電力用半導体装置
JP7147186B2 (ja) 半導体装置
JP2013004880A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160725

R150 Certificate of patent or registration of utility model

Ref document number: 5987634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250