JP2019083292A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019083292A
JP2019083292A JP2017211324A JP2017211324A JP2019083292A JP 2019083292 A JP2019083292 A JP 2019083292A JP 2017211324 A JP2017211324 A JP 2017211324A JP 2017211324 A JP2017211324 A JP 2017211324A JP 2019083292 A JP2019083292 A JP 2019083292A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor element
lead
conductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017211324A
Other languages
English (en)
Inventor
将司 林
Shoji Hayashi
将司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017211324A priority Critical patent/JP2019083292A/ja
Publication of JP2019083292A publication Critical patent/JP2019083292A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】両面冷却型の半導体装置において、上側放熱板と下側放熱板との間の平行度を確保し得る技術を提供する。【解決手段】本明細書が開示する半導体装置は、半導体素子と、半導体素子を挟んで対向している上側放熱板及び下側放熱板と、平面視したときに半導体装置の両側に位置し、半導体素子に電気的に接続されている第1リード及び第2リードとを備える。この半導体装置の上側放熱板及び下側放熱板の各々は、絶縁基板と、絶縁基板の一方側に位置するととともに半導体素子へ電気的に接続された内側導体層と、絶縁基板の他方側に位置する外側導体層とを有する。第1リード及び第2リードの各々は、上側放熱板と下側放熱板との一方の内側導体層に接合されているとともに、他方の絶縁基板に接触している。【選択図】図3

Description

本明細書が開示する技術は、両面冷却型の半導体装置に関する。
特許文献1に、両面冷却型の半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子を挟んで対向している上側放熱板及び下側放熱板と、上側放熱板又は下側放熱板を介して半導体素子に電気的に接続されている複数のリードとを備える。
特開2015−57807号公報
上記した両面冷却型の半導体装置は、一般に冷却器と交互に配置された半導体モジュールに組み込まれて用いられる。このような半導体モジュールにおいて、より効果的な冷却特性を得るためには、上側放熱板と下側放熱板の各々が、隣接する冷却器に対して大きな面積で接触することが好ましい。しかしながら、仮に上側放熱板と下側放熱板との間の平行度が不十分であると、半導体装置と冷却器とを交互に配置した際に、上側放熱板又は下側放熱板と冷却器との間にクリアランスが生じるおそれがある。このようなクリアランスは、上側放熱板又は下側放熱板と冷却器との間の熱抵抗を増大させ、半導体モジュールの冷却特性を低下させる。そのことから、半導体装置の製造段階では、半導体素子、上側放熱板及び下側放熱板を互いに組み付ける際に、治具を用いて上側放熱板と下側放熱板との間の平行度を確保している。その結果、治具を考慮して半導体装置の構造が制限されることや、半導体装置の構造に応じて複雑な治具が必要とされることがある。本明細書は、このような治具を必要とすることなく、上側放熱板と下側放熱板との間の平行度を確保し得る技術を提供する。
本明細書が開示する半導体装置は、半導体素子と、半導体素子を挟んで対向している上側放熱板及び下側放熱板と、平面視したときに半導体装置の両側に位置し、半導体素子に電気的に接続されている第1リード及び第2リードとを備える。この半導体装置の上側放熱板及び下側放熱板の各々は、絶縁基板と、絶縁基板の一方側に位置するととともに半導体素子へ電気的に接続された内側導体層と、絶縁基板の他方側に位置する外側導体層とを有する。第1リード及び第2リードの各々は、上側放熱板と下側放熱板との一方の内側導体層に接合されているとともに、他方の絶縁基板に接触している。
上記の半導体装置では、絶縁基板を有する上側放熱板及び下側放熱板が採用されており、第1リード及び第2リードの各々が、上側放熱板と下側放熱板と一方の内側導体層に接合されているとともに、他方の絶縁基板に接触している。このような構成によると、第1リード及び第2リードの各々は、上側放熱板又は下側放熱板の内側導体層を介して半導体素子と電気的に接続されるので、リードとしての本来の機能を発揮することができる。それとともに、第1リード及び第2リードの各々は、上側放熱板又は下側放熱板の他方の絶縁基板にも接触しているため、上側放熱板と下側放熱板との間を電気的に短絡させることなく、上側放熱板と下側放熱板との間の距離を維持する治具としても機能することができる。これにより、半導体装置の製造段階において、例えば半導体装置の構造を制限するような治具や、複雑な構造を有する治具を必要とすることなく、上側放熱板と下側放熱板との間の平行度を確保することができる。
実施例1の半導体装置10の平面図を示す。 実施例1の半導体装置10の平面視における内部構造を示す。但し、モールド樹脂12は破線で図示する。 図1のIII−III線における断面図を示す。 半導体装置10の製造方法の第1工程であって、上側放熱板22の内側導体層28上に、はんだを介して、半導体素子20を配置する態様を示す。 半導体装置10の製造方法の第2工程であって、第1リフロー工程で積層体Xを形成する態様を示す。 半導体装置10の製造方法の第3工程であって、下側放熱板24の内側導体層34上に、電力用リード14及び信号用リード18を、それぞれはんだを介して配置した後、積層体Xを下側放熱板24の内側導体層34上に配置する態様を示す。 半導体装置10の製造方法の第4工程であって、第2リフロー工程を示す。 実施例2の半導体装置100の内部構造を示す断面図である。 実施例3の半導体装置200の内部構造を示す断面図である。 実施例4の半導体装置300の平面視における内部構造を示す。但し、モールド樹脂12は破線で図示する。 図10のXI−XI線における断面図を示す。
(実施例1)図面を参照して、実施例1における半導体装置10について説明する。以下に説明するように、半導体装置10は、両面冷却型構造を有する半導体装置である。図1−3に示すように、半導体装置10は半導体素子20、上側放熱板22、下側放熱板24、複数の電力用リード14、16、複数の信号用リード18及びモールド樹脂12を備える。半導体素子20はモールド樹脂12内に封止されている。モールド樹脂12は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されることができる。複数の電力用リード14、16及び複数の信号用リード18はモールド樹脂12の内部から外部に亘って延びており、モールド樹脂12の内部で半導体素子20と電気的に接続されている。複数の電力用リード14、16及び複数の信号用リード18は、導体(例えば銅といった金属材料)で構成されている。
半導体素子20は、電力回路用のいわゆるパワー半導体素子である。半導体素子20の具体的な種類や構造は特に限定されない。半導体素子20には、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)素子又はIGBT(Insulated Gate Bipolar Transistor)素子などを採用することができる。また、半導体素子20に用いられる半導体材料についても特に限定されず、例えばシリコン(Si)、炭化シリコン(SiC)、又は窒化ガリウム(GaN)といった窒化物半導体であってよい。半導体素子20は、上面電極20aと下面電極20bと複数の信号パッド20cとを有する。上面電極20aと下面電極20bは電力用の電極であり、信号パッド20cは信号用の電極である。上面電極20aは半導体素子20の上面に位置しており、下面電極20b及び信号パッド20cは半導体素子20の下面に位置している。半導体素子20の上面電極20a、下面電極20b及び信号パッド20cを構成する材料は、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。半導体素子20の下面電極20bには、一方の電力用リード14が電気的に接続されており、半導体素子20の上面電極20aには、他方の電力用リード16が電気的に接続されている。一方、半導体素子20の複数の信号パッド20cには、各々の信号用リード18がそれぞれ電気的に接続されている。
図3に示すように、上側放熱板22は、絶縁基板26と、絶縁基板26の一方側に位置する内側導体層28と、他方側に位置する外側導体層30とを有する。内側導体層28と外側導体層30とは、絶縁基板26によって互いに絶縁されている。上側放熱板22の内側導体層28は、半導体素子20の上面電極20aに接合されている。この接合には、特に限定されないが、本実施例でははんだ付けが採用されており、上側放熱板22の内側導体層28と半導体素子20との間にははんだ層60が形成されている。これにより、上側放熱板22の内側導体層28と半導体素子20は電気的に接続されている。一例ではあるが、本実施例における上側放熱板22は、DBC(Direct Bonded Copper)基板である。絶縁基板26は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側導体層28と外側導体層30とのそれぞれは、銅で構成されている。但し、上側放熱板22はDBC基板に限定されず、一例ではあるが、絶縁基板26の両面に高純度アルミニウムを接合したDBA(Direct Bonded Aluminum)基板であってもよい。絶縁基板26については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側導体層28と外側導体層30とについては、銅やアルミニウムに限定されず、その他の金属で構成されていてもよい。そして、絶縁基板26と各導体層28、30との間の接合構造についても、特に限定されない。
下側放熱板24は、絶縁基板32と、絶縁基板32の一方側に位置する複数の内側導体層34と、他方側に位置する外側導体層36とを有する。内側導体層34と外側導体層36とは、絶縁基板32によって互いに絶縁されている。複数の内側導体層34の内のひとつは、半導体素子20の下面電極20bに接合されている。一方で、他の複数の内側導体層34は半導体素子20の信号パッド20cに接続されている。これらの接合には、特に限定されないが、本実施例でははんだ付けが採用されており、下側放熱板24の内側導体層34と下面電極20bとの間、及び、下側放熱板24の内側導体層34と信号パッド20cとの間には、それぞれはんだ層62、64が形成されている。これにより、下側放熱板24の複数の内側導体層34と半導体素子20は電気的に接続されている。一例ではあるが、本実施例における上側放熱板22は、DBC(Direct Bonded Copper)基板である。絶縁基板32は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側導体層34と外側導体層36とのそれぞれは、銅で構成されている。但し、下側放熱板24はDBC基板に限定されず、一例ではあるが、絶縁基板32の両面に高純度アルミニウムを接合したDBA(Direct Bonded Aluminum)基板であってもよい。絶縁基板32については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側導体層34と外側導体層36とについては、銅やアルミニウムに限定されず、その他の金属で構成されていてもよい。そして、絶縁基板32と各導体層34、36との間の接合構造についても、特に限定されない。
上側放熱板22、下側放熱板24の各々の外側導体層30、36はそれぞれモールド樹脂12の外部に露出している。即ち、上側放熱板22及び下側放熱板24は、半導体装置10の電気回路の一部を構成するだけでなく、半導体素子20の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置10は、モールド樹脂12の両面に放熱板22、24がそれぞれ露出する両面冷却構造を有する。
前述したように、本実施例の半導体装置10では絶縁基板26を有する上側放熱板22及び絶縁基板32を有する下側放熱板24が採用されている。図2、3に示すように電力用リード14はZ字型形状の曲げ構造を有しており、下側放熱板24の内側導体層34に接合されているとともに、上側放熱板22の絶縁基板26に接触している。このとき、電力用リード14の接合面14bは、半導体素子20の下面電極20bと接合されている内側導体層34に接合されている。また電力用リード14の接触面14aは、上側放熱板22の絶縁基板26に接触している。同様に複数の信号用リード18もZ字型形状の曲げ構造を有しており、下側放熱板24の内側導体層34に接合されているとともに、上側放熱板22の絶縁基板26に接触している。このとき、各々の信号用リード18の接合面18bは、半導体素子20の信号パッド20cと接合されている各々の内側導体層34に接合されている。また各々の信号用リード18の接触面18aは、上側放熱板22の絶縁基板26に接触している。ここで、電力用リード14は、本明細書が開示する技術における第1リードの一例であり、複数の信号用リード18は、本明細書が開示する技術における第2リードの一例である。電力用リード16においても上記同様の構造を有しており、一方で電力用リード14とは反対に、接合面16bが上側放熱板22の内側導体層28に接合されているとともに、接触面(不図示)が下側放熱板24の絶縁基板32に接触している(図2参照)。
このような構成によると、電力用リード14及び信号用リード18の各々は、下側放熱板24の複数の内側導体層34を介して半導体素子20と電気的に接続される。同様に電力用リード16は、上側放熱板22の内側導体層28を介して半導体素子20と電気的に接続される。これにより、電力用リード14、16及び信号用リード18の各々は、リードとしての本来の機能を発揮することができる。これら上記の接合には、特に限定されないが、本実施例でははんだ付けが採用されている。電力用リード14及び信号用リード18の各々は、本実施例では下側放熱板24の内側導体層34と接合されているが、特に限定されず、上側放熱板22の内側導体層28と接合されるように構成されていてもよい。電力用リード16においても、同様に限定されない。
また、電力用リード14、16及び信号用リード18の各々は、上側放熱板22の絶縁基板26、又は、下側放熱板24の絶縁基板32にも接触している。そのため、上側放熱板22と下側放熱板24との間を電気的に短絡させることなく、上側放熱板22と下側放熱板24との間の距離を維持する治具としても機能することができる。これにより、半導体装置10の製造段階において、例えば半導体装置10の構造を制限するような治具や、複雑な構造を有する治具を必要とすることなく、上側放熱板22と下側放熱板24との間の平行度を確保することができる。
図4−7を参照して、半導体装置10の製造工程についての一実施例を説明する。図4に示すように、第1工程では、上側放熱板22上に半導体素子20を配置する。この工程では、先ず上側放熱板22及び半導体素子20を用意する。次いで、半導体素子20を、上面電極20aを下側にして、上側放熱板22の内側導体層28上に、はんだ60を介して配置する。このとき、半導体素子20の下面電極20b及び信号パッド20c上にも、はんだ62、64をそれぞれ配置する。ここで、一例ではあるが、上側放熱板22や半導体素子20等を積層する作業は、予め治具Aを上側放熱板22の下に設置してから行ってもよい。これにより、後述するが、次工程の第1リフロー工程において、部材を直接触る必要がないため、部材を位置ずれさせることなく、リフロー炉へ移動させることができる。図5に示すように、第2工程では、第1リフローを行う。第1工程で配置したはんだ60を、リフロー炉などによって加熱して、上側放熱板22と半導体素子20との間のはんだ付けを行う。このとき、他のはんだ62、64も加熱されて溶融することで、半導体素子20上にはんだ62、64が溶着される。この第1リフロー工程によって、上側放熱板22に半導体素子20が接合されることで、積層体Xが形成される。ここで積層体Xは、治具Aから取り外しておく。
図6に示すように、第3工程では、下側放熱板24上にリードフレーム19及び積層体Xを配置する。先ず、下側放熱板24とリードフレーム19を用意する。リードフレーム19には、複数の電力用リード14、16及び複数の信号用リード18が一体に設けられている。但し、図6、7において、一方の電力用リード16は不図示のため、その説明は省略する。次いで、内側導体層34が上側に位置するように、下側放熱板24を治具A上に配置する。次いで、リードフレーム19を治具Aに対して配置する。このとき、電力用リード14と複数の信号用リード18は、半導体素子20の両側に分かれて配置され、電力用リード14及び複数の信号用リード18の各接合面14b、18bは、それぞれはんだ66、68を介して内側導体層34上に配置される。リードフレーム19を配置した後、その上に第2工程で形成した積層体Xを反転させて配置する。次いで、一例ではあるが、重り72を上側放熱板22上にのせ、組み付けた部材全体を押圧してもよい。ここで、リードフレーム19の左右の位置決めのため、治具A上に下側放熱板24を配置し、治具Aに取り付けた基準ピン70によってリードフレーム19をガイドさせてもよい。これにより、下側放熱板24に対して精度よくリードフレーム19を配置することができる。同様に、一例ではあるが、リードフレーム19を配置した後、積層体Xの左右の位置決めを行うため、治具Bをリードフレーム19上に設置し、ガイドさせることで、積層体Xを配置してよい。さらに、一例ではあるが、治具Bは治具Aの基準ピン70にガイドさせて配置してもよい。これにより、下側放熱板24及びリードフレーム19に対して、積層体Xを精度よく配置することができる。
図7に示すように、第4工程では、第2リフローを行う。この工程では、はんだ62、64、66、68を例えばリフロー炉などによって加熱し、下側放熱板24とリードフレーム19と積層体Xとの間、電力用リード14と内側導体層34との間、及び、各信号用リード18と内側導体層34との間のはんだ付けを行う。このとき、リードフレーム19上の電力用リード14、複数の信号用リード18の各々は、上側放熱板22の絶縁基板26と接触している状態で、下側放熱板24の内側導体層34と接合される。このような構成によると、電力用リード14及び複数の信号用リード18の各々が、上側放熱板22と下側放熱板24との間の距離を維持する治具としても機能することができる。電力用リード14及び複数の信号用リード18の各々は、上側放熱板22の絶縁基板26と接触しているので、上側放熱板22と下側放熱板24との間を電気的に短絡させることもない。これにより、半導体装置10の構造を制限するような治具や、複雑な構造を有する治具を必要することなく、上側放熱板22と下側放熱板24との上下の位置決めすることができる。これは即ち、上側放熱板22と下側放熱板24との間の平行度を確保することを可能にする。最後に、各治具A、Bを取り外し、半導体装置10の各部材の組み付けが完成する。ここで、はんだ付けで用いるはんだは、一例ではあるが、シート形状であってもよい。上記した半導体装置10の製造工程を除いて、半導体装置10は従来と同様の製造工程で製造することができる。
(実施例2)図8を参照して、実施例2の半導体装置100について説明する。半導体装置100は、実施例1と同様に両面冷却型の構造を有し、半導体素子20、上側放熱板22、下側放熱板24、複数の電力用リード114他、複数の信号用リード118及びモールド樹脂12を備える。一方で、本実施例の半導体装置100では、電力用リード114及び複数の信号用リード118がU字型形状の曲げ構造を有している。この点において、実施例1とは異なっている。なお、半導体装置100を構成する他の各部材については、実施例1と同様の構成を採用することができるため、ここでは重複する説明を省略する。また、不図示の電力用リードについても説明を省略する。
本実施例の半導体装置100では絶縁基板26を有する上側放熱板22及び絶縁基板32を有する下側放熱板24が採用されている。図8に示すように電力用リード114はU字型形状の曲げ構造を有しており、下側放熱板24の内側導体層34に接合されているとともに、上側放熱板22の絶縁基板26に接触している。このとき、電力用リード114の接合面114bは、半導体素子20の下面電極20bと接合されている内側導体層34に接合されている。また電力用リード114の接触面114aは、上側放熱板22の絶縁基板26に接触している。同様に複数の信号用リード118もU字型形状の曲げ構造を有しており、下側放熱板24の内側導体層34に接合されているとともに、上側放熱板22の絶縁基板26に接触している。このとき、各々の信号用リード118の接合面118bは、半導体素子20の信号パッド20cと接合されている各々の内側導体層34に接合されている。また各々の信号用リード118の接触面118aは、上側放熱板22の絶縁基板26に接触している。ここで、電力用リード114は、本明細書が開示する技術における第1リードの一例であり、複数の信号用リード118は、本明細書が開示する技術における第2リードの一例である。
このような構成によると、電力用リード114及び信号用リード118の各々は、下側放熱板24の複数の内側導体層34を介して半導体素子20と電気的に接続されるので、リードとしての本来の機能を発揮することができる。これら上記の接合には、特に限定されないが、本実施例でははんだ付けが採用されている。電力用リード114及び信号用リード118の各々は、本実施例では下側放熱板24の内側導体層34と接合されているが、特に限定されず、上側放熱板22の内側導体層28と接合されるように構成されていてもよい。
また、電力用リード114及び複数の信号用リード118の各々は、上側放熱板22の絶縁基板26にも接触している。そのため、上側放熱板22と下側放熱板24との間を電気的に短絡させることなく、上側放熱板22と下側放熱板24との間の距離を維持する治具としても機能することができる。これにより、半導体装置100の製造段階において、例えば半導体装置100の構造を制限するような治具や、複雑な構造を有する治具を必要とすることなく、上側放熱板22と下側放熱板24との間の平行度を確保することができる。さらに、本実施例では、電力用リード114及び複数の信号用リード118の各々がU字型形状の構造を有しているため、実施例1と比較して治具としての強度を強くすることができ、半導体装置100の組み付け作業をより安定に行うことができる。
(実施例3)図9を参照して、実施例3の半導体装置200について説明する。半導体装置100は、実施例1と同様に両面冷却型の構造を有し、半導体素子20、上側放熱板22、下側放熱板24、複数の電力用リード214他、複数の信号用リード218及びモールド樹脂12を備える。一方で、本実施例の半導体装置200では、電力用リード214及び複数の信号用リード218が凸部214c、218cを有している。これら凸部214c、218cは、上側放熱板22と下側放熱板24に接するように形成されている。上記の点において、実施例1とは異なっている。なお、半導体装置200を構成する他の各部材については、実施例1と同様の構成を採用することができるため、ここでは重複する説明を省略する。また、不図示の電力用リードについても説明を省略する。
本実施例の半導体装置200では絶縁基板26を有する上側放熱板22及び絶縁基板32を有する下側放熱板24が採用されている。図9に示すように電力用リード214は凸部214cを有しており、下側放熱板24の内側導体層34に接合されているとともに、上側放熱板22の絶縁基板26に接触している。このとき、電力用リード214の接合面214bは、半導体素子20の下面電極20bと接合されている内側導体層34に接合されている。また電力用リード214の接触面214aは、上側放熱板22の絶縁基板26に接触している。同様に複数の信号用リード218も凸部218cを有しており、下側放熱板24の内側導体層34に接合されているとともに、上側放熱板22の絶縁基板26に接触している。このとき、各々の信号用リード218の接合面218bは、半導体素子20の信号パッド20cと接合されている各々の内側導体層34に接合されている。また各々の信号用リード218の接触面218aは、上側放熱板22の絶縁基板26に接触している。ここで、電力用リード214は、本明細書が開示する技術における第1リードの一例であり、複数の信号用リード218は、本明細書が開示する技術における第2リードの一例である。
このような構成によると、電力用リード214及び信号用リード218の各々は、下側放熱板24の複数の内側導体層34を介して半導体素子20と電気的に接続されるので、リードとしての本来の機能を発揮することができる。これら上記の接合には、特に限定されないが、本実施例でははんだ付けが採用されている。電力用リード214及び信号用リード218の各々は、本実施例では下側放熱板24の内側導体層34と接合されているが、特に限定されず、上側放熱板22の内側導体層28と接合されるように構成されていてもよい。また、電力用リード214及び複数の信号用リード218における各々の凸部214c、218cの位置は、特に限定されず、電力用リード214及び複数の信号用リード218の端部に形成されていてもよいし、中央に位置する部分に形成されていてもよい。
また、電力用リード214及び複数の信号用リード218の各々は、上側放熱板22の絶縁基板26にも接触している。そのため、上側放熱板22と下側放熱板24との間を電気的に短絡させることなく、上側放熱板22と下側放熱板24との間の距離を維持する治具としても機能することができる。これにより、半導体装置200の製造段階において、例えば半導体装置200の構造を制限するような治具や、複雑な構造を有する治具を必要とすることなく、上側放熱板22と下側放熱板24との間の平行度を確保することができる。さらに、本実施例では、電力用リード214及び複数の信号用リード218の各々が凸部214c、218cを有しているため、治具としての強度を強くすることができ、半導体装置200の組み付け作業をより安定に行うことができる。
(実施例4)図10、11を参照して、実施例4の半導体装置300について説明する。半導体装置300は、実施例1と同様に両面冷却型の構造を有している。半導体装置300は、第1半導体素子320、第2半導体素子340、上側放熱板322、下側放熱板324、複数の電力用リード314、315、316、複数の信号用リード317、318及びモールド樹脂312を備える。即ち、本実施例の半導体装置300は、第1半導体素子320及び第2半導体素子340の二つを内蔵する構造(例えば、2in1構造と称される)を有している。この点において、実施例1と比較して異なっている。
第1半導体素子320及び第2半導体素子340はモールド樹脂312内に封止されている。モールド樹脂312は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されることができる。複数の電力用リード314、315、316及び複数の信号用リード317、318はモールド樹脂312の内部から外部に亘って延びており、モールド樹脂312の内部で第1半導体素子320又は第2半導体素子340と電気的に接続されている。複数の電力用リード314、315、316及び複数の信号用リード317、318は、導体(例えば銅といった金属材料)で構成されている。
第1半導体素子320は、上面電極320aと下面電極320bと複数の信号パッド320cとを有する。上面電極320aと下面電極320bは電力用の電極であり、信号パッド320cは信号用の電極である。上面電極320aは第1半導体素子320の上面に位置しており、下面電極320b及び信号パッド320cは第1半導体素子320の下面に位置している。第1半導体素子320には二つの電力用リード314、316が接続されている。第1半導体素子320の下面電極320bには、一方の電力用リード314が電気的に接続されており、第1半導体素子320の上面電極320aには、他方の電力用リード316が電気的に接続されている。一方、第1半導体素子320の複数の信号パッド320cには、各々の信号用リード318がそれぞれ電気的に接続されている。同様に第2半導体素子340も、上面電極(不図示)と下面電極340bと複数の信号パッド340cとを有する。上面電極(不図示)と下面電極340bは電力用の電極であり、信号パッド340cは信号用の電極である。上面電極(不図示)は第2半導体素子340の上面に位置しており、下面電極340b及び信号パッド340cは第2半導体素子340の下面に位置している。第2半導体素子340には二つの電力用リード314、315が接続されている。第2半導体素子340の下面電極340bには、一方の電力用リード315が電気的に接続されており、第2半導体素子340の上面電極(不図示)には、他方の電力用リード314が電気的に接続されている。一方、第2半導体素子340の複数の信号パッド340cには、各々の信号用リード317がそれぞれ電気的に接続されている。半導体素子320、340の種類や具体的な構造については、実施例1における半導体素子20と同様に、特に限定されない。第1半導体素子320の上面電極320a、下面電極320b及び信号パッド320cを構成する材料についても、特に限定されない。第2半導体素子340の上面電極(不図示)、下面電極340b及び信号パッド340cを構成する材料もまた、実施例1と同様に特に限定されない。
図10に示すように、本実施例における半導体装置300では、第1半導体素子320と第2半導体素子340とが、互いに上下反転させた姿勢で配置されている。第1半導体素子320と第2半導体素子340とは直列に接続されており、そのために、上側放熱板322、下側放熱板324及び複数の電力用リード314、315、316には、下記する構成が採用されている。
下側放熱板324は、絶縁基板332と、絶縁基板332の一方側に位置する複数の内側導体層334と、他方側に位置する外側導体層336とを有する。下側放熱板324は、例えばDBC基板であってよいが、実施例1と同様に、その具体的な構成については特に限定されない。内側導体層334と外側導体層336とは、絶縁基板332によって互いに絶縁されている。下側放熱板324の内側導体層334は、第1半導体素子320の下面電極320bと接合される部分と、第1半導体素子320の信号パッド320cと接合される部分と、第2半導体素子340の上面電極(不図示)と接合される部分とを有している。これらの接合には、特に限定されないが、本実施例でははんだ付けが採用されている。下側放熱板324の内側導体層334と第1半導体素子320の下面電極320bとの間、下側放熱板324の内側導体層334と第1半導体素子320の信号パッド320cとの間には、それぞれはんだ層362、364が介挿されている。また下側放熱板324の内側導体層334と第2半導体素子340の上面電極(不図示)との間には、不図示のはんだ層が介挿されている。以上より、下側放熱板324の内側導体層334と第1半導体素子320及び第2半導体素子340は電気的に接続されている。
下側放熱板324と同様に、上側放熱板322は、絶縁基板326と、絶縁基板326の一方側に位置する複数の内側導体層328と、他方側に位置する外側導体層330とを有する。内側導体層328と外側導体層330とは、絶縁基板326によって互いに絶縁されている。上側放熱板322の内側導体層328(一部不図示)は、第1半導体素子320の上面電極320aと接合される部分と、第2半導体素子340の下面電極340bと接合される部分と、第2半導体素子340の信号パッド340cと接合される部分とを有している。これらの接合には、特に限定されないが、本実施例でははんだ付けが採用されている。下側放熱板324の内側導体層334と第1半導体素子320の上面電極320aとの間には、はんだ層360が介挿されている。また下側放熱板324の内側導体層334と第2半導体素子340の下面電極340bとの間、下側放熱板324の内側導体層334と第2半導体素子340の信号パッド340cとの間にはそれぞれ不図示のはんだ層が介挿されている。以上より、上側放熱板322の内側導体層328と第1半導体素子320及び第2半導体素子340は電気的に接続されている。
上側放熱板322、下側放熱板324の各々の外側導体層330、336はそれぞれモールド樹脂312の外部に露出している。即ち、上側放熱板322及び下側放熱板324は、半導体装置300の電気回路の一部を構成するだけでなく、第1半導体素子320及び第2半導体素子340の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置300は、モールド樹脂312の両面に放熱板322、324がそれぞれ露出する両面冷却構造を有する。
本実施例の半導体装置300では、実施例1と同様に絶縁基板326を有する上側放熱板322及び絶縁基板332を有する下側放熱板324が採用されている。図11に示すように電力用リード314はZ字型形状の曲げ構造を有しており、下側放熱板324の内側導体層334に接合されているとともに、上側放熱板322の絶縁基板326に接触している。このとき、電力用リード314の接合面314bは、第1半導体素子320の下面電極320bと接合されている内側導体層334に接合されている。また電力用リード314の接触面314aは、上側放熱板322の絶縁基板326に接触している。同様に複数の信号用リード318もZ字型形状の曲げ構造を有しており、下側放熱板324の内側導体層334に接合されているとともに、上側放熱板322の絶縁基板326に接触している。このとき、各々の信号用リード318の接合面318bは、第1半導体素子320の信号パッド320cと接合されている各々の内側導体層334に接合されている。また各々の信号用リード318の接触面318aは、上側放熱板322の絶縁基板326に接触している。ここで、電力用リード314は、本明細書が開示する技術における第1リードの一例であり、複数の信号用リード318は、本明細書が開示する技術における第2リードの一例である。電力用リード315、316及び複数の信号用リード317においても上記と同様の構造を有する。一方で、電力用リード314及び複数の信号用リード318とは反対に、電力用リード315、316及び複数の信号用リード317の各々の接合面315b、316b、317bが上側放熱板322の内側導体層328に接合されているとともに、各々の接触面(不図示)が下側放熱板324の絶縁基板332に接触している(図10参照)。
このような構成によると、電力用リード314及び信号用リード318の各々は、下側放熱板324の複数の内側導体層334を介して第1半導体素子320と電気的に接続される。同様に電力用リード315、316及び信号用リード317の各々は、上側放熱板322の複数の内側導体層328を介して第2半導体素子340と電気的に接続される。これにより、電力用リード314、315、316及び信号用リード317、318の各々は、リードとしての本来の機能を発揮することができる。これら上記の接合には、特に限定されないが、本実施例でははんだ付けが採用されている。電力用リード314及び信号用リード318の各々は、本実施例では下側放熱板324の内側導体層334と接合されているが、特に限定されず、上側放熱板322の内側導体層328と接合されるように構成されていてもよい。電力用リード315、316及び複数の信号用リード317においても、同様に限定されない。
また、電力用リード314、315、316及び信号用リード317、318の各々は、上側放熱板322の絶縁基板326、又は、下側放熱板324の絶縁基板332にも接触している。そのため、上側放熱板322と下側放熱板324との間を電気的に短絡させることなく、上側放熱板322と下側放熱板324との間の距離を維持する治具としても機能することができる。これにより、半導体装置300の製造段階において、例えば半導体装置300の構造を制限するような治具や、複雑な構造を有する治具を必要とすることなく、上側放熱板322と下側放熱板324との間の平行度を確保することができる。
上記した各実施例では、電力用リードや信号用リードといったリードが、上側放熱板と下側放熱板との両者に接触するように構成されており、それらのリードが半導体装置の製造段階において治具として機能することを特徴とする。これに対して、他の構成例としては、製造段階で用意するリードフレームの一部であって、完成後の半導体装置ではリードとして機能しない部分を、上側放熱板と下側放熱板との両者に接触させることで、治具として機能させてもよい。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10、100、200、300:半導体装置
12、312:モールド樹脂
14、16、314、315、316:電力用リード
14a、114a、214a、314a:電力用リードの接触面
14b、16b、114b、214b、314b、315b、316b:電力用リードの接合面
18、118、218、317、318:信号用リード
18a、118a、218a、318a:信号用リードの接触面
18b、118b、218b、317b、318b:信号用リードの接合面
19:リードフレーム
20、320、340:半導体素子
20a、320a:上面電極
20b、320b、340b:下面電極
20c、320c、340c:信号パッド
22、322:上側放熱板
24、324:下側放熱板
26、32、326、332:絶縁基板
28、34、328、334:内側導体層
30、36、330、336:外側導体層
60、62、64、66、68、360、362、364:はんだ層
214c、218c:凸部

Claims (1)

  1. 半導体素子と、
    前記半導体素子を挟んで対向している上側放熱板及び下側放熱板と、
    平面視したときに半導体装置の両側に位置するとともに、前記半導体素子に電気的に接続されている第1リード及び第2リードと、を備え、
    前記上側放熱板及び前記下側放熱板の各々は、絶縁基板と、前記絶縁基板の一方側に位置するととともに前記半導体素子へ電気的に接続された内側導体層と、前記絶縁基板の他方側に位置する外側導体層とを有し、
    前記第1リード及び前記第2リードの各々は、前記上側放熱板と前記下側放熱板との一方の前記内側導体層に接合されているとともに、他方の前記絶縁基板に接触している、
    半導体装置。
JP2017211324A 2017-10-31 2017-10-31 半導体装置 Pending JP2019083292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017211324A JP2019083292A (ja) 2017-10-31 2017-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017211324A JP2019083292A (ja) 2017-10-31 2017-10-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2019083292A true JP2019083292A (ja) 2019-05-30

Family

ID=66670622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017211324A Pending JP2019083292A (ja) 2017-10-31 2017-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2019083292A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6899980B1 (ja) * 2020-08-03 2021-07-07 三菱電機株式会社 半導体装置モジュールおよびその製造方法
JP2021132111A (ja) * 2020-02-19 2021-09-09 株式会社デンソー 半導体モジュール
CN118136597A (zh) * 2024-05-10 2024-06-04 甬矽电子(宁波)股份有限公司 倒装芯片球栅阵列的散热器结构及其封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012009666A2 (en) * 2010-07-15 2012-01-19 University Of Southern California Synthesis of 2'-deoxy-2'-[18f]fluoro-5-methyl-1-b-d-arabinofuranosyluracil (18f-fmau)
US20160099224A1 (en) * 2014-10-02 2016-04-07 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP2016066700A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール
JP2016146444A (ja) * 2015-02-09 2016-08-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012009666A2 (en) * 2010-07-15 2012-01-19 University Of Southern California Synthesis of 2'-deoxy-2'-[18f]fluoro-5-methyl-1-b-d-arabinofuranosyluracil (18f-fmau)
JP2016066700A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール
US20160099224A1 (en) * 2014-10-02 2016-04-07 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
CN105489586A (zh) * 2014-10-02 2016-04-13 三菱电机株式会社 半导体装置及其制造方法
JP2016072575A (ja) * 2014-10-02 2016-05-09 三菱電機株式会社 半導体装置およびその製造方法
JP2016146444A (ja) * 2015-02-09 2016-08-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021132111A (ja) * 2020-02-19 2021-09-09 株式会社デンソー 半導体モジュール
JP7306294B2 (ja) 2020-02-19 2023-07-11 株式会社デンソー 半導体モジュール
JP6899980B1 (ja) * 2020-08-03 2021-07-07 三菱電機株式会社 半導体装置モジュールおよびその製造方法
WO2022029843A1 (ja) * 2020-08-03 2022-02-10 三菱電機株式会社 半導体装置モジュールおよびその製造方法
GB2611475A (en) * 2020-08-03 2023-04-05 Mitsubishi Electric Corp Semiconductor device module and method for manufacturing same
CN118136597A (zh) * 2024-05-10 2024-06-04 甬矽电子(宁波)股份有限公司 倒装芯片球栅阵列的散热器结构及其封装方法

Similar Documents

Publication Publication Date Title
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7519356B2 (ja) 半導体装置
WO2020071185A1 (ja) 半導体装置および半導体装置の製造方法
CN108735692B (zh) 半导体装置
US10825751B2 (en) Semiconductor device
JP7040032B2 (ja) 半導体装置
US20150206864A1 (en) Semiconductor Device
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2019083292A (ja) 半導体装置
GB2485087A (en) Power electronic package
JP2019083294A (ja) 半導体装置とその製造方法
WO2018151010A1 (ja) 半導体装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
WO2020208739A1 (ja) 半導体装置
JP5869285B2 (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
US11302670B2 (en) Semiconductor device including conductive post with offset
JP7176397B2 (ja) 半導体装置とその製造方法
JP2006190728A (ja) 電力用半導体装置
JP5840102B2 (ja) 電力用半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP5987634B2 (ja) パワー半導体モジュール
JP7147186B2 (ja) 半導体装置
JP2020061427A (ja) 半導体モジュール
JP2020096085A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220215