JP7306294B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7306294B2
JP7306294B2 JP2020026416A JP2020026416A JP7306294B2 JP 7306294 B2 JP7306294 B2 JP 7306294B2 JP 2020026416 A JP2020026416 A JP 2020026416A JP 2020026416 A JP2020026416 A JP 2020026416A JP 7306294 B2 JP7306294 B2 JP 7306294B2
Authority
JP
Japan
Prior art keywords
signal
power element
pad
semiconductor module
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020026416A
Other languages
English (en)
Other versions
JP2021132111A (ja
Inventor
良隆 加藤
剛 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2020026416A priority Critical patent/JP7306294B2/ja
Priority to US17/172,361 priority patent/US11532534B2/en
Publication of JP2021132111A publication Critical patent/JP2021132111A/ja
Application granted granted Critical
Publication of JP7306294B2 publication Critical patent/JP7306294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、パワー素子と、パワー素子を冷却するためのヒートシンクと、を備える半導体モジュールに関するものである。
従来、このような半導体モジュールでは、ヒートシンクをパワー素子の表面側および裏面側に配置し、素子の両面から放熱する構造とすることによって、チップの電流密度を向上させている（例えば、特許文献１参照）。
特開２０１９－９１７９５号公報
しかしながら、従来の半導体モジュールでは、パワー素子に形成された信号パッドが、ボンディングワイヤによって外部と接続されており、信号パッドからは放熱ができないため、放熱性能を高める余地がある。
本発明は上記点に鑑みて、より放熱性能の高い半導体モジュールを提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、パワー素子（１０）と、パワー素子の信号パッド（１２）に接続された信号配線（７０）と、パワー素子を冷却するためのヒートシンク（２０）と、を備える半導体モジュールであって、パワー素子は、信号パッドが形成された部分がアクティブエリア（１３）とされており、信号パッドは、信号配線を介してヒートシンクと熱的に接続されており、パワー素子に複数の信号パッドが形成されており、複数の信号パッドのうち、パワー素子の中央部に近い信号パッドの幅は、パワー素子の中央部から遠い信号パッドの幅に比べて大きくされている。
これによれば、信号パッドが形成された部分がアクティブエリアとされているため、ソースパッドが形成された領域に加えて、信号パッドが形成された領域でも電流が流れて発熱する。さらに、信号パッドとヒートシンクとが熱的に接続されているため、従来は非放熱エリアであった信号パッドからも十分に放熱することが可能となり、放熱性能が高くなる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態にかかる半導体モジュールの断面図である。 パワー素子の上面図である。 パワー素子および信号配線の上面図である。 図３のIV－IV断面図である。 比較例の断面図である。 比較例におけるパワー素子の上面図である。 比較例の断面図である。 比較例において信号配線の位置がずれた様子を示す断面図である。 信号配線の位置がずれた様子を示す断面図である。 第１実施形態の変形例におけるパワー素子の上面図である。 アクティブセルの間引き率と素子温度との関係を示す図である。 第２実施形態にかかる半導体モジュールの断面図である。 第２実施形態の変形例の断面図である。 第３実施形態にかかる半導体モジュールの断面図である。 図１４のXV部分の拡大図である。 樹脂の熱伝導率と熱抵抗比との関係を示す図である。 第４実施形態におけるパワー素子の上面図である。 信号パッドの数が偶数である場合のパワー素子の上面図である。 第５実施形態におけるパワー素子および信号配線の上面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。本実施形態の半導体モジュールは、例えば自動車などの車両に搭載され、車両用の各種電子装置における電力変換装置等に適用されるものである。
図１に示すように、半導体モジュールは、発熱体としてのパワー素子１０と、ヒートシンク２０、３０とを備え、パワー素子１０とヒートシンク２０、３０とがモールド樹脂４０によって封止された構成とされている。
パワー素子１０は、Ｓｉ、ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３等の化合物半導体で構成された縦型の半導体素子であり、図示しないトレンチおよびコンタクトによって、一面側から他面側に電流が流れる構造とされている。
図２に示すように、パワー素子１０の表面には、ソースパッド１１と、パワー素子１０から信号を取り出すための信号パッド１２とが形成されている。なお、パワー素子１０の裏面側には全面にドレインが形成されている。
本実施形態のパワー素子１０は、ソースパッド１１が形成された部分に加えて、信号パッド１２が形成された部分にも、図示しないトレンチおよびコンタクトが形成されている。これにより、ソースパッド１１が形成された部分と、信号パッド１２が形成された部分の両方が、パワー素子１０の一面側から他面側に電流が流れるアクティブエリア１３とされている。なお、パワー素子１０の表面には、ＳｉＯ２、Ｓｉ３Ｎ４等で構成された図示しない絶縁膜が形成されており、信号パッド１２は、この絶縁膜の上に形成されている。
図１に示すように、パワー素子１０は、はんだ５０、はんだ６０によってヒートシンク２０、３０に接続されている。ヒートシンク２０、３０は、パワー素子１０を冷却するためのものであり、ＤＢＣ（Direct Bonded Copper）、ＤＢＡ（Direct Bonded Aluminum）等の金属絶縁基板で構成されている。
具体的には、ヒートシンク２０は、金属層２１と、絶縁層２２と、金属層２３とが順に積層された構成とされている。同様に、ヒートシンク３０は、金属層３１と、絶縁層３２と、金属層３３とが順に積層された構成とされている。金属層２１、２３、３１、３３は、例えばＣｕ、Ａｌ等で構成されており、絶縁層２２、３２は、例えば、窒化ケイ素、アルミナ、窒化アルミニウム等のセラミックスや、絶縁樹脂等で構成されている。
ヒートシンク２０は、金属層２１においてはんだ５０によってパワー素子１０の表面に接続されており、金属層２３のうち絶縁層２２とは反対側の面が、モールド樹脂４０から露出した放熱面とされている。また、ヒートシンク３０は、金属層３１においてはんだ６０によってパワー素子１０の裏面に接続されており、金属層３３のうち絶縁層３２とは反対側の面が、モールド樹脂４０から露出した放熱面とされている。
絶縁層２２のうち、金属層２１が積層された面には、金属層２１とは離れた状態で、信号配線７０が積層されている。信号配線７０は、パワー素子１０から信号を取り出すためのものである。金属層２１は、パワー素子１０のうちソースパッド１１が形成された部分に接続されており、信号配線７０は、はんだ８０によって信号パッド１２に接続されている。
本実施形態の信号配線７０は、絶縁層２２上に形成された配線パターンで構成されており、信号パッド１２は、はんだ８０と、信号配線７０とを介して、ヒートシンク２０に熱的に接続されている。なお、信号配線７０が、焼結材や、超音波を用いた直接接合等によって信号パッド１２に接続されていてもよい。
図３に示すように、パワー素子１０には複数の信号パッド１２が形成されており、各信号パッド１２に対して信号配線７０が配置されている。複数の信号配線７０はそれぞれ直線状とされており、信号パッド１２の上部から、パワー素子１０の外側に向かって並行に延設されている。なお、信号配線７０の形状や配置が、これとは異なっていてもよい。
本実施形態では、信号パッド１２、信号配線７０の厚さ方向に垂直な面内方向において、信号パッド１２の幅が信号配線７０の幅よりも大きくされている。具体的には、図３、図４に示すように、信号配線７０の延設方向と、パワー素子１０、ヒートシンク２０、３０の積層方向との両方に垂直な方向において、信号パッド１２の幅ａが信号配線７０の幅Ａよりも大きくされている。
本実施形態の効果について説明する。本発明者らは、図５、図６に示す比較例１と、本実施形態の半導体モジュールについて、熱シミュレーションにより熱抵抗比を調べた。
図５に示す比較例１の半導体モジュールは、パワー素子２１０と、Ｃｕブロック２２０と、Ｃｕで構成されたヒートシンク２３０、２４０とを備えている。図６に示すように、パワー素子２１０は、パワー素子１０とは異なり、ソースパッド２１１が形成された部分と、信号パッド２１２が形成された部分のうち、ソースパッド２１１が形成された部分のみがアクティブエリア２１３とされている。そして、信号パッド２１２が形成された部分は、電流が流れない非アクティブエリアとされている。
Ｃｕブロック２２０は、はんだ２５０によってパワー素子２１０に積層されており、ヒートシンク２３０、２４０は、それぞれ、はんだ２６０、２７０によって、Ｃｕブロック２２０、パワー素子２１０に積層されている。パワー素子２１０の信号パッド２１２は、Ａｌのボンディングワイヤ２８０で信号配線２９０の一端に接続されている。
これらの構成要素は、ヒートシンク２３０、２４０のうちパワー素子２１０とは反対側の面と、信号配線２９０のうちボンディングワイヤ２８０が接続された部分とは反対側の端部が露出するように、モールド樹脂３００によって封止されている。
また、本発明者らは、パワー素子のうち信号パッドが形成された部分が非アクティブエリアとされたこと以外は、本実施形態の半導体モジュールと同様の構成とされた比較例２についても、熱シミュレーションを行った。
比較例１では、図５の実線矢印で示す経路で放熱されたものの、信号パッド２１２がヒートシンク２３０に熱的に接続されていないため、図５の破線矢印で示す経路ではほとんど放熱されなかった。また、比較例２では、信号パッドから放熱されるものの、信号パッドが形成された部分が非アクティブエリアとされているため、ソースパッドの周辺に発熱が集中し、信号パッドからの放熱は少なかった。
これに対して、本実施形態では、図１の矢印ＡＲ１で示す経路で放熱されるとともに、矢印ＡＲ２で示す経路で、信号パッド１２が形成された部分からも大きく放熱されるため、放熱性能が高かった。具体的には、比較例１の熱抵抗比を１としたとき、比較例２の熱抵抗比が０．９９であるのに対し、本実施形態の熱抵抗比は０．９となった。
以上説明したように、本実施形態では、パワー素子１０の信号パッド１２が信号配線７０によってヒートシンク２０に熱的に接続されているため、信号パッド１２から半導体モジュールの放熱面への放熱経路が確保される。また、パワー素子１０において、信号パッド１２が形成された部分もアクティブエリアとされることで、信号パッド１２が形成された部分でも発熱するようになる。これにより、従来の半導体モジュールに比べて放熱性能が高くなり、両面放熱構造を有効に活用できる。
また、本実施形態では、信号パッド１２が形成された部分をアクティブエリアとすることでアクティブエリアが広くなっているため、チップあたりの電流量を増やすことができる。
また、本実施形態では、信号パッド１２の幅ａが信号配線７０の幅Ａよりも大きくされている。これとは異なり、例えば、図７に示すように幅ａが幅Ａと等しい場合には、製造ばらつきによって図８に示すように信号パッド１２と信号配線７０との位置がずれると、はんだ８０の幅が小さくなり、放熱面積が減少する。これに対して、幅ａが幅Ａよりも大きくされた本実施形態では、図９に示すように信号パッド１２と信号配線７０との位置がずれた場合にも、はんだ８０の幅の減少が低減され、放熱性能の低下が抑制される。なお、図８、図９では、信号配線７０の設計上の位置を破線で示している。
なお、図１０に示すように、パワー素子１０の温度を検出するために、パワー素子１０上に温度センスダイオード１４を形成してもよい。ソースパッドが形成された部分のみがアクティブエリアとされたパワー素子では、ソースパッドの中央部が、素子の中での最大温度になる。これに対して、信号パッド１２が形成された部分までアクティブエリアが広がった本実施形態では、図１０の破線で示す部分、すなわち、ソースパッド１１と信号パッド１２の間の部分が最大温度となる。したがって、図１０に示すように、温度センスダイオード１４をソースパッド１１と信号パッド１２の間に形成することで、温度検出の精度が高くなる。また、温度センスダイオード１４をソースパッド１１の中央部にも形成することで、温度検出の精度がさらに高くなる。
また、信号パッド１２が形成された部分の全体をアクティブエリアとしてもよいし、一部のみをアクティブエリアとしてもよい。本実施形態のパワー素子１０では、信号パッド１２の下のアクティブエリアと信号パッド１２とを電気的に絶縁するために、前述のように図示しない絶縁膜を形成する必要がある。このような絶縁膜は熱伝導率が低く、絶縁膜のある部分では、放熱性能が低下するおそれがある。そのため、他の機器の故障等により大電流が流れて、半導体モジュールの故障を抑制するために電流を遮断する場合に、電流の遮断に要する１００μｓ程度までの過渡時には、信号パッド１２から放熱する構造においても、熱がこもるおそれがある。
これに対しては、信号パッド１２が形成された領域のアクティブセルの密度を他の領域に比べて低くすることで、過渡時の熱のこもりを改善することができる。例えば、パワー素子１０に形成された図示しないトレンチやコンタクトの数を減らすことによって、アクティブセルを減らすことができる。
図１１は、本発明者らが行った実験結果のグラフである。図１１において、実線は信号パッド１２が形成された部分の温度を示し、破線はソースパッド１１の内周部の温度を示し、一点鎖線はソースパッド１１の外周部および周辺部の温度を示す。図１１に示すように、パワー素子１０に瞬間的に大電流が流れたときの信号パッド１２周辺の温度は、アクティブセルを減らすにつれて低くなる。例えば、アクティブセルの間引き率が１０％未満の場合には、パワー素子１０の中で信号パッド１２の周辺が最大温度となり、次いで信号パッド１２とは反対側の角部が高温となった。このように、間引き率が１０％未満の場合には、信号パッド１２の周辺が高温になるため、アクティブセルをさらに減らして熱のこもりを改善する余地がある。
一方、信号パッド１２が形成された部分のアクティブセルを必要以上に減らすと、全体としてのオン抵抗が増加するため好ましくない。例えば、アクティブセルの間引き率が３０％より大きい場合には、パワー素子１０の中で信号パッド１２とは反対側の角部が最大温度となり、次いでソースパッド１１の中央部が高温となった。このことから、間引き率が３０％より大きい場合には、信号パッド１２の周辺の温度は必要以上に下がり、オン抵抗だけが増加していくため好ましくない。
これに対して、アクティブセルの間引き率が１０％以上３０％以下の場合には、パワー素子１０の中で、信号パッド１２とは反対側の角部が最大温度となり、次いで信号パッド１２の周辺が高温となった。このことから、間引き率を１０％以上３０％以下とすることで、すなわち、アクティブセルの密度を他の領域の７０％以上９０％以下とすることで、熱のこもりを十分に改善するとともに、オン抵抗の増加を抑制できると考えられる。
なお、信号パッド１２の下の絶縁膜が、信号パッド１２周辺の全体ではなく一部のみに形成されている場合には、絶縁膜が形成された部分のアクティブセルのみを間引いてもよい。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対してパワー素子１０から信号を取り出すための配線を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本実施形態では、パワー素子１０から信号を取り出すための配線が、モールド樹脂４０の外部まで延設されている。具体的には、図１２に示すように、信号配線７０の先に、信号端子９０が接続されている。信号端子９０は、一方の端部において、はんだ１００により信号配線７０に積層されており、他方の端部がモールド樹脂４０から露出している。このような構成とすることで、放熱性能をさらに向上させることができる。
なお、図１３に示すように、信号配線７０を厚さ方向に垂直な面内方向において絶縁層２２の外側まで延設し、この延設部によって信号端子９０を構成してもよい。このように、信号端子９０を信号配線７０と一体に構成することにより、信号端子９０の下側に空間が生じ、ヒートシンク３０の寸法を拡大することが可能となるため、放熱性能をさらに向上させることができる。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対して信号パッド１２とヒートシンク２０とを熱的に接続する方法を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１４に示すように、本実施形態では、ヒートシンク２０、３０が、Ｃｕブロックで構成されている。また、本実施形態の半導体モジュールはＣｕブロック１１０を備えており、パワー素子１０は、はんだ１２０、Ｃｕブロック１１０、はんだ１３０を介してヒートシンク２０に接続されている。
また、図１４、図１５に示すように、信号配線７０はヒートシンク２０から離された状態で配置されており、信号配線７０とヒートシンク２０との間に、モールド樹脂４０による樹脂層４１が形成されている。
このように信号配線７０とヒートシンク２０とが離されていても、モールド樹脂４０を高熱伝導樹脂とすることで、信号パッド１２とヒートシンク２０とが熱的に接続され、放熱経路が確保される。
本発明者らは、モールド樹脂４０の熱伝導率と、信号配線７０およびヒートシンク２０の間のギャップと、半導体モジュールの熱抵抗比との関係を実験によって調べた。図１６に示すように、モールド樹脂４０の熱伝導率が２Ｗ／ｍ２Ｋ以上であり、かつ、信号配線７０とヒートシンク２０との間のギャップが０．３ｍｍ以下であれば、熱抵抗比はおよそ０．９５以下となり、放熱性能が改善される。なお、一般的な樹脂の熱伝導率は１Ｗ／ｍ２Ｋ程度である。また、ここでは、モールド樹脂４０の熱伝導率を１Ｗ／ｍ２Ｋとし、信号配線７０とヒートシンク２０との間のギャップを０．７ｍｍとしたときの熱抵抗比を１としている。
このように、信号パッド１２が樹脂層４１を介してヒートシンク２０に熱的に接続されていても、第１実施形態と同様に放熱性能を改善することができる。
（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対して信号パッド１２の幅を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１７に示すように、本実施形態では、各信号パッド１２の幅が、パワー素子１０の中央部に近づくほど大きくなっている。具体的には、本実施形態のパワー素子１０には、５つの信号パッド１２が並んで形成されている。そして、並びの中央に位置する信号パッド１２の幅をａ１、その両隣の２つの信号パッド１２の幅をａ２、最も外側に位置する２つの信号パッド１２の幅をａ３として、ａ１＞ａ２＞ａ３とされている。なお、幅ａ２、ａ３については、ａ２＝ａ３とされていてもよい。
信号パッド１２の並びの中央に近いほど、パワー素子１０に電流が流れたときの発熱が大きい。したがって、複数の信号パッド１２のうち、パワー素子１０の中央部に近い信号パッド１２の幅を、この信号パッド１２よりもパワー素子１０の中央部から遠い信号パッド１２の幅に比べて大きくすることで、放熱性能をさらに向上させることができる。
本発明者らが行った実験では、ａ１＝ａ２＝ａ３とされた半導体モジュールの熱抵抗比を１として、ａ１＞ａ２≧ａ３とされた半導体モジュールの熱抵抗比は０．９８程度になった。なお、この２つの半導体モジュールは、信号パッド１２の総面積が同じになるように形成された。
本実施形態では信号パッド１２が５つ形成された場合について説明したが、信号パッド１２の数がこれとは異なる場合にも、同様の構成とすることにより、放熱性能をさらに向上させることができる。また、信号パッド１２の数が偶数の場合には、並びの中央に位置する２つの信号パッド１２の幅が他の信号パッド１２の幅よりも大きくなるようにすればよい。例えば、図１８に示すように、パワー素子１０が４つの信号パッド１２を備える場合には、並びの中央に位置する２つの信号パッド１２の幅をａ１とし、外側の信号パッド１２の幅をａ２として、ａ１＞ａ２となるようにすればよい。
（第５実施形態）
第５実施形態について説明する。本実施形態は、第４実施形態に対して信号配線７０の幅を変更したものであり、その他については第４実施形態と同様であるため、第４実施形態と異なる部分についてのみ説明する。
本実施形態では、信号パッド１２の幅に対応して、各信号配線７０の幅が、パワー素子１０の中央部に近づくほど大きくなっている。すなわち、図１９に示すように、５つの信号パッド１２に対応して５つの信号配線７０が並んでいる。そして、並びの中央に位置する信号配線７０の幅をＡ１、その両隣の２つの信号配線７０の幅をＡ２、最も外側に位置する２つの信号配線７０の幅をＡ３として、Ａ１＞Ａ２≧Ａ３とされている。
このように、複数の信号配線７０のうち、パワー素子１０の中央部に近い信号配線７０の幅を、この信号配線７０よりもパワー素子１０の中央部から遠い信号配線７０の幅に比べて大きくすることで、放熱性能をさらに向上させることができる。
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
例えば、上記第２実施形態において、信号パッド１２が樹脂層４１を介してヒートシンク２０に熱的に接続されていてもよい。また、上記第２、第３実施形態において、第４実施形態のように信号パッド１２の幅を設定してもよい。また、上記第１～第３実施形態において、第５実施形態のように信号配線７０の幅を設定してもよい。
１０ パワー素子
１２ 信号パッド
１３ アクティブエリア
２０ ヒートシンク
７０ 信号配線

Claims (13)

  1. パワー素子（１０）と、
    前記パワー素子の信号パッド（１２）に接続された信号配線（７０）と、
    前記パワー素子を冷却するためのヒートシンク（２０）と、を備える半導体モジュールであって、
    前記パワー素子は、前記信号パッドが形成された部分がアクティブエリア（１３）とされており、
    前記信号パッドは、前記信号配線を介して前記ヒートシンクと熱的に接続されており、
    前記パワー素子に複数の前記信号パッドが形成されており、
    複数の前記信号パッドのうち、前記パワー素子の中央部に近い信号パッドの幅は、前記パワー素子の中央部から遠い信号パッドの幅に比べて大きくされている半導体モジュール。
  2. 前記信号配線を複数備え、
    複数の前記信号配線のうち、前記パワー素子の中央部に近い信号配線の幅は、該信号配線よりも前記パワー素子の中央部から遠い信号配線の幅に比べて大きくされている請求項１に記載の半導体モジュール。
  3. パワー素子（１０）と、
    前記パワー素子の信号パッド（１２）に接続された信号配線（７０）と、
    前記パワー素子を冷却するためのヒートシンク（２０）と、を備える半導体モジュールであって、
    前記パワー素子は、前記信号パッドが形成された部分がアクティブエリア（１３）とされており、
    前記信号パッドは、前記信号配線を介して前記ヒートシンクと熱的に接続されており、
    前記信号配線を複数備え、
    複数の前記信号配線のうち、前記パワー素子の中央部に近い信号配線の幅は、該信号配線よりも前記パワー素子の中央部から遠い信号配線の幅に比べて大きくされている半導体モジュール。
  4. 前記アクティブエリアは、前記信号パッドが形成された領域では、他の領域に比べてアクティブセルの密度が低くされている請求項１ないし３のいずれか１つに記載の半導体モジュール。
  5. パワー素子（１０）と、
    前記パワー素子の信号パッド（１２）に接続された信号配線（７０）と、
    前記パワー素子を冷却するためのヒートシンク（２０）と、を備える半導体モジュールであって、
    前記パワー素子は、前記信号パッドが形成された部分がアクティブエリア（１３）とされており、
    前記信号パッドは、前記信号配線を介して前記ヒートシンクと熱的に接続されており、
    前記アクティブエリアは、前記信号パッドが形成された領域では、他の領域に比べてアクティブセルの密度が低くされている半導体モジュール。
  6. 前記信号パッドが形成された領域の前記アクティブエリアでは、アクティブセルの密度が、他の領域の７０％以上９０％以下とされている請求項４または５に記載の半導体モジュール。
  7. 前記ヒートシンクは、２つの金属層（２１、２３）と、前記２つの金属層に挟まれた絶縁層（２２）と、を備える金属絶縁基板によって構成されており、
    前記信号配線は、前記絶縁層に積層されている請求項１ないし６のいずれか１つに記載の半導体モジュール。
  8. 前記信号配線は、前記絶縁層の外側まで延設されている請求項７に記載の半導体モジュール。
  9. 前記信号配線と、前記ヒートシンクとが、熱伝導率が２Ｗ／ｍ２Ｋ以上で厚さが０．３ｍｍ以下の樹脂層（４１）によって、熱的に接続されている請求項１ないし６のいずれか１つに記載の半導体モジュール。
  10. パワー素子（１０）と、
    前記パワー素子の信号パッド（１２）に接続された信号配線（７０）と、
    前記パワー素子を冷却するためのヒートシンク（２０）と、を備える半導体モジュールであって、
    前記パワー素子は、前記信号パッドが形成された部分がアクティブエリア（１３）とされており、
    前記信号パッドは、前記信号配線を介して前記ヒートシンクと熱的に接続されており、
    前記信号配線と、前記ヒートシンクとが、熱伝導率が２Ｗ／ｍ ２ Ｋ以上で厚さが０．３ｍｍ以下の樹脂層（４１）によって、熱的に接続されている半導体モジュール。
  11. 前記信号パッドの幅は、該信号パッドに接続された前記信号配線の幅よりも大きくされている請求項１ないし１０のいずれか１つに記載の半導体モジュール。
  12. 前記パワー素子の温度を検出するための温度センスダイオード（１４）を備え、
    前記温度センスダイオードは、前記パワー素子のソースパッド（１１）と前記信号パッドの間に配置されている請求項１ないし１１のいずれか１つに記載の半導体モジュール。
  13. 前記パワー素子は、化合物半導体で構成されている請求項１ないし１２のいずれか１つに記載の半導体モジュール。
JP2020026416A 2020-02-19 2020-02-19 半導体モジュール Active JP7306294B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020026416A JP7306294B2 (ja) 2020-02-19 2020-02-19 半導体モジュール
US17/172,361 US11532534B2 (en) 2020-02-19 2021-02-10 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020026416A JP7306294B2 (ja) 2020-02-19 2020-02-19 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2021132111A JP2021132111A (ja) 2021-09-09
JP7306294B2 true JP7306294B2 (ja) 2023-07-11

Family

ID=77273266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020026416A Active JP7306294B2 (ja) 2020-02-19 2020-02-19 半導体モジュール

Country Status (2)

Country Link
US (1) US11532534B2 (ja)
JP (1) JP7306294B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149760A (ja) 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
JP2019083292A (ja) 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
WO2019198800A1 (ja) 2018-04-11 2019-10-17 ローム株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078502A (en) * 1996-04-01 2000-06-20 Lsi Logic Corporation System having heat dissipating leadframes
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6812553B2 (en) 2002-01-16 2004-11-02 Delphi Technologies, Inc. Electrically isolated and thermally conductive double-sided pre-packaged component
US7619302B2 (en) 2006-05-23 2009-11-17 International Rectifier Corporation Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules
US7999369B2 (en) 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
JP5940799B2 (ja) * 2011-11-22 2016-06-29 新光電気工業株式会社 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
US11367669B2 (en) * 2016-11-21 2022-06-21 Rohm Co., Ltd. Power module and fabrication method of the same, graphite plate, and power supply equipment
JP2019057576A (ja) * 2017-09-20 2019-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
JP2019091795A (ja) 2017-11-14 2019-06-13 トヨタ自動車株式会社 半導体装置
US11075137B2 (en) * 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures
US11145579B1 (en) * 2020-09-11 2021-10-12 Navitas Semiconductor Limited Thermally enhanced electronic packages for GaN power integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149760A (ja) 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
JP2019083292A (ja) 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
WO2019198800A1 (ja) 2018-04-11 2019-10-17 ローム株式会社 半導体装置
US20210098346A1 (en) 2018-04-11 2021-04-01 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US11532534B2 (en) 2022-12-20
JP2021132111A (ja) 2021-09-09
US20210257273A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
CN108735692B (zh) 半导体装置
CN110047807B (zh) 半导体装置
JP7006812B2 (ja) 半導体装置
JP2013123014A (ja) 半導体装置
JP7136355B2 (ja) 半導体モジュールの回路構造
JP2017107937A (ja) 電力用半導体装置
JP7163583B2 (ja) 半導体装置
JP7380062B2 (ja) 半導体モジュール
JPH10335521A (ja) 半導体装置
JP2021158232A (ja) 半導体モジュール
JP7306294B2 (ja) 半導体モジュール
JP2019212809A (ja) 半導体装置
TW201916279A (zh) 晶片封裝
JP2006066464A (ja) 半導体装置
JP2008511974A (ja) パワー半導体モジュール
JP2021180234A (ja) 半導体モジュール
JP4992302B2 (ja) パワー半導体モジュール
JP6540587B2 (ja) パワーモジュール
JP7294403B2 (ja) 半導体装置
WO2023243306A1 (ja) 半導体装置
WO2022118510A1 (ja) 絶縁基板および電力変換装置
JP6996332B2 (ja) 半導体モジュール
JPH0613487A (ja) マルチチップモジュール
KR102312085B1 (ko) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
US20240014106A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R151 Written notification of patent or utility model registration

Ref document number: 7306294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151