JP4992302B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP4992302B2
JP4992302B2 JP2006157300A JP2006157300A JP4992302B2 JP 4992302 B2 JP4992302 B2 JP 4992302B2 JP 2006157300 A JP2006157300 A JP 2006157300A JP 2006157300 A JP2006157300 A JP 2006157300A JP 4992302 B2 JP4992302 B2 JP 4992302B2
Authority
JP
Japan
Prior art keywords
insulating resin
power semiconductor
thickness
circuit pattern
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006157300A
Other languages
English (en)
Other versions
JP2007043098A (ja
Inventor
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006157300A priority Critical patent/JP4992302B2/ja
Publication of JP2007043098A publication Critical patent/JP2007043098A/ja
Application granted granted Critical
Publication of JP4992302B2 publication Critical patent/JP4992302B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

本発明は、パワー半導体モジュールに関し、特に高い熱伝導性が要求される縦型半導体素子を用いたパワー半導体モジュールに関する。
近年では、大電流・高電圧環境下でも動作可能なパワー半導体モジュールが様々な分野で用いられるようになってきている。このようなパワー半導体モジュールは、主に、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)などのパワー半導体を用いて構成される。
図7は、従来のパワー半導体モジュールの構造を表す断面図である。図7に示すパワー半導体モジュール100は、セラミック基板131の両面に導体層132、133が形成されたセラミック絶縁基板130の上に、はんだ層120を介して半導体チップ110が接合されている。また、セラミック絶縁基板130の半導体チップ110との接合面とは反対の面には、はんだ層121を介して銅ベース140が接合されている。さらに、銅ベース140は、セラミック絶縁基板130との接合面とは反対の面に、サーマルコンパウンド150を介して冷却体160が接合されている。
セラミック基板131には、たとえばアルミナ(Al23)が用いられる。また、セラミック基板131に接合されている導体層132、133には、銅(Cu)やアルミニウム(Al)などが用いられる。導体層132には、エッチングなどにより回路パターンが形成される。
セラミック絶縁基板130を用いたパワー半導体モジュール100の場合、セラミック基板131と導体層132、133とが直接接合されており、1000℃を超える熱処理が必要となる。このとき、セラミック基板131を形成するアルミナと、導体層132、133を形成する銅などは熱膨張率が大きく異なり、接合時の熱によって熱応力が発生する。つまり、導体層132、133の厚みに極端な差を付けるとセラミック絶縁基板130に反りや割れが生じてしまう。
そこで、絶縁樹脂シートを用いたインバータ装置が提案された(たとえば、特許文献1、2参照)。絶縁樹脂を用いて絶縁する場合、絶縁樹脂の両面に金属基板を比較的低温で接着することが可能である。したがって、金属の板厚が極端に異なる金属基板を絶縁樹脂の両面に接合することが可能となる。つまり、金属の板厚が極端に異なる樹脂絶縁基板の製造が可能となる。
特開2003−153554号公報(段落番号〔0021〕〜〔0030〕、図1) 特開2001−185663号公報(段落番号〔0028〕〜〔0048〕、図1)
しかし、回路パターンである導体を加圧し、絶縁樹脂シートと冷却体との間にボイドなどを巻き込まずに接着することは困難である。つまり、上記特許文献1記載のインバータ装置では、冷却体と金属ベースとの間の接着が不十分になりやすく、デバイス動作時に保証温度より上昇してしまう危険性がある。また、冷却体とパワーデバイス・パッケージが短絡し、半導体装置を破壊してしまう可能性もある。つまり、半導体素子が搭載された金属板が絶縁樹脂シートを介して冷却体に取り付けられる場合、パワーデバイス・パッケージの低熱抵抗化は確保されたとしても、冷却体への放熱と電気的な絶縁を確保することは難しい。
本発明はこのような点に鑑みてなされたものであり、電気的な絶縁を確保し、かつ低熱抵抗化を図ったパワー半導体モジュールを提供することを目的とする。
本発明では上記問題を解決するために、半導体素子を用いたパワー半導体モジュールにおいて、前記半導体素子が上面に接合され、かつ電気回路を兼ねる回路パターンと、前記回路パターンの下面に熱伝導率が6.5W/m・K以上の絶縁樹脂層を介して接合され、前記回路パターンより板厚が薄い金属基板とを有し、前記絶縁樹脂層として、前記回路パターンの上面に前記半導体素子が接合された部分に対応する部分であって、当該接合面積より広い面積で第1の絶縁樹脂層が配置され、その他の部分では熱伝導率が前記第1の絶縁樹脂層より低い第2の絶縁樹脂層が配置されていることを特徴とするパワー半導体モジュールが提供される。
このようなパワー半導体モジュールによれば、デバイス動作時に回路パターンに熱が放散される。また、絶縁樹脂層によって絶縁が確保される。
絶縁樹脂を用いるので比較的低温で回路パターンと金属基板を接合できる。したがって、絶縁樹脂に対して両面に厚さの異なる金属板を接合することが可能となる。また、回路パターンを厚くすることによって熱抵抗が下がるので、絶縁を確保し、かつ低熱抵抗化を図ったパワー半導体モジュールを作製することが可能となる。さらに、セラミック絶縁基板構造を有するパワー半導体モジュールのように大面積を有するセラミック絶縁基板を銅ベースにはんだ接合する必要がない。したがって、はんだ接合層を1層削減することが可能となり、信頼性が向上する。
以下、本発明に係る2つの実施の形態について、図面を参照して詳細に説明する。
(実施の形態1)
図1は、本実施の形態1のパワー半導体モジュールの構成を表す断面図である。図1に示すように、パワー半導体モジュール1は、半導体素子11、はんだ層12、サーマルコンパウンド13、冷却体14、および樹脂絶縁金属基板20より構成されている。また、樹脂絶縁金属基板20は、回路パターン21、絶縁樹脂層22、および金属基板23より構成されている。回路パターン21と金属基板23は銅で構成されている。
金属基板23の上面には、絶縁樹脂が塗布されて形成された絶縁樹脂層22を介して金属基板23より厚い回路パターン21が接合されている。回路パターン21上にはんだ層12を介してパワー半導体などの半導体素子11が接合されている。また、金属基板23の下面にはサーマルコンパウンド13を介して冷却体14が接合されている。回路パターン21は、たとえば金属板を所望のパターンに沿って型抜きすることによって形成される。なお、エッチングやリードフレームを用いて回路パターンを形成してもよい。
図2は、回路パターン厚と熱抵抗の関係を示す回路パターン厚グラフである。図2に示すように、回路パターン厚グラフ30は、回路パターン21の厚さを変化させたときの熱抵抗Rjcがどのような値をとるかを示している。また、絶縁樹脂層22を形成する絶縁樹脂の熱伝導率λを5W/m・Kから8W/m・Kまで変化させて計測している。なお、熱抵抗Rjcは、ジャンクションとケース裏面の間の熱抵抗を示している。また、半導体素子11のサイズは10mm四方とし、半導体素子11で発生した熱は構成部材内で拡散することを考慮した。また、絶縁樹脂層22の厚さは0.2mmであるとする。
また、パワー半導体モジュール1の比較対象とする図7に示した従来のパワー半導体モジュール100には、セラミック基板131として熱伝導率20W/m・Kのアルミナ製の板を用いる。また、銅ベース140は厚さが3mmのものを用いる。また、セラミック絶縁基板130を構成するセラミック基板131およびその両面に接合されている導体層132、133の厚さは、それぞれ、0.25mm、0.25mm、0.2mmであるとする。
図2には、セラミック絶縁基板130と銅ベース140を接合した従来のパワー半導体モジュール100の熱抵抗Rjcを、米印のプロット(*)で示す。この回路パターン厚グラフ30に示すように、従来のパワー半導体モジュール100の熱抵抗Rjcは約0.22℃/Wであり、回路パターン厚グラフ30では破線で示す。また、回路パターン厚グラフ30では、回路パターン21の厚さを2mmから5mmまで1mm間隔で変化させたときの熱抵抗Rjcの値をプロットしている。また、絶縁樹脂層22を形成する絶縁樹脂の熱伝導率を変化させたときの熱抵抗Rjcの値(0.22℃/W)もプロットしている。
熱伝導率λが5W/m・Kの絶縁樹脂で絶縁樹脂層22を形成し、回路パターン21の厚さを変化させたときの熱抵抗Rjcの値は、菱形のプロット(◆)で示す。また、熱伝導率λが6.5W/m・Kの絶縁樹脂で絶縁樹脂層22を形成し、回路パターン21の厚さを変化させたときの熱抵抗Rjcの値は、四角のプロット(■)で示す。
また、熱伝導率λが7W/m・Kの絶縁樹脂で絶縁樹脂層22を形成し、回路パターン21の厚さを変化させたときの熱抵抗Rjcの値は、三角のプロット(▲)で示す。また、熱伝導率λが8W/m・Kの絶縁樹脂で絶縁樹脂層22を形成し、回路パターン21の厚さを変化させたときの熱抵抗Rjcの値は、×印のプロットで示す。
以上、実施の形態1の発明では、回路パターン厚グラフ30に示すように、回路パターン21の厚さが3mm以上の場合、熱伝導率λが6.5W/m・K以上の絶縁樹脂で絶縁樹脂層22を形成しているときに、熱抵抗Rjcが従来のパワー半導体モジュールの熱抵抗の値(0.22℃/W)を下回ることがわかる。したがって、回路パターン21の厚さが3mm以上の場合には、熱伝導率が6.5W/m・K以上の絶縁樹脂を用いて絶縁樹脂層22を形成すれば、デバイス動作時に回路パターン21に熱が効率よく放散されるだけでなく、絶縁を確保し、かつ低熱抵抗化を図ったパワー半導体モジュールを作製することができる。
なお、絶縁樹脂層22を形成するときに、金属基板23を絶縁樹脂にディッピングすることによって形成してもよい。
(実施の形態2)
図3は、本実施の形態2のパワー半導体モジュールの構成を表す断面図である。図3に示すように、パワー半導体モジュール2は、半導体素子11、はんだ層12、サーマルコンパウンド13、冷却体14、および樹脂絶縁金属基板20より構成されている。回路パターン21、絶縁樹脂層24、および金属基板23より構成された樹脂絶縁金属基板20のうち、絶縁樹脂層24の一部に熱伝導性が高い絶縁樹脂を配置することで、半導体素子11の発熱を効率良く金属基板23に逃がすようにしている。すなわち、この絶縁樹脂層24は、少なくとも、回路パターン21の上面に半導体素子11が接合された部分に対応する箇所に熱伝導率が12W/m・Kの第1の絶縁樹脂層24aを用いており、その他の部分は実施の形態1の絶縁樹脂層22と同じく、熱伝導率が6.5W/m・Kの第2の絶縁樹脂層である。
図3の例では、特にこの第1の絶縁樹脂層24aを、回路パターン21の厚さ(3mm)に応じて、その上面に半導体素子11が接合された部分より広い面積となるように配置している。これは、半導体素子11の発熱が銅で構成されている回路パターン21の下方にだけでなく、横方向にも広がるためである。したがって、第1の絶縁樹脂層24aの大きさは、回路パターン21上に接合されているパワー半導体などの半導体素子11の縁から約45度の角度で引いた斜線によって規定される。
なお、実施の形態2における樹脂絶縁金属基板20としては、金属基板23の上面に絶縁樹脂層24を介して金属基板23より厚い回路パターン21が接合されたものである点、および金属基板23の下面にサーマルコンパウンド13を介して冷却体14が接合されている点については、実施の形態1のものと同じである。そして回路パターン21上には、はんだ層12を介して複数の半導体素子11が設けられるが、図3では半導体素子11をひとつだけ示している。
ここで、2種類の異なる熱伝導率の絶縁樹脂が複合された絶縁樹脂層24は、回路パターン21上の半導体素子11の配置に応じた印刷パターンを用いることで、容易に構成することができる。また、実施の形態2において、絶縁樹脂層24の一部のみに熱伝導性が高い絶縁樹脂を配置する構成としたのは、熱伝導性が高い絶縁樹脂は価格が高くなることから、全体のコストを低減しつつ、低熱抵抗化を図ったパワー半導体モジュールを作製するためである。
つぎに、上述した実施の形態2に係るパワー半導体モジュール2の熱抵抗について、実施の形態1のパワー半導体モジュール1のように、全体を同一の熱伝導率の絶縁樹脂層で構成した場合と比較して説明する。
図4は、半導体素子の接合部温度の過渡時、および定常時におけるFEM解析結果を示す金属基板厚グラフである。
同図(A)に示すように、半導体素子の接合部温度Tjは、熱伝導率λが6.5W/m・Kの絶縁樹脂だけで絶縁樹脂層22を形成した場合、菱形のプロット(◆)で示すように時間の経過とともに最も早く温度が上昇する。これに対して、四角のプロット(■)で示した、2種類の異なる熱伝導率の絶縁樹脂が複合された絶縁樹脂層24では、緩やかに温度が上昇している。これは、全体を12W/m・Kの絶縁樹脂層とした場合の、三角のプロット(▲)で示すものと殆ど変わらない。
さらに、図4(B)では、定常時の接合部温度Tjを比較している。ここでも、実施の形態2のパワー半導体モジュール2では接合部温度Tjが83.2℃であって、全体を12W/m・Kの絶縁樹脂層とした場合との差は、0.6℃に過ぎない。したがって、実施の形態2の発明のように、絶縁樹脂層24の一部に熱伝導性が高い絶縁樹脂を配置することで、デバイス動作時に回路パターンでの発熱をさらに効率よく放散させることが可能になる。
上述した実施の形態1および2に係るパワー半導体モジュール1、2では、いずれも金属基板23の厚さを変化させたときには、その熱抵抗Rjcが変わってくる。
図5は、金属基板厚と熱抵抗の関係を示す金属基板厚グラフである。図5に示すように、金属基板厚グラフ31は、金属基板23の厚さを変化させたときの熱抵抗Rjcがどのような値をとるかを示している。ここでは、熱伝導率が6.5W/m・Kの絶縁樹脂層22を用いた実施の形態1において、その厚さのみを変化させて計測している。
比較のために、従来のセラミック絶縁基板130と銅ベース140を接合したパワー半導体モジュール100の熱抵抗Rjcは、回路パターン厚グラフ30と同様に米印のプロット(*)で示す。この金属基板厚グラフ31でも、従来のパワー半導体モジュール100の熱抵抗Rjcである約0.22℃/Wを、回路パターン厚グラフ30と同様に破線で示す。また、金属基板厚グラフ31では、絶縁樹脂層22の厚さ(t)が0.2mmのものについては、金属基板23の厚さを0.5mmから3mmまで4通りに変化させたときの熱抵抗Rjcの値をプロットしている。なお、金属基板23の厚さが1mmのものについては、絶縁樹脂層22の厚さ(t)が0.2mm以外にも3通りのものを用意し、それぞれの熱抵抗Rjcの値をプロットしている。
絶縁樹脂層22の厚さが0.2mmのとき、金属基板23の厚さを変化させたときの熱抵抗Rjcの値は、菱形のプロット(◆)で示す。また、絶縁樹脂層22の厚さが0.1mmのとき、金属基板23の厚さが1mmのときの熱抵抗Rjcの値は、四角のプロット(■)で示す。また、絶縁樹脂層22の厚さが0.15mmのとき、金属基板23の厚さが1mmのときの熱抵抗Rjcの値は、三角のプロット(▲)で示す。また、絶縁樹脂層22の厚さが0.25mmのとき、金属基板23の厚さが1mmのときの熱抵抗Rjcの値は、×印のプロットで示す。
金属基板厚グラフ31に示すように、熱伝導率が6.5W/m・Kの絶縁樹脂層22を用いて、金属基板23の厚さが2mm以下の場合、絶縁樹脂層22の厚さが0.2mm以下であれば、熱抵抗Rjcが従来のパワー半導体モジュール100の熱抵抗の値を下回ることがわかる。したがって、金属基板23の厚さが2mm以下の場合には、厚さが0.2mm以下になるように絶縁樹脂層22を形成する。
つぎに、上述した実施の形態1に係るパワー半導体モジュール1と、従来のパワー半導体モジュール100との熱抵抗について、それぞれ比較して説明する。
図6は、回路パターン厚と金属基板厚を逆転させたときの熱抵抗を示す熱抵抗比較グラフである。熱抵抗比較グラフ32に示した3本の棒グラフは、従来のセラミック絶縁基板130を銅ベース140に接合させた構造を有するパワー半導体モジュール100の熱抵抗Rjc、樹脂絶縁金属基板20を有する本実施の形態1に係るパワー半導体モジュール1の熱抵抗Rjc、およびパワー半導体モジュール1における回路パターン21と金属基板23のそれぞれの厚さを逆転させた場合の熱抵抗Rjcであって、それらを比較できるようにしている。
この図6の熱抵抗比較グラフ32で示した本実施の形態1のパワー半導体モジュール1においては、回路パターン21の厚さは3mmである。また、絶縁樹脂層22の厚さは0.2mmであり、絶縁樹脂層22の熱伝導率は6.5W/m・Kであり、金属基板23の厚さは2mmである。なお、金属基板23の厚さが2mmより薄くなると、パワー半導体モジュール1を冷却体14に取り付ける際の剛性が不足する場合がある。そのような場合は、パワー半導体モジュール1を樹脂封止することや、パワー半導体モジュール1の冷却体14への取り付け穴間を剛性の高い金属バーなどでつなぎ、その上からボルト締めすることで、パワー半導体モジュール1を冷却体14に密着させることで剛性不足を回避できる。
従来のパワー半導体モジュール100の熱抵抗は、上述の通り約0.22℃/Wである。また、本実施の形態1および2のパワー半導体モジュール1の熱抵抗も約0.22℃/Wである。また、回路パターン21の厚さと金属基板23の厚さを逆転させた縦構造逆転構造を有するパワー半導体モジュールを作製する。つまり、回路パターン21の厚さを2mmとし、金属基板23の厚さを3mmとしたパワー半導体モジュールを作製する。すると、熱抵抗Rjcは、熱抵抗比較グラフ32に示すとおり、約0.26℃/Wとなる。つまり、縦構造逆転構造を有するパワー半導体モジュールは、従来のパワー半導体モジュール100の熱抵抗の値を上回ってしまうので、パワー半導体モジュールとして適切な構成とはいえないとわかる。
このように、絶縁樹脂の両面を厚い回路パターン21と比較的薄い金属基板23で挟み込むことで、従来のセラミック絶縁基板130と銅ベース140からなるパワー半導体モジュール100より低熱抵抗で、電気絶縁も確実に確保できるパッケージを実現することが可能となる。さらに、従来のパワー半導体モジュール100のように大面積を有するセラミック絶縁基板130を銅ベース140にはんだ接合をする必要がないことから、従来のパワー半導体モジュール100と比べてはんだ接合層を1層少なくすることが可能となり、信頼性を向上させることができる。
なお、実施の形態1に係るパワー半導体モジュール1の樹脂絶縁金属基板20について説明したが、絶縁樹脂層24の一部に熱伝導性が高い絶縁樹脂を配置したものであっても同様の効果を得ることができる。
また、実施の形態1、2において、厚い回路パターンを狭ピッチで構成しようとすると、回路パターンをエッチングで形成することが困難な場合がある。このような場合は、まず、エッチングが可能な薄箔の回路パターンを形成し、その上にはんだ接合などで金属ブロックを接合することにより、厚い回路パターンと同様の効果を得ることができる。
本実施の形態1のパワー半導体モジュールの構成を表す断面図である。 回路パターン厚と熱抵抗の関係を示す回路パターン厚グラフである。 本実施の形態2のパワー半導体モジュールの構成を表す断面図である。 半導体素子の接合部温度の過渡時、および定常時におけるFEM解析結果を示す金属基板厚グラフである。 金属基板厚と熱抵抗の関係を示す金属基板厚グラフである。 回路パターン厚と金属基板厚を逆転させたときの熱抵抗を示す熱抵抗比較グラフである。 従来のパワー半導体モジュールの構造を表す断面図である。
符号の説明
1 パワー半導体モジュール
11 半導体素子
12 はんだ層
13 サーマルコンパウンド
14 冷却体
20 樹脂絶縁金属基板
21 回路パターン
22,24 絶縁樹脂層
23 金属基板

Claims (6)

  1. 半導体素子を用いたパワー半導体モジュールにおいて、
    前記半導体素子が上面に接合され、かつ電気回路を兼ねる回路パターンと、
    前記回路パターンの下面に熱伝導率が6.5W/m・K以上の絶縁樹脂層を介して接合され、前記回路パターンより板厚が薄い金属基板と、
    を有し、
    前記絶縁樹脂層として、前記回路パターンの上面に前記半導体素子が接合された部分に対応する部分であって、当該接合面積より広い面積で第1の絶縁樹脂層が配置され、その他の部分では熱伝導率が前記第1の絶縁樹脂層より低い第2の絶縁樹脂層が配置されていることを特徴とするパワー半導体モジュール。
  2. 前記回路パターンの厚さが3mm以上であることを特徴とする請求項1記載のパワー半導体モジュール。
  3. 前記第1の絶縁樹脂層は、熱伝導率が12W/m・K以上であることを特徴とする請求項1記載のパワー半導体モジュール。
  4. 前記第1の絶縁樹脂層は、前記回路パターンの厚さに応じて、その上面に前記半導体素子が接合された部分より広い面積で配置されていることを特徴とする請求項1または3記載のパワー半導体モジュール。
  5. 前記絶縁樹脂層の厚さが0.2mm以下であることを特徴とする請求項1記載のパワー半導体モジュール。
  6. 前記金属基板の厚さが2mm以下であることを特徴とする請求項1記載のパワー半導体モジュール。
JP2006157300A 2005-07-05 2006-06-06 パワー半導体モジュール Expired - Fee Related JP4992302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006157300A JP4992302B2 (ja) 2005-07-05 2006-06-06 パワー半導体モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005195875 2005-07-05
JP2005195875 2005-07-05
JP2006157300A JP4992302B2 (ja) 2005-07-05 2006-06-06 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2007043098A JP2007043098A (ja) 2007-02-15
JP4992302B2 true JP4992302B2 (ja) 2012-08-08

Family

ID=37800747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006157300A Expired - Fee Related JP4992302B2 (ja) 2005-07-05 2006-06-06 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP4992302B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598263A (zh) * 2017-05-10 2023-08-15 罗姆股份有限公司 功率半导体装置和半导体功率模块
JP2023140056A (ja) * 2022-03-22 2023-10-04 ネクスファイ・テクノロジー株式会社 パワー半導体スイッチングモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3389501B2 (ja) * 1998-06-11 2003-03-24 株式会社三社電機製作所 電力用半導体モジュール
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP2004247514A (ja) * 2003-02-13 2004-09-02 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006128571A (ja) * 2004-11-01 2006-05-18 Toyota Motor Corp 半導体装置
JP2006196853A (ja) * 2004-12-13 2006-07-27 Daikin Ind Ltd ヒートポンプ装置

Also Published As

Publication number Publication date
JP2007043098A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える2枚の基板を有するパワーエレクトロニックパッケージ
JP4450230B2 (ja) 半導体装置
JP4867793B2 (ja) 半導体装置
WO2013118478A1 (ja) 半導体装置
JP6195689B1 (ja) パワーモジュール
CN108735692B (zh) 半导体装置
WO2012165045A1 (ja) 半導体装置及び配線基板
KR20190139810A (ko) 반도체용 방열기판의 제조 방법
JPWO2020116116A1 (ja) 半導体装置
JPWO2017168756A1 (ja) 半導体装置
CN116259594A (zh) 半导体装置及半导体装置的制造方法
JP7237647B2 (ja) 回路基板および電子装置
JP6048238B2 (ja) 電子装置
JP6200759B2 (ja) 半導体装置およびその製造方法
JP7163583B2 (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP6183166B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
CN111354710A (zh) 半导体装置及其制造方法
WO2019181198A1 (ja) 半導体装置
JP5840102B2 (ja) 電力用半導体装置
JP7156155B2 (ja) 半導体モジュール
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JP5987634B2 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees