JPWO2017168756A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2017168756A1
JPWO2017168756A1 JP2018508340A JP2018508340A JPWO2017168756A1 JP WO2017168756 A1 JPWO2017168756 A1 JP WO2017168756A1 JP 2018508340 A JP2018508340 A JP 2018508340A JP 2018508340 A JP2018508340 A JP 2018508340A JP WO2017168756 A1 JPWO2017168756 A1 JP WO2017168756A1
Authority
JP
Japan
Prior art keywords
substrate
terminal
semiconductor element
conductor substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018508340A
Other languages
English (en)
Other versions
JP6849660B2 (ja
Inventor
洋輔 中田
洋輔 中田
達也 川瀬
達也 川瀬
三紀夫 石原
三紀夫 石原
宮本　昇
宮本　　昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017168756A1 publication Critical patent/JPWO2017168756A1/ja
Application granted granted Critical
Publication of JP6849660B2 publication Critical patent/JP6849660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H01L2224/40229—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

均一な放熱性が得られるとともに、容易に冷却器への取り付けが可能な半導体装置（１００）は、基板材（１）と、半導体素子（３）と、端子（５）とを備えている。基板材（１）は、絶縁基板（１０）と、絶縁基板（１０）の一方の主表面（１０Ａ）上に互いに間隔をあけて配置された第１および第２の導体基板（１１，１２）と、絶縁基板（１０）の一方の主表面（１０Ａ）と反対側の他方の主表面（１０Ｂ）上に配置された第３の導体基板（１３）とを含む。半導体素子（３）は、第１の導体基板（１１）の絶縁基板（１０）と反対側に接続される。端子（５）は、半導体素子（３）の第１の導体基板（１１）と反対側に接続される。端子（５）は半導体素子（３）上の領域から第２の導体基板（１２）の上の領域まで延びるとともに、第２の導体基板（１２）と接続されている。基板材（１）、半導体素子（３）および端子（５）の少なくとも一部は樹脂（９）により封止される。第３の導体基板（１３）は樹脂（９）から露出している。

Description

本発明は半導体装置に関し、特に冷却効率を向上するための電力用半導体装置に関するものである。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用半導体素子が搭載された半導体装置において、その最下面側など片面のみから電力用半導体素子の発する熱を放熱する機構が、たとえば特開２０１５−１１５４７１号公報（特許文献１）に開示されている。一方、放熱性を向上させる電力用の他の半導体装置が、たとえば特開２００３−２５８１６６号公報（特許文献２）に開示されている。これらの半導体装置においては、その最下面側にヒートシンクなどの冷却器が接合され、その下方からの放熱が可能となっている。
特開２０１５−１１５４７１号公報 特開２００３−２５８１６６号公報
一般的に半導体素子は基本的にその下方に伝わる熱よりも上方に伝わる熱の方が外部への放熱が困難であり、その上方に伝わる熱を効率的に放熱することが望まれる。しかし特開２０１５−１１５４７１号公報においては発熱量の大きい２つの電力用半導体素子の双方とも、その上面が金属板に接続されている。このため特開２０１５−１１５４７１号公報においては半導体素子の上方に接続された金属板は２つの電力用半導体素子から大きな発熱を受ける。また半導体素子は一般的に導体材料などに比べて熱抵抗が大きい。このため熱容量の問題から、この金属板を介した装置外部への放熱性は十分でないと考えられる。つまり特開２０１５−１１５４７１号公報に開示の半導体装置は、全体としての放熱性が十分でないと考えられる。
一方、特開２００３−２５８１６６号公報においては、半導体素子の上面側および下面側の双方に金属体が接合され、それら双方の金属体が半導体素子の下面側にて樹脂材料から露出する構成となっている。このため半導体素子の上方に伝わる熱がその下方に伝わる熱と同様に、半導体素子の下方に接続された冷却器などにより高効率に放熱される。
しかし特開２００３−２５８１６６号公報においては、半導体装置の最下面側において樹脂材料から露出する、半導体素子の下面側に接合された第１の金属体と半導体素子の上面側に接合された第２の金属体との双方が絶縁シート等により電気的に絶縁される必要がある。このため当該絶縁シートの存在によりその下方への冷却器の取り付けの位置精度などを確保することが困難となる。また半導体素子の下面側において、樹脂材料から露出した第１の金属体と第２の金属体との間の平行度を確保することが求められるが、そのように２つの金属体の双方が同じ平面上に配置され半導体装置全体の平行度を確保する態様とすることは困難である。これら２つの金属体の間の平行度が悪ければ、たとえば第２の金属体とヒートシンクとの間に隙間が形成され、第２の金属体からの放熱性が低下したり、第１および第２の金属体間の絶縁性の確保が困難になるという問題が発生する。
本発明は上記の課題に鑑みてなされたものであり、その目的は、均一な放熱性が得られるとともに、容易に冷却器への取り付けが可能な半導体装置を提供することである。
本発明の半導体装置は、基板材と、半導体素子と、端子とを備えている。基板材は、絶縁基板と、絶縁基板の一方の主表面上に互いに間隔をあけて配置された第１および第２の導体基板と、絶縁基板の一方の主表面と反対側の他方の主表面上に配置された第３の導体基板とを含む。半導体素子は、第１の導体基板の絶縁基板と反対側に接続される。端子は、半導体素子の第１の導体基板と反対側に接続される。端子は半導体素子上の領域から第２の導体基板の上の領域まで延びるとともに、第２の導体基板と接続されている。基板材、半導体素子および端子の少なくとも一部は樹脂により封止される。第３の導体基板は樹脂から露出している。
本発明によれば、端子が半導体素子の上面側から、半導体素子の下面側に配置される第２の導体基板まで延びるように接続されるため、半導体素子の上面側から下面側への放熱性を高めることができる。また基板の他方の主表面上の第３の導体基板により、半導体装置全体の平坦性を高め、その下方への冷却器の取り付けが容易になる。
実施の形態１の半導体装置の特徴部分の構成を示す概略断面図である。 実施の形態１の半導体装置の、図１に示す特徴部分を含むハーブブリッジ回路の構成を示す概略平面図である。 実施の形態２の半導体装置の特徴部分の構成を示す概略断面図である。 実施の形態２の半導体装置の、図１に示す特徴部分を含むハーブブリッジ回路の構成を示す概略平面図である。 実施の形態３の半導体装置の特徴部分の構成を示す概略断面図である。 実施の形態３の半導体装置の、図１に示す特徴部分を含むハーブブリッジ回路の構成を示す概略平面図である。 実施の形態４の半導体装置の特徴部分の構成を示す概略断面図である。 実施の形態４の半導体装置の、図１に示す特徴部分を含むハーブブリッジ回路の構成を示す概略平面図である。 実施の形態５の半導体装置の特徴部分の構成を示す概略断面図である。 実施の形態５の半導体装置の、図１に示す特徴部分を含むハーブブリッジ回路の構成を示す概略平面図である。
以下、一実施の形態について図に基づいて説明する。
（実施の形態１）
まず本実施の形態の半導体装置の構成について図１および図２を用いて説明する。なお図１は図２中のＩ−Ｉ線に沿う部分の概略断面図である。図１を参照して、本実施の形態の半導体装置１００は、基板材１と、半導体素子３と、端子５と、接続材７と、樹脂９とを主に有している。接続材７は接続材７Ａ，７Ｂ，７Ｃを有している。
基板材１は、絶縁基板１０と、第１の導体基板１１と、第２の導体基板１２と、第３の導体基板１３とを含んでいる。絶縁基板１０は、たとえば窒化アルミニウムからなる絶縁性を有する平板状の部材であり、たとえば平面視において矩形状を有している。絶縁基板１０は、図１における上方に配置される一方の主表面１０Ａと、一方の主表面１０Ａと反対側すなわち図１における下方に配置される他方の主表面１０Ｂとを有している。第１の導体基板１１および第２の導体基板１２は、絶縁基板１０の一方の主表面１０Ａ上に配置された平板状の部材である。
第１の導体基板１１および第２の導体基板１２は、一方の主表面１０Ａ上において互いに間隔をあけて配置されている。第３の導体基板１３は、絶縁基板１０の他方の主表面１０Ｂ上に配置されている。第３の導体基板１３は、平面視においてたとえば矩形状を有する平板状の部材である。第３の導体基板１３は、少なくとも平面視において第１の導体基板１１および第２の導体基板１２と重なる領域を含むように他方の主表面１０Ｂ上のなるべく広い領域を覆うように配置されることが好ましく、他方の主表面１０Ｂの全面を覆うように配置されることがより好ましい。第１の導体基板１１、第２の導体基板１２および第３の導体基板１３はたとえば銅からなることが好ましく、一方の主表面１０Ａ上または他方の主表面１０Ｂ上に直接接合されている。
次に半導体素子３は、ＩＧＢＴ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはダイオードなどの電力用半導体装置が搭載されたチップ状の部材である。半導体素子３の本体としてのチップ状の部材は、ワイドバンドギャップ半導体素子であることが好ましく、半導体素子３はたとえばシリコンとカーボンとを主成分とする化合物からなることが好ましく、たとえば炭化珪素（ＳｉＣ）からなることが好ましい。このようにすれば、半導体素子３の寸法を縮小することができる。半導体素子３は、第１の導体基板１１の絶縁基板１０と反対側すなわち図１の上側に、はんだなどの接続材７Ａにより接続されている。
半導体素子３の図１の上側の表面と、半導体素子３の図１の下側の表面とには、図１中に示されないがたとえばアルミニウムの薄膜からなる電極と、ニッケルからなるはんだ接合用金属膜とが形成される。ここではんだ接合用金属膜は電極の平面視における外側に形成され、はんだなどの接続材７Ａの供給に先立って供給される、電極を接続材７Ａから保護するための金属膜である。アルミニウムの薄膜からなる電極は、たとえば後述する制御用電極４であってもよい。
端子５は、半導体素子３の第１の導体基板１１と反対側すなわち図１の上側に、はんだなどの接続材７Ｂにより接続されている。端子５は、半導体素子３上の領域から第２の導体基板１２の上の領域まで延びるとともに、第２の導体基板１２と接続されている。すなわち端子５は、半導体素子３の上側の表面と接続材７Ｂにより接合されるとともに、はんだなどの接続材７Ｃにより第２の導体基板１２の上側の表面と接合されている。
したがって端子５は第２の導体基板１２と直接接続されている。ここで直接接続されるとは、端子５と第２の導体基板１２との間にはんだなどの両者を接続するための接続材以外のいかなる部材（たとえば絶縁シートなど）も挟まれていないことを意味する。つまり第２の導体基板１２の図１の上側には、半導体素子３は接続されていない。端子５は、単一の半導体素子３のみと接続されている。
接続材７Ａの図１の上下方向の厚みは５０μｍ以上２００μｍ以下であることが好ましく、接続材７Ｂの同厚みは５０μｍ以上３００μｍ以下であることが好ましい。また接続材７Ｃの同厚みは５０μｍ以上２００μｍ以下であることが好ましい。接続材７は５０μｍ以上の厚みを有することにより、半導体素子３と、第１および第２の導体基板１１，１２と、端子５との接触部において両者の線膨張係数差によって発生する応力を緩衝することができる。また半導体素子３の真下における接続材７Ａの厚みを２００μｍ以下とすることにより、接続材７Ａにおける熱抵抗の低下およびその上に搭載される半導体素子３の傾きを抑制することができる。さらに接続材７Ｂ，７Ｃの厚みの上限値を３００μｍ以下とすることにより、端子５の平行度公差を吸収しつつ、接続材７Ｂ，７Ｃにおける熱抵抗の低下を抑制することができる。
端子５の基板材１側すなわち図１の下側にある第１の端子表面は、第２の導体基板１２の真上において第１の導体基板１１の真上に比べて基板材１からの距離が短くなっている。すなわち端子５は、第１の導体基板１１の真上と第２の導体基板１２の真上との間の領域において、図１の下側に延びるように屈曲している。図１における接続材７Ａと接続材７Ｃとの厚みがほぼ等しければ、端子５は、第２の導体基板１２の真上において、第１の導体基板１１の真上に比べて、半導体素子３および接続材７Ｂの図１の上下方向の厚みの和の分だけ図１の下側に配置されている。
端子５は、平面視においてたとえば第１の導体基板１１から第２の導体基板１２に向かう方向に長く延びる矩形状の板状導体である。端子５は、たとえば銅などの導体材料により形成されており、０．３ｍｍ以上２．０ｍｍ以下程度の厚みを有している。また端子５は第１の導体基板１１よりも熱容量が大きいことが好ましい。
半導体装置１００においては、上記の基板材１、半導体素子３および端子５の少なくとも一部は樹脂９により封止されている。すなわち図１においては、基板材１の絶縁基板１０の一方の主表面１０Ａ上、第１の導体基板１１および第２の導体基板１２の表面は、他の部材により接続されている領域以外は封止された樹脂９に覆われている。半導体素子３についても接続材７Ａ，７Ｂにより接合された領域以外は樹脂９に覆われている。端子５は図１の基板材１の右端よりも右側の領域において樹脂９から露出しているが、それ以外の領域においては接合材７Ｂ，７Ｃにより接合された領域を除き樹脂９に覆われている。特に端子５の基板材１と反対側すなわち図１の上側にある第２の端子表面は、少なくとも第１の導体基板１１および第２の導体基板１２の真上において樹脂９に覆われている。したがって端子５の第２の端子表面は、樹脂９の外側にはみ出ている図１の右端の領域を除き、樹脂９の最上面から露出することなく、その全体が樹脂９に覆われている。樹脂９はたとえば一般公知のエポキシ系の樹脂材料である。
ただし第３の導体基板１３は、樹脂９により封止されることなく、樹脂９から露出している。第３の導体基板１３の図１下側の主表面１３Ｂは、絶縁基板１０の他方の主表面１０Ｂと接合される領域を除く他の領域において樹脂９から露出している。
基板材１、半導体素子３、第１の導体基板１１、第２の導体基板１２および端子５の少なくとも一部が樹脂９に封止されることにより、これらの各部材と半導体装置１００の外部との電気的な絶縁性を確保することができる。また樹脂９により、異物および湿度などの外乱要因による半導体素子３の他の各部材との短絡を抑制することができる。したがって半導体装置１００の取扱性および信頼性を向上することができる。
なお図示されないが、図１に示す半導体装置１００の下方、すなわち第３の導体基板１３の下側の主表面１３Ｂは、接続材７とは異なるたとえばグリスなどの接合材により、ヒートシンクなどの冷却器に接続されている。
半導体素子３は、その上側の表面に、たとえば複数の制御用電極４を有している。制御用電極４は、たとえばアルミニウムからなるワイヤ２１により外部電極２５と電気的に接続されている。外部電極２５は、樹脂９の内側と外側、すなわち半導体装置１００の内側と外側とを電気的に接続するための電極であり、樹脂９の内側の領域から外側の領域まで延びている。これにより、半導体装置１００の外部から、外部電極２５およびワイヤ２１を介して、半導体素子３に電気信号を入力することができる。このため、半導体装置１００の外部から半導体素子３を動作させることができる。
図２を参照して、図１に示す半導体装置１００の断面図は、実際には半導体装置１００全体の一部であり、たとえば図２の右半分の領域に相当する。なお図２においては説明の都合上、図１の樹脂９については図示省略されている。
図２に示すように、第２の導体基板１２は平面視において矩形状を有している。しかし第１の導体基板１１は図１に示す第２の導体基板１２の左側に隣り合う領域すなわち図２に示す第２の導体基板１２の下側に隣り合う領域のみならず、そこから図２の左側に隣り合う領域にまで延び拡がっている。第１の導体基板１１の図１の上側に接続される半導体素子３は、第１の導体基板１１上の一部の領域上に矩形状に拡がるように載置されているが、それ以外の領域上には載置されていない。ここでは第１の導体基板１１のうち、平面視においてその上に半導体素子３が接続された領域を第１領域とし、それ以外の領域を第２領域とする。
基板材１は、絶縁基板１０の一方の主表面１０Ａ上に、第１の導体基板１１および第２の導体基板１２と互いに間隔をあけて配置された第４の導体基板１４をさらに含んでいる。第４の導体基板１４は図２の絶縁基板１０の左上側の領域に配置されており、第１〜第３の導体基板１１〜１３と同様にたとえば銅からなることが好ましい。図示されないが第４の導体基板１４は一方の主表面１０Ａ上に、たとえば図１と同様のはんだなどの接続材７により直接接合されている。
第４の導体基板１４の絶縁基板１０と反対側すなわち図１の上側には、他の半導体素子３０が接続されている。図示されないが第４の導体基板１４と他の半導体素子３０とはたとえば図１と同様のはんだなどの接続材７により直接接合されている。他の半導体素子３０は基本的に半導体素子３と同様に、たとえばシリコンとカーボンとを主成分とする化合物からなることが好ましく、たとえば炭化珪素（ＳｉＣ）からなることが好ましい。
他の半導体素子３０の第４の導体基板１４と反対側すなわち図１の上側には、他の端子５０が接続されている。他の端子５０は端子５と同様に、他の半導体素子３０上の領域から第１の導体基板１１上の第２領域まで、すなわち図２における上側の領域から下側の領域まで延びている。そして他の端子５０は第１の導体基板１１の第２領域と接続されている。すなわち他の端子５０は、他の半導体素子３０の上側の表面と接続材７により接合されるとともに、接続材７により第１の導体基板１１の上側の表面のうち第２領域に相当する領域と接合されている。
以上により、図２においては、図１に断面図を示す第１の導体基板１１上の半導体素子３と、第１の導体基板１１に隣り合う第２の導体基板１２とが端子５により接続され、図２にてそれらの左側に配置される第４の導体基板１４上の他の半導体素子３０と、第４の導体基板１４に隣り合う第１の導体基板１１の第２領域とが他の端子５０により接続される。第１の導体基板１１には端子５と他の端子５０との双方が電気的に接続されており、これによりハーフブリッジ回路が構成されている。
すなわち第１の導体基板１１は、半導体素子３が接続されその真上の端子５を他の第２の導体基板１２に接続させる第１領域としての役割と、逆に他の第４の導体基板１４の他の半導体素子３０と接続された他の端子５０を受け入れ接続する第２領域としての役割との双方を共有している。言い換えれば、図２の左側半分の領域における他の半導体素子３０が接続された第４の導体基板１４は図２の右側半分の領域における半導体素子３が接続された第１の導体基板１１に相当し、図２の左側半分の領域における第１の導体基板１１は図２の右側半分の領域における半導体素子３が接続されない第２の導体基板１２に相当する。つまり第１の導体基板１１の第２領域には半導体素子３が直接接続されていない。
このように第１の導体基板１１が２つの役割を掛け持つように有することにより、２つの役割それぞれを有する部材が別個の部材として形成される場合に比べて、その占める面積を縮小することができる。またハーフブリッジ回路を３つ並列に並べることによりフルブリッジ回路を構成することができ、それを１つの半導体装置１００の中に納めることができる。
図２に示す半導体素子３および他の半導体素子３０に搭載される上記の電力用半導体装置は、スイッチとしての機能と、還流用ダイオードとしての機能との双方を有するものであり、具体的には、当該電力用半導体装置として、パワーＭＯＳＦＥＴおよびＲＣ−ＩＧＢＴを用いることができる。このようにすれば、スイッチとしての機能を有する電力用半導体装置を搭載する半導体素子と還流用ダイオードとしての機能を有する電力用半導体装置を搭載する半導体素子とが別個のチップとして基板材１上に実装される場合に比べて、チップの数を少なくすることができる。つまりチップの数が少なくなる分だけ、基板材１の上面上を半導体素子３，３０が占める面積を小さくすることができる。このため、半導体素子３，３０の占める面積が小さくなった分だけ、半導体装置１００の平面レイアウトを他の領域に充てることができる。また半導体素子３，３０の占める面積が小さくなった分だけ、半導体素子３と第２の導体基板１２との距離および他の半導体素子３０と第１の導体基板１１の第２領域との距離を短縮することができ、端子５の半導体素子３と第２の導体基板１２とを結ぶ方向の長さおよび他の端子５０の他の半導体素子３０と第２領域との距離を短縮することができる。
以上の構成を有する本実施の形態の半導体装置１００は、基本的に以下に説明する製造方法により形成される。以下に、半導体装置１００の製造方法の主要部分について説明する。
第１の導体基板１１、第２の導体基板１２および第３の導体基板１３は、これらを構成する銅中に含まれる微量な酸化物を利用して形成された銅−酸素共晶液相を用いることにより、一方の主表面１０Ａまたは他方の主表面１０Ｂ上に直接接合されることが好ましい。あるいは第１の導体基板１１、第２の導体基板１２および第３の導体基板１３は、チタンおよびジルコニウムなどの活性な金属材料を添加したろう材を用いて一方の主表面１０Ａまたは他方の主表面１０Ｂ上に直接接合されてもよい。このようにして形成された絶縁基板１０と第１の導体基板１１、第２の導体基板１２および第３の導体基板１３との接合界面は、良好な熱伝導性、信頼性および平坦性を有するものとすることができる。
絶縁基板１０の一方の主表面１０Ａおよび他方の主表面１０Ｂ上への第１の導体基板１１、第２の導体基板１２および第３の導体基板１３の接合方法についてより詳細に説明すれば、まず一方の主表面１０Ａおよび他方の主表面１０Ｂ上に銅の平板が接合される。そして一方の主表面１０Ａ上の銅の平板が通常の写真製版技術すなわち露光および現像処理により回路パターンとして形成される。その回路パターンが薬液によりエッチングされることにより、一方の主表面１０Ａ上には第１の導体基板１１および第２の導体基板１２が形成される。上記の薬液によるエッチング工程の生産性および、一方の主表面１０Ａ上の回路パターンと他方の主表面１０Ｂ上の回路パターンとの厚みおよび形状などの不釣り合いに起因する絶縁基板１０の反りを抑制する観点から、上記の銅の平板の厚みは０．６ｍｍ以下程度とすることが好ましい。
半導体素子３の上側または下側の表面上のアルミニウムの薄膜からなる電極は、たとえば半導体素子３の製造工程において、一般公知のスパッタ法により形成される。また半導体素子３の上側または下側の表面上のはんだ接合用金属膜は、上記のスパッタ法でアルミニウムの電極が形成された後に、一般公知の湿式めっき法またはスパッタ法などを用いて形成される。
半導体素子３は第１の導体基板１１上に、はんだなどの接続材７Ａにより接続されている。具体的には上記の電極およびはんだ接合用金属膜が予め半導体素子３に形成されたうえで、第１の導体基板１１上に接続材７Ａとしてのはんだなどが載置され、その上に半導体素子３がさらに重ねられる。そしてそれらを還元雰囲気中で加熱することにより、半導体素子３の裏面と第１の導体基板１１とのはんだ接合が得られる。なお上記の半導体素子３を第１の導体基板１１上に接合する際に、併せて半導体素子３の表面上に接続材７Ｂとしてのはんだなどを設置しておくことで、後述する端子５との接続材を予め形成しておくことができる。以上のように第１の導体基板１１と半導体素子３とをはんだなどの接続材７Ａで接合することにより、第１の導体基板１１と半導体素子３との間を電気的および熱的に良好に接続することができ、かつ両者の接続界面の信頼性を確保することができる。
端子５は、０．３ｍｍ以上２．０ｍｍ以下程度の厚みを有する銅板を打ち抜き加工により図１のようにその一部の領域においてそれ以外の他の領域よりも（少なくとも半導体素子３および接続材７Ｂの厚みの和の分だけ）下方に配置されるような形状とされ、その後プレス加工により一部の領域が他の領域に対して必要な寸法分だけ下方に配置されるように制御されながら加工されることにより形成される。これにより、端子５の第１の端子表面と第１の導体基板１１の表面との距離、および端子５の第１の端子表面と第２の導体基板１２の表面との距離の関係を任意に調整することができる。端子５がたとえば第１の導体基板１１上と第２の導体基板１２上との間の領域にて屈曲することにより、この領域における端子５が図１の左右方向に延びる角度は絶縁基板１０の一方の主表面１０Ａに沿う方向に対してたとえば３０°以上４５°以下の角度となることが好ましい。
端子５は、半導体素子３上に予め設置された接続材７Ｂとしてのはんだおよび第２の導体基板１２上に予め設置された接続材７Ｃとしてのはんだの上の所定位置に載置される。この状態で系全体が還元雰囲気中で加熱されることにより、端子５と、半導体素子３と、第２の導体基板１２とが互いに接合される。
端子５が接続され、ワイヤボンディングにより制御用電極４と外部電極２５とが電気的に接続された後に、系全体が樹脂９により、図１に示す態様となるように封止される。この工程は、たとえばトランスファーモールド法またはポッティング法によりなされることが好ましい。トランスファーモールド法は、系全体がセットされた金型内に流動性のある樹脂が圧入され、加圧および加熱することにより樹脂を硬化させる方法である。またポッティング法は、系全体がセットされた樹脂枠内に流動性のある樹脂を流入し、加熱することで樹脂を硬化させる方法である。
樹脂９から露出された第３の導体基板１３の下側の表面上にはグリスなどの接合材が塗布され、板バネなどを用いて、第３の導体基板１３の下側の表面上に冷却器が接合される。すなわち第３の導体基板１３と冷却器とは、板バネの押圧力により互いに固定される。これにより、図１に示す半導体装置１００の全体を、良好な熱伝導が容易な冷却器に接続することができる。
次に、本実施の形態の主要な作用効果について説明する。
図１を再度参照して、仮に第２経路の第２の導体基板１２の上方の領域にも半導体素子が配置されれば、その半導体素子自体の発熱により、この部分に半導体素子が存在しない本実施の形態の構成に比べて、図１の半導体素子３の上方から端子５を伝わる第２経路での放熱作用が弱められる。また半導体素子を構成する炭化珪素などの材料は、導体材料に比べて熱抵抗が大きいことによっても、第２経路での放熱作用が弱められる。
そこで本実施の形態においては、半導体素子３の発熱は、以下の２つの経路である第１および第２経路から放熱可能な構成となっている。第１経路は半導体素子３からその下側の接続材７Ａを通ってさらに下方の第１の導体基板１１、絶縁基板１０、第３の導体基板１３に伝わりそこからその下方の図示されない冷却器に伝わる経路である。また第２経路は半導体素子３からその上側の接続材７Ｂを通って端子５に達し、端子５を第２の導体基板１２側に伝わった後、接続材７Ｃ、第２の導体基板１２、絶縁基板１０、第３の導体基板１３に伝わりそこからその下方の図示されない冷却器に伝わる経路である。
つまり半導体素子３の発熱が、その上側および下側の双方の表面から第１および第２経路を通って放熱される。半導体素子３の上方に伝わる熱についても、端子５を経由する第２経路により、基板材１からその下方の図示されない冷却器へ高効率に放熱させることができる。このため本実施の形態では、半導体素子３の下方から第１経路のみにより放熱される場合に比べて、放熱効率を格段に向上させることができる。
第２経路による放熱は、端子５が接続材７Ｂにより半導体素子３と接続されるとともに、接続材７Ｃにより第２の導体基板１２と直接接続されていることにより実現される。そのために、端子５の第１の端子表面が、第２の導体基板１２の真上において第１の導体基板１１の真上に比べて基板材１からの図１の上下方向に関する距離が短くなくなるよう屈曲されている。このような構成を有することにより、半導体素子３の上側から端子５に伝わった熱を、より早くに下方へ伝播させて基板材１に到達させることができる。
半導体素子３の上側および下側の表面の両面からの放熱が可能になり放熱性が向上することは、特により高温条件下で使用され、チップを大面積化することが困難な、炭化珪素などの化合物半導体を用いた半導体装置１００において特に有効である。
次に、本実施の形態においては、半導体装置１００の最下部に相当する第３の導体基板１３は樹脂から露出している。第３の導体基板１３が樹脂９から露出して絶縁基板１０の他方の主表面１０Ｂの大部分を覆うように形成されていれば、半導体装置１００全体の土台を平坦な第３の導体基板１３の下側の表面部にてしっかりと支えることができる。このことは、第３の導体基板１３は基板材１を構成する絶縁基板１０の他方の主表面上に強固に接合されていることと、絶縁基板１０は基板材１およびこれを含む半導体装置１００の全体の土台をしっかりと支えることができる部材であることとに基づく。このため本実施の形態の基板材１および第３の導体基板１３の構成を適用すれば、半導体装置１００の平行度すなわち平坦性を向上させることができる。
また本実施の形態においては、半導体装置１００の最下部の導体基板が第３の導体基板１３のみとなっている。つまり第３の導体基板１３のみがその下の冷却器と接続されることとなる。このため、第３の導体基板１３を含む半導体装置１００全体の平行度は、たとえば互いに間隔をあけた複数の導体基板により半導体装置が冷却器と接続される場合に比べて必然的に改善される。
仮に第３の導体基板１３の部分の平行度が劣っていれば、たとえば第３の導体基板１３の下に冷却器を両者間に絶縁シートを挟んで取り付ける場合、絶縁シートとその上の半導体装置１００との間に空隙が生じ、これらの領域間の熱抵抗が増加する。また第３の導体基板１３と冷却器との間に空隙が生じれば、当該空隙の部分で沿面放電するため、当該領域における絶縁性の確保が困難となる。そこで本実施の形態のように半導体装置１００の最下部である第３の導体基板１３の平坦性が向上されれば、第３の導体基板１３とその下方の冷却器との接合をより良好とすることができる。このため、第３の導体基板１３から冷却器への放熱性をより向上させることができる。
基板材１に含まれる絶縁基板１０により、基板材１の下方に接続される冷却器と、半導体素子３などとの電気的な絶縁状態を確保することができる。このため基板材１と冷却器とを、グリスまたははんだなどの簡易な部材を用いて接合することができる。
半導体装置１００に含まれる半導体素子３と第１の導体基板１１および端子５との接続、および端子５と第２の導体基板１２との接続は、はんだなどの接続材７によりなされている。接続材７としては、はんだが用いられることがより好ましい。
上記の接続材７を用いた半導体装置１００に含まれる各部材間の接続により、各部材の寸法誤差に起因する図１の上下方向の段差（高低差）などの不具合が形成されることがある。この段差（高低差）などは、上記の絶縁基板１０を含む基板材１を土台として平坦性に優れた半導体装置１００が形成されることにより、極力小さくすることが可能である。しかしそれでも微小な段差が残存する。そこで本実施の形態においては、各部材を接続する接続材７として、たとえばスズと銅と銀とを含むはんだが用いられることがより好ましい。このようなはんだを用いれば、上記の微小な段差を容易に埋めることにより相殺することができる。
またはんだの熱伝導率は約６０Ｗ／ｍ・Ｋ、グリスの熱伝導率は約５Ｗ／ｍ・Ｋ、絶縁シートの熱伝導率は約１０Ｗ／ｍ・Ｋであることから、はんだの熱伝導率はグリスおよび絶縁シートの熱伝導率よりも大きい。このため仮に各部材間に段差が形成され、それがはんだにて相殺しきれなかったとしても、はんだの高い熱伝導性により、各部材間の熱抵抗の増加を抑制することができ、半導体装置１００の信頼性を確保することができる。
また端子５は第１の導体基板１１よりも熱容量が大きいことが好ましい。第１の導体基板１１および第２の導体基板１２の厚みをたとえば０．６ｍｍ以下と薄くすれば、これらの冷却器との図１の上下方向の距離を小さくすることができ、第１の導体基板１１の定常熱抵抗を低くすることができる。しかしその反面、第１の導体基板１１および第２の導体基板１２の厚みが薄くその熱容量が小さいため、第１の導体基板１１の過渡熱抵抗が高くなる。一方、端子５の厚みは最大で２．０ｍｍ程度となり、第１の導体基板１１および第２の導体基板１２に比べて厚く形成される。このため端子５により過渡熱抵抗を低くすることができる。また端子５と第２の導体基板１２との定常熱抵抗は端子５の断面積に反比例する。このため端子５を厚く形成することにより、端子５と第２の導体基板１２との定常熱抵抗を低くすることができ、第２経路における端子５から第２の導体基板１２への熱伝達を促進することができる。
その他、本実施の形態においては端子５の第２の端子表面が、第１および第２の導体基板１１，１２の真上において樹脂９に覆われており、樹脂９の最上面から端子５が露出してはいない。このため、樹脂９の最上面すなわち半導体装置１００の最上面の上に、半導体装置１００を固定するための固定器具および制御基板などを載置することができる。
（実施の形態２）
図３は図４中のＩＩＩ−ＩＩＩ線に沿う部分の概略断面図である。図３および図４を参照して、本実施の形態の半導体装置２００は、大筋で実施の形態１の半導体装置１００の構成と同様の構成を有している。このため同一の構成要素については同一の参照番号を付し、その説明を繰り返さない。半導体装置２００においては、第１の導体基板１１の真上における端子５の半導体素子３と反対側すなわち図３の上側に第１の熱容量体３１が配置されている。第１の熱容量体３１は、端子５の上側の表面と接続材７Ｄにより接続されている。つまり接続材７は接続材７Ａ，７Ｂ，７Ｃ，７Ｄを有している。
第１の熱容量体３１は、たとえば銅を母材としたヒートシンクであることが好ましく、銅板の打ち抜き加工によりたとえば直方体状に形成される。第１の熱容量体３１の形成の際には、端子５の形成の際のように屈曲部を形成するためのプレス加工が不要である。このため端子５を形成するための銅板よりも厚い銅板を用いることができ、たとえば厚みが３．０ｍｍの第１の熱容量体３１を形成することができる。接続材７Ｄを用いた端子５と第１の熱容量体３１との接合工程は、たとえば接続材７Ａを用いた半導体素子３と端子５との接合工程と同時に、はんだを用いて行なうことができる。このとき、治具を用いて第１の熱容量体３１の位置精度を確保することが好ましい。
このようにして形成される第１の熱容量体３１は、第１の導体基板１１および第２の導体基板１２よりも熱容量が大きくなっている。
以下に、本実施の形態の作用効果を説明する。本実施の形態は、実施の形態１の作用効果に加えて、以下の作用効果を奏する。
本実施の形態においては、端子５に、第１の導体基板１１および第２の導体基板１２よりも熱容量が大きい第１の熱容量体３１が接続される。このため、端子５と第１の熱容量体３１とを合わせた部分の全体の熱容量を実施の形態１に比べてさらに大きくすることができる。また端子５と第１の熱容量体３１とを合わせた部分の全体の過渡熱抵抗を実施の形態１よりもさらに低くすることができる。その結果、実施の形態１よりもさらに放熱性を向上させることができる。
第１の熱容量体３１は端子５とは別体として形成され、接続材７Ｄにより端子５と接続されている。このため端子５の形状を複雑にすることなく、端子５と第１の熱容量体３１とを合わせた部材の熱容量を大きくするなどの効果を奏することができる。
（実施の形態３）
図５は図６中のＶ−Ｖ線に沿う部分の概略断面図である。図５および図６を参照して、本実施の形態の半導体装置３００は、大筋で実施の形態１，２の半導体装置１００，２００の構成と同様の構成を有している。このため同一の構成要素については同一の参照番号を付し、その説明を繰り返さない。半導体装置３００においては、第２の導体基板１２の真上における端子５の基板材１と反対側すなわち図５の上側に第２の熱容量体３２が配置されている。第２の熱容量体３２は、端子５の上側の表面と接続材７Ｄにより接続されている。つまり接続材７は接続材７Ａ，７Ｂ，７Ｃ，７Ｄを有している。第２の熱容量体３２は第１の熱容量体３１と同様の材質を用いて、同様の製法により、同様のサイズのものが形成されるため、詳細な説明を省略する。
このようにして形成される第２の熱容量体３２は、第１の導体基板１１および第２の導体基板１２よりも熱容量が大きくなっている。
以下に、本実施の形態の作用効果を説明する。本実施の形態は、実施の形態１，２の作用効果に加えて、以下の作用効果を奏する。
本実施の形態においては、端子５に、第１の導体基板１１および第２の導体基板１２よりも熱容量が大きい第２の熱容量体３２が接続される。このため、端子５と第２の熱容量体３２とを合わせた部分の全体の熱容量を実施の形態１に比べてさらに大きくすることができる。また端子５と第１の熱容量体３１とを合わせた部分の全体の過渡熱抵抗を実施の形態１よりもさらに低くすることができる。その結果、実施の形態１よりもさらに放熱性を向上させることができる。
なお第２の導体基板１２の真上においては（接続材７Ａと接続材７Ｃとの厚みが等しければ）、第１の導体基板１１の真上に比べて、半導体素子３および接続材７Ｂの厚み分だけ、端子５が図５の下側に配置される。このため第２の導体基板１２の真上に厚い第２の熱容量体３２が形成されても、その厚みと接続材７Ｄの厚みの和が半導体素子３および接続材７Ｂの厚みの和以下であれば、第１の導体基板１１上の端子５の最上面に比べて第２の熱容量体３２の最上面の高さが高くなることはない。したがって実施の形態２のように第１の導体基板１１（半導体素子３）の真上に第１の熱容量体３１が形成される場合に比べて、本実施の形態のように第２の導体基板１２の真上に第２の熱容量体３２が形成されれば、半導体装置１００全体の特に図５の上下方向の寸法の増加を抑制することができる。このため実施の形態２よりも半導体装置１００全体を小型化させることができ、その結果、冷却性能をより向上させることができる。
（実施の形態４）
図７は図８中のＶＩＩ−ＶＩＩ線に沿う部分の概略断面図である。図７および図８を参照して、本実施の形態の半導体装置４００は、大筋で実施の形態１〜３の半導体装置１００〜３００の構成と同様の構成を有している。このため同一の構成要素については同一の参照番号を付し、その説明を繰り返さない。半導体装置４００においては、実施の形態１の半導体装置１００と異なり、端子５は第２の導体基板１２と直接接続されてはおらず、両者の間に接続材７以外の部材が配置された構成を有している。具体的には、端子５は第２の導体基板１２と、第３の熱容量体３３を介して接続されている。第３の熱容量体３３は、第１の熱容量体３１および第２の熱容量体３２と同様に銅板の打ち抜き加工により、直方体状のヒートシンクとして形成される。このため第３の熱容量体３３についての詳細な説明を省略する。第３の熱容量体３３は、第２の導体基板１２の基板材１と反対側すなわち図７の上側に、接続材７Ｃにより接続されている。また第３の熱容量体３３は、その図７の上側において、接続材７Ｄにより端子５と接続されている。第３の熱容量体３３は第１の導体基板１１および第２の導体基板１２よりも熱容量が大きいことが好ましい。
また本実施の形態においては、特に第１の導体基板１１と第２の導体基板１２との厚みが等しい場合、接続材７Ａと半導体素子３と接続材７Ｂとの厚みの和は、接続材７Ｃと第３の熱容量体３３と接続材７Ｄとの厚みの和に等しくなるように形成されることが好ましい。この場合、端子５は第２の導体基板１２上の領域において第１の導体基板１１上の領域よりも基板材１からの距離が短い位置に配置されるように屈曲される必要はなく、端子５は第１の導体基板１１上の領域と第２の導体基板１２上の領域との間で平坦な形状を有している。
以下に、本実施の形態の作用効果を説明する。本実施の形態は、実施の形態１〜３の作用効果に加えて、以下の作用効果を奏する。
本実施の形態においては、端子５と第２の導体基板１２との間に配置される第３の熱容量体３３をスペーサとして活用することができる。これにより、端子５と第３の熱容量体３３とを合わせた部分の全体の熱容量を実施の形態１に比べてさらに大きくすることができる。また第３の熱容量体３３により、実施の形態１に比べて端子５と第３の熱容量体３３とを合わせた部分の全体の断面積が大きくなるため、過渡熱抵抗と定常熱抵抗との双方を低くすることができ、第２経路による放熱性をさらに向上させることができる。
また本実施の形態においても実施の形態３と同様に、第２の導体基板１２の真上に第３の熱容量体３３が配置される。このため実施の形態２のように第１の導体基板１１（半導体素子３）の真上に第１の熱容量体３１が形成される場合に比べて、本実施の形態のように第２の導体基板１２の真上に第２の熱容量体３２が形成されれば、半導体装置１００全体の図７の上下方向の寸法の増加を抑制することができる。このため実施の形態２よりも半導体装置１００全体を小型化させることができ、その結果、冷却性能をより向上させることができる。
さらに、上記のように本実施の形態においては、第３の熱容量体３３の厚みを調整することにより、端子５を平坦な形状とすることができる。このようにすれば、接続材７Ｂおよび接続材７Ｄ上に接続される端子５に下方に屈曲した部分を形成するためのプレス加工を行なう必要がなくなる。したがって、端子５の加工費を削減することができるとともに、端子５の厚みの上限値をより高く設計することができる。具体的には、端子５の厚みを３．０ｍｍとすることができる。プレス加工により銅板を屈曲させるためには、銅板は薄いことが要求されるためである。
（実施の形態５）
図９は図１０中のＩＸ−ＩＸ線に沿う部分の概略断面図である。図９および図１０を参照して、本実施の形態の半導体装置５００は、大筋で実施の形態４の半導体装置４００の構成と同様の構成を有している。このため同一の構成要素については同一の参照番号を付し、その説明を繰り返さない。しかし半導体装置５００においては、半導体装置４００の第３の熱容量体３３および接続材７Ｄの部分が、端子５と一体として構成されている。このため端子５は、半導体装置４００の端子５と同様の第１の導体基板１１上の領域から第２の導体基板１２上の領域まで平坦に延びる領域と、半導体装置４００の第３の熱容量体３３および接続材７Ｄの部分に相当する突起部５Ｔとが合体された、銅板からなる構造となっている。言い換えれば、端子５は、基板材１側の第１の端子表面が、第２の導体基板１２の真上において基板材１側に突起する突起部５Ｔを有している。これにより第１の端子表面は、第２の導体基板１２の真上において第１の導体基板１１の真上に比べて基板材１からの距離が短くなっている。
突起部５Ｔの厚みはたとえば約１ｍｍであり、０．７ｍｍ以上１．３ｍｍ以下とすることが好ましい。
突起部５Ｔと第２の導体基板１２とは、接続材７Ｃにより接続されている。また第１の導体基板１１上においては、他の実施の形態と同様に、半導体素子３上の接続材７Ｂにより端子５が接続されている。
以下に、本実施の形態の作用効果を説明する。本実施の形態は、実施の形態４の作用効果に加えて、以下の作用効果を奏する。
本実施の形態のように突起部５Ｔを設け、実施の形態４の接続材７Ｄおよび第３の熱容量体３３の部分が端子５と一体化することにより、実施の形態４に比べて部品点数を削減することができ、加工を容易にすることができる。またはんだとしての接続材７Ｄの部分が銅板の一部である突起部５Ｔに代えられている。はんだの熱伝導率は約６０Ｗ／ｍ・Ｋであるのに対し、銅の熱伝導率は約４００Ｗ／ｍ・Ｋとはんだに比べて非常に大きい。このため本実施の形態の端子５を適用することにより、実施の形態４に比べて第２経路の放熱性をより向上させることができる。
以上において、実施の形態２〜５の各構成は、たとえば図４，６，８，１０の右側半分の領域に適用したものとして説明しているが、図４，６，８，１０の左側半分の領域にも同様にこれらを適用することができる。この場合、第４の導体基板１４に他の半導体素子３０が接続された領域が図３，５，７，９の第１の導体基板１１に半導体素子３が接続される領域に相当すると考え、第１の導体基板１１の第２領域が図３，５，７，９の第２の導体基板１２上の領域に相当すると考えればよい。
また実施の形態１〜５の図１，３，５，７，９に示す特徴を、図２，４，６，８，１０の左側半分の領域および右側半分の領域のそれぞれに対して適宜組み合わせるように適用してもよい。すなわち以上に説明した各実施の形態における技術的特徴を、技術的に矛盾のない範囲で適宜組み合わせて適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 基板材、３ 半導体素子、４ 制御用電極、５ 端子、５Ｔ 突起部、７，７Ａ，７Ｂ，７Ｃ，７Ｄ 接続材、９ 樹脂、１０ 絶縁基板、１０Ａ 一方の主表面、１０Ｂ 他方の主表面、１１ 第１の導体基板、１２ 第２の導体基板、１３ 第３の導体基板、２１ ワイヤ、２５ 外部電極、３０ 他の半導体素子、３１ 第１の熱容量体、３２ 第２の熱容量体、５０ 他の端子、１００，２００，３００，４００，５００ 半導体装置。

Claims (12)

  1. 絶縁基板と、前記絶縁基板の一方の主表面上に互いに間隔をあけて配置された第１および第２の導体基板と、前記絶縁基板の前記一方の主表面と反対側の他方の主表面上に配置された第３の導体基板とを含む基板材と、
    前記第１の導体基板の前記絶縁基板と反対側に接続される半導体素子と、
    前記半導体素子の前記第１の導体基板と反対側に接続される端子とを備え、
    前記端子は前記半導体素子上の領域から前記第２の導体基板の上の領域まで延びるとともに、前記第２の導体基板と接続されており、
    前記基板材、前記半導体素子および前記端子の少なくとも一部は樹脂により封止され、
    前記第３の導体基板は前記樹脂から露出している、半導体装置。
  2. 前記端子は前記第２の導体基板と直接接続される、請求項１に記載の半導体装置。
  3. 前記端子の前記基板材側にある第１の端子表面は、前記第２の導体基板の真上において前記第１の導体基板の真上に比べて前記基板材からの距離が短い、請求項１または２に記載の半導体装置。
  4. 前記端子は前記第１の導体基板より熱容量が大きい、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１の導体基板の真上における前記端子の前記半導体素子と反対側に第１の熱容量体をさらに備え、
    前記第１の熱容量体は、前記第１および第２の導体基板より熱容量が大きい、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第２の導体基板の真上における前記端子の前記基板材と反対側に第２の熱容量体をさらに備え、
    前記第２の熱容量体は、前記第１および第２の導体基板より熱容量が大きい、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記端子は前記第２の導体基板と、第３の熱容量体を介して接続される、請求項１に記載の半導体装置。
  8. 前記端子の前記基板材と反対側にある第２の端子表面は、少なくとも前記第１および第２の導体基板の真上において前記樹脂に覆われる、請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記半導体素子は、スイッチとしての機能と、還流用ダイオードとしての機能との双方を有する、請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記半導体素子はワイドバンドギャップ半導体からなる、請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記半導体素子はシリコンとカーボンとを主成分とする化合物からなる、請求項１〜１０のいずれか１項に記載の半導体装置。
  12. 前記基板材は、前記絶縁基板の前記一方の主表面上に、前記第１および第２の導体基板と互いに間隔をあけて配置された第４の導体基板をさらに含み、さらに、
    前記第４の導体基板の前記絶縁基板と反対側に接続される他の半導体素子と、
    前記他の半導体素子の前記第４の導体基板と反対側に接続される他の端子とを備え、
    前記第１の導体基板は、前記半導体素子が接続された第１領域と、前記第１領域以外の第２領域とを含み、
    前記他の端子は前記他の半導体素子上の領域から前記第１の導体基板上の前記第２領域まで延びるとともに、前記第１の導体基板の前記第２領域と接続される、請求項１〜１１のいずれか１項に記載の半導体装置。
JP2018508340A 2016-04-01 2016-04-01 半導体装置 Active JP6849660B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/060953 WO2017168756A1 (ja) 2016-04-01 2016-04-01 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017168756A1 true JPWO2017168756A1 (ja) 2018-11-29
JP6849660B2 JP6849660B2 (ja) 2021-03-24

Family

ID=59962843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018508340A Active JP6849660B2 (ja) 2016-04-01 2016-04-01 半導体装置

Country Status (4)

Country Link
US (1) US10825751B2 (ja)
JP (1) JP6849660B2 (ja)
CN (1) CN209150089U (ja)
WO (1) WO2017168756A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013895A (ja) * 2018-07-18 2020-01-23 株式会社オートネットワーク技術研究所 回路基板
JP7187992B2 (ja) * 2018-11-06 2022-12-13 富士電機株式会社 半導体モジュールおよび車両
JP7188049B2 (ja) * 2018-12-17 2022-12-13 富士電機株式会社 半導体装置
EP3772087A1 (de) * 2019-07-30 2021-02-03 Siemens Aktiengesellschaft Montage einer elektronischen baugruppe
JP7392319B2 (ja) * 2019-08-13 2023-12-06 富士電機株式会社 半導体装置
JP7480715B2 (ja) 2021-01-19 2024-05-10 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311685A (ja) * 2003-04-07 2004-11-04 Fuji Electric Holdings Co Ltd 電力用半導体装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2006237419A (ja) * 2005-02-28 2006-09-07 Hitachi Ltd 電子装置
JP2009124082A (ja) * 2007-11-19 2009-06-04 Mitsubishi Electric Corp 電力用半導体装置
JP2012043875A (ja) * 2010-08-17 2012-03-01 Mitsubishi Electric Corp 電力用半導体装置
JP2014150203A (ja) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュール、およびパワーモジュールの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP3627738B2 (ja) 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
US8810026B2 (en) * 2010-09-02 2014-08-19 Toyota Jidosha Kabushiki Kaisha Semiconductor module
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP2015115471A (ja) 2013-12-12 2015-06-22 三菱電機株式会社 電力用半導体装置
JP6338937B2 (ja) 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
US10559538B2 (en) * 2015-02-25 2020-02-11 Mitsubishi Electric Corporation Power module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311685A (ja) * 2003-04-07 2004-11-04 Fuji Electric Holdings Co Ltd 電力用半導体装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2006237419A (ja) * 2005-02-28 2006-09-07 Hitachi Ltd 電子装置
JP2009124082A (ja) * 2007-11-19 2009-06-04 Mitsubishi Electric Corp 電力用半導体装置
JP2012043875A (ja) * 2010-08-17 2012-03-01 Mitsubishi Electric Corp 電力用半導体装置
JP2014150203A (ja) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュール、およびパワーモジュールの製造方法

Also Published As

Publication number Publication date
US10825751B2 (en) 2020-11-03
WO2017168756A1 (ja) 2017-10-05
CN209150089U (zh) 2019-07-23
JP6849660B2 (ja) 2021-03-24
US20190067159A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
JP6849660B2 (ja) 半導体装置
US11011443B2 (en) Power semiconductor device including a spacer
CN108735692B (zh) 半导体装置
JP6195689B1 (ja) パワーモジュール
JP7326314B2 (ja) 半導体装置および半導体装置の製造方法
JP2016066700A (ja) パワー半導体モジュール
US11056475B2 (en) Semiconductor module
JP2012253125A (ja) 半導体装置及び配線基板
JP2021190505A (ja) 半導体装置
JP2017188517A (ja) 電力半導体装置
JP2022160154A (ja) 半導体装置
JP2013098451A (ja) 半導体装置及び配線基板
JP2017017109A (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
KR20200044635A (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP2017135183A (ja) 半導体装置
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
JP5899680B2 (ja) パワー半導体モジュール
WO2019181198A1 (ja) 半導体装置
JP2019083292A (ja) 半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP2014041876A (ja) 電力用半導体装置
JP5542853B2 (ja) 半導体装置および半導体装置の製造方法
JP4992302B2 (ja) パワー半導体モジュール
JP2009016380A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20180809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201113

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201120

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210304

R150 Certificate of patent or registration of utility model

Ref document number: 6849660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250