JP2013098451A - 半導体装置及び配線基板 - Google Patents

半導体装置及び配線基板 Download PDF

Info

Publication number
JP2013098451A
JP2013098451A JP2011241858A JP2011241858A JP2013098451A JP 2013098451 A JP2013098451 A JP 2013098451A JP 2011241858 A JP2011241858 A JP 2011241858A JP 2011241858 A JP2011241858 A JP 2011241858A JP 2013098451 A JP2013098451 A JP 2013098451A
Authority
JP
Japan
Prior art keywords
copper
insulating substrate
layer
semiconductor device
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011241858A
Other languages
English (en)
Inventor
Hideki Hayashi
秀樹 林
Takashi Chikuno
孝 築野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011241858A priority Critical patent/JP2013098451A/ja
Priority to US13/661,593 priority patent/US20130112993A1/en
Publication of JP2013098451A publication Critical patent/JP2013098451A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高い信頼性を実現し得る半導体装置及び配線基板を提供する。
【解決手段】一実施形態に係る半導体装置１０は、絶縁性基板１２１と、絶縁性基板の第１の主面１２１ａ上に形成されており導電性を有する配線層１２２と、その配線層上に搭載される半導体素子１４と、を備える。この半導体装置において、絶縁性基板は、ｃＢＮ又はダイヤモンドから構成される。
【選択図】図１

Description

本発明は、半導体装置及び配線基板に関する。
半導体装置の一例として、配線基板と、配線基板上に実装される半導体素子とを備えた半導体装置が知られている（非特許文献１参照）。上記配線基板としては、銅配線と、銅からなる放熱層とでセラミック基板が挟み込まれたサンドイッチ構造を有するＤＢＣ(Direct Bonding Copper)基板が採用されている。半導体素子は、配線基板の銅配線上に半田付けされることで固定され、半導体素子の上部（絶縁性基板と反対側）の電極と銅配線とがアルミワイヤなどに電気的に接続される。上記銅配線には、外部接続のための端子が半田付けされ、この端子により半導体装置が駆動される。
岩室憲幸ほか著、「ＳｉＣ／ＧａＮ パワーデバイスの製造プロセスと放熱・冷却技術」、第１版、株式会社技術情報協会、２０１０年２月２６日、ｐ１２０
しかしながら、半導体装置が駆動されると、駆動により半導体装置が熱を帯びる。この場合、半導体素子と絶縁性基板との間の熱膨張の違いなどによって半導体装置が破損する場合があった。特に、例えば、半導体素子がワイドバンドギャップ半導体によって構成されている半導体装置は、パワーモジュールとして利用され得る。この場合、動作及び停止が繰り返し行われることから、ヒートサイクルが生じる。このようなヒートサイクルの元では、上記のような熱膨張の違いによる破損が生じやすかった。そのため、半導体装置の信頼性の向上が求められていた。
そこで、本発明は、高い信頼性を実現し得る半導体装置及び配線基板を提供することを目的とする。
本発明の一側面に係る半導体装置は、絶縁性基板と、縁性基板の第１の主面上に形成されており導電性を有する配線層と、ワイドバンドギャップ半導体から構成されており配線層上に搭載される半導体素子と、を備える。上記絶縁性基板は、ｃＢＮ又はダイヤモンドから構成される。
この構成では、ｃＢＮ又はダイヤモンドから構成される絶縁性基板を用いているので、放熱性が向上すると共に、半導体素子と絶縁性基板との間の熱膨張係数差がより小さくなる。その結果、半導体装置の信頼性が向上する。
一実施形態において、配線層は、銅と、銅より熱膨張係数が小さい特定金属とを含む銅含有材料から構成され、配線層に含まれる銅含有材料の熱膨張係数が銅の熱膨張係数より小さくし得る。このような構成では、半導体素子と配線層との間及び配線層と絶縁性基板との間の熱膨張係数差の低減を図れる。その結果、半導体装置の信頼性を更に向上できる。
一実施形態において、上記配線層を構成する銅含有材料は、銅で構成される第１の層と上記特定金属で構成される第２の層とが積層された積層構造を有する複合材料であり得る。また、上記配線層を構成する銅含有材料は、銅と上記特定金属とを含む合金であり得る。配線層を構成する銅含有材料が上記複合材料である場合、配線層を構成する銅含有材料の作製が容易である。また、配線層を構成する銅含有材料が上記合金である場合、配線層を構成する銅含有材料の熱膨張係数をより調整しやすい。
配線層を構成する銅含有材料が複合材料である場合、その複合材料は、第１の層、第２の層及び第３の層がこの順に積層されて構成され得る。この場合、銅からなる第１の層で第２の層が挟まれるので、配線層の表面は銅から構成される。その結果、配線層を銅から構成した場合と同様にして、絶縁性基板に配線層を接合し得る。
一実施形態において、上記特定金属は、モリブデン又はタングステンであり得る。モリブデン及びタングステンの熱膨張係数は、銅の熱膨張係数の半分以下である。そのため、特定金属がモリブデン又はタングステンの場合には、銅より熱膨張係数の小さい銅含有材料を形成しやすい。
一実施形態において、ワイドバンドギャップ半導体は、ＳｉＣ又はＧａＮであり得る。ＳｉＣ又はＧａＮは、ワイドバンドギャップ半導体のうちでもパワーモジュールに特に利用されてきている。従って、ワイドバンドギャップ半導体がＳｉＣ又はＧａＮである形態の半導体装置は、パワーモジュールとして利用される傾向にある。パワーモジュールではヒートサイクルが生じるため、半導体素子と配線基板との熱膨張差が小さい方が好ましい。従って、ワイドバンドギャップ半導体は、ＳｉＣ又はＧａＮである形態では、パワーモジュール用の半導体装置として特に有効な構成である。
一実施形態において、半導体装置は、絶縁性基板の第１の主面と反対側の第２の主面上に形成される放熱層と、放熱層を介して絶縁性基板と接合されるヒートシンクと、を備え得る。この形態では、放熱層は、銅を含む銅含有材料から構成され得る。そして、放熱層に含まれる銅含有材料の熱膨張係数は、絶縁性基板の熱膨張係数より大きくヒートシンクの熱膨張係数以下であり得る。
この場合、銅を含む銅含有材料から構成される放熱層を介して、絶縁性基板とヒートシンクとが接合されるので、絶縁性基板とヒートシンクとの間の熱膨張性係数差が緩和され得る。その結果、絶縁性基板とヒートシンクとの間の熱応力等が低減する。そのため、半導体装置の信頼性がより向上する。
配線層が、銅と、銅より熱膨張係数が小さい特定金属とを含む銅含有材料から構成される上記半導体装置では、絶縁性基板の第１の主面と反対側の第２の主面上に形成される放熱層を備えてもよく、放熱層は、その銅含有材料から構成され得る。この場合、絶縁性基板の第１の主面と第２の主面に同じ材料が設けられるので、絶縁性基板が反りにくい。
本発明の他の側面は、半導体素子が搭載される配線基板に係る。この配線基板は、絶縁性基板と、絶縁性基板の主面上に形成され、半導体素子が搭載される配線層と、を備える。上記絶縁性基板が、ｃＢＮ又はダイヤモンドから構成される。
この構成では、ｃＢＮ又はダイヤモンドから構成される絶縁性基板を用いているので、放熱性が向上すると共に、半導体素子と絶縁性基板との間の熱膨張係数差がより小さくなる。そのため、半導体素子の駆動により熱が生じても、半導体素子と絶縁性基板との間に生じる熱歪み又は熱応力が低減する。その結果、配線基板に搭載された半導体素子が安定して駆動され得るので、配線基板と半導体素子とを含む装置の信頼性が向上する。
本発明によれば、高い信頼性を実現し得る半導体装置、及び、半導体素子が搭載される配線基板を提供し得る。
図１は、一実施形態に係る半導体装置の概略構成を示す断面図である。 図２は、図１に示した半導体装置が備える配線基板の一例の斜視図である。 図３は、図２に示した配線基板が備える配線層の構成の一例を示す模式図である。
以下、図面を参照して本発明の実施形態について説明する。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。説明中、「上」、「下」等の方向を示す語は、図面に示された状態に基づいた便宜的な語である。
図１は、一実施形態に係る半導体装置の概略構成を示す断面図である。図２は、図１に示した半導体装置が備える配線基板の斜視図である。半導体装置１０は、配線基板１２と、配線基板１２に搭載される半導体素子１４とを備えた半導体モジュールである。半導体装置１０は、例えば電源などに利用されるパワーモジュールであり得る。半導体装置１０は、好ましくは、配線基板１２に対して半導体素子１４と反対側に配置されるヒートシンク１６とを備える。以下では、特に断らない限り、半導体装置１０がヒートシンク１６を備えた形態を例にして半導体装置１０について説明する。
半導体素子１４の例は、絶縁型電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ及びバイポーラトランジスタを含む。ＭＯＳＦＥＴの例は、縦型ＭＯＳＦＥＴ及び横型ＭＯＳＦＥＴを含み得る。半導体素子１４を構成する半導体はいわゆるワイドバンドギャップ半導体である。ワイドギャップ半導体の例は、ＳｉＣ又はＧａＮである。
配線基板１２は、図１及び図２に示すように、絶縁性基板１２１と、絶縁性基板１２１の表面（第１の主面）１２１ａ上に設けられる導電性の配線層１２２とを有する。
絶縁性基板１２１の平面視形状の例は長方形及び正方形を含み得る。絶縁性基板１２１の厚さの例は、１００μｍ〜１０００μｍである。絶縁性基板１２１は、ｃＢＮ（立方晶窒化ホウ素）又はダイヤモンドから構成される。ｃＢＮ又はダイヤモンドは、単結晶でも多結晶でも焼結体であってもよい。なお、絶縁性基板１２１は、実質的にｃＢＮ又はダイヤモンドから構成されていればよい。例えば、絶縁性基板１２１の主原料がｃＢＮ又はダイヤモンドであればよい。
配線層１２２は、ロウ材などを介して又は直接的に絶縁性基板１２１に接合され得る。配線層１２２の厚さは、例えば１００μｍ〜５００μｍである。このような厚さにすることによって、熱膨張率差の影響を低減すると共に、大電流も流すことが可能である。配線層１２２は、互いに絶縁された複数の導電性の配線領域(以下、単に配線と称す）１２２Ａ，１２２Ｂを備える。複数の配線１２２Ａ，１２２Ｂは、所定の配線パターンで配置されている。図１では、２つの配線１２２Ａ，１２２Ｂを例示しているが、配線は２つに限定されない。
配線層１２２の一部を構成する配線１２２Ａ上に半導体素子１４が搭載される。半導体素子１４は、配線１２２Ａに半田付けされている。すなわち、半導体素子１４と配線層１２２との間には接着層としての層状の半田１８Ａが介在する。半田１８Ａの一例は、Ｓｎ−Ａｇ−Ｃｕ系半田である。半導体素子１４が、縦型ＭＯＳＦＥＴの場合、半導体素子１４の下部はドレイン電極である。従って、半田１８Ａを利用して配線１２２Ａに半導体素子１４を固定することで、配線１２２Ａと半導体素子１４とが電気的に接続される。半導体素子１４の上部に設けられた電極は、アルミワイヤといったワイヤ２０を介して配線１２２Ｂと電気的に接続される。半導体素子１４が下部に電極を有しない場合は、配線１２２Ｂに接続される電極とは別に半導体素子１４の上部に設けられた電極と、配線１２２Ａとをワイヤボンディングして半導体素子１４と配線１２２Ａとを電気的に接続し得る。
端子２２Ａ，２２Ｂをそれぞれ半田１８Ｂなどによって配線１２２Ａ，１２２Ｂに固定することで、端子２２Ａ，２２Ｂを利用して半導体素子１４が外部接続され得る。半田１８Ｂの一例は、Ｓｎ−Ａｇ−Ｃｕ系半田である。ここでは、半導体素子１４と配線層１２２との接続関係の一例を示しているが、半導体素子１４は、配線層１２２に接続される端子２２Ａ，２２Ｂなどを利用して半導体素子１４が動作されるように半導体素子１４と配線層１２２とが電気的に接続されていればよい。
配線層１２２は、銅を含み、銅より熱膨張係数が小さい第１の銅含有材料から構成されることが好ましい。一実施形態では、第１の銅含有材料の熱膨張係数は、銅の熱膨張係数より小さく半導体素子１４を構成する半導体の熱膨張係数以上とし得る。第１の銅含有材料は、銅（熱膨張係数：約１６．８×１０−６／Ｋ）と、銅より熱膨張係数の小さい他の特定金属とを含む。このような第１の銅含有材料は、好ましくは、複合材料又は合金であり得る。上記特定金属の例は、モリブデン（熱膨張係数：約５．１×１０−６／Ｋ）、及びタングステン（熱膨張係数：約４．５×１０−６／Ｋ）を含む。第１の銅含有材料は、銅より熱膨張係数が小さければ、銅と異なる上記他の特定金属を一種類含んでいればよい。従って、第１の銅含有材料は、銅と異なる金属を２種類以上含んでもよい。
第１の銅含有材料が、銅と、銅より熱膨張係数の小さい他の特定金属との複合材料である場合、その複合材料は、好ましくは、銅からなる層（第１の層）と、上記他の特定金属からなる層（第２の層）とが積層された積層構造を有し得る。
図３は、第１の銅含有材料が複合材料である場合の配線層の一例を示す模式図である。図３に示した形態では、配線層１２２は、銅より熱膨張係数の小さい特定金属からなる中間層（第２の層）１２２ａと、銅からなる表層（第１の層）１２２ｂ，１２２ｂとを有しており、表層１２２ｂ、中間層１２２ａ及び表層１２２ｂがこの順で積層された３層構造の複合材料によって構成されている。図３に示した形態では、絶縁性基板１２１と対向する面が銅で構成されている。この場合、配線層１２２を、例えばＤＢＣ(Direct Bonding Copper)基板の場合と同様に、直接絶縁性基板１２１に配線層１２２を接合し得る。複合材料の層構造は、２層構造でもよいし、４層以上の層構造でもよい。複合材料が３層以上である場合、各層を構成する材料は異なっていてもよい。
配線層１２２を構成する第１の銅含有材料としての複合材料の一例は、図３に示した中間層１２２ａがモリブデン（Ｍｏ）で構成されるＣｕ−Ｍｏ−Ｃｕ複合材料である。
また、銅と他の特定金属との合金としての第１の銅含有材料の例は他の特定金属がタングステン（Ｗ）であるＣｕ−Ｗ合金又は他の特定金属がモリブデンであるＣｕ−Ｍｏ合金である。
配線基板１２は、絶縁性基板１２１の表面１２ａと反対側の裏面（第２の主面）１２１ｂ上に、好ましくは、放熱層１２３を備えてもよい。放熱層１２３は、裏面１２１ｂ全体を覆うように形成され得る。放熱層１２３は、配線層１２２の場合と同様に、ロウ材などを介して又は直接的に裏面１２１ｂに接合され得る。このように放熱層１２３を有する場合、放熱層１２３は、好ましくは、銅を含む第２の銅含有材料から構成され得る。放熱層１２３を構成する第２の銅含有材料の熱膨張係数は、絶縁性基板１２１の熱膨張係数より大きく且つヒートシンク１６の熱膨張係数以下である。
後述するように、一例としてヒートシンク１６が銅から構成される場合には、放熱層１２３を構成する第２の銅含有材料は銅であり得る。しかしながら、放熱層１２３を構成する第２の銅含有材料の組成は、配線層１２２を構成する第１の銅含有材料の組成と同じであってもよい。この場合、放熱層１２３を構成する第２の銅含有材料は、配線層１２２を構成する第１の銅含有材料として例示した複合材料又は合金であってもよい。第２の銅含有材料と、第１の銅含有材料とが同じである場合、絶縁性基板１２１の表面１２１ａ側と裏面１２１ｂ側との間に熱膨張係数差が生じにくいので、配線基板１２に反りが生じにくい。
ヒートシンク１６は金属板である。ヒートシンク１６は、熱伝導率の高い金属から構成されていればよい。ヒートシンク１６を構成する金属の一例は銅である。ヒートシンク１６の平面視形状は長方形及び正方形を含む。一実施形態において、ヒートシンク１６は、配線基板１２の表面と反対側に半田１８Ｃを介して接合され得る。半田１８Ｃの一例は、Ｓｎ−Ａｇ−Ｃｕ系半田である。配線基板１２の裏面に放熱層１２３が形成されている場合、図１に示すように、絶縁性基板１２１とヒートシンク１６との間には、絶縁性基板１２１側から順に放熱層１２３及び層状の半田１８Ｃが挟まれ得る。
図１に示すように、半導体装置１０は、ヒートシンク１６を囲む枠状の樹脂ケース２４を有し得る。樹脂ケース２４の材料の例は、ポリブチレンテレフタレート（ＰＢＴ）やポリフェニレンサルファイド樹脂（ＰＰＳ）といったエンジニヤリングプラスチックである。この樹脂ケース２４は、ヒートシンク１６の外縁部に固定される。樹脂ケース２４の内側には、応力緩和のため、例えばシリコ−ンゲル２６が注入され得る。更に、図１に示すように、シリコンゲル２６内に埋設された配線基板１２及び半導体素子１４などは、エポキシ樹脂といった熱可塑性樹脂２８によって、更に気密に封止され得る。なお、シリコンゲル２６を介さずに、直接、熱可塑性樹脂２８によって、配線基板１２及び半導体素子１４などが埋設されてもよい。
上記構成の半導体装置１０では、従来の絶縁性基板を構成する材料より熱伝導率が高く且つ熱膨張係数の小さいｃＢＮ又はダイヤモンドから絶縁性基板１２１が構成されている。従って、半導体装置１０では、放熱性がより高くなると共に、半導体素子１４の熱膨張係数と、絶縁性基板１２１の熱膨張係数との差が小さい。
この点について、数値を挙げて具体的に説明する。半導体素子１４を構成するワイドバンドギャップ半導体の例であるＳｉＣ及びＧａＮの熱膨張係数は、それぞれ約４．２×１０−６／Ｋ及び約５．６×１０−６／Ｋである。これに対して、従来の絶縁性基板を構成する典型的な材料であるＡｌＮ（窒化アルミニウム）の熱膨張係数は、約４．５×１−６／Ｋであり、熱伝導率は、約１５０Ｗ／ｍ・Ｋである。一方、ｃＢＮの熱膨張係数は、約４．７×１０−６／Ｋであり、熱伝導率は、約１３００Ｗ／ｍ・Ｋである。ダイヤモンドの熱膨張係数は約２．３×１０−６／Ｋであり、熱伝導率は、約２０００Ｗ／ｍ・Ｋである。このように、絶縁性基板１２１に用いられるｃＢＮ又はダイヤモンドは、ＡｌＮに例示される従来の絶縁性基板を構成する材料より熱伝導率が高く、且つ熱膨張係数が小さいので、半導体装置１０では、放熱性の向上が図れる共に、半導体素子１４及び絶縁性基板１２１の間の熱膨張係数差の減少が図られている。この場合、熱膨張自体が生じにくいと共に、熱膨張が生じてもその影響が低減されるので、半導体素子１４と絶縁性基板１２１との間に生じる熱歪み又は熱応力が低減する。そのため、半導体素子１４の破損又は半導体素子１４と絶縁性基板１２１との間の接合部分の破損などが抑制され、半導体装置１０の信頼性が向上する。
また、絶縁性基板１２１がダイヤモンドから構成される場合、放熱性が更に向上し得る。また、絶縁性基板１２１がｃＢＮから構成される場合、製造コストの低減を図りながら、半導体装置１０の信頼性の向上を図り得る。
ワイドバンドギャップ半導体を含む半導体素子１４を備えた半導体装置１０は、前述したようにいわゆるパワーモジュールとして用いられ得る。このようなパワーモジュールとして用いられる半導体装置１０においてワイドバンドギャップ半導体としては、例示したＳｉＣ又はＧａＮが特に用いられている。パワーモジュールでは動作と停止とが繰り返し行われるので、ヒートサイクルが生じる。このようなヒートサイクルが生じても、絶縁性基板１２１を採用することで、絶縁性基板１２１との熱膨張係数が半導体素子１４により近づいていると、熱膨張による熱歪み又は熱応力によって半導体素子１４等の破損がより生じくい。また、より放熱性が高い絶縁性基板１２１を採用することによって、熱膨張自体を抑制可能である。そのため、半導体装置１０の構成、特に、ワイドバンドギャップ半導体としてＳｉＣ又はＧａＮが採用される構成は、パワーモジュールとして利用される際に、特に有効である。
また、配線層１２２が、銅と、熱膨張係数が銅より小さい他の特定金属とを含む第１の銅含有材料から構成されている形態では、配線層１２２の熱膨張係数は、銅のみから構成される配線層の場合より小さくなり、半導体素子１４及び絶縁性基板１２１の熱膨張係数により近づく。そのため、半導体素子１４と配線層１２２との間及び配線層１２２と絶縁性基板１２１との間の熱膨張係数差がそれぞれ低減される。このように熱膨張係数差が低減されると、半導体装置１０を駆動して熱が発生したとしても、半導体素子１４と配線層１２２との接合部分及び配線層１２２と絶縁性基板１２１との間の接合部分に作用する応力がより小さくなるので、上記の各接合部分にクラックなどが発生しにくい。そのため、半導体装置１０の信頼性が更に向上する。換言すれば、配線層１２２を備えた配線基板１２を用いることによって、半導体装置１０のより高い信頼性を実現し得る。
また、上記第１の銅含有材料に含まれる銅の熱伝導率は、例えばタングステンやモリブデンの熱伝導率より高い。従って、配線層１２２が第１の銅含有材料で構成されていることにより、例えばタングステンやモリブデンだけで配線層を構成する場合よりも放熱性もよい。そのため、配線層１２２が第１の銅含有材料で構成されている形態では、配線層１２２と半導体素子１４及び絶縁性基板１２１との間の熱膨張係数差による応力が更に低減されやすい。
配線層１２２が、図３に示したように、積層構造を有する複合材料によって構成される場合、第１の銅含有材料の作製が容易である。図３に示したように、３層構造のうち表層１２２ｂを銅で構成した場合、ＤＢＣ基板と同様にして、配線層１２２を絶縁性基板１２１に固定し得る。
前述したように、配線層１２２を構成する第１の銅含有材料は、銅と、銅より熱膨張係数の小さい特定金属との合金（例えば、Ｃｕ―Ｗ合金又はＣｕ−Ｍｏ合金）であり得る。このような合金の場合には、上記特定金属の含有率を調整することで熱膨張係数を調整し得る。そのため、第１の銅含有材料の熱膨張係数の調整が容易である。
また、モリブデン及びタングステンの熱膨張係数は、銅の熱膨張係数の半分以下である。そのため、上記特定金属がモリブデン又はタングステンの場合には、銅より熱膨張係数の小さい銅含有材料を形成しやすい。
更に、配線基板１２が放熱層１２３を備え、その放熱層１２３が、絶縁性基板１２１の熱膨張係数より大きくヒートシンク１６の熱膨張係数以下である熱膨張係数を有する第２の銅含有材料から構成されている形態では、放熱層１２３とヒートシンク１６との間の熱膨張係数差も小さくなる。その結果、半導体装置１０が駆動により熱を帯びても、放熱層１２３とヒートシンク１６との間の接合部分（図１では、層状の半田１８Ｃ部分）にクラックなどの破損が生じにくい。よって、半導体装置１０の信頼性がより向上する。更に、配線層１２２の場合と同様に、第２の銅含有材料のように銅を含有した材料で、放熱層１２３を構成することによって、例えばタングステンやモリブデンだけで放熱層を構成する場合よりも放熱性もよい。そのため、上記熱膨張係数差による応力が更に低減されやすい。
配線基板１２が放熱層１２３を備える形態では、放熱層１２３を構成する第２の銅含有材料は、配線層１２１を構成する第１の銅含有材料であることが好ましい。この場合、絶縁性基板１２１の表面１２１ａと裏面１２１ｂとの間に熱膨張係数差が生じにくいので、配線基板１２に反りが生じにくい。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、半導体モジュールとしての半導体装置は、配線基板１２と半導体素子１４とから構成されるユニットが半導体装置であってもよい。配線層１２２及び放熱層１２３を構成する材料として、銅を含む第１及び第２の銅含有材料を例示したが、配線層１２２及び放熱層１２３は、それぞれ銅のみから構成されていてもよい。また、前述したように絶縁性基板１２１は、実質的にｃＢＮ又はダイヤモンドから構成されていればよく、例えば、本発明の趣旨を逸脱しない範囲で他の材料が含まれていてもよい。
１０…半導体装置、１２…配線基板、１４…半導体素子、１６…ヒートシンク、１２１…絶縁性基板、１２１ａ…表面（第１の主面）、１２１ｂ…裏面（第２の主面）、１２２…配線層、１２３…放熱層。

Claims (9)

  1. 絶縁性基板と、
    前記縁性基板の第１の主面上に形成されており導電性を有する配線層と、
    ワイドバンドギャップ半導体から構成されており前記配線層上に搭載される半導体素子と、
    を備え、
    前記絶縁性基板が、ｃＢＮ又はダイヤモンドから構成される、
    半導体装置。
  2. 前記配線層が、銅と、銅より熱膨張係数が小さい特定金属とを含む銅含有材料から構成されており、
    前記配線層に含まれる前記銅含有材料の熱膨張係数が銅の熱膨張係数より小さい、
    請求項１記載の半導体装置。
  3. 前記配線層を構成する前記銅含有材料は、
    銅で構成される第１の層と前記特定金属で構成される第２の層とが積層された積層構造を有する複合材料、又は、
    銅と前記特定金属とを含む合金である、
    請求項２に記載の半導体装置。
  4. 前記複合材料は、前記第１の層、前記第２の層及び前記第１の層がこの順に積層されて構成される、
    請求項３に記載の半導体装置。
  5. 前記特定金属は、モリブデン又はタングステンである、
    請求項２〜４のいずれか１項に記載の半導体装置。
  6. 前記ワイドバンドギャップ半導体は、ＳｉＣ又はＧａＮである、
    請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記絶縁性基板の前記第１の主面と反対側の第２の主面上に形成される放熱層と、
    前記放熱層を介して前記絶縁性基板と接合されるヒートシンクと、
    を備え、
    前記放熱層は、銅を含む銅含有材料から構成され、
    前記放熱層に含まれる前記銅含有材料の熱膨張係数は、前記絶縁性基板の熱膨張係数より大きく前記ヒートシンクの熱膨張係数以下である、
    請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記絶縁性基板の前記第１の主面と反対側の第２の主面上に形成される放熱層を備え、
    前記放熱層は、前記銅含有材料から構成されている、
    請求項２〜６のいずれか１項に記載の半導体装置。
  9. 半導体素子が搭載される配線基板であって、
    絶縁性基板と、
    前記絶縁性基板の主面上に形成され、前記半導体素子が搭載される配線層と、
    を備え、
    前記絶縁性基板が、ｃＢＮ又はダイヤモンドから構成される、
    配線基板。
JP2011241858A 2011-11-04 2011-11-04 半導体装置及び配線基板 Pending JP2013098451A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011241858A JP2013098451A (ja) 2011-11-04 2011-11-04 半導体装置及び配線基板
US13/661,593 US20130112993A1 (en) 2011-11-04 2012-10-26 Semiconductor device and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011241858A JP2013098451A (ja) 2011-11-04 2011-11-04 半導体装置及び配線基板

Publications (1)

Publication Number Publication Date
JP2013098451A true JP2013098451A (ja) 2013-05-20

Family

ID=48223108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011241858A Pending JP2013098451A (ja) 2011-11-04 2011-11-04 半導体装置及び配線基板

Country Status (2)

Country Link
US (1) US20130112993A1 (ja)
JP (1) JP2013098451A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103796478B (zh) * 2012-10-31 2016-12-21 英业达科技有限公司 电子装置
CN103796479B (zh) * 2012-10-31 2017-05-31 英业达科技有限公司 电子装置
CN103796484B (zh) * 2012-10-31 2016-07-06 英业达科技有限公司 电子装置
CN103796481B (zh) * 2012-10-31 2016-07-13 英业达科技有限公司 电子装置
JP6508193B2 (ja) * 2014-03-11 2019-05-08 富士電機株式会社 半導体装置の製造方法および半導体装置
JP6299441B2 (ja) * 2014-06-02 2018-03-28 株式会社デンソー 半導体装置
GB201701173D0 (en) * 2017-01-24 2017-03-08 Element Six Tech Ltd Synthetic diamond plates

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755594B2 (ja) * 1988-03-30 1998-05-20 株式会社 東芝 セラミックス回路基板
US5151777A (en) * 1989-03-03 1992-09-29 Delco Electronics Corporation Interface device for thermally coupling an integrated circuit to a heat sink
JPH0461293A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 回路基板及びその製造方法
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
EP0746022B1 (en) * 1995-05-30 1999-08-11 Motorola, Inc. Hybrid multi-chip module and method of fabricating
EP1114807B1 (en) * 1999-06-14 2005-07-27 Sumitomo Electric Industries, Ltd. Semiconductor device or heat dissipating substrate therefor using a composite material
US20010038140A1 (en) * 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same
EP2428590B1 (en) * 2001-11-09 2018-08-15 Sumitomo Electric Industries, Ltd. Sintered diamond having high thermal conductivity and method for producing the same and heat sink employing it
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6699571B1 (en) * 2002-03-27 2004-03-02 Morgan Advanced Ceramics, Inc. Devices and methods for mounting components of electronic circuitry
US20030183368A1 (en) * 2002-04-02 2003-10-02 Paradis Leo Richard Diamond heat sink
US20070023879A1 (en) * 2005-07-29 2007-02-01 Vinayak Pandey Single unit heat sink, voltage regulator, and package solution for an integrated circuit
US7786486B2 (en) * 2005-08-02 2010-08-31 Satcon Technology Corporation Double-sided package for power module
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Also Published As

Publication number Publication date
US20130112993A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
WO2012165045A1 (ja) 半導体装置及び配線基板
CN108735692B (zh) 半导体装置
JP2013098451A (ja) 半導体装置及び配線基板
US10090222B2 (en) Semiconductor device with heat dissipation and method of making same
JP6786416B2 (ja) 半導体装置
JP4803241B2 (ja) 半導体モジュール
US20130015468A1 (en) Semiconductor device and method of manufacturing the same
JP7532813B2 (ja) 半導体モジュール
JP6849660B2 (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
JP2016018866A (ja) パワーモジュール
JP7006812B2 (ja) 半導体装置
JP2012119597A (ja) 半導体装置及びその製造方法
WO2017183222A1 (ja) 半導体装置およびその製造方法
JP7163583B2 (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP2014041876A (ja) 電力用半導体装置
KR101897304B1 (ko) 파워 모듈
JP2014143342A (ja) 半導体モジュール及びその製造方法
WO2021079913A1 (ja) 半導体装置
JP5494576B2 (ja) 半導体モジュール
JP2015167171A (ja) 半導体装置
JP2016139670A (ja) 半導体装置及び半導体装置の製造方法