JP6299441B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6299441B2
JP6299441B2 JP2014114204A JP2014114204A JP6299441B2 JP 6299441 B2 JP6299441 B2 JP 6299441B2 JP 2014114204 A JP2014114204 A JP 2014114204A JP 2014114204 A JP2014114204 A JP 2014114204A JP 6299441 B2 JP6299441 B2 JP 6299441B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal member
terminal
shortest distance
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014114204A
Other languages
English (en)
Other versions
JP2015228451A (ja
Inventor
友生 森野
友生 森野
寛 石野
寛 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014114204A priority Critical patent/JP6299441B2/ja
Priority to US15/308,627 priority patent/US10008433B2/en
Priority to PCT/JP2015/002569 priority patent/WO2015186305A1/ja
Priority to CN201580029109.0A priority patent/CN106463491B/zh
Priority to DE112015002596.0T priority patent/DE112015002596B4/de
Publication of JP2015228451A publication Critical patent/JP2015228451A/ja
Application granted granted Critical
Publication of JP6299441B2 publication Critical patent/JP6299441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、シリコンカーバイドを用いて形成された半導体チップの両面側に金属部材がそれぞれ配置され、各金属部材と半導体チップの電極とが接合部材を介して電気的に接続されてなる半導体装置に関する。
従来、特許文献１に記載のように、半導体チップの両面側に金属部材がそれぞれ配置され、各金属部材と半導体チップの電極とが接合部材を介して電気的に接続されてなる半導体装置が知られている。
特許文献１において、一面側の電極には、接合部材を介して、金属部材としての弾性体が接続されている。この弾性体は、たとえばＵ字状をなしており、半導体チップの厚み方向に弾性変形するように配置されている。一面と反対の裏面側の電極には、接合部材を介して、金属部材としての板状のダイパッドが接続されている。
また、弾性体における半導体チップと反対側には、板状のプレート端子が配置されており、このプレート端子は、接合部材を介して弾性体に接続されている。
特開２００８−２２７１３１号公報
上記したように、特許文献１に記載の半導体装置は、半導体チップの電極に接続される金属部材として、弾性体を備えている。したがって、シリコンカーバイドを用いて形成された半導体チップを採用した場合においても、半導体装置の使用環境下で生じる熱応力を弾性体により緩和することができる。すなわち、熱応力に対する半導体チップの耐力を向上することができる。
しかしながら、応力緩和のためにＵ字型などの弾性体を用いなければならないため、シリコンカーバイドを用いて形成された半導体チップの生じる熱を、効率よく放熱させることができない。すなわち、放熱性が低いという問題がある。
そこで、本発明は上記問題点に鑑み、放熱性の低下を抑制しつつ、熱応力に対する半導体チップの耐力を向上することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
開示された発明のひとつは、シリコンカーバイドを用いて形成され、一面及び該一面と反対の裏面に電極を有する半導体チップと、接合部材を介して電極に接続される金属部材としての、一面側に配置され、一面側の電極に接続される第１金属部材、及び、裏面側に配置され、裏面側の電極に接続される第２金属部材と、を備える。
さらに、一面に直交する半導体チップの厚み方向が、＜０００１＞方向とされている。そして、半導体チップと金属部材の少なくとも一方とにおいて、＜０００１＞方向に直交する＜１−１００＞方向における端部間の第１最短距離（Ｌ１）が、＜０００１＞方向及び＜１−１００＞方向に直交する＜１１−２０＞方向における端部間の第２最短距離（Ｌ２）よりも短くされていることを特徴とする。
詳細は後述するが、本発明者は、シリコンカーバイドを用いて形成された半導体チップについて鋭意検討を行った。その結果、＜１１−２０＞方向の抗折強度に較べて、＜１−１００＞方向の抗折強度が低いことが明らかとなった。この知見に基づき、本発明では、半導体チップと金属部材の少なくとも一方との端部間の最短距離を、抗折強度の低い＜１−１００＞方向において＜１１−２０＞方向よりも短くしている。これにより、熱応力による曲げの力を、抗折強度の低い＜１−１００＞方向において＜１１−２０＞方向よりも小さくすることができる。すなわち、熱応力に対する半導体チップの耐力を向上することができる。また、半導体チップと金属部材との位置関係によって、熱応力に対する半導体チップの耐力を向上するため、従来のように弾性体を用いなくともよい。したがって、放熱性の低下を抑制しつつ、熱応力に対する半導体チップの耐力を向上することができる。
第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 第１実施形態に係る半導体装置の概略構成を示す平面図である。 図２のIII-III線に沿う断面図である。 図２のIV-IV線に沿う断面図である。 六方晶における結晶の方向の関係を示す図である。 半導体チップとターミナルの位置関係を示す斜視図である。 半導体チップとターミナルの位置関係を示す平面図である。 抗折強度を測定するための試験方法を示す図である。 結晶の方向と抗折強度との関係を示す図である。 第２実施形態に係る半導体装置において、半導体チップとターミナルの位置関係を示す平面図である。 第３実施形態に係る半導体装置において、半導体チップとターミナルの位置関係を示す平面図である。 第４実施形態に係る半導体装置の概略構成を示す断面図である。 第１変形例において、半導体チップとターミナルの位置関係を示す平面図である。 第２変形例において、半導体チップとターミナルの位置関係を示す平面図である。
以下、本発明の実施形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。また、ミラー指数の表記において、「−」はその直後の指数につくバーを意味しており、指数の前に「−」をつけることで負の指数を示している。なお、特許請求の範囲及び課題を解決する手段においても、ミラー指数については同様の表記としている。
（第１実施形態）
先ず、図１に基づき、半導体装置が適用される電力変換装置の一例について説明する。
図１に示す電力変換装置１００は、直流電源１０２から供給される直流電圧を、３相交流に変換して、三相交流式のモータ１０４に出力するように構成されている。このような電力変換装置１００は、例えば電気自動車やハイブリッド車に搭載される。この場合、電力変換装置１００は、モータ１０４により発電された電力を、直流に変換して直流電源１０２（バッテリ）に充電することもできる。なお、図２に示す符号１０６は、平滑コンデンサである。
電力変換装置１００は、三相インバータを有している。三相インバータは、直流電源１０２の正極（高電位側）に接続された高電位電源ライン１０８と、負極（低電位側）に接続された低電位電源ライン１１０との間に設けられた三相分の上下アームを有している。そして、各相の上下アームは、２つの半導体装置１０によって構成されている。
半導体装置１０は、スイッチング素子と、該スイッチング素子に逆並列に接続された還流用素子と、を備えている。本実施形態では、後述するように、同一の半導体チップ１２に、スイッチング素子としてのＭＯＳ素子と、還流用素子としてのＦＷＤ素子が構成されている。しかしながら、ＭＯＳ素子とＦＷＤ素子が別チップに構成されても良い。本実施形態では、ｎチャネル型のＭＯＳ素子を採用している。ＦＷＤ素子のカソード電極は、ドレイン電極と共通化され、アノード電極はソース電極と共通化されている。
また、上アーム側の半導体装置１０において、ＭＯＳ素子のドレイン電極は、高電位電源ライン１０８と電気的に接続され、ソース電極は、モータ１０４への出力ライン１１２に接続されている。下アーム側の半導体装置１０において、ＭＯＳ素子のドレイン電極は、モータ１０４への出力ライン１１２に接続され、ソース電極は、低電位電源ライン１１０と電気的に接続されている。
なお、電力変換装置１００は、上記した三相インバータに加えて、直流電源１０２から供給される直流電圧を昇圧する昇圧コンバータ、三相インバータや昇圧コンバータを構成するスイッチング素子の動作を制御する制御部を有してもよい。
次に、図２〜図５に基づき、半導体装置１０の構成について説明する。
図２〜図４に示すように、半導体装置１０は、半導体チップ１２と、ターミナル１４と、ヒートシンク１８と、ヒートシンク２２と、封止樹脂体２６と、を備えている。なお、ターミナル１４が特許請求の範囲に記載の第１金属部材に相当し、ヒートシンク２２が第２金属部材に相当する。また、ヒートシンク１８が、第３金属部材に相当する。加えて、半導体装置１０は、制御端子２８を備えている。
半導体チップ１２は、シリコンカーバイドを用いて形成されている。シリコンカーバイドとしては、その結晶構造が六方晶のもの、すなわち、４Ｈ型又は６Ｈ型を採用することができる。本実施形態では、移動度の高い４Ｈ型を採用している。半導体チップ１２には、上下アームの一方を構成するＭＯＳ素子及びＦＷＤ素子が縦型素子として構成されている。
この半導体チップ１２は、厚み方向に直交する一面１２ａが（０００１）面となっている。すなわち、厚み方向が［０００１］方向となっている。一面１２ａには、外部接続用のパッドとして、ソースパッドと、ゲートパッドなどの制御用パッドが形成され、一面１２ａと反対の裏面１２ｂには、ドレインパッドが形成されている。本実施形態において、半導体チップ１２の裏面１２ｂは、その表面平均粗さＲａが１ｎｍ以上とされている。
なお、［０００１］方向に直交する面内において、半導体チップ１２の平面形状は略正方形となっている。なお、図５に示すように、六方晶において、［０００１］方向、［１−１００］方向、［１１−２０］方向は、互いに直交する３軸の関係をなしている。
半導体チップ１２の一面１２ａ側には、ソースパッドと対向するように、ターミナル１４が配置されている。このターミナル１４は、制御用パッドと制御端子２８とをワイヤボンディングにより接続するための高さを確保するために、半導体チップ１２とヒートシンク１８との間に介在されている。このように、ターミナル１４は、ヒートシンク１８と半導体チップ１２との熱伝導経路及び電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。具体的には、銅やモリブデンなどの熱伝導性及び電気伝導性に優れた金属材料からなる。
本実施形態において、ターミナル１４は略直方体状をなしており、［０００１］方向に直交する面内において、半導体チップ１２のソースパッドと位置が重なるように配置されている。詳しくは、ターミナル１４の平面形状は、［１−１００］方向を長手とする略長方形となっている。そして、ターミナル１４は、はんだなどの接合部材１６を介してソースパッドと電気的に接続されている。
ターミナル１４における半導体チップ１２と反対の面側には、ヒートシンク１８が配置されている。ヒートシンク１８は、半導体チップ１２が生じる熱を、半導体装置１０の外部に放熱する機能を果たすとともに、外部接続端子としての機能を果たす。このようなヒートシンク１８は、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。具体的には、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。
ヒートシンク１８は、ターミナル１４に対向配置された基部１８ａと、基部１８ａから延設された端子部１８ｂと、を有している。本実施形態において、基部１８ａは、ターミナル１４との対向面がターミナル１４を内包するように設けられている。そして、基部１８ａは、はんだなどの接合部材２０を介してターミナル１４と電気的に接続されている。
基部１８ａのうち、ターミナル１４と反対の面は、封止樹脂体２６から露出された放熱面１８ｃとなっている。本実施形態では、放熱面１８ｃが、封止樹脂体２６の一面２６ａとほぼ面一となっている。端子部１８ｂは、基部１８ａのうち、放熱面１８ｃに隣接する側面の一つから外部に延設されている。
一方、半導体チップ１２の裏面１２ｂ側には、ヒートシンク２２が配置されている。ヒートシンク２２も、ヒートシンク１８同様、半導体チップ１２が生じる熱を、半導体装置１０の外部に放熱する機能を果たすとともに、外部接続端子としての機能を果たす。ヒートシンク２２は、半導体チップ１２に対向配置された基部２２ａと、基部２２ａから延設された端子部２２ｂと、を有している。本実施形態において、基部２２ａは、半導体チップ１２との対向面が半導体チップ１２を内包するように設けられている。そして、基部２２ａは、はんだなどの接合部材２４を介して半導体チップ１２のドレインパッドと電気的に接続されている。
基部２２ａのうち、半導体チップ１２と反対の面は、封止樹脂体２６から露出された放熱面２２ｃとなっている。本実施形態では、放熱面２２ｃが、封止樹脂体２６の裏面２６ｂとほぼ面一となっている。端子部２２ｂは、基部２２ａのうち、放熱面２２ｃに隣接する側面の一つから、端子部１８ｂと同一方向に延設されている。
封止樹脂体２６は、放熱面１８ｃ，２２ｃが露出されるように、半導体チップ１２、ターミナル１４、ヒートシンク１８，２２、及び制御端子２８を一体的に封止している。この封止樹脂体２６は、たとえば、エポキシ系樹脂からなり、トランスファモールド法により成形されている。
このように、本実施形態に係る半導体装置１０は、半導体チップ１２の両面側に放熱を行うことができる両面放熱構造となっている。
次に、図６及び図７に基づき、上記した半導体装置１０のうち、半導体チップ１２とターミナル１４の位置関係について説明する。図６では、便宜上、ヒートシンク２２を簡素化して図示している。
半導体チップ１２は、図６及び図７に示すように、［０００１］方向に直交する面内において、平面正方形をなしている。そして、正方形を規定する互いに直交する２辺の一方が［１−１００］方向に平行とされ、他方が［１１−２０］方向に平行とされている。一方、ターミナル１４は、［０００１］方向に直交する面内において、平面長方形をなしている。そして、長方形を規定する長辺が［１−１００］方向に平行とされ、短辺が［１１−２０］方向に平行とされている。
上記したように、ターミナル１４は、半導体チップ１２のエミッタパッドと位置が重なるように、すなわち、一面１２ａの一部のみと位置が重なるように配置されている。そして、正方形をなす半導体チップ１２の端部と、長方形をなすターミナル１４の端部との間の距離のうち、［１−１００］方向における最短距離Ｌ１が、［１１−２０］方向における最短距離Ｌ２よりも短くされている。なお、最短距離Ｌ１が、特許請求の範囲に記載の第１最短距離に相当し、最短距離Ｌ２が第２最短距離に相当する。
次に、本実施形態に係る半導体装置１０の効果について説明する。
本発明者は、４Ｈ型のシリコンカーバイドを用いて形成されたワーク３０について、鋭意検討を行った。その際、図８に示すように、３点曲げ試験により、ワーク３０の抗折強度について測定を行った。
３点曲げ試験においては、ワーク３０の一面における［１−１００］方向又は［１１−２０］方向の両端を支持（固定）した状態で、一面と反対の裏面における中央に、［０００１］方向から加重を印加し、抗折強度を測定した。なお、ワーク３０の厚みは４００μｍ、試験環境は大気中で室温とし、支持のスパンを６ｍｍとした。また、試験速度を０．５ｍｍ／ｍｉｎとし、停止条件を破断とした。試験機は、島津製作所製の電気油圧サーボ疲労試験機を用いた。
また、一面を表面平均粗さＲａが１ｎｍ未満の研磨面とし、裏面を表面平均粗さＲａが１ｎｍ以上の研削面としたワーク３０と、一面を表面平均粗さＲａが１ｎｍ以上の研削面とし、裏面を表面平均粗さＲａが１ｎｍ未満の研磨面としたワーク３０を準備し、それぞれについて３点曲げ試験を行った。なお、表面平均粗さＲａは、算術平均粗さ、中心線平均粗さとも言う。
その結果、図９に示すように、研磨面を支持する場合、研削面を支持する場合のいずれにおいても、［１−１００］方向の方が［１１−２０］方向よりも抗折強度が低いことが明らかとなった。特に、研削面を支持する場合、すなわち、加重印加面と反対の面が粗い場合、［１１−２０］方向の抗折強度に較べて、［１−１００］方向の抗折強度が顕著に低くなることが明らかとなった。なお、図９において、縦軸に示す抗折強度は任意単位となっている。
この知見に基づき、本実施形態では、接合部材１６を介して接続された半導体チップ１２とターミナル１４において、正方形をなす半導体チップ１２の端部と、長方形をなすターミナル１４の端部との間の距離のうち、［１−１００］方向における最短距離Ｌ１が、［１１−２０］方向における最短距離Ｌ２よりも短くされている。熱応力による曲げの力、すなわちトルクは、距離に比例するため、上記構成を採用することにより、熱応力による曲げの力を、抗折強度の低い［１−１００］方向において［１１−２０］方向よりも小さくすることができる。これにより、熱応力に対する半導体チップ１２の耐力を向上することができる。
また、半導体チップ１２とターミナル１４との位置関係によって、熱応力に対する半導体チップ１２の耐力を向上するため、従来のように、Ｕ字状やＳ字状の弾性体を用いなくともよい。本実施形態では、直方体状の金属ブロックをターミナル１４として採用する。したがって、放熱性の低下を抑制しつつ、熱応力に対する半導体チップ１２の耐力を向上することができる。
また、本実施形態では、ターミナル１４が接合される一面１２ａと反対の裏面１２ｂについて、表面平均粗さＲａが１ｎｍ以上とされている。図９に示したように、加重が印加される面と反対の面、すなわち、支持面が研削面の場合、［１１−２０］方向の抗折強度に較べて、［１−１００］方向の抗折強度が顕著に低くなる。しかしながら、本実施形態では、最短距離Ｌ１を最短距離Ｌ２よりも短くするため、熱応力による曲げの力を、抗折強度の低い［１−１００］方向において小さくすることができる。したがって、裏面１２ｂの表面平均粗さＲａが１ｎｍ以上とされる場合にも、熱応力に対する半導体チップ１２の耐力を向上することができる。
（第２実施形態）
本実施形態において、第１実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
第１実施形態では、［０００１］方向に直交する面内において、半導体チップ１２が平面正方形をなし、ターミナル１４が平面長方形をなすことで、［１−１００］方向における最短距離Ｌ１が、［１１−２０］方向における最短距離Ｌ２よりも短くされる例を示した。
これに対し、本実施形態では、図１０に示すように、［０００１］方向に直交する面内において、半導体チップ１２が平面長方形とされている。そして、長方形を規定する長辺が［１１−２０］方向に平行とされ、短辺が［１−１００］方向に平行とされている。一方、ターミナル１４は、［０００１］方向に直交する面内において、平面正方形をなしている。そして、正方形を規定する互いに直交する２辺の一方が［１−１００］方向に平行とされ、他方が［１１−２０］方向に平行とされている。
このような平面形状の半導体チップ１２及びターミナル１４を採用することで、半導体チップ１２の端部とターミナル１４の端部との間の距離のうち、［１−１００］方向における最短距離Ｌ１が、［１１−２０］方向における最短距離Ｌ２よりも短くなっている。
このように、平面長方形の半導体チップ１２と、平面正方形のターミナル１４を採用することによっても、［１−１００］方向の最短距離Ｌ１を、［１１−２０］方向の最短距離Ｌ２よりも短くすることができる。そして、熱応力による曲げの力を、抗折強度の低い［１−１００］方向において［１１−２０］方向よりも小さくし、ひいては、熱応力に対する半導体チップ１２の耐力を向上することができる。
（第３実施形態）
本実施形態において、第１実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
図９に示したように、研削面を支持する場合、［１１−２０］方向の抗折強度に較べて、［１−１００］方向の抗折強度が顕著に低くなる。具体的には、［１１−２０］方向の抗折強度、及び、シリコン（Ｓｉ）をワーク３０として用いた場合の抗折強度はほぼ同じ値を示す。これらの抗折強度の値に対し、［１−１００］方向の抗折強度は、約１／４となる。
そこで、本実施形態では、図１１に示すように、［１−１００］方向における最短距離Ｌ１が、［１１−２０］方向における最短距離Ｌ２の１／４以下の長さとされている。上記したように、熱応力による曲げの力、すなわちトルクは、距離に比例する。したがって、抗折強度の低い［１−１００］方向において熱応力による曲げの力をより小さくし、これにより、半導体チップ１２の耐力を向上することができる。
たとえば、最短距離Ｌ１を最短距離Ｌ２の略１／４とすると、半導体チップ１２とターミナル１４との接合部に作用する熱応力による割れやすさが、［１−１００］方向と［１１−２０］方向とでほぼ等しくなる。
（第４実施形態）
本実施形態において、第１実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
第１実施形態をはじめとする上記実施形態では、半導体チップ１２の両面側にヒートシンク１８，２２がそれぞれ配置される例を示した。しかしながら、半導体装置１０の構成としては、半導体チップ１２の片面側のみに、ヒートシンクが配置される構成にも適用することができる。
たとえば図１２では、半導体チップ１２の裏面１２ｂ側に、ヒートシンク１８，２２がそれぞれ配置されている。図１２では、ヒートシンク１８における接合部材２０との接触面と、ヒートシンク２２における接合部材２４との接触面が、［０００１］方向において略面一となっている。そして、ターミナル３２が、半導体チップ１２の一面１２ａに形成されたエミッタパッドと、ヒートシンク１８とを電気的に中継している。本実施形態では、ターミナル３２が、特許請求の範囲に記載の第１金属部材に相当する。
このような構造の半導体装置１０についても、上記実施形態に記載の構成を採用することができる。なお、図１２では、便宜上、封止樹脂体２６を省略して図示している。
また、半導体チップ１２の片面側のみに、ヒートシンクが配置される構成としては、たとえば、図１２においてヒートシンク１８を有さない構成を採用することもできる。この場合、ターミナル３２が外部接続用の端子として機能することとなる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態では、半導体チップ１２の厚み方向が［０００１］方向とされ、［１−１００］方向の第１最短距離Ｌ１が、［１１−２０］方向の第２最短距離Ｌ２よりも短くされる例を示した。しかしながら、［０００１］方向と等価な方向＜０００１＞、［１−１００］方向と等価な方向＜１−１００＞方向、［１１−２０］方向と等価な方向＜１１−２０＞方向において、上記した最短距離Ｌ１，Ｌ２の関係を満たせばよい。すなわち、半導体チップ１２の厚み方向が＜０００１＞方向とされ、＜０００１＞方向に直交する＜１−１００＞方向の第１最短距離Ｌ１が、＜０００１＞方向及び＜１−１００＞方向に直交する＜１１−２０＞方向の第２最短距離Ｌ２よりも短くされれば、同等の効果を奏することができる。
本実施形態では、半導体チップ１２とターミナル１４，３２との接合部において、最短距離Ｌ１，Ｌ２の関係を満たす例を示した。しかしながら、半導体チップ１２とヒートシンク２２との接合部において、最短距離Ｌ１，Ｌ２の関係を満たすようにしてもよい。また、半導体チップ１２とターミナル１４，３２との接合部、及び、半導体チップ１２とヒートシンク２２との接合部のそれぞれにおいて、最短距離Ｌ１，Ｌ２の関係を満たすようにしてもよい。
本実施形態では、半導体装置１０がターミナル１４，３２を有する例を示した。しかしながら、ターミナル１４，３２を有さない構成を採用することもできる。例えば第１実施形態において、ターミナル１４を有さない構成とした場合、半導体チップ１２のエミッタパッドに、ヒートシンク１８が接合されることとなる。すなわち、ヒートシンク１８が第１金属部材に相当することとなる。この場合、半導体チップ１２とヒートシンク１８との接合部において、最短距離Ｌ１，Ｌ２の関係を満たすようにしてもよい。
本実施形態では、放熱面１８ｃ，２２ｃが封止樹脂体２６から露出される例を示したが、放熱面１８ｃ，２２ｃが封止樹脂体２６によって被覆される構成においても、同等の効果を奏することができる。
本実施形態では、半導体装置１０として、上下アームの一方を構成するＭＯＳ素子及びＦＷＤ素子が構成された半導体チップ１２を１つのみ有する例を示した。すなわち、１ｉｎ１パッケージの例を示した。しかしながら、上下アームを構成する２つの半導体チップ１２を備えた２ｉｎ１パッケージや、三相インバータすべてを構成する６つの半導体チップ１２を備えた６ｉｎ１パッケージにも適用することができる。
本実施形態では、ターミナル１４が平面長方形又は平面正方形とされる例を示した。しかしながら、ターミナル１４の平面形状は上記例に限定されるものではない。矩形状以外の多角形状とすることもできる。たとえば、図１３では、平面八角形となっている。また、図１４に示すように、複数に分割されたターミナル１４についても適用することができる。図１４では、［１−１００］方向に沿ってターミナル１４が３つに分割されており、［１−１００］方向における端のターミナル１４と半導体チップ１２により、最短距離Ｌ１が設定されている。
１０…半導体装置、１２…半導体チップ、１２ａ…一面、１２ｂ…裏面、１４，３２…ターミナル、１６…接合部材、１８…ヒートシンク、１８ａ…基部、１８ｂ…端子部、１８ｃ…放熱面、２０…接合部材、２２…ヒートシンク、２２ａ…基部、２２ｂ…端子部、２２ｃ…放熱面、２４…接合部材、２６…封止樹脂体、２６ａ…一面、２６ｂ…裏面、２８…制御端子、３０…ワーク、１００…電力変換装置、１０２…直流電源、１０４…モータ、１０６…平滑コンデンサ、１０８…高電位電源ライン、１１０…低電位電源ライン、１１２…出力ライン

Claims (6)

  1. シリコンカーバイドを用いて形成され、一面及び該一面と反対の裏面に電極を有する半導体チップと、
    接合部材を介して前記電極に接続される金属部材としての、前記一面側に配置され、前記一面側の電極に接続される第１金属部材、及び、前記裏面側に配置され、前記裏面側の電極に接続される第２金属部材と、
    を備える半導体装置であって、
    前記一面に直交する前記半導体チップの厚み方向が、＜０００１＞方向とされ、
    前記半導体チップと前記金属部材の少なくとも一方とにおいて、＜０００１＞方向に直交する＜１−１００＞方向における端部間の第１最短距離（Ｌ１）が、＜０００１＞方向及び＜１−１００＞方向に直交する＜１１−２０＞方向における端部間の第２最短距離（Ｌ２）よりも短くされていることを特徴とする半導体装置。
  2. 前記一面及び前記裏面の少なくとも一方の面の表面平均粗さＲａが１ｎｍ以上とされ、
    前記表面平均粗さＲａが１ｎｍ以上とされた面の反対側に位置する前記金属部材において、前記最短距離の関係を満たすことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１最短距離が、前記第２最短距離の１／４以下とされていることを特徴とする請求項２に記載の半導体装置。
  4. 前記厚み方向に直交する平面形状が、
    前記半導体チップは、正方形とされ、
    前記金属部材の少なくとも一方は、＜１−１００＞方向の長さが＜１１−２０＞方向の長さよりも長い矩形状とされていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
  5. 前記厚み方向に直交する平面形状が、
    前記金属部材の少なくとも一方は、正方形とされ、
    前記半導体チップは、＜１−１００＞方向の長さが＜１１−２０＞方向の長さよりも短い矩形状とされていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
  6. 接合部材を介して前記第１金属部材における前記半導体チップと反対の面に接続される第３金属部材と、
    前記第３金属部材における前記第１金属部材と反対の放熱面、及び、前記第２金属部材における前記半導体チップと反対の放熱面がそれぞれ露出されるように、前記半導体チップ、前記第１金属部材、前記第２金属部材、及び前記第３金属部材を一体的に封止する封止樹脂体と、
    をさらに備え、
    前記第１金属部材が、前記最短距離の関係を満たしていることを特徴とする請求項１〜５いずれか１項に記載の半導体装置。
JP2014114204A 2014-06-02 2014-06-02 半導体装置 Active JP6299441B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014114204A JP6299441B2 (ja) 2014-06-02 2014-06-02 半導体装置
US15/308,627 US10008433B2 (en) 2014-06-02 2015-05-21 Semiconductor device
PCT/JP2015/002569 WO2015186305A1 (ja) 2014-06-02 2015-05-21 半導体装置
CN201580029109.0A CN106463491B (zh) 2014-06-02 2015-05-21 半导体装置
DE112015002596.0T DE112015002596B4 (de) 2014-06-02 2015-05-21 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014114204A JP6299441B2 (ja) 2014-06-02 2014-06-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2015228451A JP2015228451A (ja) 2015-12-17
JP6299441B2 true JP6299441B2 (ja) 2018-03-28

Family

ID=54766390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014114204A Active JP6299441B2 (ja) 2014-06-02 2014-06-02 半導体装置

Country Status (5)

Country Link
US (1) US10008433B2 (ja)
JP (1) JP6299441B2 (ja)
CN (1) CN106463491B (ja)
DE (1) DE112015002596B4 (ja)
WO (1) WO2015186305A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125747A (ja) * 2018-01-18 2019-07-25 株式会社東芝 半導体装置およびその製造方法
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145254B2 (en) 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
JP2010258200A (ja) * 2009-04-24 2010-11-11 Panasonic Corp 半導体装置およびその製造方法
JP5095697B2 (ja) * 2009-09-24 2012-12-12 株式会社東芝 半導体装置及び接着シート
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
JP5627499B2 (ja) * 2010-03-30 2014-11-19 株式会社デンソー 半導体モジュールを備えた半導体装置
US8399962B2 (en) 2010-05-18 2013-03-19 Panasonic Corporation Semiconductor chip and process for production thereof
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5696628B2 (ja) * 2011-09-16 2015-04-08 富士電機株式会社 高圧モジュール
JP2013069825A (ja) * 2011-09-22 2013-04-18 Hitachi Automotive Systems Ltd 両面冷却型半導体パワーモジュール
US9673163B2 (en) 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
JP2013098451A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
JP5811977B2 (ja) * 2012-09-18 2015-11-11 株式会社デンソー 炭化珪素半導体装置
JP6252585B2 (ja) * 2013-06-04 2017-12-27 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2015186305A1 (ja) 2015-12-10
CN106463491B (zh) 2019-04-05
CN106463491A (zh) 2017-02-22
DE112015002596B4 (de) 2022-06-09
DE112015002596T5 (de) 2017-04-06
US10008433B2 (en) 2018-06-26
US20170162464A1 (en) 2017-06-08
JP2015228451A (ja) 2015-12-17

Similar Documents

Publication Publication Date Title
JP6394489B2 (ja) 半導体装置
JP5924164B2 (ja) 半導体装置
JP6641161B2 (ja) 半導体装置、およびそれを用いたオルタネータ
JP6269573B2 (ja) 半導体装置
WO2019021731A1 (ja) 半導体モジュール
US9117688B2 (en) Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device
JPWO2018135465A1 (ja) 半導体装置および電力変換装置
JP4531087B2 (ja) 電力用半導体装置
JP6299441B2 (ja) 半導体装置
JP6395947B2 (ja) 電子制御装置
WO2022024567A1 (ja) 半導体装置
JP6354674B2 (ja) 半導体装置
JP2013125889A (ja) 半導体装置
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6645362B2 (ja) 半導体装置
WO2019064904A1 (ja) 半導体モジュール
JP5231880B2 (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置
JP5959285B2 (ja) 半導体モジュール
JP2014192512A (ja) 半導体素子基板の配置構造、半導体装置
JP2011014744A (ja) 半導体装置
WO2023022001A1 (ja) パワーモジュールおよび電力変換装置
JP2013098343A (ja) 半導体装置とその製造方法
JP2018142582A (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JP2022123611A (ja) 半導体装置
JP2013080755A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180212

R151 Written notification of patent or utility model registration

Ref document number: 6299441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250