DE112015002596T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112015002596T5
DE112015002596T5 DE112015002596.0T DE112015002596T DE112015002596T5 DE 112015002596 T5 DE112015002596 T5 DE 112015002596T5 DE 112015002596 T DE112015002596 T DE 112015002596T DE 112015002596 T5 DE112015002596 T5 DE 112015002596T5
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor device
metal
shortest distance
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015002596.0T
Other languages
English (en)
Other versions
DE112015002596B4 (de
Inventor
Hiroshi Ishino
Tomoo MORINO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112015002596T5 publication Critical patent/DE112015002596T5/de
Application granted granted Critical
Publication of DE112015002596B4 publication Critical patent/DE112015002596B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10162Shape being a cuboid with a square active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1425Converter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/186Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung weist auf: einen Halbleiterchip (12), der unter Verwendung eines Siliziumkarbids gebildet ist und Elektroden auf einer ersten Oberfläche 12a sowie einer zweiten, der ersten Oberfläche gegenüberliegenden Oberfläche, einen Anschluss (14), der benachbart zu der ersten Oberfläche angeordnet ist und mit der Elektrode auf der ersten Oberfläche durch ein Bond-Element verbunden ist, und einen Kühlkörper (22) der benachbart zu der zweiten Oberfläche angeordnet ist und mit der Elektrode auf zweiten Oberfläche mittels eines Bond-Elements verbunden ist. Die erste Oberfläche (12a) ist eine (0001) Ebene und eine Dickenrichtung des Halbleiterchips entspricht einer [0001] Richtung. Von den Abständen zwischen dem Endabschnitt des Halbleiterchips (12) mit einer quadratischen, zweidimensionalen Form und dem Endabschnitt des Anschlusses (14) mit einer rechteckigen, zweidimensionalen Form ist der kürzeste Abstand L1 in einer [1-100] Richtung kürzer als der kürzeste Abstand L2 in einer [11-20] Richtung. Das kann den Widerstand des Halbleiterchips gegenüber einer Wärmebelastung verbessern, während die Verschlechterung einer Wärmeableitungseigenschaft unterdrückt wird.

Description

  • VERWEIS ZU GATTUNGSGLEICHEN ANMELDUNGEN
  • Die vorliegende Anmeldung basiert auf der am 2. Juni 2014 angemeldeten japanischen Patentanmeldung mit der Nummer 2014-114204 ; auf den dortigen Offenbarungsgehalt wird hier vollinhaltlich Bezug genommen.
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, bei der Metall-Elemente benachbart zu beiden Oberflächen eines Halbleiterchips angeordnet sind, der unter Verwendung eines Siliziumkarbids gebildet ist, und die Metall-Elemente elektrisch mit Elektroden des Halbleiterchips mittels Bond-Elementen verbunden sind.
  • STAND DER TECHNIK
  • Herkömmlicherweise ist, wie in Patentliteratur 1 beschrieben, eine Halbleitervorrichtung bekannt, bei der Metall-Elemente benachbart zu den beiden Oberflächen eines Halbleiterchips angeordnet sind und elektrisch mit Elektroden des Halbleiterchips mittels einem Bond-Element verbunden sind.
  • In der Patentliteratur 1 ist ein elastischer Körper, als das Metall-Element mittels eines Bond-Elements mit der Elektrode auf einer Oberfläche des Halbleiterchips verbunden. Der elastische Körper hat, zum Beispiel, eine U-Form und ist derart angeordnet, dass er in der Dickenrichtung des Halbleiterchips elastisch verformbar ist. Ein plattenartiges Chip-Pad, als das Metall-Element ist mittels des Bond-Elements mit der Elektrode auf der Rückseite des Halbleiterchips verbunden, die gegenüber der einen Oberfläche liegt.
  • Ferner ist eine Anschlussplattte mit einer Platten-Form auf dem elastischen Körper angeordnet, der gegenüber dem Halbleiterchip liegt. Die Anschlussplatte ist mit dem elastischen Körper mittels des Bond-Elements verbunden.
  • DRUCKSCHRIFTLICHER STAND DER TECHNIK
  • PATENTLITERATUR
    • [Patentliteratur 1] JP 2008-227131 A
  • ZUSAMMENFASSUNG
  • Wie zuvor beschrieben, weist die Halbleitervorrichtung, die in der Patentliteratur 1 beschrieben ist, einen elastischen Körper als Metall-Element auf, das mit der Elektrode des Halbleiterchips verbunden ist. Selbst in dem Fall, in dem ein Halbleiterchip unter Verwendung eines Siliciumkarbids verwendet wird, ist es möglich, eine Wärmebelastung, die in einer Umgebung erzeugt wird, in der die Halbleitervorrichtung verwendet wird, mittels des elastischen Körpers zu reduzieren. Das heißt, es ist möglich, den Widerstand des Halbleiterchips gegenüber der Wärmebelastung zu verbessern.
  • Da für den elastischen Körper jedoch eine U-Form oder dergleichen zur Reduzierung der Belastung verwendet werden muss, kann die vom Halbleiterchip erzeugte Wärme des Halbleiterchips, der unter Verwendung eines Siliziumkarbid gebildet ist, nicht effizient abgeführt werden. Anders gesagt: die Wärmeableiteigenschaft ist schlecht.
  • Angesichts der vorstehenden Probleme, ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die in der Lage ist, den Widerstand eines Halbleiterchips gegenüber einer Wärmebelastung zu verbessern, während die Verschlechterung der Wärmeableiteigenschaft unterdrückt wird.
  • Gemäß einem Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: einen Halbleiterchip, der unter Verwendung eines Siliziumkarbids gebildet ist und Elektroden auf einer ersten Oberfläche und auf einer zweiten Oberfläche hat, die der ersten Oberflächen gegenüberliegt; ein erstes Metall-Element, das benachbart der ersten Oberfläche angeordnet ist und mit der Elektrode auf der ersten Oberfläche verbunden ist; und ein zweites Metall-Element, das benachbart der zweiten Oberfläche angeordnet ist und mit der Elektrode auf der zweiten Oberfläche verbunden ist, wobei das erste und das zweite Metall-Element jeweils als Metall-Elemente dienen, die mit den Elektroden mittels Bond-Elementen verbunden sind.
  • Zusätzlich entspricht eine Dickenrichtung des Halbleiterchip, die senkrecht zu der ersten Oberfläche ist, einer <0001> Richtung. Zudem erfüllen der Halbleiterchip und zumindest eines der ersten und zweiten Elemente ein kürzestes Abstands-Verhältnis, so dass ein erster kürzester Abstand zwischen den betreffenden Endabschnitten des Halbleiterchips und des zumindest einen der ersten und zweiten Metall-Elemente in einer <1-100> Richtung, senkrecht zu der <0001> Richtung, kürzer ist als ein zweiter kürzester Abstand zwischen den betreffenden Endabschnitten des Halbleiterchips und des zumindest einem der ersten und zweiten Metall-Elemente in einer <11-20> Richtung, senkrecht zu der <0001> Richtung und der <1-100> Richtung.
  • Wie später detailliert beschrieben wird, haben die gegenwärtigen Erfinder eine intensive Untersuchung des unter Verwendung des Siliziumkarbids gebildeten Halbleiterchips durchgeführt. Als Ergebnis wurde festgestellt, dass eine Biegefestigkeit in der <1-100> Richtung geringer ist als eine Biegefestigkeit in der <11-20> Richtung. Basierend auf den Ergebnissen ist bei der zuvor beschriebenen Halbleitervorrichtung, der kürzeste Abstand zwischen den betreffenden Endabschnitten des Halbleiterchips und des zumindest einen der ersten und zweiten Metall-Elemente kürzer in <1-100> Richtung, in der die Biegefestigkeit geringer ist als in der <11-20> Richtung. Das ermöglicht, dass eine Biegekraft, die aus einer Wärmebelastung resultiert, kleiner in <1-100> Richtung ist, bei der die Biegefestigkeit kleiner als in der <11-20> Richtung ist. Das heißt, dass der Widerstand des Halbleiterchips gegenüber der Wärmebelastung verbessert werden kann. Zusätzlich, da der Widerstand des Halbleiterchips gegenüber der Wärmebelastung durch die Verwendung der Lagebeziehung zwischen dem Halbleiterchip und dem Metall-Element verbessert ist, ist es nicht nötig, einen herkömmlich verwendeten elastischen Körper zu verwenden. Deshalb ist es möglich, den Widerstand des Halbleiterchips gegenüber der Wärmebelastung zu verbessern, während die Verschlechterung der Wärmeableiteigenschaft unterdrückt wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die oben angeführten sowie andere Gegenstände, Aspekte und Vorteile der vorliegenden Erfindung werden durch die folgende detaillierte Beschreibung der zugehörigen Zeichnung klarer, in der:
  • 1 ein Diagramm ist, das eine schematische Konfiguration eines Stromrichters zeigt, bei dem eine Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel verwendet wird;
  • 2 eine Draufsicht ist, die eine schematische Konfiguration der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 3 ein Querschnitt entlang der Linie III-III in 2 ist;
  • 4 ein Querschnitt entlang der Linie IV-IV in 2 ist;
  • 5 ein Diagramm ist, welches das Verhältnis zwischen den Kristallrichtungen in einem hexagonalen Kristall zeigt;
  • 6 eine perspektivische Ansicht ist, die die Lagebeziehung zwischen einem Halbleiterchip und dem Anschluss zeigt;
  • 7 eine Draufsicht ist, die die Lagebeziehung zwischen dem Halbleiterchip und dem Anschluss zeigt;
  • 8 ein Diagramm ist, das eine Testverfahren für die Messung einer Biegefestigkeit zeigt;
  • 9 ein Diagramm ist, welches das Verhältnis zwischen den Kristallrichtungen und der Biegefestigkeit zeigt;
  • 10 eine Draufsicht ist, die das Lagebeziehung zwischen einem Halbleiterchip und dem Anschluss in einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel zeigt;
  • 11 eine Draufsicht ist, die die Lagebeziehung zwischen dem Halbleiterchip und dem Anschluss in einer Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel zeigt;
  • 12 ein Querschnitt ist, der eine schematische Konfiguration einer Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel zeigt;
  • 13 eine Draufsicht ist, die die Lagebeziehung zwischen dem Halbleiterchip und dem Anschluss in einer ersten Abwandlung zeigt; und
  • 14 eine Draufsicht ist, die die Lagebeziehung zwischen dem Halbleiterchip und dem Anschluss in einer zweiten Abwandlung zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden werden die Ausführungsbeispiele der vorliegenden Erfindung mit Bezug auf die Zeichnung beschrieben. Es sei angemerkt, dass in jedem der Ausführungsbeispiele, die nachfolgend gezeigt sind, gemeinsame oder verwandte Elemente mit denselben Bezugszeichen versehen sind. Außerdem bedeutet in der vorliegenden Offenbarung in einer Miller-Index-Darstellung, '–' ein Balkenzeichen, welches an dem entsprechend folgenden Index steht. Der Index mit diesem entprechend vorausgehenden Zeichen '–', zeigt einen negativen Index an.
  • (Erstes Ausführungsbeispiel)
  • Zunächst wird mit Bezug auf 1 eine Beschreibung eines Beispiels eines Stromrichters gegeben, bei dem eine Halbleitervorrichtung verwendet wird.
  • Ein Stromrichter 100, gezeigt in 1, ist derart konfiguriert, dass die von einer Gleichspannungsquelle 102 gelieferte Gleichspannung in einen 3-phasigen Wechselstrom umgewandelt wird und der 3-phasigen Wechselstrom zu einem 3-Phasen Wechselstrommotor 104 ausgegeben wird. Der Stromrichter 100 ist, zum Beispiel, in einem elektrischen Automobil oder einem Hybridauto montiert. In diesem Fall kann der Stromrichter 100 auch die vom Motor 104 erzeugte Leistung in einen Gleichstrom umwandeln und die Gleichspannungsquelle 102 (Batterie) mit Gleichstrom aufladen. Es sei angemerkt, dass ein Bezugszeichen 106, das in 1 gezeigt ist, einen Glättungskondensator kennzeichnet.
  • Der Stromrichter 100 weist einen 3-Phasen Wechselrichter auf. Der 3-Phasen Wechselrichter weist obere und untere Zweige für 3-Phasen zwischen einer Spannungsquellenleitung 108 mit hohen Potenzial auf, die mit der positiven Elektrode (Elektrode mit höheren Potenzial) der Gleichspannungsquelle 102 verbunden ist, und einer Spannungsquellenleitung 110 mit niedrigen Potenzial, die mit der negativen Elektrode (Elektrode mit niedrigeren Potenzial) verbunden ist. Die oberen und unteren Zweige einer jeden Phase bestehen aus zwei Halbleitervorrichtungen 10.
  • Jede der Halbleitervorrichtungen 10 umfasst ein Schaltelement und ein mit dem Schaltelement antiparallel geschaltetes Rücklaufelement. In dem vorliegenden Ausführungsbeispiel sind, wie später beschrieben wird, ein MOS-Element als Schaltelement und ein FWD-Element als Rücklaufelement in demselben Halbleiterchip 12 verbaut. Das MOS-Element und das FWD-Element können jedoch in verschiedenen Chips verbaut sein. Im vorliegenden Ausführungsbeispiel wird ein n-Kanal MOSFET verwendet. Die Kathodenelektrode des FWD-Elements wird auch als Drain-Elektrode des FWD-Elements verwendet und die Anodenelektrode des FWD-Elements wird auch als Source-Elektrode des FWD-Elements verwendet.
  • In der Halbleitervorrichtung 10 eines jeden der oberen Zweige, ist die Drain-Elektrode des MOS-Elements elektrisch mit der Spannungsquellenleitung 108 mit hohen Potenzial verbunden und die Source-Elektrode des MOS-Elements ist mit einer Ausgangsleitung 112 des Motors 104 verbunden. In der Halbleitervorrichtung 10 eines jeden der unteren Zweige ist die Drain-Elektrode des MOS-Elements mit der Ausgangsleitung 112 des Motors 104 verbunden und die Source-Elektrode des MOS-Elements ist elektrisch mit der Spannungsquellenleitung 110 mit niedrigen Potenzial verbunden.
  • Es sei angemerkt, dass der Stromrichter 100 zusätzlich zu dem vorstehend beschriebenen 3-Phasen Wechselrichter, auch einen Aufwärtswandler aufweisen kann, der die von der Gleichspannungsquelle 102 gelieferte Gleichspannung erhöht und eine Steuereinheit, die den Betrieb jedes der Schaltelemente steuert, die der 3-Phasen Wechselrichter und der Aufwärtswandler aufweist.
  • Als nächstes wird unter Bezugnahme auf die 2 bis 5 eine Beschreibung der Konfiguration der Halbleitervorrichtung 10 gegeben.
  • Wie in den 2 bis 4 dargestellt, weist die Halbleitervorrichtung 10 einen Halbleiterchip 12, einen Anschluss 14, einen Kühlkörper 18, einen Kühlkörper 22, und einen Vergussharzkörper 26 auf. Es sei angemerkt, dass der Anschluss 14 einem ersten Metall-Element entspricht und der Kühlkörper 22 einem zweiten Metall-Element entspricht. Andererseits entspricht der Kühlkörper 18 einem dritten Metall-Element. Zusätzlich weist die Halbleitervorrichtung 10 einen Steueranschluss 28 auf.
  • Der Halbleiterchip 12 ist unter Verwendung von Siliziumkarbid gebildet. Als Siliziumkarbid kann ein Siliziumkarbid mit einer hexagonalen Kristallstruktur, d. h. ein 4H-Typ oder 6H-Typ Siliziumkarbid verwendet werden. In dem vorliegenden Ausführungsbeispiel wird das 4H-Typ Siliziumkarbid mit einer hohen Mobilität verwendet. In dem Halbleiterchip 12 sind das MOS-Element und das FWD-Element, welche eine von den oberen und unteren Zweigen bilden, als Vertikalelemente konfiguriert.
  • Im Halbleiterchip 12 ist eine Oberfläche 12a, die senkrecht zu der Dickenrichtung ist, eine (0001) Ebene. Das heißt, die Dickenrichtung ist eine [0001] Richtung. Auf der einen Oberfläche 12a sind ein Source-Pad und ein Steuer-Pad, wie etwa eine Gate-Pad, als externe Verbindungs-Pads gebildet. Auf einer Rückseite 12b, die gegenüber der einen Oberfläche 12a liegt, ist ein Drain-Pad gebildet. Im vorliegenden Ausführungsbeispiel weist die Rückseite 12b des Halbleiterchips 12 eine durchschnittliche Oberflächenrauheit Ra von nicht weniger als 1 nm auf. Es sei angemerkt, dass die eine Oberfläche 12a einer ersten Oberfläche entspricht und die Rückseite 12b einer zweiten Oberfläche entspricht.
  • Es sei angemerkt, dass in einer Ebene senkrecht zur [0001] Richtung der Halbleiterchip 12 eine im Wesentlichen quadratische, zweidimensionale Form aufweist. Es sei angemerkt, dass in einem hexagonalen Kristall, wie in 5 gezeigt, die [0001] Richtung, eine [1-100] Richtung, und eine [11-20] Richtung, das Verhältnis von drei Achsen erfüllen, die senkrecht zueinander sind.
  • Der Anschluss 14 ist benachbart zu der einen Oberfläche 12a des Halbleiterchips 12 angeordnet, genau wie das Source-Pad. Der Anschluss 14 ist zwischen dem Halbleiterchip 12 und dem Kühlkörper 18 eingefügt, so dass eine Höhe zum Verbinden des Steuer-Pads und des Steueranschlusses 28 durch Draht-Bonding gewährleistet ist. Somit befindet sich der Anschluss 14 auf jedem eines Wärmeleitungspfads und einen elektrischen Leitungspfads zwischen dem Kühlkörper 18 und dem Halbleiterchip 12. Um die Wärmeleitfähigkeit und die elektrische Leitfähigkeit, zu gewährleisten, besteht der Anschluss 14 zumindest aus Metallmaterial. Genauer gesagt besteht der Anschluss 14 aus Metallmaterial, das eine ausgezeichnete Wärmeleitfähigkeit und elektrische Leitfähigkeit aufweist, wie etwa Kupfer oder Molybdän.
  • In dem vorliegenden Ausführungsbeispiel weist der Anschluss 14 eine im Wesentlichen rechteckige, flächenparallele Form auf. In einer Ebene rechtwinklig zu der [0001] Richtung ist der Anschluss 14 derart angeordnet, dass dessen Position die Position des Source-Pads des Halbleiterchips 12 überlappt. Genauer gesagt weist der Anschluss 14 eine im Wesentlichen rechteckige, zwei-dimensionale Form auf, die eine Längsrichtung in der [1-100] Richtung aufweist. Der Anschluss 14 ist elektrisch mit dem Source-Pad mittels dem Bond-Element 16 verbunden, das aus einem Lötmittel oder dergleichen besteht.
  • Der Kühlkörper 18 ist benachbart zu der Oberfläche des Anschlusses 14 angeordnet, der gegenüber dem Halbleiterchip 12 liegt. Der Kühlkörper 18 eignet sich dazu, die vom Halbleiterchip 12 erzeugte Wärme zur Außenseite der Halbleitervorrichtung 10 abzuführen und eignet sich außerdem als eine externe Anschlussklemme. Um die Wärmeleitfähigkeit und die elektrische Leitfähigkeit zu gewährleisten, ist der Kühlkörper 18 unter Verwendung eines Metallmaterials gebildet. Genauer gesagt besteht der Kühlkörper 18 aus einem Metallmaterial, das eine exzellente Wärmeleitfähigkeit und elektrische Leitfähigkeit aufweist wie etwa Kupfer, eine Kupferlegierung, oder eine Aluminiumlegierung.
  • Der Kühlkörper 18 weist einen Basisabschnitt 18a, der derart angeordnet ist, dass er dem Anschluss 14 zugewandt ist und einen Anschlussabschnitt 18b auf, der derart ausgelegt ist, dass dieser sich von dem Basisabschnitt 18a erstreckt. In dem vorliegenden Ausführungsbeispiel ist der Basisabschnitt 18a derart ausgelegt, dass die dem Anschluss 14 zugewandte Oberfläche den Anschluss 14 umgibt. Der Basisabschnitt 18a ist elektrisch mit dem Anschluss 14 mittels eines Bond-Elements 20 verbunden, das aus Lötmittel oder dergleichen besteht.
  • Von dem Basisabschnitt 18a dient die dem Anschluss 14 zugewandte Oberfläche als eine Wärmeableitfläche 18c, die von dem Vergussharzkörper 26 freiliegt. In dem vorliegenden Ausführungsbeispiel ist die Wärmeableitfläche 18c im Wesentlichen koplanar mit der einen Oberfläche 26a des Vergussharzkörper 26. Der Anschlussabschnitt 18b ist ausgelegt, sich von einer der Seitenflächen des Basisabschnittes 18a zu erstrecken, die zu der Wärmeableitfläche 18c nach außen benachbart ist.
  • Andererseits ist der Kühlkörper 22 benachbart zu der Rückseite 12b des Halbleiterchips 12 angeordnet. Genau wie der Kühlkörper 18, eignet sich auch der Kühlkörper 22 dazu, die von dem Halbleiterchip 12 erzeugte Wärme zur Außenseite der Halbleitervorrichtung 10 abzuführen und eignet sich als externe Anschlussklemme. Der Kühlkörper 22 weist einen Basisabschnitt 22a auf, der derart angeordnet ist, dass dieser dem Halbleiterchip 12 zugewandt ist und einen Anschlussabschnitt 22b, der derart ausgelegt ist, dass dieser sich von dem Basisabschnitt 22a erstreckt. Im vorliegenden Ausführungsbeispiel ist der Basisabschnitt 22a derart ausgelegt, dass dessen Oberfläche, die dem Halbleiterchip 12 zugewandt ist, den Halbleiterchip 12 enthält. Der Basisabschnitt 22a ist elektrisch mit dem Drain-Pad des Halbleiterchip 12 mittels einem Bond-Element 24 verbunden, das aus Lötmittel oder dergleichen besteht.
  • Von dem Basisabschnitt 22a dient die dem Halbleiterchip 12 gegenüberliegende Oberfläche als eine Wärmeableitfläche 22c, die von dem Vergussharzkörper 26 freiliegt. Im vorliegenden Ausführungsbeispiel ist die Wärmeableitfläche 22c im Wesentlichen koplanar mit der Rückseite 26b des Vergussharzkörper 26. Der Anschlussabschnitt 22b ist derart ausgelegt, dass dieser sich von einer der Seitenflächen des Basisabschnittes 22a erstreckt, die zu den Wärmeableitflächen 22c in der gleichen Richtung wie die Erstreckungsrichtung des Anschlussabschnittes 18b benachbart sind.
  • Der Vergussharzkörper 26 kapselt integral den Halbleiterchip 12, den Anschluss 14, die Kühlkörper 18 und 22 und den Steueranschluss 28 ein, während die Wärmeableitflächen 18c und 22c freigelegt sind. Der Vergussharzkörper 26 ist zum Beispiel aus einem Harz auf Epoxidbasis hergestellt und durch ein Spritzpressverfahren geformt.
  • Somit weist die Halbleitervorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel eine doppelseitige Wärmeableitstruktur auf, die es ermöglicht, dass Wärme von den beiden Oberfläche des Halbleiterchips 12 abgeführt wird.
  • Als nächstes wird mit Bezug zu den 6 und 7 eine Beschreibung der Lagebeziehung zwischen dem Halbleiterchip 12 und dem Anschluss 14 in der zuvor beschriebenen Halbleitervorrichtung 10 gegeben. In der 6 ist der Kühlkörper 22 der Einfachheit halber vereinfacht dargestellt.
  • Wie in den 6 und 7 gezeigt ist, weist der Halbleiterchip 12 eine quadratische, zweidimensionale Form in der Ebene senkrecht zur [0001] Richtung auf. Eine der beiden Seiten, die das Quadrat definieren und die senkrecht zueinander sind, ist parallel zu der [1-100] Richtung, während die andere Seite parallel zu der [11-20] Richtung ist. Andererseits weist der Anschluss 14 eine rechteckige, zweidimensionale Form in der Ebene auf, die senkrecht zur [0001] Richtung ist. Die Längsseiten, die das Rechteck definieren, sind parallel zur [1-100] Richtung, während die kurzen Seiten, die das Rechteck definieren, parallel zur [11-20] Richtung sind.
  • Wie zuvor beschrieben ist der Anschluss 14 so angeordnet, dass seine Position die Position des Emitter-Pads des Halbleiterchips 12 überlappt, d. h. die Position nur eines Teils der einen Oberfläche 12a überlappt. Außerdem ist bei den Abständen zwischen den Endabschnitten des Halbleiterchips 12 mit der quadratischen Form und den Endabschnitten des Anschlusses 14 mit der rechteckigen Form ein kürzester Abstand L1 in der [1-100] Richtung kürzer als ein kürzester Abstand L2 in der [11-20] Richtung. Es sei angemerkt, dass der kürzeste Abstand L1 einem ersten kürzesten Abstand entspricht und der kürzeste Abstand L2 einem zweiten kürzesten Abstand entspricht.
  • Als nächstes erfolgt eine Beschreibung von Wirkungen der Halbleitervorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel.
  • Die gegenwärtigen Erfinder führten intensive Untersuchungen an einem Werkstück 30 durch, das unter Verwendung des Siliziumkarbids vom 4H-Typ gebildet wurde. Zu diesem Zeitpunkt, wie in 8 gezeigt, wurde die Biegefestigkeit des Werkstücks 30 unter Verwendung eines 3-Punkt-Biegeversuchs gemessen.
  • Bei dem 3-Punkt-Biegeversuch wurde in einem Zustand, in dem beide Enden einer Oberfläche des Werkstücks 30 in der [1-100] Richtung oder der [11-20] Richtung gestützt (fixiert) sind, das Werkstück 30 in [0001] Richtung zur Mitte der Rückseite, die der einen Oberfläche gegenüberliegt, mit einer Kraft beaufschlagt und die Biegefestigkeit gemessen. Es sei angemerkt, dass die Dicke des Werkstücks 30 400 μm betragen hat, die Testumgebung bei Raumtemperatur in der Atmosphäre gelegen hat und der Stützabstand 6 mm betragen hat. Außerdem hat die Testgeschwindigkeit 0,5 mm/min betragen und der Bruch wurde als Stoppzustand eingestellt. Als Prüfmaschine wurde eine von der Shimadzu Corporation erhältliche elektrische servohydraulische Ermüdungstestmaschine verwendet.
  • Außerdem wies das Werkstück 30 eine polierte Oberfläche mit einer durchschnittlichen Oberflächenrauheit Ra von weniger als 1 nm als die eine Oberfläche auf, und wies eine geschliffene Oberfläche mit einer Oberflächenrauheit Ra von nicht weniger als 1 nm als die Rückseite auf, und ein Werkstück 30, das eine geschliffene Oberfläche mit einer durchschnittlichen Oberflächenrauheit Ra von weniger als 1 nm als die eine Oberfläche aufwies, und eine polierte Oberfläche mit einer durchschnittlichen Oberflächenrauheit Ra von nicht weniger als 1 nm als die Rückseite aufwies, wurden vorbereitet und der Dreipunkt-Biegetest an jedem der Werkstücke 30 durchgeführt. Es sei angemerkt, dass die durchschnittliche Oberflächenrauheit Ra auch als eine arithmetische durchschnittliche Rauheit oder durchschnittliche Rauheit der Längsachse bezeichnet wird.
  • Wie in 9 gezeigt, wurde demzufolge festgestellt, dass in jedem der Fälle, in denen die polierte Oberfläche gestützt wurde und bei denen die geschliffene Oberfläche gestützt wurde, die Biegefestigkeit in der [1-100] Richtung niedriger war als in [11-20] Richtung. Es zeigte sich, insbesondere für den Fall, in dem die geschliffene Oberfläche gestützt wurde, d. h. wo die Oberfläche gegenüber der Oberfläche, auf die die Kraft aufgebracht wurde, rau war, die Biegefestigkeit in der [1-100] Richtung signifikant niedriger war als die Biegefestigkeit in [11-20] Richtung. Es sei angemerkt, dass die Biegefestigkeit, die durch die Ordinatenachse in 9 gezeigt ist, eine beliebige Einheit hat.
  • Auf der Grundlage der Erkenntnisse des vorliegenden Ausführungsbeispiels, bei dem der Halbleiterchip 12 und der Anschluss 14 mittels des Bond-Elements 16 miteinander verbunden sind, sind von den Abständen zwischen den Endabschnitten des Halbleiterchip 12 mit einer quadratischen Form und den Endabschnitten des Anschlusses 14 mit einer rechteckigen Form, der kürzeste Abstand L1 in der [1-100] Richtung kürzer als der kürzeste Abstand L2 in der [11-20] Richtung. Die aus einer Wärmebelastung resultierende Biegekraft, d. h. ein Drehmoment, ist proportional zu einem Abstand. Entsprechend kann durch Benutzung der zuvor beschriebenen Konfiguration die Biegekraft, die aus der Wärmebelastung resultiert, in der [1-100] Richtung, in der die Biegefestigkeit niedriger als in der [11-20] Richtung ist, kleiner gemacht werden. Dies kann den Widerstand des Halbleiterchips 12 gegenüber der Wärmebelastung verbessern.
  • Da der Widerstand des Halbleiterchips 12 gegenüber der Wärmebelastung durch die Lagebeziehung zwischen dem Halbleiterchip 12 und dem Anschluss 14 verbessert wird, ist es nicht notwendig, einen U-förmigen oder S-förmigen elastischen Körper zu verwenden, der herkömmlicherweise verwendet wird. In dem vorliegenden Ausführungsbeispiel wird ein Metallblock mit einer rechteckigen flächenparallele Form als Anschluss 14 verwendet. Dies kann den Widerstand des Halbleiterchips 12 gegenüber der Wärmebelastung verbessern, während die Verschlechterung einer Wärmeableiteigenschaft unterdrückt wird.
  • In dem vorliegenden Ausführungsbeispiel ist die durchschnittliche Oberflächenrauheit Ra der Rückseite 12b, die der einen Oberfläche 12a gegenüberliegt und mit der der Anschluss 14 verbunden ist, nicht geringer als 1 nm. Wie in der 9 gezeigt, ist die Biegefestigkeit in der [1-100] Richtung signifikant niedriger als die Biegefestigkeit in [11-20] Richtung, wenn die Oberfläche, die gegenüber der Oberfläche liegt auf welche die Kraft ausgeübt wird, d. h. die Auflagefläche, die geschliffene Oberfläche ist. Jedoch ist in dem vorliegenden Ausführungsbeispiel der kürzeste Abstand L1 kürzer festgelegt als der kürzeste Abstand L2. Das kann die aus der Wärmebelastung in der [1-100] Richtung resultierende Biegekraft verringern, in der die Biegefestigkeit geringer ist. Selbst wenn die durchschnittliche Oberflächenrauheit Ra der Rückseite 12b nicht kleiner als 1 nm ist, ist es entsprechend möglich, den Widerstand des Halbleiterchips 12 gegenüber der Wärmebelastung zu verbessern.
  • (Zweites Ausführungsbeispiel)
  • In dem vorliegenden Ausführungsbeispiel wird eine Beschreibung der Abschnitte weggelassen, die der Halbleitervorrichtung 10 aus dem ersten Ausführungsbeispiel gemeinsam sind.
  • Bei dem in dem ersten Ausführungsbeispiel gezeigten Beispiel weist der Halbleiterchip 12 in der zu der [0001] Richtung senkrechten Ebene eine quadratische, zweidimensionale Form auf und der Anschluss 14 eine rechteckige, zweidimensionale Form. Somit ist der kürzeste Abstand L1 in der [1-100] Richtung kürzer als der kürzeste Abstand L2 in der [11-20] Richtung.
  • Im Gegensatz dazu weist bei dem vorliegenden Ausführungsbeispiel, wie in 10 gezeigt, der Halbleiterchip 12 eine rechteckige, zweidimensionale Form in der Ebene senkrecht zur [0001] Richtung auf. Jede der Längsseiten, die das Rechteck definieren, ist parallel zu der [11-20] Richtung und jede der kurzen Seiten, die das Rechteck definieren, ist parallel zur [1-100] Richtung. Andererseits weist der Anschluss 14 eine quadratische, zweidimensionale Form in der Ebene senkrecht zur [0001] Richtung auf. Eine der beiden Seiten, die das Quadrat definieren und senkrecht zueinander sind, ist parallel zu der [1-100] Richtung und die andere ist parallel zur [11-20] Richtung.
  • Durch die Verwendung des Halbleiterchips 12 und des Anschlusses 14, die die zuvor beschriebenen zweidimensionalen Formen aufweisen, ist von den Abständen zwischen den Endabschnitten des Halbleiterchips 12 und den Endabschnitten des Anschlusses 14 der kürzeste Abstand L1 in der [1-100] Richtung kürzer als der kürzeste Abstand L2 in der [11-20] Richtung.
  • Auf diese Weise kann durch die Verwendung des Halbleiterchips 12 mit der rechteckigen, zweidimensionalen Form und des Anschlusses 14 mit der quadratischen, zweidimensionalen Form, der kürzeste Abstand L1 in der [1-100] Richtung kürzer sein als der kürzeste Abstand L2 in [11-20] Richtung. Somit kann die aus der Wärmebelastung resultierende Biegekraft in der [1-100] Richtung kleiner sein, in der die Biegefestigkeit geringer ist als in der [11-20] Richtung ist und folglich kann der Widerstand des Halbleiterchips 12 gegenüber der Wärmebelastung verbessert werden.
  • (Drittes Ausführungsbeispiel)
  • In dem vorliegenden Ausführungsbeispiel wird eine Beschreibung der Abschnitte weggelassen, die der Halbleitervorrichtung 10 aus dem ersten Ausführungsbeispiel gemeinsam sind.
  • Wie in 9 gezeigt, ist die Biegefestigkeit in dem Fall, in dem die geschliffene Oberfläche abgestützt ist, in der [1-100] Richtung signifikant niedriger als in der [11-20] Richtung. Insbesondere weist die Biegefestigkeit in der [11-20] Richtung im Wesentlichen den gleichen Wert auf wie diejenige, die erhalten wird, wenn Silizium (Si) als Werkstück 30 verwendet wird. Andererseits beträgt die Biegefestigkeit in der [1-100] Richtung etwa 1/4 des Wertes jeder dieser Biegefestigkeiten.
  • Dementsprechend weist im vorliegenden Ausführungsbeispiel, wie in 11 gezeigt, der kürzeste Abstand L1 in der [1-100] Richtung einen Wert auf, der nicht größer als 1/4 des kürzesten Abstandes L2 in der [11-20] Richtung ist. Wie zuvor beschrieben wurde, ist die aus der Wärmebelastung resultierende Biegekraft, d. h. das Drehmoment, proportional zu dem Abstand. Daher wird die Biegekraft, die aus der Wärmebelastung in der [1-100]-Richtung resultiert, in der die Biegefestigkeit niedriger ist, kleiner gemacht, um so eine Verbesserung des Widerstandes des Halbleiterchips 12 zu ermöglichen.
  • Wenn zum Beispiel der kürzeste Abstand L1 etwa 1/4 des kürzesten Abstands L2 beträgt, ist die Bruchanfälligkeit des Verbindungsabschnitts zwischen dem Halbleiterchip 12 und dem Anschluss 14 aufgrund der darauf wirkenden Wärmebelastung in der [1-100] Richtung und in der [11-20] Richtung im Wesentlichen gleich.
  • (Viertes Ausführungsbeispiel)
  • In dem vorliegenden Ausführungsbeispiel wird eine Beschreibung der Abschnitte weggelassen, die der Halbleitervorrichtung 10 aus dem ersten Ausführungsbeispiel gemeinsam sind.
  • Jede der zuvor beschriebenen Ausführungsbeispiele, einschließlich dem ersten Ausführungsbeispiel, zeigt das Beispiel, bei dem die Kühlkörper 18 und 22 jeweils benachbart zu beiden Oberflächen des Halbleiterchips 12 angeordnet sind. Als Konfiguration der Halbleitervorrichtung 10 kann jedoch sachgemäß auch eine Konfiguration verwendet werden, bei der der Kühlkörper benachbart zu lediglich einer der Oberflächen des Halbleiterchips 12 angeordnet sind.
  • In 12 ist zum Beispiel jeder der Kühlkörper 18 und 22 benachbart zu der Rückseite 12b des Halbleiterchips 12 angeordnet. In 12 ist die mit dem Bond-Element 20 in Kontakt stehende Oberfläche des Kühlkörpers 18 im Wesentlichen koplanar mit der Oberfläche des Kühlkörpers 22, die in der [0001] Richtung mit dem Bond-Element 24 in Kontakt steht. Ein Anschluss 32 koppelt das auf der einen Oberfläche 12a des Halbleiterchips 12 ausgebildete Emitter-Pad elektrisch mit dem Kühlkörper 18. Bei dem vorliegenden Ausführungsbeispiel entspricht der Anschluss 32 dem im Rahmen der Ansprüche beschriebenen ersten Metall-Element.
  • Auch bei der Halbleitervorrichtung 10 mit der zuvor beschriebenen Konfiguration können die in jeder der zuvor beschriebenen Ausführungsbeispiele beschriebenen Konfigurationen verwendet werden. Es sei angemerkt, dass in 12 der Vergussharzkörper 26 der Einfachheit halber in der Zeichnung weggelassen ist.
  • Als Konfiguration, bei der Kühlkörper näher an nur einer der Oberflächen des Halbleiterchips 12 angeordnet sind, kann auch z. B. eine Konfiguration, die keinen Kühlkörper 18 in 12 aufweist, verwendet werden. In diesem Fall fungiert der Anschluss 32 als der externe Anschluss.
  • Es versteht sich, dass die vorliegende Erfindung in Übereinstimmung mit den Ausführungsbeispielen beschrieben wurde, jedoch beschränkt die vorliegende Erfindung sich nicht nur auf die Ausführungsbeispiele und die Struktur. Die vorliegende Erfindung umfasst auch Variationen im Äquivalenzbereich wie etwa verschiedene Weiterbildungen. Darüber hinaus sollen Ausführungsbeispiele und verschiedene Kombinationen, und des Weiteren lediglich ein Element davon, weniger oder mehr, sowie einschließlich die Form und andere Kombinationen, unter den Umfang der vorliegenden Erfindung fallen.
  • Jedes der zuvor beschriebenen Ausführungsbeispiele hat ein Beispiel gezeigt, bei dem die Dickenrichtung des Halbleiterchips 12 der [0001] Richtung entspricht und der erste kürzeste Abstand L1 in der [1-100] Richtung kürzer als der zweite kürzeste Abstand L2 in der [11-20] Richtung ist. Jedoch kann das Verhältnis zwischen den kürzesten Abständen L1 und L2, das zuvor beschrieben wurde, in einer <0001> Richtung, die äquivalent zur Richtung [0001] ist, in einer <1-100> Richtung, die äquivalent zur [1-100] Richtung ist, und in einer <11-20> Richtung, die äquivalent zur [11-20] Richtung ist, angemessen erfüllt sein. Das heißt, solange die Dickenrichtung des Halbleiterchips 12 der <0001> Richtung entspricht und der erste kürzeste Abstand L1 in der <1-100> Richtung senkrecht zur <0001> Richtung kürzer festgelegt ist als der zweitkürzeste Abstand L2 in der <11-20> Richtung senkrecht zu jeder der <0001> Richtung und der <1-100> Richtung, können die gleichen Effekte erzielt werden.
  • Die zuvor beschriebenen Ausführungsbeispiele haben die Beispiele gezeigt, bei denen das Verhältnis zwischen den kürzesten Abständen L1 und L2 in dem Verbindungsabschnitt zwischen dem Halbleiterchip 12 und dem Anschluss 14 oder 32 erfüllt ist. Es ist jedoch auch möglich, das Verhältnis zwischen den kürzesten Abständen L1 und L2 im Verbindungsabschnitt zwischen dem Halbleiterchip 12 und dem Kühlkörper 22 zu erfüllen. Alternativ kann es auch möglich sein, das Verhältnis zwischen den kürzesten Abständen L1 und L2 beim Verbindungsabschnitt zwischen dem Halbleiterchip 12 und dem Anschluss 14 oder 32 und beim Verbindungsabschnitt zwischen dem Halbleiterchip 12 und dem Kühlkörper 22 zu erfüllen.
  • Die zuvor beschriebenen Ausführungsbeispiele haben die Beispiele gezeigt, bei denen die Halbleitervorrichtung 10 den Anschluss 14 oder 32 aufweist. Es ist jedoch auch möglich, eine Konfiguration zu verwenden, die nicht die Anschlüsse 14 und 32 aufweist. Wenn beispielsweise eine Konfiguration, die keinen Anschluss 14 aufweist, in dem ersten Ausführungsbeispiel verwendet wird, ist der Kühlkörper 18 mit dem Emitter-Pad des Halbleiterchips 12 verbunden. Das heißt, der Kühlkörper 18 entspricht dem ersten Metall-Element. In diesem Fall ist es auch möglich, das Verhältnis zwischen den kürzesten Abständen L1 und L2 im Verbindungsabschnitt zwischen dem Halbleiterchip 12 und dem Kühlkörper 18 zu erfüllen.
  • Die zuvor beschriebenen Ausführungsbeispiele haben die Beispiele gezeigt, bei denen die Wärmeableitflächen 18c und 22c von dem Vergussharzkörper 26 freigelegt sind. Es ist jedoch auch möglich, in einer Konfiguration, in der die Wärmeableitflächen 18c und 22c, die von dem Vergussharzkörper 26 bedeckt sind, die gleichen Effekte zu erzielen.
  • Die zuvor beschriebenen Ausführungsbeispiele haben die Beispiele gezeigt, bei denen die Halbleitervorrichtung 10 nur einen Halbleiterchip 12 mit dem MOS-Element und dem FWD-Element aufweist, die einen der oberen und unteren Zweige bilden. Das heißt, die zuvor beschriebenen Ausführungsbeispiele haben die Beispiele einer 1-in-1-Einheit gezeigt. Die Halbleitervorrichtung 10 kann jedoch auch in einer 2-in-1-Einheit verwendet werden, mit zwei den oberen und unteren Zweig bildenden Halbleiterchips 12 oder einer 6-in-1-Einheit mit einschließlich sechs Halbleiterchips 12, die den kompletten 3-Phasen Wechselrichter bilden.
  • Die zuvor beschriebenen Ausführungsbeispiele haben die Beispiele gezeigt, bei denen der Anschluss 14 eine rechteckige, zweidimensionale Form oder eine quadratische, zweidimensionale Form aufweist. Die zweidimensionale Form des Anschlusses 14 ist jedoch nicht auf die in den zuvor beschriebenen Beispielen beschränkt. Der Anschluss 14 kann auch eine polygonale Form haben, die von der rechteckigen Form abweicht. Zum Beispiel weist der Anschluss 14 in 13 eine achteckige, zweidimensionale Form auf. Wie auch in 14 gezeigt, kann die vorliegende Offenbarung auch auf den Anschluss 14 angewendet werden, der in mehrere Sektionen unterteilt ist. In 14 ist der Anschluss in drei Sektionen entlang der [1-100] Richtung unterteilt und der kürzeste Abstand L1 ist zwischen jedem der Anschlüsse 14 in der [1-100] Richtung und dem Halbleiterchip 12 definiert.

Claims (6)

  1. Halbleitervorrichtung, aufweisend: einen Halbleiterchip, der unter Verwendung eines Siliziumkarbid gebildet ist und Elektroden auf einer ersten Oberfläche sowie einer zweiten Oberfläche aufweist, die der ersten Oberfläche gegenüberliegt; ein erstes Metall-Element, das benachbart der ersten Oberfläche angeordnet ist und mit der Elektrode auf der ersten Oberfläche mittels eines Bond-Elements verbunden ist; und ein zweites Metall-Element, das benachbart der zweiten Oberfläche angeordnet ist und mit der Elektrode auf der zweiten Oberfläche mittels eines Bond-Elements verbunden ist, wobei eine Dickenrichtung des Halbleiterchips, die senkrecht zur ersten Oberfläche ist, einer <0001> Richtung entspricht, und wobei der Halbleiterchip und zumindest eines der ersten und zweiten Metall-Elemente ein Abstands-Verhältnis erfüllen, bei dem ein erster kürzester Abstand (L1) zwischen dem entsprechenden Endabschnitt des Halbleiterchips und zumindest einem der ersten und zweiten Metall-Elemente in einer <1-100> Richtung senkrecht zu der <0001> Richtung kürzer ist, als ein zweiter kürzester Abstand (L2) zwischen dem entsprechenden Endabschnitt des Halbleiterchips und zumindest einem der ersten und zweiten Metall-Elemente in einer <11-20> Richtung, die senkrecht zu der <0001> Richtung und der <1-100> Richtung ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Oberflächenrauheit Ra von zumindest einer der ersten und zweiten Oberflächen nicht weniger als 1 nm beträgt, und wobei das kürzeste Abstands-Verhältnis durch eines von erstem Metall-Element und zweitem Metall-Element erfüllt ist, das gegenüberliegend der zumindest einem der ersten und zweiten Oberflächen angeordnet ist und eine durchschnittliche Oberflächenrauheit Ra von nicht weniger als 1 nm aufweist, und durch den Halbleiterchip erfüllt ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der erste kürzeste Abstand nicht mehr als 1/4 des zweiten kürzesten Abstands beträgt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei eine zweidimensionale Form des Halbleiterchips, der senkrecht zur Dickenrichtung ist, ein Quadrat ist, und wobei eine zweidimensionale Form von zumindest einem der ersten und zweiten Metall-Elemente, die senkrecht zur Dickenrichtung ist, ein Rechteck ist, bei dem das Maß in <1-100> Richtung länger ist als das Maß in <11-20> Richtung.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei eine zweidimensionale Form von zumindest einem der ersten und zweiten Metall-Elemente, die senkrecht zur Dickenrichtung ist, ein Quadrat ist, und eine zweidimensionale Form des Halbleiterchips, die senkrecht zur Dickenrichtung ist, ein Rechteck ist, bei dem das Maß in <1-100> Richtung kürzer ist als das Maß in <11-20> Richtung.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, ferner aufweisend: ein drittes Metall-Element, das mit einer Oberfläche des ersten Metall-Elements, gegenüberliegend dem Halbleiterchip, mittels eines Bond-Elements verbunden ist; und ein Vergussharzkörper, der den Halbleiterchip, das erste Metall-Element, das zweite Metall-Element, und das dritte Metall-Element derart integral einkapselt, dass eine wärmeableitende Oberfläche des dritten Metall-Elements, gegenüberliegend dem ersten Metall-Element und eine wärmeableitende Oberfläche des zweiten Metall-Elements, gegenüberliegend dem Halbleiterchip, von dem Vergussharzkörper freigelegt sind, wobei das erste Metall-Element das kürzeste Abstands-Verhältnis erfüllt.
DE112015002596.0T 2014-06-02 2015-05-21 Halbleitervorrichtung Active DE112015002596B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014114204A JP6299441B2 (ja) 2014-06-02 2014-06-02 半導体装置
JP2014-114204 2014-06-02
PCT/JP2015/002569 WO2015186305A1 (ja) 2014-06-02 2015-05-21 半導体装置

Publications (2)

Publication Number Publication Date
DE112015002596T5 true DE112015002596T5 (de) 2017-04-06
DE112015002596B4 DE112015002596B4 (de) 2022-06-09

Family

ID=54766390

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015002596.0T Active DE112015002596B4 (de) 2014-06-02 2015-05-21 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10008433B2 (de)
JP (1) JP6299441B2 (de)
CN (1) CN106463491B (de)
DE (1) DE112015002596B4 (de)
WO (1) WO2015186305A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125747A (ja) * 2018-01-18 2019-07-25 株式会社東芝 半導体装置およびその製造方法
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
JP2010258200A (ja) * 2009-04-24 2010-11-11 Panasonic Corp 半導体装置およびその製造方法
JP5095697B2 (ja) * 2009-09-24 2012-12-12 株式会社東芝 半導体装置及び接着シート
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd SiC電界効果トランジスタ
JP5627499B2 (ja) * 2010-03-30 2014-11-19 株式会社デンソー 半導体モジュールを備えた半導体装置
CN102473599B (zh) * 2010-05-18 2014-08-20 松下电器产业株式会社 半导体芯片及其制造方法
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5696628B2 (ja) * 2011-09-16 2015-04-08 富士電機株式会社 高圧モジュール
JP2013069825A (ja) * 2011-09-22 2013-04-18 Hitachi Automotive Systems Ltd 両面冷却型半導体パワーモジュール
US9673163B2 (en) 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
JP2013098451A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
JP5811977B2 (ja) * 2012-09-18 2015-11-11 株式会社デンソー 炭化珪素半導体装置
JP6252585B2 (ja) * 2013-06-04 2017-12-27 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2015186305A1 (ja) 2015-12-10
JP6299441B2 (ja) 2018-03-28
CN106463491A (zh) 2017-02-22
US20170162464A1 (en) 2017-06-08
US10008433B2 (en) 2018-06-26
CN106463491B (zh) 2019-04-05
DE112015002596B4 (de) 2022-06-09
JP2015228451A (ja) 2015-12-17

Similar Documents

Publication Publication Date Title
DE102016207543B4 (de) Halbleitervorrichtungen
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102004064235B3 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102017202770B4 (de) Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE112020006524T5 (de) Halbleitermodul
DE112015005257T5 (de) Halbleitervorrichtung und leistungsmodul
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE112015005217T5 (de) Halbleitervorrichtung und elektronisches bauteil, welches diese verwendet
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102011053519A1 (de) Elektronisches Bauelement
DE102015104990A1 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112015004684T5 (de) Halbleitermodul
DE112020007745T5 (de) Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
DE102017120753B4 (de) SMD-Package mit Oberseitenkühlung
DE112015002596B4 (de) Halbleitervorrichtung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102014104497A1 (de) Halbleitergehäuse mit mehreren Ebenen
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102013201056A1 (de) Halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final