DE112015004684T5 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE112015004684T5
DE112015004684T5 DE112015004684.4T DE112015004684T DE112015004684T5 DE 112015004684 T5 DE112015004684 T5 DE 112015004684T5 DE 112015004684 T DE112015004684 T DE 112015004684T DE 112015004684 T5 DE112015004684 T5 DE 112015004684T5
Authority
DE
Germany
Prior art keywords
transistor
electrode pad
wiring pattern
chip
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015004684.4T
Other languages
English (en)
Inventor
Kenichi Sawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112015004684T5 publication Critical patent/DE112015004684T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Halbleitermodul (10A) gemäß einer Ausführungsform umfasst: vertikale erste und zweite Transistor-Chips (12A, 12B), wobei eine zweite Hauptelektroden-Kontaktfläche (20), die auf einer Rückfläche des ersten Transistor-Chips ausgebildet ist, auf einem ersten Verdrahtungsmuster (74) auf dem Substrat montiert und mit diesem verbunden ist, wobei eine erste Steuerelektroden-Kontaktfläche (16), die zusammen mit einer ersten Hauptelektroden-Kontaktfläche auf einer Vorderfläche des ersten Transistor-Chips ausgebildet ist, elektrisch mit einem zweiten Verdrahtungsmuster (76) auf dem Substrat verbunden ist, wobei eine dritte Hauptelektroden-Kontaktfläche (18), die zusammen mit einer zweiten Steuerelektroden-Kontaktfläche auf einer Vorderfläche des zweiten Transistors ausgebildet ist, auf dem ersten Verdrahtungsmuster montiert und mit diesem verbunden ist, und wobei die zweite Steuerelektroden-Kontaktfläche (16), die auf einer Rückfläche des zweite Transistor-Chips ausgebildet ist, mit einem dritten Verdrahtungsmuster elektrisch verbunden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Anmeldung betrifft ein Halbleitermodul.
  • Stand der Technik
  • Herkömmlicherweise ist als ein Halbleitermodul ein Leistungswandler, wie beispielsweise ein Wechselrichter, bekannt (siehe Patentliteratur 1). In dem Halbleitermodul, das als Leistungswandler verwendet wird, werden ein Transistor-Chip als Schalter eines oberen Arms in dem Wechselrichter und ein Transistor-Chip als ein Schalter für den unteren Arm derart montiert, dass sie in Reihe auf einem Substrat miteinander verbunden sind. Der Transistor-Chip umfasst einen vertikalen Transistor-Chip mit einer Gate-Elektroden-Kontaktfläche (Steuerelektroden-Kontaktfläche) und einer Source-Elektroden-Kontaktfläche (erste Hauptelektroden-Kontaktfläche) auf einer Vorderfläche und mit einer Drain-Elektroden-Kontaktfläche (zweite Hauptelektroden-Kontaktfläche) auf einer Rückfläche (siehe beispielsweise Patentliteratur 2).
  • Zitationsliste
    • Patentliteratur 1: Ungeprüfte japanische Patentveröffentlichung Nr. 2013-171870
    • Patentliteratur 2: Japanisches Patent Nr. 4993824
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Werden zwei in Reihe geschaltete vertikale Transistor-Chips auf dem Substrat in dem Halbleitermodul, das als Leistungswandler, wie den Wechselrichter, verwendet wird, montiert, werden die Transistor-Chips derart auf dem Substrat befestigt, dass die Drain-Elektroden-Kontaktflächen der zwei vertikalen Transistoren dem Substrat zugewandt sind. In diesem Fall müssen zur Verbindung der zwei vertikalen Transistor-Chips in Reihe die Drain-Elektroden-Kontaktfläche des vertikalen Transistor-Chips eines unteren Arms und die Source-Elektroden-Kontaktfläche des vertikalen Transistor-Chips eines oberen Arms über einen Leitungsdraht, wie beispielsweise ein Kabel, miteinander verbunden werden. Das heißt, bei einer Reihenschaltung der zwei vertikalen Transistoren wird ein Leitungsdraht, wie ein Kabel, dazwischen angeordnet.
  • Eine Gate-Spannung, die an den Transistor-Chip des oberen Arms angelegt wird, wird auf der Grundlage beispielsweise eines Potentials der Source-Elektroden-Kontaktfläche des Transistor-Chips des oberen Arms festgelegt. Werden jedoch die Drain-Elektroden-Kontaktfläche des vertikalen Transistor-Chips des unteren Arms und die Source-Elektroden-Kontaktfläche des vertikalen Transistor-Chips des oberen Arms über den Leitungsdraht, wie beispielsweise das Kabel, wie zuvor beschrieben, miteinander verbunden, treten aufgrund einer Induktivitätskomponente des Leitungsdrahts Schwankungen in einem Source-Potential auf, und folglich treten auch Schwankungen in der Gate-Spannung (Potential) bei der Ansteuerung des Halbleitermoduls auf. Die Schwankung im Source-Potential und die Schwankung in der Gate-Spannung, die damit verbunden ist, steigen mit zunehmender Antriebsfrequenz des Halbleitermoduls. Wird das Halbleitermodul derart betrieben, dass keine Schwankung auftritt, wird somit die Betriebsgeschwindigkeit des Halbleitermoduls eingeschränkt.
  • Hierin wurde als Transistor-Chip im Wesentlichen ein vertikaler Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) beschrieben, der die Gate-Elektroden-Kontaktfläche (Steuerelektroden-Kontaktfläche) und die Source-Elektroden-Kontaktfläche (erste Hauptelektroden-Kontaktfläche) sowie die Drain-Elektroden-Kontaktfläche (zweite Hauptelektroden-Kontaktfläche) auf der Rückfläche aufweist; jedoch tritt ein ähnliches Problem auch in anderen vertikalen Transistoren auf.
  • Somit ist es eine Aufgabe der vorliegenden Erfindung, ein Halbleitermodul bereitzustellen, das in der Lage ist, bei hoher Frequenz betrieben zu werden.
  • Lösung des Problems
  • Ein Halbleitermodul gemäß einem Aspekt der vorliegenden Erfindung umfasst: ein Substrat, auf dem ein erstes Verdrahtungsmuster, ein zweites Verdrahtungsmuster und ein drittes Verdrahtungsmuster auf einer Hauptfläche ausgebildet sind; einen vertikalen ersten Transistor-Chip, der auf dem Substrat montiert ist; und einen vertikalen zweiten Transistor-Chip, der auf dem Substrat montiert ist. Der erste Transistor-Chip umfasst eine erste Hauptelektroden-Kontaktfläche und eine zweite Hauptelektroden-Kontaktfläche, und eine erste Steuerelektroden-Kontaktfläche, an die eine Steuerspannung zur Steuerung der Leitung zwischen der ersten Hauptelektroden-Kontaktfläche und der zweiten Hauptelektroden-Kontaktfläche angelegt ist. Die erste Hauptelektroden-Kontaktfläche und die erste Steuerelektroden-Kontaktfläche sind auf einer Vorderfläche des ersten Transistor-Chips ausgebildet, und die zweite Hauptelektroden-Kontaktfläche ist auf der Rückseitenfläche des ersten Transistor-Chips ausgebildet. Der zweite Transistor-Chip umfasst eine dritte Hauptelektroden-Kontaktfläche und eine vierte Hauptelektroden-Kontaktfläche, sowie eine zweite Steuerelektroden-Kontaktfläche, an die eine Steuerspannung zum Steuern der Leitung zwischen der dritten Hauptelektroden-Kontaktfläche und der vierten Hauptelektroden-Kontaktfläche angelegt ist. Die dritte Hauptelektroden-Kontaktfläche und die zweite Steuerelektroden-Kontaktfläche sind auf einer Vorderfläche des zweiten Transistor-Chips ausgebildet, und die vierte Hauptelektroden-Kontaktfläche ist auf einer Rückseitenfläche des zweiten Transistor-Chips ausgebildet. Der erste Transistor-Chip ist auf dem ersten Verdrahtungsmuster derart montiert, dass die Rückseitenfläche des ersten Transistor-Chips der Hauptfläche des Substrats zugewandt ist, um dabei die zweite Hauptelektroden-Kontaktfläche mit dem ersten Verdrahtungsmuster zu verbinden. Die erste Steuerelektroden-Kontaktfläche ist elektrisch mit dem zweiten Verdrahtungsmuster verbunden. Der zweite Transistor-Chip ist auf dem ersten Verdrahtungsmuster derart angeordnet, dass die Vorderfläche des zweiten Transistor-Chips der Hauptfläche des Substrats zugewandt ist, um dadurch die dritte Hauptelektroden-Kontaktfläche mit dem ersten Verdrahtungsmuster zu verbinden. Die zweite Steuerelektroden-Kontaktfläche des zweiten Transistor-Chips ist elektrisch mit dem dritten Verdrahtungsmuster verbunden.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung kann ein Halbleitermodul bereitgestellt werden, das in der Lage ist, mit einer höheren Frequenz betrieben zu werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine schematische Draufsicht eines Halbleitermoduls gemäß einer ersten Ausführungsform.
  • 2 zeigt eine schematische Ansicht eines Querschnitts entlang einer Linie II-II der 1.
  • 3 zeigt eine schematische Draufsicht zur Beschreibung des ersten und des zweiten Transistors, die in dem Halbleitermodul in 1 enthalten sind.
  • 4(a) zeigt eine schematische Querschnittsansicht entlang einer Linie IVa-IVa der 3,
  • 4(b) zeigt eine schematische Querschnittsansicht entlang einer Linie IVb-IVb der 3, und 4(c) zeigt eine schematische Querschnittsansicht entlang einer Linie IVc-IVc der 3.
  • 5(a) zeigt eine schematische Ansicht, die ein Verfahren zur Herstellung des Halbleitermoduls in 1 darstellt, 5(b) zeigt eine schematische Ansicht, die einen anschließend an 5(a) durchgeführten Prozess darstellt, 5(c) zeigt eine schematische Ansicht, die einen anschließend an 5(b) durchgeführten Prozess darstellt, 5(d) zeigt eine schematische Ansicht, die einen anschließend an 5(c) durchgeführten Prozess darstellt, 5(e) zeigt eine schematische Ansicht, die einen anschließend an 5(d) durchgeführten Prozess darstellt, und 5(f) zeigt eine schematische Ansicht, die einen anschließend an 5(e) durchgeführten Prozess darstellt.
  • 6(a) zeigt eine schematische Ansicht, die einen anschließend an 5(f) in dem Verfahren zur Herstellung des Halbleitermoduls in 1 durchgeführten Prozess darstellt, 6(b) zeigt eine schematische Ansicht, die einen anschließend an 6(a) durchgeführten Prozess darstellt, 6(c) zeigt eine schematische Ansicht, die einen anschließend an 6(b) durchgeführten Prozess darstellt, 6(d) zeigt eine schematische Ansicht, die einen anschließend an 6(c) durchgeführten Prozess darstellt, und 6(e) zeigt eine schematische Ansicht, die einen anschließend an 6(d) durchgeführten Prozess darstellt.
  • 7 zeigt eine schematische Ansicht einer äquivalenten Schaltung des in 1 dargestellten Halbleitermoduls.
  • 8 zeigt eine schematische Draufsicht eines Halbleitermoduls im Vergleich zu dem in 1 gezeigten Halbleitermodul.
  • 9 zeigt eine schematische Draufsicht eines Halbleitermoduls gemäß einer zweiten Ausführungsform.
  • 10 zeigt eine schematische Querschnittsansicht entlang einer Linie X-X der 9.
  • 11 zeigt eine schematische Draufsicht zur Beschreibung des ersten und des zweiten Transistors, die in dem in 9 dargestellten Halbleitermodul enthalten sind.
  • 12 zeigt eine schematische perspektivische Ansicht zur Beschreibung des ersten und des zweiten Widerstandsteils, die in dem in 9 dargestellten Halbleitermodul enthalten sind.
  • 13 zeigt eine schematische Querschnittsansicht entlang einer Linie XIII-XIII der 12.
  • 14(a) zeigt eine schematische Ansicht zur Darstellung eines Verfahrens zu Herstellung des Widerstandsteils, das in 12 dargestellt ist, 14(b) zeigt eine schematische Ansicht, die einen anschließend an 14(a) durchgeführten Prozess darstellt, und 14(c) zeigt eine schematische Ansicht, die einen anschließend an 14(b) durchgeführten Prozess darstellt.
  • 15 zeigt eine schematische Draufsicht eines Halbleitermoduls verglichen mit dem in 9 dargestellten Halbleitermodul.
  • 16 zeigt eine schematische Draufsicht eines Halbleitermoduls gemäß einer dritten Ausführungsform.
  • 17 zeigt eine schematische perspektivische Ansicht eines Halbleitermoduls gemäß einer vierten Ausführungsform.
  • 18 zeigt eine schematische Explosionsansicht des in 17 dargestellten Halbleitermoduls.
  • 19 zeigt eine schematische Draufsicht eines Halbleitermoduls gemäß einer noch weiteren Ausführungsform.
  • 20 zeigt eine schematische Draufsicht eines Halbleitermoduls gemäß einer noch weiteren Ausführungsform.
  • Beschreibung der Ausführungsformen
  • Im Nachfolgenden werden die Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben. In der Beschreibung der Zeichnungen werden gleichen Elemente mit den gleichen Bezugszeichen versehen, und es wird auf eine wiederholte Beschreibung verzichtet. Die Dimensionsverhältnisse in den Zeichnungen stimmen nicht mit jenen in der Beschreibung überein.
  • Beschreibung der Ausführungsformen der vorliegenden Erfindung
  • Zunächst werden die Einzelheiten der Ausführungsformen der vorliegenden Erfindung aufgelistet und beschrieben.
    • (1) Ein Halbleitermodul gemäß einer Ausführungsform umfasst: ein Substrat, auf dem ein erstes Verdrahtungsmuster, ein zweites Verdrahtungsmuster und ein drittes Verdrahtungsmuster auf einer Hauptfläche ausgebildet sind; einen vertikalen ersten Transistor-Chip, der auf dem Substrat montiert ist; und einen vertikalen zweiten Transistor-Chip, der auf dem Substrat montiert ist. Der erste Transistor-Chip umfasst eine erste Hauptelektroden-Kontaktfläche und eine zweite Hauptelektroden-Kontaktfläche, und eine erste Steuerelektroden-Kontaktfläche, an die eine Steuerspannung zur Steuerung der Leitung zwischen der ersten Hauptelektroden-Kontaktfläche und der zweiten Hauptelektroden-Kontaktfläche angelegt ist. Die erste Hauptelektroden-Kontaktfläche und die erste Steuerelektroden-Kontaktfläche sind auf einer Vorderfläche des ersten Transistor-Chips ausgebildet, und die zweite Hauptelektroden-Kontaktfläche ist auf der Rückseitenfläche des ersten Transistor-Chips ausgebildet. Der zweite Transistor-Chip umfasst eine dritte Hauptelektroden-Kontaktfläche und eine vierte Hauptelektroden-Kontaktfläche, und eine zweite Steuerelektroden-Kontaktfläche, an die eine Steuerspannung zum Steuern der Leitung zwischen der dritten Hauptelektroden-Kontaktfläche und der vierten Hauptelektroden-Kontaktfläche angelegt ist. Die dritte Hauptelektroden-Kontaktfläche und die zweite Steuerelektroden-Kontaktfläche sind auf einer Vorderfläche des zweiten Transistor-Chips ausgebildet, und die vierte Hauptelektroden-Kontaktfläche ist auf einer Rückseitenfläche des zweiten Transistor-Chips ausgebildet. Der erste Transistor-Chip ist auf dem ersten Verdrahtungsmuster derart montiert, dass die Rückfläche des ersten Transistor-Chips der Hauptfläche des Substrats zugewandt ist, um dadurch die zweite Hauptelektroden-Kontaktfläche mit dem ersten Verdrahtungsmuster zu verbinden. Die erste Steuerelektroden-Kontaktfläche ist elektrisch mit dem zweiten Verdrahtungsmuster verbunden. Der zweite Transistor-Chip ist auf dem ersten Verdrahtungsmuster derart angeordnet, dass die Vorderfläche des zweiten Transistor-Chips der Hauptfläche des Substrats zugewandt ist, um dadurch die dritte Hauptelektroden-Kontaktfläche mit dem ersten Verdrahtungsmuster zu verbinden. Die zweite Steuerelektroden-Kontaktfläche des zweiten Transistor-Chips ist elektrisch mit dem dritten Verdrahtungsmuster verbunden.
  • In dem zuvor beschriebenen Halbleitermodul wird der erste Transistor-Chip derart auf dem Substrat montiert, dass die Rückfläche des Transistor-Chips dem Substrat zugewandt ist und die Hauptelektroden-Kontaktfläche mit dem ersten Verdrahtungsmuster verbunden ist. Die erste Source-Elektroden-Kontaktfläche des ersten Transistor-Chips ist elektrisch mit dem zweiten Verdrahtungsmuster verbunden. Der zweite Transistor-Chip ist derart auf dem Substrat montiert, dass die Vorderfläche des zweiten Transistor-Chips dem Substrat zugewandt ist und die Hauptflächenelektrode mit dem ersten Verdrahtungsmuster verbunden ist. Die zweite Steuerelektroden-Kontaktfläche des zweiten Transistor-Chips ist elektrisch mit dem dritten Verdrahtungsmuster verbunden.
  • Da sowohl die zweite Hauptelektroden-Kontaktfläche des ersten Transistor-Chips und die erste Hauptelektroden-Kontaktfläche des zweiten Transistor-Chips auf diese Weise auf dem ersten Verdrahtungsmuster montiert sind, sind der erste und der zweite Transistor-Chip über das erste Verdrahtungsmuster in Reihe miteinander verbunden. Wird somit eine Steuerspannung an sowohl die erste als auch die zweite Steuerelektroden-Kontaktfläche des ersten und des zweiten Transistor-Chips über das zweite und dritte Verdrahtungsmuster angelegt, eine negative Spannung an die erste Hauptelektroden-Kontaktfläche des ersten Transistor-Chips angelegt und eine positive Spannung an die vierte Hauptelektroden-Kontaktfläche des zweiten Transistor-Chips angelegt, kann beispielsweise eine Wechselrichterschaltung erzielt werden, in der der zweite Transistor-Chip einen oberen Arm und der erste Transistor-Chip einen unteren Arm bilden.
  • Wird das Halbleitermodul als Wechselrichter verwendet, kann die Steuerspannung, die der zweiten Steuerelektroden-Kontaktfläche des zweiten Transistor-Chips als der obere Arm zugeführt wird, auf der Grundlage eines Potentials der ersten Hauptelektroden-Kontaktfläche des zweiten Transistor-Chips bestimmt werden. In dem zuvor beschriebenen Aufbau sind der erste und der zweite Transistor-Chip über das erste Verdrahtungsmuster in Reihe miteinander geschaltet. Aus diesem Grund ist beispielsweise ein Leitungsdraht zur Verdrahtung des ersten und des zweiten Transistor-Chips in Reihe nicht erforderlich. Somit kann eine Potentialschwankung in der dritten Hauptelektroden-Kontaktfläche des zweiten Transistor-Chips aufgrund der Induktivitätskomponente des Leitungsdrahts unterdrückt werden. Folglich kann auch eine Schwankung der Steuerspannung, die der zweiten Steuerelektroden-Kontaktfläche des zweiten Transistor-Chips zugeführt wird, unterdrückt werden.
  • Mit zunehmender Frequenz der Steuerspannung zum Betreiben des Halbleitermoduls nimmt der Einfluss der Induktivitätskomponente des Leitungsdrahtes zu. Da jedoch die Potentialschwankung in der dritten Hauptelektroden-Kontaktfläche des zweiten Transistor-Chips aufgrund der Induktivitätskomponente des Leitungsdrahts in dem Halbleitermodul unterdrückt wird, kann das Halbleitermodul mit höherer Frequenz betrieben werden.
    • (2) Gemäß einer Ausführungsform ist das Halbleitermodul derart ausgebildet, dass der erste Transistor-Chip mehrfach vorgesehen ist, der zweite Transistor-Chip mehrfach vorgesehen ist, sowohl der erste Transistor-Chip als auch der zweite Transistor-Chip einen Halbleiter mit breitem Bandabstand enthalten, die ersten Hauptelektroden-Kontaktflächen der mehreren ersten Transistor-Chips über einen Leitungsdraht miteinander verbunden sind und die vierten Hauptelektroden-Kontaktflächen der mehreren zweiten Transistor-Chips über einen Leitungsdraht miteinander verbunden sind.
  • Jeder der mehreren ersten Transistor-Chips ist auf dem Substrat, wie zuvor beschrieben, montiert, und die ersten Hauptelektroden-Kontaktflächen der mehreren ersten Transistor-Chips sind über den Leitungsdraht miteinander verbunden. Somit sind die mehreren ersten Transistor-Chips elektrisch parallel miteinander verbunden. In gleicher Weise ist jeder der mehreren zweiten Transistor-Chips auf dem Substrat, wie zuvor beschrieben, montiert, und die vierten Hauptelektroden-Kontaktflächen der mehreren zweiten Transistor-Chips sind über den Leitungsdraht miteinander verbunden. Somit sind die mehreren zweiten Transistor-Chips elektrisch parallel miteinander verbunden. Ein Transistor-Chip, der einen Halbleiter mit breitem Bandabstand verwendet, ist tendenziell kleiner als ein Transistor-Chip, der Silizium verwendet. Wie zuvor beschrieben, sind die mehreren ersten Transistor-Chips parallel miteinander verbunden und auch die mehreren zweiten Transistor-Chips parallel miteinander verbunden, so dass ein höherer Strom auf einfache Weise durch das Halbleitermodul fließen kann.
    • (3) Gemäß einer Ausführungsform ist die erste Steuerelektroden-Kontaktfläche jedes ersten Transistor-Chips über ein erstes Widerstandsteil mit dem zweiten Verdrahtungsmuster verbunden, und das erste Widerstandsteil umfasst mehrere erste Widerstandselemente, von denen jedes jedem der mehreren Transistor-Chips entspricht und mit der ersten Steuerelektroden-Kontaktfläche verbunden ist, und ein Verbindungsteil, das die mehreren ersten Widerstandselemente miteinander verbindet.
  • In dem obigen Aufbau ist die erste Steuerelektroden-Kontaktfläche eines jeden der ersten Transistor-Chips über das erste Widerstandsteil mit dem zweiten Verdrahtungsmuster verbunden. Aus diesem Grund wird, da die Steuerspannung, die an die erste Steuerelektroden-Kontaktfläche über das entsprechende erste Widerstandselement in dem ersten Widerstandsteil angelegt wird, die Schwankung der Steuerspannung durch das erste Widerstandselement unterdrückt. Die mehreren ersten Widerstandselemente sind durch das Verbindungsteil in dem ersten Widerstandsteil gemeinsam untergebracht. Aus diesem Grund können, wenn jeder der mehreren ersten Transistor-Chips über das entsprechende erste Widerstandselement mit dem zweiten Verdrahtungsmuster verbunden wird, die erste Steuerelektroden-Kontaktfläche eines jeden der ersten Transistor-Chips und das entsprechende erste Widerstandselement auf einfache Weise miteinander verbunden werden, und folglich kann eine Fehlausrichtung zwischen dem ersten Widerstandselement und der ersten Steuerelektroden-Kontaktfläche während der Verbindung verhindert werden.
    • (4) Gemäß einer Ausführungsform sind jedes der ersten Widerstandselemente und die erste Steuerelektroden-Kontaktfläche physikalisch miteinander verbunden, und sind jedes der ersten Widerstandselemente und das zweite Verdrahtungsmuster physikalisch miteinander verbunden.
  • Da in diesem Fall der Leitungsdraht nicht erforderlich ist, wenn die erste Steuerelektroden-Kontaktfläche eines jeden der ersten Transistor-Chips und das zweite Verdrahtungsmuster über das entsprechende erste Widerstandselement miteinander verbunden werden, tritt keine Induktivitätskomponente aufgrund eines solchen Leitungsdrahts auf. Infolgedessen treten Schwankungen in der Steuerspannung, die an die erste Steuerelektroden-Kontaktfläche kaum auf, und das Halbleitermodul kann mit einer hohen Frequenz betrieben werden.
    • (5) Gemäß einer Ausführungsform ist die erste Steuerelektroden-Kontaktfläche jedes der ersten Transistor-Chips über das entsprechende erste Widerstandselement mit dem zweiten Verdrahtungsmuster verbunden, ist jedes der ersten Widerstandselement und die erste Steuerelektroden-Kontaktfläche physikalisch miteinander verbunden und ist jedes der ersten Widerstandselemente mit dem zweiten Verdrahtungsmuster physikalisch verbunden.
  • In diesem Fall können Schwankungen in der Steuerspannung, die an die erste Steuerelektroden-Kontaktfläche angelegt wird, durch Bereitstellen der jeweiligen ersten Widerstandselemente unterdrückt werden. Da ferner jedes der ersten Widerstandselemente physikalisch mit der ersten Steuerelektroden-Kontaktfläche und dem zweiten Verdrahtungsmuster verbunden ist, ist jedes der ersten Widerstandselemente direkt mit der ersten Steuerelektroden-Kontaktfläche und dem zweiten Verdrahtungsmuster ohne Durchlaufen des Leitungsdrahts und dergleichen verbunden. Werden die erste Steuerelektroden-Kontaktfläche eines jeden der ersten Transistor-Chips und das zweite Verdrahtungsmuster über das entsprechende erste Widerstandselement miteinander verbunden, tritt aus diesem Grund keine Induktivitätskomponente aufgrund des Leitungsdrahts auf. Folglich werden Schwankungen in der Steuerspannung, die an die erste Steuerelektroden-Kontaktfläche angelegt wird, unterdrückt, und das Halbleitermodul kann mit einer hohen Frequenz betrieben werden.
    • (6) Gemäß einer Ausführungsform sind die mehreren ersten Transistor-Chips in einer vorbestimmten Richtung auf dem ersten Verdrahtungsmuster angeordnet, wobei sich die erste Steuerelektroden-Kontaktfläche jedes ersten Transistor-Chips in der vorbestimmten Richtung erstreckt.
  • Da in diesem Fall die mehreren ersten Transistor-Chips in der vorbestimmten Richtung angeordnet werden, wenn die erste Steuerelektroden-Kontaktfläche eines jeden der ersten Transistor-Chips mit dem zweiten Verdrahtungsmuster über das entsprechende erste Widerstandselement verbunden wird, werden auch die mehreren ersten Widerstandselemente in der vorbestimmten Richtung für die entsprechenden ersten Transistor-Chips angeordnet. Da sich die erste Steuerelektroden-Kontaktfläche eines jeden der ersten Transistor-Chips in der vorbestimmten Richtung erstreckt, wenn das entsprechende erste Widerstandselement mit der ersten Steuerelektroden-Kontaktfläche verbunden wird, wird eine Fehlausrichtung des ersten Widerstandselements zu der ersten Steuerelektroden-Kontaktfläche verringert.
    • (7) In der obigen Ausführungsform, in der sich die erste Steuerelektroden-Kontaktfläche in der vorbestimmten Richtung erstreckt, umfasst jeder der ersten Transistor-Chips: einen Zellenabschnitt, der ein Bereich ist, der eine vertikale Transistorstruktur aufweist, die eine erste Hauptelektrode und eine zweite Hauptelektrode, die jeweils mit der ersten Hauptelektroden-Kontaktfläche und der zweiten Hauptelektroden-Kontaktfläche elektrisch verbunden sind, und eine Steuerelektrode, die elektrisch mit der ersten Steuerelektroden-Kontaktfläche verbunden ist, umfasst, und bei dem in einem Leitungszustand zwischen der ersten Hauptelektroden-Kontaktfläche und der zweiten Hauptelektroden-Kontaktfläche Strom fließt; und einen Umfangsabschnitt, der den Zellenabschnitt umgibt und den Zellenabschnitt elektrisch schützt, wobei wenigstens ein Teil der ersten Steuerelektroden-Kontaktfläche am Umfangsabschnitt vorgesehen ist.
  • In diesem Fall weist jeder der ersten Transistor-Chips den Zellenabschnitt auf, der ein Bereich ist, in dem Strom im Leitungszustand zwischen der ersten Hauptelektroden-Kontaktfläche und der zweiten Hauptelektroden-Kontaktfläche fließt, wobei der Umfangsabschnitt den Zellenabschnitt umgibt. Der Umfangsabschnitt ist ein Bereich, der den Zellenabschnitt elektrisch schützt, und ein Bereich, der im Wesentlichen nicht zum Transistorbetrieb beiträgt. Wenigstens ein Teil der ersten Steuerelektroden-Kontaktfläche ist an dem Umfangsabschnitt vorgesehen. Aus diesem Grund kann selbst dann, wenn sich die erste Steuerelektroden-Kontaktfläche in der vorbestimmten Richtung erstreckt, ein größerer Bereich des Zellenabschnitts gebildet werden.
    • (8) Gemäß einer Ausführungsform sind die zweiten Steuerelektroden-Kontaktflächen der mehreren zweiten Transistor-Chips mit dem dritten Verdrahtungsmuster verbunden, indem sie auf dem dritten Verdrahtungsmuster montiert sind.
  • Bei diesem Aufbau wird die zweite Steuerelektroden-Kontaktfläche auf dem dritten Verdrahtungsmuster montiert, um die zweite Steuerelektroden-Kontaktfläche mit dem dritten Verdrahtungsmuster zu verbinden. Aus diesem Grund ist der Leitungsdraht zur Verbindung der zweiten Steuerelektroden-Kontaktfläche mit dem dritten Verdrahtungsmuster nicht erforderlich. Wird somit die Steuerspannung über das dritte Verdrahtungsmuster an die zweite Steuerelektroden-Kontaktfläche angelegt, treten kaum Schwankungen in der Steuerspannung aufgrund der Induktivitätskomponente des Leitungsdrahts auf. Folglich kann das Halbleitermodul schneller angesteuert werden.
    • (9) Gemäß einer Ausführungsform umfasst das dritte Verdrahtungsmuster: mehreren Chip-entsprechende Bereiche, die jeweils den mehreren zweiten Transistor-Chips entsprechen und voneinander isoliert sind, und einen externen Verbindungsbereich, der von jedem der Chip-entsprechenden Bereiche isoliert ist, wobei die zweite Steuerelektroden-Kontaktfläche jedes der mehreren zweiten Transistor-Chips auf dem entsprechenden Chip-entsprechenden Bereich montiert ist, um dadurch mit dem Chip-entsprechenden Bereich verbunden zu werden, wobei die mehreren Chip-entsprechenden Bereiche über das zweite Widerstandsteil mit dem externen Verbindungsbereich verbunden sind, wobei das zweite Widerstandsteil mehrere zweite Widerstandselemente, die jeweils den mehreren Chip-entsprechenden Bereichen entsprechen und mit den Chip-entsprechenden Bereichen verbunden sind, und ein zweites Verbindungsteil, das die mehreren zweiten Widerstandselemente miteinander verbindet, umfasst.
  • In diesem Fall ist die zweite Steuerelektroden-Kontaktfläche eines jeden der zweiten Transistor-Chips auf dem entsprechenden Chip-entsprechenden Bereich montiert, und die zweite Steuerelektroden-Kontaktfläche ist mit dem Chip-entsprechenden Bereich verbunden. Aus diesem Grund ist für die Verbindung der zweiten Steuerelektroden-Kontaktfläche mit dem Chip-entsprechenden Bereich kein Leitungsdraht erforderlich. Jeder der Chip-entsprechenden Bereiche und der externen Verbindungsbereich sind über das zweite Widerstandsteil miteinander verbunden. Aus diesem Grund wird, wenn der externe Verbindungsbereich beispielsweise mit einem Anschluss verbunden ist und die Steuerspannung von dem Anschluss zugeführt wird, die Steuerspannung über das zweite Widerstandselement, das in dem zweiten Widerstandsteil enthalten ist, an die zweite Steuerelektroden-Kontaktfläche angelegt. Somit treten kaum Schwankungen in der Steuerspannung, die an die zweite Steuerelektroden-Kontaktfläche angelegt wird, auf. Darüber hinaus sind die mehreren zweiten Widerstandselemente durch das zweite Verbindungsteil in dem zweiten Widerstandsteil zusammengefasst. Wird jeder der mehreren Chip-entsprechenden Bereiche mit dem externen Verbindungsbereich über das entsprechende zweite Widerstandselement verbunden, ist somit jeder der mehreren Chip-entsprechenden Bereiche und der externe Verbindungsbereich auf einfache Weise mit dem zweiten Widerstandselement verbindbar.
  • Ausführliche Beschreibung der Ausführungsformen der vorliegenden Erfindung
  • Im Nachfolgenden werden bestimmte Beispiele des Halbleitermoduls gemäß der Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben. Die vorliegende Erfindung ist nicht auf diese Beispiele beschränkt und soll alle Modifikationen, die in den Ansprüchen angegeben sind und innerhalb des Umfangs und der Bedeutung der Ansprüche liegen, umfassen. In der Beschreibung der Zeichnungen werden gleiche Elemente mit den gleichen Bezugszeichen versehen, und es wird auf eine wiederholte Beschreibung verzichtet. Die Dimensionsverhältnisse in den Zeichnungen stimmen nicht immer mit denen der Beschreibung überein.
  • <1> Erste Ausführungsform
  • Ein Halbleitermodul 10A gemäß einer ersten Ausführungsform umfasst mehrere erste Transistor-Chips 12A (drei in 1), mehrere zweite Transistor-Chips 12B (drei in 1), und ein Verdrahtungssubstrat 14, wie in 1 und 2 dargestellt. Das Halbleitermodul 10A ist ein Einphasenwechselrichter als Leistungswandler.
  • Die mehreren ersten Transistor-Chips 12A sind parallel elektrisch miteinander verbunden und bilden einen ersten Halbleiterschaltteil als einen unteren Arm in dem Leistungswandler. Die mehreren zweiten Transistor-Chips 12B sind parallel elektrisch miteinander verbunden und bilden einen zweiten Halbleiterschaltteil als einen oberen Arm. Der erste und der zweite Halbleiterschaltteil sind miteinander in Reihe verbunden.
  • <1.1> Erste und zweite Transistor-Chips 12A, 12B
  • Die ersten und zweiten Transistor-Chips 12A, 12B werden mit Bezug auf 3, 4(a), 4(b) und 4(c) beschrieben. Die Konfigurationen der ersten und zweiten Transistor-Chips 12A, 12B sind gleich. Aus diesem Grund wird der Aufbau der ersten und zweiten Transistor-Chips 12A, 12B derart beschrieben, dass sowohl die ersten als auch die zweiten Transistor-Chips 12A, 12B als Transistor-Chip 12 bezeichnet werden.
  • Für die Beschreibung werden die zwei Richtungen, die im Wesentlichen orthogonal zu der Dickenrichtung des Transistor-Chips 12 verlaufen (die Normalrichtung einer Vorderfläche eines Halbleitersubstrats 42, das später beschrieben wird) jeweils als die x-Achsenrichtung und die y-Achsenrichtung bezeichnet, wie in 3, 4(a), 4(b) und 4(c) dargestellt.
  • Der Transistor-Chip 12 ist ein vertikaler Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), in dem eine Gate-Elektroden-Kontaktfläche (erste Steuerelektroden-Kontaktfläche) 16 und eine Source-Elektroden-Kontaktfläche (erste Hauptelektroden-Kontaktfläche) 18 auf einer Vorderfläche 12a, wie in 3 gezeigt, gebildet sind, und in dem eine Drain-Elektroden-Kontaktfläche (zweite Hauptelektroden-Kontaktfläche) 20 auf einer Rückseitenfläche 12b, wie in 4(a) bis 4(c) gezeigt, gebildet ist. Die Gate-Elektroden-Kontaktfläche 16 ist eine Elektroden-Kontaktfläche, an die eine Gate-Spannung (Steuerspannung) als ein Signal (Gate-Signal) zu Steuerung eines Leitungszustands zwischen der Source-Elektroden-Kontaktfläche 18 und der Drain-Elektroden-Kontaktfläche 20 angelegt wird. Ein Beispiel eines Halbleitermaterials des Transistor-Chips 12 ist ein Halbleiter mit breitem Bandabstand, und beispielsweise umfasst der Halbleiter mit breitem Bandabstand SiC und GaN.
  • In einer Draufsicht weist der Transistor-Chip 12 beispielsweise eine im Wesentlichen viereckige Form (eine Form aus Sicht der Dickenrichtung des Transistor-Chips 12), wie in 3 gezeigt, auf. Ein Beispiel der im Wesentlichen viereckigen Form umfasst ein Quadrat und ein Rechteck. In dem Fall, in dem die Form in einer Draufsicht des Transistor-Chips 12 im Wesentlichen ein Quadrat ist, umfasst der Transistor-Chip 12 einen Zellenabschnitt 22 und einen Umfangsabschnitt 24, der den Zellenabschnitt 22 umgibt. In 3 ist der Zellenabschnitt 22 ein Bereich, der durch eine strichpunktierte Linie begrenzt ist, und der Umfangsabschnitt 24 ist ein Abschnitt außerhalb des Bereichs, der von der strichpunktierten Linie umgeben ist.
  • Eine Form in einer Draufsicht des Zellenabschnitts 22 kann gleich der Form in einer Draufsicht des Transistor-Chips 12 sein. Die Form in einer Draufsicht des Zellenabschnitts 22 wird in der ersten Ausführungsform im Wesentlichen als Quadrat beschrieben. Beispielsweise beträgt die Länge einer Seite des Zellenabschnitts 22 20 μm oder weniger.
  • Der Zellenabschnitt 22 ist aus mehreren parallel angeordneten Einheitszellen 26, wie in 4(a) gezeigt, gebildet. Benachbarte Einheitszellen 26 sind physikalisch parallel aneinander angrenzend angeordnet. In dieser Ausführungsform ist der Zellenabschnitt 22 ein aktiver Abschnitt, in dem ein Hauptstrom in einem Kanalgebiet fließt.
  • Gemäß einer Ausführungsform ist der Zellenabschnitt 22 aus mehreren Einheitszellen 26 gebildet, die in einer Draufsicht eine viereckige Form aufweisen und die parallel in einem Array miteinander verbunden sind. Gemäß einer Ausführungsform kann jede Einheitszelle 26 eine Streifenform aufweisen, die sich in einer Richtung erstreckt. In diesem Fall weist der Zellenabschnitt 22 einen Aufbau auf, bei dem die mehreren Einheitszellen 26 parallel in einer Richtung miteinander verbunden sind, in der jede der Einheitszellen 26 orthogonal zu einer Erstreckungsrichtung einer jeden der Einheitszellen 26 verläuft.
  • Die Einheitszellen 26 weisen jeweils eine vertikale Transistorstruktur mit einer Gate-Elektrode (Steuerelektrode) 28, einer Source-Elektrode (erste Hauptelektrode) 30, und einer Drain-Elektrode (zweite Hauptelektrode) 32, insbesondere einer MOSFET-Struktur, auf und sind auf der Grundlage der Gate-Elektrode 28 unterteilt. In dem Transistor-Chip 12 teilen sich die mehreren Einheitszellen 26 die Source-Elektrode 30 und die Drain-Elektrode 32.
  • Insbesondere dient ein Teil der Source-Elektrode 30, die auf der Seite der Vorderfläche 12a des Transistor-Chips 12 vorgesehen ist, als die Source-Elektrode in jeder der Einheitszellen 26, und ein Teil der Drain-Elektrode 32, die auf der Seite der Rückseitenfläche 12b des Transistor-Chips 12 vorgesehen ist, dient als die Drain-Elektrode in jeder der Einheitszellen 26. Die Drain-Elektrode 32, die sich die mehreren Einheitszellen 26 teilen, entspricht der Drain-Elektroden-Kontaktfläche 20.
  • Jedoch können die Source-Elektrode 30 und die Drain-Elektrode 32 für jede der Einheitszellen 26 vorgesehen sein. In diesem Fall reicht es aus, dass die Source-Elektroden-Kontaktfläche 18 elektrisch mit der Source-Elektrode 30 jeder der Einheitszellen 26 verbunden ist. In ähnlicher Weise reicht es aus, dass die Drain-Elektroden-Kontaktfläche 20 elektrisch mit der Drain-Elektrode 32 jeder der Einheitszellen 26 verbunden ist.
  • Eine Gate-Elektroden-Verdrahtung (Steuerelektroden-Verdrahtung) 34 ist entlang der Außenkante des Zellenabschnitts 22 (die durch die strichpunktierte Linie in 3 dargestellte Kante) in dem Zellenabschnitt 22 vorgesehen. Das heißt, die Gate-Elektroden-Verdrahtung (Steuerelektroden-Verdrahtung) 34 ist ringförmig angeordnet.
  • Die Gate-Elektroden-Verdrahtung 34 ist elektrisch mit der Gate-Elektrode 28 einer jeden der Einheitszellen 26 verbunden und wird auch als Gate-Runner bezeichnet. Eine Kontaktflächen-Elektrode 36 ist an einem Teil der Gate-Elektroden-Verdrahtung 34 vorgesehen.
  • Ein Passivierungsfilm 38 ist als ein Schutzfilm zur Bedeckung der Source-Elektrode 30 und der Gate-Elektroden-Verdrahtung 34 auf der Vorderfläche 12a des Transistor-Chips 12 ausgebildet. In dem Transistor-Chip 12 sind ein Gate-Öffnungsabschnitt 40G und Source-Öffnungsabschnitt 40S in dem Passivierungsfilm 38 auf der Kontaktflächen-Elektrode 36 und der Source-Elektrode 30 ausgebildet.
  • Ein Abschnitt der Kontaktflächen-Elektrode 36, die durch den Gate-Öffnungsabschnitt 40G freigelegt ist, ist die Gate-Elektroden-Kontaktfläche 16, wie in 3, 4(a) und 4(c) gezeigt. In gleicher Weise ist ein Abschnitt der Source-Elektrode 30, die durch den Source-Öffnungsabschnitt 40S freigelegt ist, die Source-Elektroden-Kontaktfläche 18.
  • Im Nachfolgenden wird der Aufbau des Transistor-Chips 12 mit Bezug auf 4(a) bis 4(c) ausführlicher beschrieben. Zunächst wird der Aufbau, der für den Zellenabschnitt 22 und den Umfangsabschnitt 24 gleich ist, beschrieben. In der nachfolgenden Beschreibung sind ein Leitfähigkeitstyp des Halbleiters, ein Material und dergleichen Beispiele der Beschreibung.
  • Der Transistor-Chip 12 weist das n-Typ (erster Leitfähigkeitstyp) Halbleitersubstrat 42 auf. Beispielsweise ist das Material des Halbleitersubstrats 42 ein Halbleiter mit breitem Bandabstand. Beispielsweise beträgt die Dicke des Halbleitersubstrats 42 400 μm.
  • Die Drain-Elektrode 32 ist auf der Rückseitenfläche des Halbleitersubstrats 42 vorgesehen. Beispielsweise ist die Drain-Elektrode 32 ein Metallfilm, wie beispielsweise ein Ni-Film. Ferner ist eine n-Driftschicht 44 als eine darunterliegenden Halbleiterschicht auf der Vorderfläche des Halbleitersubstrats 42 vorgesehen. Beispielsweise umfasst ein Material der Driftschicht 44 das gleiche Material wie das Halbleitersubstrat 42. Beispielsweise beträgt die n-Dotierstoffkonzentration in der Driftschicht 44 etwa 5 × 1016 cm–3. Beispielsweise beträgt die Dicke der Driftschicht 44 etwa 10 μm.
  • Im Nachfolgenden werden der Aufbau des Zellenabschnitts 22 und des Umfangsabschnitts 24 auf dem Halbleitersubstrat 42 beschrieben. Zunächst wird für den Zellenabschnitt 22 der Aufbau der Unterseite der Source-Elektrode 30 im Wesentlichen mit Bezug auf 4(a) beschrieben. Der Aufbau in der Nähe der Außenkante des Zellenabschnitts 22 wird später beschrieben.
  • In dem Oberflächenteil der Driftschicht 44 sind mehrere erste p-Typ (zweiter Leitfähigkeitstyp) Halbleiterbereiche getrennt voneinander als p-Körpergebiete ausgebildet. Ein Material der ersten p-Halbleitergebiete 46 kann gleich dem Material des Halbleitersubstrats 42 sein. Beispielsweise beträgt die p-Dotierstoffkonzentration der ersten p-Halbleitergebiete 46 etwa 5 × 1017 cm–3. Beispielsweise beträgt die Dicke (oder die Tiefe) der ersten p-Halbleitergebiete 46 etwa 1,0 μm.
  • Ist die Form in einer Draufsicht einer jeden der Einheitszellen 26 eckig, kann jedes der p-Halbleitergebiete 46 in einer Inselform in dem Oberflächenteil der Driftschicht 44 ausgebildet sein. Erstreckt sich jede der Einheitszellen 26 in einer Richtung, kann sich jedes der ersten p-Halbleitergebiete 46 ebenfalls in der einen Richtung erstrecken.
  • Zwei n-Source-Gebiete 48 sind in jedem der ersten p-Halbleitergebiete 46 getrennt voneinander ausgebildet. Beispielsweise beträgt die n-Dotierstoffkonzentration in jedem der Source-Gebiete 48 etwa 1 × 1019 cm–3. Beispielsweise beträgt die Dicke (oder die Tiefe) eines jeden Source-Gebiets 48 etwa 0,3 μm.
  • Ein Gate-Isolierfilm 50 und die Gate-Elektrode 28 sind auf einem Gebiet zwischen den benachbarten ersten p-Halbleitergebieten 46, 46 in der Vorderfläche der Driftschicht 44 geschichtet. Der Gate-Isolierfilm 50 und die Gate-Elektrode 28 sind auf dem Gebiet zwischen den benachbarten ersten p-Halbleitergebieten 46, 46 angeordnet, um eine MOS-Struktur mit den Source-Gebieten 48 in jedem der ersten p-Halbleitergebiete 46 zu bilden.
  • Der Gate-Isolierfilm 50 und die Gate-Elektrode 28 können für jede der Einheitszellen 26 in der ersten Ausführungsform vorgesehen sein. Beispielsweise ist der Gate-Isolierfilm 50 ein Siliziumoxid-Film. Beispielsweise beträgt die Dicke des Gate-Isolierfilms 50 etwa 50 μm. Beispielsweise ist die Gate-Elektrode 28 ein Metallfilm, wie beispielsweise ein Al-Film.
  • Ein aus dem Gate-Isolierfilm 50 und der Gate-Elektrode 28 gebildeter Höcker wird mit einem ersten Zwischenschicht-Isolierfilm 52 bedeckt. Beispielsweise ist der erste Zwischenschicht-Isolierfilm 52 ein Siliziumoxid-Film.
  • Die Source-Elektrode 30 ist auf dem ersten Zwischenschicht-Isolierfilm 52 vorgesehen. Beispielsweise ist die Source-Elektrode 30 ein Metallfilm, wie beispielsweise ein Nickel-Film. Beispielsweise beträgt die Dicke der Source-Elektrode 30 etwa 0,1 μm. Ein erstes Kontaktgebiet 52a, wie beispielsweise ein Kontaktloch, ist in dem ersten Zwischenschicht-Isolierfilm 52 ausgebildet, so dass jedes der Source-Gebiete 48 und die Source-Elektrode 30 elektrisch miteinander in Kontakt sind.
  • In dem zuvor beschriebenen Aufbau weist jede der Einheitszellen 26 eine vertikale MOSFET-Struktur und eine Doppeldiffusions-MOSFET-Struktur auf.
  • Genauer gesagt, umfasst aus Sicht der Gate-Elektrode 28 als Bezugspunkt jede der Einheitszellen 26 das Halbleitersubstrat 42 und die Drain-Elektrode 32, die auf der Rückseitenfläche des Halbleitersubstrats 42 ausgebildet ist. Jede der Einheitszellen 26 umfasst die Driftschicht 44, die auf der Vorderfläche des Halbleitersubstrats 42 vorgesehen ist, die ersten p-Halbleitergebiete 46, die auf dem Oberflächenteil der Driftschicht 44 und beabstandet voneinander ausgebildet sind, die Source-Gebiete 48, die in jedem der ersten p-Halbleitergebiete 46 ausgebildet sind, den Gate-Isolierfilm 50 und die Gate-Elektrode 28, die die MOS-Struktur mit den Source-Gebieten 48 bilden, und die Source-Elektrode 30, die elektrisch mit den Source-Gebieten 48 verbunden und von der Gate-Elektrode 28 isoliert ist.
  • Im Nachfolgenden wird der Aufbau in der Nähe der Außenkante des Zellenabschnitts 22, auf dem die Gate-Elektroden-Verdrahtung 34 ausgebildet ist, mit Bezug auf 4(b) und 4(c) beschrieben.
  • Das erste p-Halbleitergebiet 46 ist als p-Körpergebiet entlang der Außenkante des Zellenabschnitts 22 in dem Oberflächenteil der Driftschicht 44 ausgebildet. Im Nachfolgenden wird der Einfachheit halber das erste p-Halbleitergebiet 46, das entlang der Außenkante des Zellenabschnitts 22 ausgebildet ist, auch das ein zweites p-Halbleitergebiet 54 bezeichnet.
  • Gemäß einer Ausführungsform ragt das zweite p-Halbleitergebiet 54 aus dem Zellenabschnitt 22 in Richtung der Umfangsabschnittsseite 24 aus dem Zellenabschnitt 22 hervor, um die Durchbruchspannungscharakteristik des Transistor-Chips 12 zu erhalten. In dem Endabschnitt, der sich im Mittelpunkt des Zellenabschnitts 22 in dem zweiten p-Halbleitergebiet 54 befindet, sind das Source-Gebiet 48, das einen Teil der Einheitszelle 26 bildet, und das Source-Gebiet 48 beabstandet voneinander ausgebildet.
  • Ein Isolierfilm 58, der von dem zweiten Zwischenschicht-Isolierfilm 56 bedeckt ist, ist auf dem zweiten p-Halbleitergebiet 54 vorgesehen. Die Materialien und Dicken des Isolierfilms 58 und des zweiten Zwischenschicht-Isolierfilms 56 können gleich wie jene des Gate-Isolierfilms 50 und des ersten Zwischenschicht-Isolierfilms 52 sein. Der Endabschnitt im Mittelpunkt des Zellenabschnitts 22 des zweiten Zwischenschicht-Isolierfilms 56 ist durch einen Teil der Source-Elektrode 30 bedeckt.
  • In dem zweiten Zwischenschicht-Isolierfilm 56 ist ein zweites Kontaktgebiet 56a ausgebildet, das den zweiten Zwischenschicht-Isolierfilm 56 durchdringt, um jedes der Source-Gebiete 48 und die Source-Elektrode 30 in dem zweiten p-Halbleitergebiet 54 elektrisch miteinander zu verbinden.
  • Ein leitfähiges Gate-Verdrahtungselement 60, das entlang der Außenkante des Zellenabschnitts 22 vorgesehen ist, ist in dem zweiten Zwischenschicht-Isolierfilm 56 vergraben. Die Dicke und das Material des Gate-Verdrahtungselements 60 können gleich wie jene der Gate-Elektrode 28 sein. Das Gate-Verdrahtungselement 60 ist elektrisch mit jeder Gate-Elektrode 28 verbunden.
  • Die Gate-Elektroden-Verdrahtung 34 ist auf dem zweiten Zwischenschicht-Isolierfilm 56 in einer Richtung, in der sich das Gate-Verdrahtungselement 60 erstreckt, d. h., entlang der Außenkante des Zellenabschnitts 22, vorgesehen. Ein drittes Kontaktgebiet 56b, das den zweiten Zwischenschicht-Isolierfilm 56 bis zur Gate-Elektroden-Verdrahtung 34 durchdringt, ist in dem zweiten Zwischenschicht-Isolierfilm 56 ausgebildet.
  • Die Gate-Elektroden-Verdrahtung 34 ist elektrisch mit dem Gate-Verdrahtungselement 60 über das dritte Kontaktgebiet 56b verbunden. Folglich ist die Gate-Elektroden-Verdrahtung 34 elektrisch mit der Gate-Elektrode 28 einer jeden der Einheitszellen 26 verbunden. Ein Beispiel der Gate-Elektroden-Verdrahtung 34 kann dem Beispiel der Source-Elektrode 30 entsprechen.
  • In einem Teil der Gate-Elektroden-Verdrahtung 34, beispielsweise in einem Teil eines Gebiets, das sich in der y-Achsenrichtung der Gate-Elektroden-Verdrahtung 34 erstreckt, die in einer im Wesentlichen viereckigen Form, wie in 3 gezeigt, angeordnet ist, ist die Kontaktflächen-Elektrode 36, wie in 4(c) gezeigt, vorgesehen. Die Kontaktflächen-Elektrode 36 kann durch Bilden eines Teils der Gate-Elektroden-Verdrahtung 34 derart, dass diese eine große Breite aufweist, gebildet werden. In 4(c) ist die Kontaktflächen-Elektrode 36 durch Verbreiterung eines Teils der Gate-Elektroden-Verdrahtung 34 in Richtung der Seite des Zellenabschnitts 22 ausgebildet.
  • Der Aufbau des Umfangsabschnitts 24 wird im Nachfolgenden mit Bezug auf 4(b) und 4(c) beschrieben. In dem Umfangsabschnitt 24 sind der Isolierfilm 58 und der zweite Zwischenschicht-Isolierfilm 56 der Reihe nach auf der Driftschicht 44 gestapelt. Hierin umfasst der Umfangsabschnitt 24 den Isolierfilm 58 und den zweiten Zwischenschicht-Isolierfilm 56; jedoch ist es ausreichend, wenn der Umfangsabschnitt 24 die Driftschicht 44 umfasst.
  • Die Driftschicht 44, die dem Zellenabschnitt 22 angehört, ist derart vorgesehen, dass eine Verarmungsschicht bei einer Sperrvorspannung einfacher verbreitert und somit die Durchbruchspannungscharakteristik erhalten werden kann. In diesem Fall dient der Umfangsabschnitt 24 als ein peripheres Durchbruchwiderstandselement zur Sicherstellung der Durchbruchspannungscharakteristik.
  • Wie zuvor beschrieben, kann in dem Umfangsabschnitt 24 das zweite p-Halbleitergebiet 54 aus der Seite des Zellenabschnitts 22 vorstehen. Aufgrund des auf diese Weise vorstehenden zweiten p-Halbleitergebiets 54 wird die Verarmungsschicht auf einfache Weise an einer Sperrvorspannung noch gleichmäßiger verbreitert. Aus diesem Grund kann die Durchbruchspannungscharakteristik in dem Transistor-Chip 12 noch besser sichergestellt werden. Darüber hinaus kann ein grabenförmiges drittes p-Halbleitergebiet 62 in der Driftschicht 44, die in dem Umfangsabschnitt 24 enthalten ist, gebildet werden, um die Durchbruchspannungscharakteristik noch besser sicherstellen zu können. Die p-Dotierstoffkonzentration und die Dicke des dritten p-Halbleitergebiets 62 kann gleich wie jene des ersten p-Halbleitergebiets 46 sein.
  • Die Vorderfläche der zuvor beschriebenen Schichtstruktur, die auf der Vorderfläche des Halbleitersubstrats 42 ausgebildet ist, wird durch Passivierungsfilm 38, wie in 4(a) bis 4(c) gezeigt, bedeckt. Der Gate-Öffnungsabschnitt 40G ist in dem Passivierungsfilm 38 auf der Kontaktflächen-Elektrode 36 ausgebildet. Ein Abschnitt, in dem die Kontaktflächen-Elektrode 36 durch den Gate-Öffnungsabschnitt 40G freigelegt ist, bildet die Gate-Elektroden-Kontaktfläche 16.
  • Der Source-Öffnungsabschnitt 40S ist ebenfalls in dem Passivierungsfilm 38 auf der Source-Elektrode 30 ausgebildet. Ein Abschnitt, in dem die Source-Elektrode 30 durch den Source-Öffnungsabschnitt 40S freigelegt ist, bildet die Source-Elektroden-Kontaktfläche 18. Beispielsweise ist der Passivierungsfilm 38 ein SiN-Film. Beispielsweise beträgt die Dicke des Passivierungsfilms 38 10 μm.
  • Im Nachfolgenden wird ein Beispiel eines Verfahrens zur Herstellung des Transistor-Chips 12 mit Bezug auf 5(a) bis 5(f) und 6(a) bis 6(e) beschrieben. In 5(a) bis 5(f) und 6(a) bis 6(e) ist ein Herstellungsverfahren von der Umgebung des Aufbaus, der in 4(c) gezeigt ist, dargestellt.
  • Die Driftschicht 44 wird auf der Vorderfläche des Halbleitersubstrats 42, das aus einem n-SiC-Substrat gebildet ist, gebildet und anschließend werden die ersten und zweiten p-Halbleitergebiete 46, 54 und die Source-Gebiete 48 in dem Oberflächenteil der Driftschicht 44, wie in 5(a) gezeigt, gebildet. Bei der Ausbildung des dritten p-Halbleitergebiets 62 wird das dritte p-Halbleitergebiet 62 zusammen mit dem zweiten p-Halbleitergebiet 46 und dergleichen gebildet. Im Nachfolgenden wird eine Ausführungsform beschrieben, die das dritte p-Halbleitergebiet 62 umfasst.
  • Insbesondere wird die Driftschicht 44 als eine Epitaxiewachstumsschicht auf der Vorderfläche des Halbleitersubstrats 42 durch ein CVD-Epitaxiewachstumsverfahren mit in-situ-Dotierung gebildet.
  • Vertiefungsabschnitte werden als erstes bis drittes p-Halbleitergebiet 46, 54, 62 an vorbestimmten Positionen der Driftschicht 44 mittels reaktivem Ionenätzen (RIE) und dergleichen gebildet. Anschließend werden das erste bis dritte p-Halbleitergebiet 46, 54, 62 epitaktisch auf einer Bodenfläche und einer Seitenfläche von jedem der Vertiefungsabschnitte durch das CVD-Epitaxiewachstumsverfahren durch in-situ-Dotierung gewachsen. In diesem Fall bildet das erste bis dritte p-Halbleitergebiet 46, 54, 62 ein selektiv eingebettetes Wachstumsgebiet.
  • Die mehreren Source-Gebiete 48 werden auf dem ersten und zweiten p-Halbleitergebiet 46, 54 gebildet, indem ein Ioneninjektion unter Verwendung einer Injektionsmaske durchgeführt wird.
  • Anschließend wird ein Siliziumoxid-Film 64 als ein Isolierfilm auf der Driftschicht 44 beispielsweise durch ein CVD-Verfahren, wie in 5(b) gezeigt, abgeschieden. Danach wird die Drain-Elektrode 32 aus einem Ni-Film auf der Rückseitenfläche des Halbleitersubstrats 42 durch ein Verdampfungsverfahren, ein Sputterverfahren oder dergleichen gebildet.
  • Anschließend wird der Gate-Isolierfilm 50 und der Isolierfilm 58 durch Strukturieren des Siliziumoxid-Films 64, wie in 5(c) gezeigt, gebildet. Anschließend wird ein Al-Film 66 auf dem Halbleitersubstrat 42 beispielsweise durch ein CVD-Verfahren, wie in 5(d) gezeigt, gebildet.
  • Die Gate-Elektrode 28 und das Gate-Verdrahtungselement 60 werden durch Strukturieren des Al-Films 66, wie in 5(e) gezeigt, gebildet.
  • Anschließend wird ferner ein zweiter Siliziumoxid-Film 68 auf dem Halbleitersubstrat 42 beispielsweise durch ein CVD-Verfahren abgeschieden, um die Gate-Elektrode 28 und das Gate-Verdrahtungselement 60, wie in 5(f) gezeigt, zu vergraben. Der zweite Siliziumoxid-Film 68 ist der erste Zwischenschicht-Isolierfilm 52 in dem Zellenabschnitt 22 und ist der zweite Zwischenschicht-Isolierfilm 56 in dem Umfangsabschnitt 24.
  • Anschließend wird das erste bis dritte Kontaktgebiet 52a, 56a, 56b in dem zweiten Siliziumoxid-Film 68 gebildet, um den elektrischen Kontakt zwischen jedem der Source-Gebiete 48 und der Source-Elektrode 30 und den elektrischen Kontakt zwischen dem Gate-Verdrahtungselement 60 und der Gate-Elektroden-Verdrahtung 34, wie in 6(a) gezeigt, sicherzustellen. Das erste bis dritte Kontaktgebiet 52a, 56a, 56b können durch Ätzen und dergleichen gebildet werden.
  • Beispielsweise wird ein Ni-Film 69 durch ein CVD-Verfahren auf dem Halbleitersubstrat 42 mit dem zweiten Siliziumoxid-Film 68 (dem ersten Zwischenschicht-Isolierfilm 52 und dem zweiten Zwischenschicht-Isolierfilm 56), auf dem das erste bis dritte Kontaktgebiet 52a, 56a, 56b gebildet sind, wie in 6(b) gezeigt, abgeschieden. Die Source-Elektrode 30 und die Gate-Elektroden-Verdrahtung 34 werden durch Strukturieren des Ni-Films 69, wie in 6(c) gezeigt, gebildet. Zu diesem Zeitpunkt wird die Kontaktflächen-Elektrode 36 durch Ausbilden der Gate-Elektroden-Verdrahtung 34 derart ausgebildet, dass diese eine große Breite an der Entstehungsposition der Gate-Elektroden-Kontaktfläche 16 aufweist. 6(c) zeigt die Gate-Elektroden-Verdrahtung 34, an der die Kontaktflächen-Elektrode 36 ausgebildet wird.
  • Hierin wird das Halbleitersubstrat 42 einer Wärmebehandlung unterzogen, so dass der Kontakt von einem Schottky-Kontakt in einen Ohmschen Kontakt zwischen Nickel (Ni), das die Source-Elektrode 30 und die Drain-Elektrode 32 bildet, und SiC, das das Source-Gebiet 48 und das Halbleitersubstrat 42 bildet, geändert wird.
  • Ein SiN-Film 70 wird beispielsweise mittels CVD-Verfahren auf dem Halbleitersubstrat 42 gebildet, auf dem die Source-Elektrode 30 gebildet wird, wie in 6(d) gezeigt. Der SiN-Film 70 ist der Passivierungsfilm 38.
  • Der Gate-Öffnungsabschnitt 40G und der Source-Öffnungsabschnitt 40S sind in dem Passivierungsfilm 38 ausgebildet, um die Gate-Elektroden-Kontaktfläche 16 und die Source-Elektroden-Kontaktfläche 18 zu bilden.
  • Hierin wurden Materialien und Verfahren zur Bildung der Filme anhand einiger Beispiele des Halbleitersubstrats 42, der Gate-Elektrode 28, der Source-Elektrode 30, der Drain-Elektrode 32 und dergleichen beschrieben; jedoch sind die Materialien und Verfahren zur Bildung der Filme der Komponenten, die den Transistor-Chip 12 bilden, nicht auf diese Beispiele beschränkt.
  • <1.2> Verdrahtungssubstrat 14
  • Im Nachfolgenden wird das Verdrahtungssubstrat 14 mit Bezug auf 1 und 2 beschrieben. Das Verdrahtungssubstrat 14 weist ein Isoliersubstrat 72 auf, und auf der Vorderfläche (Hauptfläche) 72a des Isoliersubstrats 72 sind ein erstes Verdrahtungsmuster 74, ein zweites Verdrahtungsmuster 76, ein drittes Verdrahtungsmuster 78, ein viertes Verdrahtungsmuster 80, ein fünftes Verdrahtungsmuster 82 und ein sechstes Verdrahtungsmuster 84 gebildet. Das erste bis sechste Verdrahtungsmuster 74 bis 84 bilden ein Schaltungsmuster. Beispielsweise ist ein Material des ersten bis sechsten Verdrahtungsmusters 74 bis 84 Kupfer.
  • Beispielsweise ist in einer Draufsicht eine Form (eine Form aus Sicht der Dickenrichtung) des Isoliersubstrats 72 eine viereckige Form, wie beispielsweise ein Rechteck oder ein Quadrat, wie in 1 gezeigt. Beispielsweise umfasst ein Material des Isoliersubstrats 72 AlN, SiN, und Al2O3.
  • Das erste Verdrahtungsmuster 74 weist einen ersten Chip-Befestigungsbereich 74a, einen ersten externen Verbindungsbereich 74b und einen zweiten externen Verbindungsbereich 74c auf.
  • Der erste Chip-Befestigungsbereich 74a ist ein Bereich, auf dem die mehreren ersten und zweiten Transistor-Chips 12A, 12B montiert werden.
  • Der erste externe Verbindungsbereich 74b ist ein Bereich, an den ein Ausgangsanschluss zur externen Ausgabe einer Ausgangsspannung aus dem Halbleitermodul 10A angeschlossen ist. Der erste externe Verbindungsbereich 74b ist physikalisch in den ersten Chip-Befestigungsbereich 74a eingebaut. Gemäß einer Ausführungsform steht der erste externe Verbindungsbereich 74b angrenzend aus dem ersten Chip-Befestigungsbereich 74a hervor. Der erste externe Verbindungsbereich 74b kann in der Nähe einer Kante 72b des Isoliersubstrats 72 angeordnet sein.
  • Der zweite externe Verbindungsbereich 74c ist ein Bereich, an den ein Source-Anschluss zur externen Ausgabe eines Source-Potentials verbunden ist, das sich auf die Gate-Spannung als das Gate-Signal zur Steuerung eines jeden der zweiten Transistor-Chips 12B bezieht. Der zweite externe Verbindungsbereich 74c ist physikalisch in den ersten Chip-Befestigungsbereich 74a eingebaut. Gemäß einer Ausführungsform steht der zweite externe Verbindungsbereich 74c angrenzend in Richtung der Außenseite aus der gegenüberliegenden Seite zum ersten externen Verbindungsbereich 74b in den ersten Chip-Befestigungsbereich 74a hervor. Der zweite externe Verbindungsbereich 74c kann in der Nahe einer Kante 72c des Isoliersubstrats 72 angeordnet sein.
  • Das zweite Verdrahtungsmuster 76 ist ein Bereich, an den ein Gate-Anschluss zur Eingabe einer Gate-Spannung, die an jeden der ersten Transistor-Chips 12 angelegt wird, verbunden ist. Das zweite Verdrahtungsmuster 76 erstreckt sich in eine vorbestimmte Richtung A in der Vorderfläche 72a des Isoliersubstrats 72. Eine vorbestimmte Richtung A ist eine Richtung orthogonal zu der Kante 72b oder der Kante 72c (eine kurze Richtung in 1), wie in 1 dargestellt, wobei dies auch auf die anderen Zeichnungen zutrifft.
  • Das dritte Verdrahtungsmuster 78 ist ein Bereich, an den ein Gate-Anschluss zur Eingabe einer Gate-Spannung als das Gate-Signal, das an jeden der zweiten Transistor-Chips 12B angelegt wird, verbunden ist. Das dritte Verdrahtungsmuster 78 erstreckt sich in gleicher Weise wie das zweite Verdrahtungsmuster 76 in die vorbestimmte Richtung.
  • Das vierte Verdrahtungsmuster 80 ist ein Bereich, an den ein Anschluss zur Zuführung einer Negativspannung an jeden der ersten Transistor-Chips 12 verbunden ist. Das vierte Verdrahtungsmuster 80 kann zusammen mit dem ersten externen Verbindungsbereich 74b in der Nähe der Kante 72b angeordnet sein.
  • Das fünfte Verdrahtungsmuster 82 ist ein Bereich, an den ein Anschluss zur Zuführung einer Positivspannung an jeden der zweiten Transistor-Chips 12 verbunden ist. Das fünfte Verdrahtungsmuster 82 kann zusammen mit dem ersten externen Verbindungsbereich 74b und dem vierten Verdrahtungsmuster 80 in der Nähe der Kante 72b angeordnet sein.
  • Das sechste Verdrahtungsmuster 84 ist ein dritter externer Ausgabebereich, an den ein Source-Anschluss zur externen Ausgabe eine Source-Potentials verbunden ist, das sich auf die Gate-Spannung zur Steuerung eines jeden der ersten Transistor-Chips 12A bezieht. Das sechste Verdrahtungsmuster 84 kann in der Nähe des ersten Verdrahtungsmusters 74 und des zweiten Verdrahtungsmusters 76, auf der Seite der Kante 72c, angeordnet sein.
  • <1.3> Konkreter Aufbau des Halbleitermoduls 10A
  • Im Nachfolgenden wird der konkrete Aufbau des Halbleitermoduls 10A mit Bezug auf 1 und 2 beschrieben.
  • Die mehreren ersten Transistor-Chips 12A sind einzeln in der vorbestimmten Richtung A auf dem ersten Verdrahtungsmuster 74, wie in 1 gezeigt, angeordnet. Die mehreren ersten Transistor-Chips 12A sind auf dem ersten Chip-Befestigungsbereich 74a des ersten Verdrahtungsmusters 74 derart angeordnet, dass die Drain-Elektroden-Kontaktfläche (die zweite Hauptelektroden-Kontaktfläche) 20 auf der Seite des zweiten Verdrahtungsmusters 76 angeordnet ist.
  • Jeder der mehreren ersten Transistor-Chips 12A ist auf dem ersten Verdrahtungsmuster 74 derart montiert, dass die Rückseitenfläche 12b eines jeden der ersten Transistor-Chips 12A der Vorderfläche 72a des Isoliersubstrats 72 zugewandt ist, so dass die Drain-Elektroden-Kontaktfläche 20 mit dem ersten Verdrahtungsmuster 74, wie in 2 gezeigt, verbunden ist.
  • Insbesondere ist die Drain-Elektroden-Kontaktfläche 20 mit dem ersten Chip-Befestigungsbereich 74a über einen Leitkleber, wie beispielsweise ein Lötmittel, verbunden und jeder der ersten Transistor-Chips 12A ist auf dem ersten Chip-Befestigungsbereich 74a montiert. Somit sind die Drain-Elektroden-Kontaktfläche 20 und das erste Verdrahtungsmuster 74 elektrisch miteinander verbunden.
  • Da die Drain-Elektroden-Kontaktfläche 20 dem ersten Verdrahtungsmuster 74 gegenüberliegt, sind die Gate-Elektroden-Kontaktfläche (die erste Steuerelektroden-Kontaktfläche) 16 und die Source-Elektroden-Kontaktfläche (die erste Hauptelektroden-Kontaktfläche) 18 eines jeden der ersten Transistor-Chips 12A auf der gegenüberliegenden Seite des Verdrahtungssubstrats 14 angeordnet.
  • Die Gate-Elektroden-Kontaktfläche 16 ist mit dem zweiten Verdrahtungsmuster 76 über einen Draht (Leitungsdraht) W1, wie in 1 gezeigt, verbunden.
  • Die Source-Elektroden-Kontaktflächen 18 der benachbarten ersten Transistor-Chips 12A sind über einen zweiten Draht (Leitungsdraht) W2 miteinander verbunden. Gemäß einer Ausführungsform kann für die Verdrahtung über den zweiten Draht W2 ein dickerer zweiter Draht W2 oder eine Vielzahl von zweiten Drähten W2 verwendet werden, um einen größeren Stromfluss zu ermöglichen. Wird die Vielzahl von zweiten Drähten W2 verwendet, kann beispielsweise der dickere zweite Draht W2 als wenigstens einer der zweiten Drähte W2 verwendet werden.
  • Ferner sind die Source-Elektroden-Kontaktflächen 18 der mehreren ersten Transistor-Chips 12A mit dem vierten und dem sechsten Verdrahtungsmuster 80, 84 über einen dritten Draht (Leitungsdraht) W3 und einen vierten Draht (Leitungsdraht) W4 verbunden. Beispielsweise sind von den ersten Transistor-Chips 12A, die entlang der vorbestimmten Richtung A angeordnet sind, eine Source-Elektroden-Kontaktfläche 18 eines der ersten Transistor-Chips 12A, der sich am nächsten zum vierten Verdrahtungsmuster 80 befindet, und das vierte Verdrahtungsmuster 80 über den dritten Draht W3 miteinander verbunden, und eine Source-Elektroden-Kontaktfläche 18 eines der ersten Transistor-Chips 12A, der sich am nächsten zu dem sechsten Verdrahtungsmuster 84 befindet, und das sechste Verdrahtungsmuster 84 über den vierten Draht W4 miteinander verbunden.
  • Gemäß einer Ausführungsform kann als Verbindung zwischen der Source-Elektroden-Kontaktfläche 18 und dem vierten Verdrahtungsmuster 80 ein dickerer dritter Draht W3 oder mehrere dritte Drähte W3 verwendet werden, um einen größeren Stromfluss zu ermöglichen. Werden mehrere dritte Drähte W3 verwendet, kann beispielsweise der dickere dritte Draht W3 als wenigstens einer der dritten Drähte W3 verwendet werden.
  • Dies gilt auch für die Verbindung zwischen der Source-Elektroden-Kontaktfläche 18 und dem sechsten Verdrahtungsmuster 84. Das heißt, es kann ein dickerer vierter Draht W4 oder mehrere vierte Drähte W4 verwendet werden. Werden mehrere vierte Drähte W4 verwendet, kann beispielsweise der dickere vierte Draht W4 als wenigstens einer der vierten Drähte W4 verwendet werden.
  • Jeder der mehreren zweiten Transistor-Chips 12B ist auf dem ersten und dem dritten Verdrahtungsmuster 74, 78 derart montiert, dass die Vorderfläche 12a eines jeden der zweiten Transistor-Chips 12B der Vorderfläche 72a des Isoliersubstrats 72 zugewandt ist, so dass die Source-Elektroden-Kontaktfläche (die dritte Hauptelektroden-Kontaktfläche) 18 und die Gate-Elektroden-Kontaktfläche (die zweite Steuerelektroden-Kontaktfläche) 16 jeweils mit dem ersten und den dritten Verdrahtungsmuster 74, 78, wie in 2 gezeigt, verbunden sind.
  • Insbesondere sind die Source-Elektroden-Kontaktfläche 18 und die Gate-Elektroden-Kontaktfläche 16 jeweils mit dem ersten und dem dritten Verdrahtungsmuster 74, 78 über einen Leitkleber, wie beispielsweise ein Lötmittel, verbunden, so dass jeder der zweiten Transistor-Chips 128 auf dem ersten und dem dritten Verdrahtungsmuster 74, 78 montiert ist. Somit sind die Source-Elektroden-Kontaktfläche 18 und die Gate-Elektroden-Kontaktfläche 16 elektrisch mit jeweils dem ersten und dem dritten Verdrahtungsmuster 74, 78 verbunden.
  • Da die Source-Elektroden-Kontaktfläche 18 dem ersten Verdrahtungsmuster 74 gegenüberliegt, ist die Drain-Elektroden-Kontaktfläche (die vierte Hauptelektroden-Kontaktfläche) 20 eines jeden der zweiten Transistor-Chips 128 auf der gegenüberliegenden Seite des Verdrahtungssubstrats 14 angeordnet. Die Drain-Elektroden-Kontaktfläche 20 ist über einen fünften Draht (Leitungsdraht) W5 mit dem fünften Verdrahtungsmuster 82 verbunden.
  • Die Drain-Elektroden-Kontaktflächen 20 der benachbarten zweiten Transistor-Chips 12B sind über einen sechsten Draht (Leitungsdraht) W6 miteinander verbunden. Auf diese Weise werden die Drain-Elektroden-Kontaktflächen 20 miteinander verbunden. Gemäß einer Ausführungsform kann für die Verbindung zwischen den Drain-Elektroden-Kontaktflächen 20 der benachbarten zweiten Transistor-Chips 12B ein dickerer sechster Draht W6 oder mehrere sechste Drähte W6 verwendet werden, um einen größeren Stromfluss zu ermöglichen. Werden mehrere der sechsten Drähte W6 verwendet, kann der dickere sechste Draht W6 als wenigstens einer der sechsten Drähte W6 verwendet werden.
  • Beispielsweise wird das Halbleitermodul 10A wie folgt hergestellt. Die Drain-Elektroden-Kontaktfläche 20 eines jeden der mehreren ersten Transistor-Chips 12A wird mit dem ersten Chip-Befestigungsbereich 74a über einen Leitkleber, wie beispielsweise ein Lötmittel, verbunden. Die Verdrahtung wird unter Verwendung des ersten bis vierten Drahts W1 bis W4, wie zuvor beschrieben, durchgeführt. Anschließend wird jeder der zweiten Transistor-Chips 128 nach der Lötmittelmetallisierung der Gate-Elektroden-Kontaktfläche 16 und der Source-Elektroden-Kontaktfläche 18 an einer vorbestimmten Position auf dem Verdrahtungssubstrat 14 angeordnet und mittels Reflow-Verfahren mit dem Verdrahtungssubstrat 14 verbunden. Anschließend wird unter Verwendung des fünften und des sechsten Drahts W5, W6, wie zuvor beschrieben, eine Verbindung hergestellt. Auf diese Weise wird das Halbleitermodul 10A erhalten.
  • Die Verbindungen mit Hilfe des ersten bis sechsten Drahts W1 bis W6 kann beispielsweise durch Drahtbonden durchgeführt werden. Darüber hinaus können die Verbindungen unter Verwendung des ersten bis sechsten Drahts W1 bis W6 gemeinsam nach dem Verbinden der mehreren ersten Transistor-Chips 12A, 12B mit dem Verdrahtungssubstrat 14 durchgeführt werden.
  • <1.4> Funktionale Effekte des Halbleitermoduls 10A
  • In dem Halbleitermodul 10A wird die Drain-Elektroden-Kontaktfläche 20 eines jeden der ersten Transistor-Chips 12A mit dem ersten Chip-Befestigungsbereich 74a verbunden, die Gate-Elektroden-Kontaktfläche 16 über den ersten Draht W1 mit dem zweiten Verdrahtungsmuster 76 verbunden und die Source-Elektroden-Kontaktflächen 18 über den zweiten Draht W2 miteinander verbunden. Auf diese Weise werden die mehreren ersten Transistor-Chips 12A parallel elektrisch miteinander verbunden.
  • In gleicher Weise wird die Source-Elektroden-Kontaktfläche 18 eines jeden der zweiten Transistor-Chips 12B mit dem ersten Chip-Befestigungsbereich 74a verbunden, die Gate-Elektroden-Kontaktfläche 16 mit dem dritten Verdrahtungsmuster 78 verbunden und die Drain-Elektroden-Kontaktflächen 20 über den sechsten Draht W6 miteinander verbunden. Auf diese Weise werden die mehreren zweiten Transistor-Chips 12B parallel elektrisch miteinander verbunden.
  • Ferner werden die Drain-Elektroden-Kontaktfläche 20 eines jeden der ersten Transistor-Chips 12A und die Source-Elektroden-Kontaktfläche 18 eines jeden der zweiten Transistor-Chips 12B über den ersten Chip-Befestigungsbereich 74a elektrisch miteinander verbunden. Auf diese Weise werden jeder der ersten Transistor-Chips 12A und jeder der zweiten Transistor-Chips 12B elektrisch in Reihe geschaltet.
  • Auf diese Weise wird mit dem Aufbau des Halbleitermoduls 10A eine Wechselrichterschaltung 86 als eine Ersatzschaltung für das Halbleitermodul 10A, wie in 7 gezeigt, erhalten. Aus diesem Grund kann das Halbleitermodul 10A als ein Leistungswandler, der ein Wechselrichter ist, betrieben werden.
  • In dem Halbleitermodul 10A bilden die mehreren ersten Transistor-Chips 12A, die parallel miteinander verbunden sind, einen ersten Halbleiterschaltteil 88A des unteren Arms in der Wechselrichterschaltung 86 und die mehreren zweiten Transistor-Chips 12B, die parallel miteinander verbunden sind, bilden einen zweiten Halbleiterschaltteil 88B des oberen Arms in der Wechselrichterschaltung 86. Der erste und der zweite Halbleiterschaltteil 88A, 88B sind in Reihe geschaltet.
  • In 7 sind der erste externe Verbindungsbereich 74b, das vierte Verdrahtungsmuster 80 und das fünfte Verdrahtungsmuster 82 schematisch jeweils als ein Ausgangsanschluss (O-Anschluss) 86a, ein Negativspannung-Eingangsanschluss (N-Anschluss) 86b und ein Positivspannung-Eingangsanschluss (P-Anschluss) 86c dargestellt. Ferner sind das zweite Verdrahtungsmuster 76, das sechste Verdrahtungsmuster 84, der zweite externe Verbindungsanschluss 74c und das dritte Verdrahtungsmuster 78 schematisch jeweils als ein erster Gate-Anschluss 86b, ein erster Source-Anschluss 86e, ein zweiter Source-Anschluss 86f und ein dritter Gate-Anschluss 86g dargestellt.
  • Im Nachfolgenden werden die funktionalen Effekte des Halbleitermoduls 10A durch Vergleich mit einem Halbleitermodul 90, das in 8 gezeigt ist, näher beschrieben.
  • Das in 8 dargestellte Halbleitermodul 90 umfasst die mehreren ersten Transistor-Chips 12A, die mehreren zweiten Transistor-Chips 12B und ein Verdrahtungssubstrat 92.
  • Das Verdrahtungssubstrat 92 umfasst das Isoliersubstrat 72, und auf der Vorderfläche 72a des Isoliersubstrats 72 sind ein erstes Verdrahtungsmuster 94, das zweite Verdrahtungsmuster 76, das dritte Verdrahtungsmuster 78, das vierte Verdrahtungsmuster 80, ein fünftes Verdrahtungsmuster 96, das sechste Verdrahtungsmuster 84 und ein siebtes Verdrahtungsmuster 98 ausgebildet.
  • Das erste Verdrahtungsmuster 94 umfasst den ersten Chip-Befestigungsbereich 74a und den ersten externen Verbindungsbereich 74b. Das erste Verdrahtungsmuster 94 unterscheidet sich von dem ersten Verdrahtungsmuster 74 dahingehend, dass das erste Verdrahtungsmuster 94 keinen zweiten externen Verbindungsbereich 74c aufweist. Das siebte Verdrahtungsmuster 98 ist ein Bereich, der dieselbe Funktion wie der zweite externe Verbindungsbereich 74c in dem ersten Verdrahtungsmuster 74 aufweist.
  • Das fünfte Verdrahtungsmuster 96 umfasst einen zweiten Chip-Befestigungsbereich 96a, auf dem die mehreren zweiten Transistor-Chips 12B montiert sind, und einen externen Ausgabebereich 96B, der dem fünften Verdrahtungsmuster 82 in dem Verdrahtungssubstrat 14 entspricht. Der externe Ausgabebereich 96B und der zweite Chip-Befestigungsbereich 96a sind fest miteinander verbunden.
  • In dem Halbleitermodul 90 sind die mehreren ersten Transistor-Chips 12A in gleicher Weise wie in dem Halbleitermodul 10A auf dem ersten Verdrahtungsmuster 74 montiert.
  • Die mehreren zweiten Transistor-Chips 12B sind auf dem zweiten Chip-Befestigungsbereich 96a des fünften Verdrahtungsmusters 96 derart montiert, dass die Drain-Elektroden-Kontaktfläche 20 dem Verdrahtungssubstrat 92 gegenüberliegt. Auf diese Weise werden die Drain-Elektroden-Kontaktfläche 20 eines jeden der zweiten Transistor-Chips 12B und der zweite Chip-Befestigungsbereich 96a miteinander verbunden.
  • Die Gate-Elektroden-Kontaktfläche 16 und die Source-Elektroden-Kontaktfläche 18 in jedem der zweiten Transistor-Chips 12B sind jeweils über einen siebten Draht W7 und einen achten Draht W8 mit dem dritten Verdrahtungsmuster 78 und dem ersten Chip-Befestigungsbereich 74a verbunden. Ferner sind die Source-Elektroden-Kontaktflächen 18 der benachbarten zweiten Transistor-Chips 12B über einen neunten Draht W9 miteinander verbunden. Ferner sind jeder der zweiten Transistor-Chips 12B und das siebte Verdrahtungsmuster 98 über einen zehnten Draht W10 miteinander verbunden.
  • Werden die Rückseitenflächen 12b der ersten und der zweiten Transistor-Chips 12A, 12B auf dem Verdrahtungssubstrat 92, wie in 8 gezeigt, montiert, wird der achte Draht W8 benötigt, um die ersten und die zweiten Transistor-Chips 12A, 12B in Reihe miteinander zu verbinden. Darüber hinaus ist der zehnte Draht W10 notwendig, um die zweiten Transistor-Chips 12B und das siebte Verdrahtungsmuster 98 miteinander zu verbinden.
  • In dem Halbleitermodul 90 als Wechselrichter wird die Gate-Spannung, die an jeden der zweiten Transistor-Chips 12B auf der Seite des oberen Arms angelegt wird, auf der Grundlage des Source-Potentials der Source-Elektroden-Kontaktfläche 18 eines jeden der zweiten Transistor-Chips 12B, das aus dem siebten Verdrahtungsmuster 98 ausgegeben wird, festgelegt.
  • Für gewöhnlich weist der Draht eine Induktivitätskomponente auf. Sind der achte und der zehnte Draht W8 und W10 in dem Halbleitermodul 90, wie zuvor beschrieben, vorgesehen, führt somit eine Spannung, die durch die Induktivitätskomponenten des achten und des zehnten Drahts W8 und W10 entsteht (insbesondere der achte Draht W8) zu Schwankungen in dem Source-Anschlusspotential auf der Seite des oberen Arms des Wechselrichters.
  • Sind darüber hinaus viele Drähte zur Verdrahtung, die der Gate-Elektroden-Kontaktfläche 16 in jedem der zweiten Transistor-Chips 12B zugeordnet sind, vorgesehen, neigt die Gate-Spannung (das Gate-Potential), die an die Gate-Elektroden-Kontaktfläche 16 angelegt ist, zu Schwankungen.
  • Folglich kann eine fehlerhafte Zündung in dem Halbleiterschaltteil auf der Seite des oberen Arms mit den parallel miteinander verbundenen mehreren zweiten Transistor-Chips 12B auftreten und unnötige Spannungsschwankungen bei dem Betrieb des Halbleitermoduls 90 mit einer höheren Frequenz (beispielsweise 40 kHz bis 100 kHz) bewirken. Aus diesem Grund kann das Halbleitermodul 90 nicht bei hoher Frequenz betrieben werden.
  • Ferner ist es in dem Aufbau des Halbleitermoduls 90 erforderlich, den zweiten Chip-Befestigungsbereich 96a zur Befestigung der zweiten Transistor-Chips 12B auf der Vorderfläche 72a des Isoliersubstrats 72 getrennt von dem ersten Chip-Befestigungsbereich 74a auszubilden. Folglich nimmt die Größe des Halbleitermoduls 90 zu.
  • Andererseits ist in dem Halbleitermodul 10A die Rückseitenfläche 12b eines jeden der ersten Transistor-Chips 12A derart ausgebildet, dass sie dem Verdrahtungssubstrat 14 gegenüberliegt, und die Drain-Elektroden-Kontaktfläche 20 eines jeden der ersten Transistor-Chips 12A ist mit dem ersten Chip-Befestigungsbereich 74a verbunden.
  • Darüber hinaus ist die Vorderfläche 12a eines jeden der zweiten Transistor-Chips 12B derart ausgebildet, dass sie dem Verdrahtungssubstrat 14 gegenüberliegen, und die Source-Elektroden-Kontaktfläche 18 eines jeden der der zweiten Transistor-Chips 12 ist mit dem ersten Chip-Befestigungsbereich 74a verbunden.
  • Aus diesem Grund ist beispielsweise der Draht zur Verbindung der Source-Elektroden-Kontaktfläche 18 eines jeden der zweiten Transistor-Chips 12B und der Drain-Elektroden-Kontaktfläche 20 eines jeden der ersten Transistor-Chips 12A nicht erforderlich. Das heißt, der Draht (der achte Draht W8 in 8) ist nicht erforderlich, um die ersten oder die zweiten Transistor-Chips 12A, 12B elektrisch in Reihe zu schalten. Ferner ist der zehnte Draht W10 nicht erforderlich, der jedoch in dem Halbleitermodul 90 benötigt wird.
  • Folglich ist in dem Halbleitermodul 10A die Induktivitätskomponente durch den Draht im Vergleich zu dem Halbleitermodul 90 verringert. Somit wird in dem Halbleitermodul 10A eine Schwankung in dem Source-Anschlusspotential des zweiten Halbleiterschaltteils 88B unterdrückt. Somit treten kaum Fehlzündungen in dem zweiten Halbleiterschaltteil 88B, das mit dem ersten Chip-Befestigungsbereich 74a verbunden ist, auf. Aus diesem Grund kann das Halbleitermodul 10A bei höherer Frequenz betrieben werden (beispielsweise 40 kHz bis 100 kHz).
  • Ferner ist in dem Halbleitermodul 10A die Gate-Elektroden-Kontaktfläche 16 eines jeden der zweiten Transistor-Chips 12B auf dem dritten Verdrahtungsmuster 78 montiert und mit diesem verbunden. Aus diesem Grund ist der Draht für eine Verbindung der Gate-Elektroden-Kontaktfläche 16 und des dritten Verdrahtungsmusters 78 nicht erforderlich.
  • Somit tritt keine Induktivitätskomponente des neunten Drahts W9, der in 9 dargestellt ist, für die Gate-Spannung (Steuerspannung), die an das dritte Verdrahtungsmuster 78 angelegt wird, auf. Aus diesem Grund werden in jedem der zweiten Transistor-Chips 12B die Schwankungen in der Steuerspannung, die an die Gate-Elektroden-Kontaktfläche 16 angelegt wird, weiter unterdrückt. Folglich treten kaum Fehlzündungen in dem zweiten Halbleiterschaltteil 88B, das mit dem ersten Chip-Befestigungsbereich 74a verbunden ist, auf. Somit kann das Halbleitermodul 10A auch in diesem Punkt mit einer höheren Frequenz angesteuert werden.
  • Da darüber hinaus die ersten Transistor-Chips 12A und die zweiten Transistor-Chips 12B auf dem gemeinsamen ersten Chip-Befestigungsbereich 74a montiert sind, kann ein Raum, der für die Befestigung der zweiten Transistor-Chips 12B erforderlich ist, verringert werden. Folglich kann das Halbleitermodul 10A verkleinert werden.
  • Da ein MOSFET, der einen Halbleiter mit breitem Bandabstand verwendet, als jeweils erste und zweite Transistor-Chips 12A, 12B verwendet wird, weist das Halbleitermodul 10A eine hervorragende Durchbruchspannungscharakteristik auf und ist für eine Hochgeschwindigkeitsanwendung geeignet.
  • Derzeit ist die Größe einer Halbleitervorrichtung, die einen Halbleiter mit breitem Bandabstand verwendet, tendenziell kleiner als die einer herkömmlichen Halbleitervorrichtung, die Si verwendet. Da jedoch die mehreren ersten Transistor-Chips 12A parallel miteinander verbunden sind, um den ersten Halbleiterschaltteil 88A zu bilden, und die mehreren Transistor-Chips 12B parallel miteinander verbunden sind, um den zweiten Halbleiterschaltteil 88B zu bilden, ist ein großer Stromfluss möglich.
  • In dem Fall, in dem das erste Halbleiterschaltteil 88A und das zweite Halbleiterschaltteil 88B, wie in 7 gezeigt, jeweils aus den mehreren ersten und zweiten Transistor-Chips 12A, 12B gebildet sind, nimmt die Anzahl der Drähte, die nicht erforderlich sind, wie zuvor beschrieben, zu, wenn die Seite der Rückfläche 12b derart ausgebildet ist, dass sie dem Verdrahtungssubstrat in sowohl den ersten als auch den zweiten Transistor-Chips 12A, 12B, wie im Halbleitermodul 90, gegenüberliegt.
  • Da darüber hinaus der Fall eintreten kann, bei dem beispielsweise der zweite, der dritte und der vierte Draht W2, W3, W4 dicker ausgebildet werden oder die Anzahl der verwendeten Drähte zunimmt, um einen hohen Stromfluss in dem Halbleitermodul 10A zu ermöglichen, nimmt die Induktivitätskomponente aufgrund des Drahts zu, wenn die Anzahl der nicht erforderlichen Drähte, wie zuvor beschrieben, zunimmt.
  • Andererseits kann die Anzahl der Drähte in dem Halbleitermodul 10A im Vergleich zu dem Halbleitermodul 90 verringert werden. Aus diesem Grund ist der Aufbau des Halbleitermoduls 10A insbesondere in einer Ausführungsform wirksam, die einen Halbleiter mit einem breiten Bandabstand als Halbleitermaterial für jeden der ersten und zweiten Transistor-Chips 12A, 12B aufweist. Das heißt, in dem Halbleitermodul 10A mit dem Halbleiter mit breitem Bandabstand ist ein hoher Stromfluss möglich, während ein Hochgeschwindigkeitsbetrieb erreicht wird, indem Potentialschwankungen unterdrückt werden.
  • Da ferner die Anzahl der Drähte zur Verdrahtung in dem Halbleitermodul 10A verringert werden kann, kann die Anzahl der Drahtverbindungen (beispielsweise die Häufigkeit des Drahtbondens) verringert werden. Folglich kann das Halbleitermodul 10A auf effiziente Weise hergestellt werden.
  • <Zweite Ausführungsform>
  • Im Nachfolgenden wird ein Halbleitermodul 10B gemäß einer zweiten Ausführungsform beschrieben. Das Halbleitermodul 10B umfasst mehrere erste Transistor-Chips 100A (drei in 9), mehrere zweite Transistor-Chips 100B (drei in 9), ein erstes Widerstandsteil 102A, ein zweites Widerstandsteil 102B und ein Verdrahtungssubstrat 104, wie in 9 und 10 dargestellt. Das Halbleitermodul 10B ist wie das Halbleitermodul 10A ein Einphasenwechselrichter, der als Leistungswandler dient.
  • Die mehreren ersten Transistor-Chips 100A sind parallel elektrisch miteinander verbunden und bilden in dem Leistungswandler ein erstes Halbleiterschaltteil als unteren Arm. Die mehreren zweiten Transistor-Chips 100B sind parallel elektrisch miteinander verbunden und bilden ein zweites Halbleiterschaltteil als oberen Arm. Der erste und der zweite Halbleiterschaltteil sind in Reihe geschaltet.
  • <2.1> Erste und zweite Transistor-Chips 100A, 100B
  • Im Nachfolgenden werden die ersten und zweiten Transistor-Chips 100A, 100B mit Bezug auf 11 beschrieben. Die Konfigurationen der ersten und zweiten Transistor-Chips 100A, 100B ist gleich. Aus diesem Grund wird der Aufbau der ersten und der zweiten Transistor-Chips 100A, 100B unter Bezugnahme auf jeden der ersten und zweiten Transistor-Chips 100A, 100B als ein Transistor-Chip 100 beschrieben. Wie in der ersten Ausführungsform werden der Einfachheit halber die x-Achse und die y-Achse wie in 1 dargestellt verwendet.
  • Der Aufbau des Transistor-Chips 100 unterscheidet sich im Wesentlichen von dem Aufbau des Transistor-Chips 12 dahingehend, dass anstelle der Gate-Elektroden-Kontaktfläche 16 eine Gate-Elektroden-Kontaktfläche 106 auf der Vorderfläche, wie in 11 gezeigt, gebildet ist. Im Nachfolgenden wird der Einfachheit halber die Vorderfläche und die Rückseitenfläche des Transistor-Chips 100, die der Vorderfläche 12a und der Rückseitenfläche 12b des Transistor-Chips 12 entsprechen, jeweils als eine Vorderfläche 100a und eine Rückseitenfläche 100b bezeichnet.
  • Der Transistor-Chip 100 ist ein vertikaler Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), in dem die Gate-Elektroden-Kontaktfläche 106 und eine Source-Elektroden-Kontaktfläche 18 auf der Vorderfläche 100a ausgebildet sind, und eine Drain-Elektroden-Kontaktfläche 20 auf einer Rückseitenfläche 100b ausgebildet ist.
  • Beispielsweise ist ein Halbleitermaterial des Transistor-Chips 100 ein Halbleiter mit breitem Bandabstand, und beispielsweise umfasst der Halbleiter mit breitem Bandabstand SiC und GaN. Der Transistor-Chip 100 weist, wie der Transistor-Chip 12, einen Zellenabschnitt 22 und einen Umfangsabschnitt 24 auf.
  • Die Gate-Elektroden-Kontaktfläche 106 weist einen Widerstandsverbindungsbereich 106A auf, der sich in einer Richtung (der y-Achsenrichtung in 11), wie in 11 gezeigt, erstreckt. Gemäß einer Ausführungsform kann wenigstens ein Teil des Widerstandsverbindungsbereichs 106A auf dem Umfangsabschnitt 24 vorgesehen sein. Beispielsweise kann der Widerstandsverbindungsabschnitt 106A aus der Außenkante des Zellenabschnitts 22 zur Seite des Umfangsabschnitts 24, wie in 11 gezeigt, vorstehen.
  • Gemäß einer Ausführungsform kann die Gate-Elektroden-Kontaktfläche 106 einen Sondenverbindungsbereich 106B aufweisen, der in der Erstreckungsrichtung aus einem Teil des Widerstandsverbindungsbereichs 106A vorsteht. Der Sondenverbindungsbereich 106B ist ein Bereich, in dem eine Inspektionssonde zur Überprüfung des Transistor-Chips 100 angeschlossen ist.
  • Der Sondenverbindungsbereich 106B kann aus der Außenkante des Zellenabschnitts 22 beispielsweise in Richtung der Innenseite des Zellenabschnitts 22, wie in 11 gezeigt, vorstehen.
  • Der Transistor-Chip 100 kann auf gleiche Weise wie der Transistor-Chip 12 hergestellt werden, abgesehen davon, dass in dem Verfahren zur Herstellung des Transistor-Chips 12, eine Kontaktflächen-Elektrode 36 gemäß der Form der Gate-Elektroden-Kontaktfläche 16 sowie ein Gate-Öffnungsabschnitt 40G in Übereinstimmung mit der Form der Gate-Elektroden-Kontaktfläche 106 in einem Passivierungsfilm 38 ausgebildet sind.
  • <2.2> Erstes und zweites Widerstandsteil 102A, 102B
  • Im Nachfolgenden wird das erste und der zweite Widerstandsteil 102A, 102B beschrieben. Das erste Widerstandsteil 102A weist mehrere erste Widerstandselemente 108A, die jeweils den mehreren ersten Transistor-Chips 100A entsprechen, und einen ersten Harzteil 110A als Isolierverbindungsteil, der die Widerstandselemente 108A miteinander verbindet, wie in 9 gezeigt, auf. In gleicher Weise umfasst das zweite Widerstandsteil 102B eine Vielzahl von zweiten Widerstandselemente 108B, die den entsprechenden mehreren Transistor-Chips 100B entsprechen, und ein zweites Harzteil 110B als ein Isolierverbindungsteil, das die Widerstandselemente 108B miteinander verbindet, wie in 9 gezeigt.
  • Im Nachfolgenden wird der Aufbau des ersten und des zweiten Widerstandsteils 102A, 102B ausführlich mit Bezug auf 12 bis 14 beschrieben. Da die Konfigurationen des ersten und des zweiten Widerstandsteils 102A, 102B im Wesentlichen gleich ist, werden das erste und das zweite Widerstandsteil 102A, 102B derart beschrieben, dass sowohl das erste als auch das zweite Widerstandsteil 102A, 102B als ein Widerstandsteil 102 bezeichnet werden. In gleicher Weise werden sowohl das erste als auch das zweite Widerstandselement 108A, 108B und sowohl das erste als auch das zweite Harzteil 110A, 110B jeweils als ein Widerstandselement 108 und ein Harzteil 110 bezeichnet.
  • Das Widerstandsteil 102 weist eine Vielzahl von Widerstandselementen 108 auf, und die mehreren Widerstandselemente 108 sind durch das Harzteil 110 als ein Verbindungsteil miteinander verbunden und zusammengebaut, wie in 12 gezeigt. Da die Widerstandselemente 108 einzeln in einer Richtung parallel angeordnet sind, erstreckt sich das Widerstandsteil 102 in der einen Richtung.
  • Die Widerstandselemente 108 dienen in dem Halbleitermodul 106 als Gate-Widerstände zur Verhinderung von Schwankungen der Gate-Spannung bei Hochgeschwindigkeitsanwendungen des Halbleitermoduls 106. Die Widerstandswerte der Widerstandselemente 108 können gleich hoch sein; jedoch können die Widerstandswerte der Widerstandselemente 108, die auf der Eingangsseite der Gate-Spannung in dem Halbleitermodul 10B angeordnet sind, erhöht sein.
  • Jedes der Widerstandselemente 108 weist ein Körperteil 116 auf, das derart ausgebildet ist, dass beide Enden eines Widerstands 112 durch entsprechende leitende Filme 114 bedeckt sind, wobei jeder der leitenden Filme 114 mit einer Leitung (Anschluss) 118 verbunden ist, die ein plattenförmiges leitendes Element ist, wie in 13 gezeigt. Das Körperteil 116 und die Leitung 118 sind unter Verwendung eines Leitklebers, wie beispielsweise ein Lötmittel, miteinander verbunden.
  • Das Körperteil 116 ist in dem Harzteil 110 eingebettet, und ein freies Ende (ein Ende gegenüber eines Verbindungsabschnitts des Körperteils 116) einer jeden Leitung 118 steht aus dem Harzteil 110 zur Außenseite vor. Ein Abschnitt, der aus dem Harzteil 110 einer jeden Leitung 118 vorsteht, ist gebogen.
  • In 13 sind zur einfacheren Beschreibung die Längen der zwei Leitungen 118 gleich lang; jedoch können die Längen der Leitungen 118 entsprechend einer Verbindungsform auf ein Ziel, das mit dem Widerstandsteil 102 verbunden werden soll, angepasst werden.
  • Das Widerstandsteil 102 wird beispielsweise wie folgt hergestellt. Ein Leitungsrahmen 119, der eine Leitfähigkeit aufweist, und mehrere Körperteile 116 (drei in 14(a)) werden, wie in 14(a) dargestellt, hergestellt.
  • Der Leitungsrahmen 119 weist einen plattenförmigen Rahmen 120 und mehrere Paare von Leitungen 122 auf, die sich jeweils zur Innenseite von einander zugewandten Kanten des Rahmens 120 erstrecken (drei Paare von Leitungen 122, wie in 14(a) gezeigt). Jedes Paar von Leitungen 122 bildet ein plattenförmiges leitfähiges Element. Die Länge in einer Erstreckungsrichtung einer jeden Leitung ist kürzer als die Länge (Breite) des Rahmens 120 in der Erstreckungsrichtung, wobei die freien Enden 122a des Leitungspaares 122 voneinander getrennt sind.
  • Das Körperteil 116 ist auf dem Leitungspaar 122, 122 unter Verwendung eines Leitklebers, wie beispielsweise ein Lötmittel, montiert, so dass die freien Enden 122a des Leitungspaares 122, 122 über das Körperpaar 116 miteinander verbunden sind.
  • Anschließend werden die mehreren Körperteile 116 mit Harz umgossen, um das Harzteil 110 zu bilden, das die Körperteile 116, wie in 14(b) gezeigt, miteinander verbindet. Anschließend wird das Leitungspaar 122, 122 von dem Rahmen 120 gelöst, und die Leitungen 122, die aus dem Harzteil 110 vorstehen, werden, wie in 14(c) gezeigt, gebogen.
  • Das Leitungspaar 122, 122, das aus dem Rahmen 120 gelöst wurde und mit den Körperteilen 116 verbunden ist, bildet die Anschlüsse 118 des Widerstandselements 108. Werden die Leitungen 122 aus dem Rahmen 120 gelöst, wird somit die Länge einer jeden Leitung 122, die aus dem Harzteil 110 vorsteht, auf die Länge entsprechend der Verbindungsform des Ziels, das mit dem Widerstandsteil 102 verbunden werden soll, angepasst.
  • Mit dem zuvor beschriebenen Verfahren kann das Widerstandsteil 102 hergestellt werden, indem die Widerstandselemente 108, die jeweils das Körperteil 116 und die mit dem Körperteil 116 verbundenen Leitungen 118 umfassen, durch das Harzteil 110 miteinander verbunden werden. Hierin ist das Harzteil 110 als das Verbindungsteil, das die Widerstandselemente 108 miteinander verbindet, dargestellt; jedoch reicht es aus, dass das Verbindungsteil die mehreren Widerstandselemente 108 miteinander verbindet, während die Widerstandselemente 108 voneinander isoliert werden.
  • <2.3 Verdrahtungssubstrat 104>
  • Im Nachfolgenden wird das Verdrahtungssubstrat 104 mit Bezug auf 9 und 10 beschrieben. Das Verdrahtungssubstrat 104 umfasst ein Isoliersubstrat 72, und auf der Vorderfläche 72a des Isoliersubstrats 72 sind ein erstes Verdrahtungsmuster 74, ein zweites Verdrahtungsmuster 76, ein drittes Verdrahtungsmuster 124, ein viertes Verdrahtungsmuster 80, ein fünftes Verdrahtungsmuster 82 und ein sechstes Verdrahtungsmuster 84 ausgebildet.
  • Das Verdrahtungssubstrat 104 unterscheidet sich von dem Aufbau des Verdrahtungssubstrats 14 in 1 dahingehend, dass anstelle des dritten Verdrahtungsmusters 78 das dritte Verdrahtungsmuster 124 auf der Vorderfläche 72a ausgebildet ist. Das Verdrahtungssubstrat 104 wird im Wesentlichen auf der Grundlage dieses Unterschieds beschrieben.
  • Das dritte Verdrahtungsmuster 124 umfasst mehrere Kontaktflächen-Verbindungsbereiche 124A und einen Gate-Anschluss-Verbindungsbereich 124B.
  • Die mehreren Kontaktflächen-Verbindungsbereiche 124A sind Chip-entsprechende Bereiche, die in Übereinstimmung mit den jeweiligen zweiten Transistor-Chips 100B vorgesehen sind, und die voneinander isoliert sind. Jeder der Kontaktflächen-Verbindungsbereiche 124A ist mit der Gate-Elektroden-Kontaktfläche 106 des entsprechenden zweiten Transistor-Chips 100B verbunden.
  • Der Gate-Anschluss-Verbindungsbereich 124B ist ein externer Verbindungsbereich, an den der Gate-Anschluss zur Eingabe einer Gate-Spannung in die Gate-Elektroden-Kontaktfläche 106 eines jeden der zweiten Transistor-Chips 100B verbunden ist. Der Gate-Anschluss-Verbindungsbereich 124B erstreckt sich in einer vorbestimmten Richtung A und ist von den mehreren Kontaktflächen-Verbindungsbereichen 124A isoliert.
  • <2.4> Konkreter Aufbau des Halbleitermoduls 10B
  • Im Nachfolgenden wird der konkrete Aufbau der ersten und der zweiten Transistor-Chips 100A, 100B in dem Halbleitermodul 10B beschrieben.
  • Wie in 9 gezeigt, sind die mehreren ersten Transistor-Chips 100A auf den entsprechenden Kontaktflächen-Verbindungsbereichen 124A des ersten Verdrahtungsmusters 74 montiert, gleich wie in dem Fall, in dem die ersten Transistor-Chips 12A auf dem ersten Chip-Befestigungsbereich 74a befestigt sind. In dem Halbleitermodul 10B ist jeder der ersten Transistor-Chips 100A derart angeordnet, dass die Erstreckungsrichtung des Widerstandsverbindungsbereichs 106A in der vorbestimmten Richtung A, wie in 9 gezeigt, ausgerichtet ist.
  • Ähnlich wie im Fall der ersten Ausführungsform ist auch in der zweiten Ausführungsform die Gate-Elektroden-Kontaktfläche (erste Steuerelektroden-Kontaktfläche) 106 eines jeden der Transistor-Chips 100A und die Source-Elektroden-Kontaktfläche 18 (erste Hauptelektroden-Kontaktfläche) 18 auf der gegenüberliegenden Seite des Verdrahtungssubstrats 104 angeordnet.
  • Die Gate-Elektroden-Kontaktfläche 106 ist über das erste Widerstandsteil 102A mit dem zweiten Verdrahtungsmuster 76 verbunden. Insbesondere sind eine Leitung 118 eines jeden der ersten Widerstandselemente 108A, die in dem ersten Widerstandsteil 102A enthalten sind, und der Widerstandsverbindungsbereich 106A der Gate-Elektroden-Kontaktfläche 106 des entsprechenden Transistor-Chips 100A über einen Leitkleber, wie beispielsweise ein Lötmittel, wie in 10 gezeigt, physikalisch miteinander verbunden. Darüber hinaus ist die andere Leitung 118 eines jeden der ersten Widerstandselemente 108A über einen Leitkleber, wie beispielsweise ein Lötmittel, physikalisch mit dem zweiten Verdrahtungsmuster 76 verbunden.
  • Da die Gate-Elektroden-Kontaktfläche 106 eines jeden der ersten Transistor-Chips 100A auf der gegenüberliegenden Seite des Verdrahtungssubstrats 104 angeordnet ist, ist die Position der Gate-Elektroden-Kontaktfläche 106 um die Dicke eines jeden ersten Transistor-Chips 100A höher als die Position der Vorderfläche 72a des Isoliersubstrats 72.
  • Aus diesem Grund ist von dem Leitungspaar 118 eines jeden der ersten Widerstandselemente 108A die Leitung 118, die mit der Gate-Elektroden-Kontaktfläche 106 verbunden ist, kürzer als die Leitung 118, die mit dem zweiten Verdrahtungsmuster 76 verbunden ist.
  • Ein Punkt, an dem die Source-Elektroden-Kontaktflächen 18 der benachbarten ersten Transistor-Chips 100A über den zweiten Draht W2 miteinander verbunden sind, und ein Punkt, an dem die Source-Elektroden-Kontaktflächen 18 und das vierte und das sechste Verdrahtungsmuster 80, 84 jeweils über den dritten Draht W3 und den vierten Draht W4 miteinander verbunden sind, sind wie in 9 gezeigt gleich wie jene der ersten Ausführungsform.
  • Jeder der mehreren zweiten Transistor-Chips 100B ist auf dem ersten Verdrahtungsmuster 74 und dem Kontaktflächen-Verbindungsbereich 124A montiert, so dass die Vorderfläche 12a eines jeden der zweiten Transistor-Chips 100B der Vorderfläche 72a des Verdrahtungssubstrats 104 gegenüberliegt, so dass die Source-Elektroden-Kontaktfläche (die dritte Hauptelektroden-Kontaktfläche) 18 und die Gate-Elektroden-Kontaktfläche (die zweite Hauptelektroden-Kontaktfläche) 106 jeweils mit dem ersten Verdrahtungsmuster 74 und dem Kontaktflächen-Verbindungsbereich 124A, wie in 10 gezeigt, verbunden sind.
  • Insbesondere sind die Source-Elektroden-Kontaktfläche 18 und die Gate-Elektroden-Kontaktfläche 106 über einen Leitkleber, wie beispielsweise ein Lötmittel, jeweils mit dem ersten Verdrahtungsmuster 74 und dem Kontaktflächen-Verbindungsbereich 124A verbunden, so dass jeder der zweiten Transistor-Chips 100B auf dem ersten Verdrahtungsmuster 74 und dem Kontaktflächen-Verbindungsbereich 124A montiert ist. Auf diese Weise werden die Source-Elektroden-Kontaktfläche 18 und die Gate-Elektroden-Kontaktfläche 106 jeweils elektrisch mit dem ersten Verdrahtungsmuster 74 und dem Kontaktflächen-Verbindungsbereich 124A verbunden.
  • Da jeder der zweiten Transistor-Chips 100B auf dem Verdrahtungssubstrat 104 derart montiert ist, dass die Source-Elektroden-Kontaktfläche 18 dem ersten Verdrahtungsmuster 74 gegenüberliegt, ist die Drain-Elektroden-Kontaktfläche (die zweite Hauptelektroden-Kontaktfläche) 20 eines jeden der zweiten Transistor-Chips 100B auf der gegenüberliegenden Seite des Verdrahtungssubstrats 104 angeordnet. Ein Punkt, an dem die Drain-Elektroden-Kontaktfläche 20 eines jeden der zweiten Transistor-Chips 100B über den fünften Draht W5 mit dem fünften Verdrahtungsmuster 82 verbunden ist, entspricht jenem der ersten Ausführungsform.
  • Jeder der Kontaktflächen-Verbindungsbereiche 124A ist über das zweite Widerstandsteil 102B mit dem Gate-Anschluss-Verbindungsbereich 124B verbunden. Insbesondere ist eine Leitung 118 eines jeden der zweiten Widerstandselemente 108B, die in dem zweiten Widerstandsteil 102B enthalten sind, physikalisch mit dem entsprechenden Kontaktflächen-Verbindungsbereich 124A über einen Leitkleber, wie beispielsweise ein Lötmittel, physikalisch verbunden, und die andere Leitung 118 eines jeden der zweiten Widerstandselemente 108B ist physikalisch mit dem Gate-Anschluss-Verbindungsbereich 124B über einen Leitkleber, wie beispielsweise ein Lötmittel, wie in 10 gezeigt, physikalisch verbunden.
  • In Hinblick auf das zweite Widerstandsteil 102B können zur Verbindung eines jeden Kontaktflächen-Verbindungsbereichs 124A mit dem Gate-Anschluss-Verbindungsbereich 124B die Längen des Leitungspaares 118 eines jeden der zweiten Widerstandselemente 108B gleich lang sein.
  • Das Halbleitermodul 10B wird beispielsweise wie folgt hergestellt. Es wird eine Lötmittelmetallisierung an der Gate-Elektroden-Kontaktfläche 106 und der Source-Elektroden-Kontaktfläche 18 eines jeden der ersten Transistor-Chips 100A durchgeführt. In gleicher Weise wird eine Lötmittelmetallisierung an der Drain-Elektroden-Kontaktfläche 20 eines jeden der zweiten Transistor-Chips 100B durchgeführt. In gleicher Weise wird eine Lötmittelmetallisierung an jeder Leitung 118, die in dem ersten und dem zweiten Widerstandsteil 102A, 102B enthalten sind, durchgeführt.
  • Anschließend werden die mehreren ersten und zweiten Transistor-Chips 100A, 100B und die ersten und zweiten Widerstandsteile 102A, 102B, wie in 9 gezeigt, angeordnet. Diese werden gemeinsam mittels Reflow-Verfahren verbunden.
  • Anschließend wird eine Verdrahtung unter Verwendung des dritten Drahts W3, des vierten Drahts W4, des fünften Drahts W5 und des sechsten Drahts W6 in geeigneter Weise durchgeführt. Die Verdrahtung kann beispielsweise mittels Drahtbonden erfolgen.
  • <2.5> Funktionale Wirkungen des Halbleitermoduls 10B
  • In dem Halbleitermodul 10B ist die Drain-Elektroden-Kontaktfläche (die zweite Hauptelektroden-Kontaktfläche) 20 eines jeden der ersten Transistor-Chips 100A mit dem ersten Chip-Befestigungsbereich 74A verbunden, die Gate-Elektroden-Kontaktfläche 106 mit dem zweiten Verdrahtungsmuster 76 über das erste Widerstandselement 108A verbunden und die Source-Elektroden-Kontaktflächen 18 über den zweiten Draht W2 miteinander verbunden. Somit werden die mehreren ersten Transistor-Chips 100A parallel elektrisch miteinander verbunden.
  • Auf gleiche Weise ist die Source-Elektroden-Kontaktfläche 18 eines jeden der zweiten Transistor-Chips 100B mit dem ersten Chip-Befestigungsbereich 74A verbunden, ist die Gate-Elektroden-Kontaktfläche 106 mit dem Gate-Anschluss-Verbindungsbereich 124B über den Kontaktflächen-Verbindungsbereich 124A und dem zweiten Widerstandselement 108B verbunden, und sind die Drain-Elektroden-Kontaktflächen 20 über den sechsten Draht W6 miteinander verbunden. Auf diese Weise werden die mehreren zweiten Transistor-Chips 100B parallel elektrisch miteinander verbunden.
  • Ferner sind die Drain-Elektroden-Kontaktfläche 20 eines jeden der ersten Transistor-Chips 100A und die Source-Elektroden-Kontaktfläche 18 eines jeden der zweiten Transistor-Chips 100B über den ersten Chip-Befestigungsbereich 74A elektrisch miteinander verbunden. Auf diese Weise werden jeder der ersten Transistor-Chips 100A und jeder der zweiten Transistor-Chips 100B elektrisch miteinander verbunden.
  • Somit kann das Halbleitermodul 10B, gleich wie das Halbleitermodul 10A, als Leistungswandler, der ein Wechselrichter ist, betrieben werden.
  • Das Halbleitermodul 10B umfasst den ersten Widerstandsteil 102A und den zweiten Widerstandsteil 102B in dem Modul.
  • Jedes der ersten Widerstandselemente 108A des ersten Widerstandsteils 102A dient als ein Gate-Widerstand für den entsprechenden ersten Transistor-Chip 100A. Aus diesem Grund können in dem Halbleitermodul 10B Schwankungen in der Gate-Spannung (Steuerspannung), die an jeden der ersten Transistor-Chips 100A angelegt wird, durch jedes der ersten Widerstandselemente 108A unterdrückt werden.
  • In gleicher Weise dient jedes der zweiten Widerstandselemente 108B des zweiten Widerstandsteils 102B als ein Gate-Widerstand für den entsprechenden zweiten Transistor-Chip 100B. Aus diesem Grund kann in dem Halbleitermodul 10B eine Schwankung in der Gate-Spannung (Steuerspannung), die an jeden der zweiten Transistor-Chips 100B angelegt wird, durch jedes der zweiten Widerstandselemente 108B unterdrückt werden.
  • Im Nachfolgenden werden die funktionalen Wirkungen des Halbleitermoduls 10B durch Vergleich mit einem in 15 dargestellten Halbleitermodul 126 ausführlicher beschrieben.
  • Das in 15 dargestellte Halbleitermodul 126 umfasst ein Verdrahtungssubstrat 128 und die mehreren ersten Transistor-Chips 12A und die mehreren zweiten Transistor-Chips 12B, die in der ersten Ausführungsform beschrieben wurden.
  • Das Verdrahtungssubstrat 128 umfasst das Isoliersubstrat 72. Auf der Vorderfläche 72a des Isoliersubstrats 72 sind, wie im Fall des Verdrahtungssubstrats 92, das erste Verdrahtungsmuster 94, das zweite Verdrahtungsmuster 76, das dritte Verdrahtungsmuster 78, das vierte Verdrahtungsmuster 80, das fünfte Verdrahtungsmuster 96, das sechste Verdrahtungsmuster 84 und das siebente Verdrahtungsmuster 98 ausgebildet.
  • Ferner sind auf der Vorderfläche 72a achte Verdrahtungsmuster 130 und neunte Verdrahtungsmuster 132 zur Widerstandsverbindung ausgebildet.
  • Die achten Verdrahtungsmuster 130 weisen entsprechende Widerstandsverbindungsbereiche 130A auf, die jeweils den mehreren ersten Transistor-Chips 12A entsprechen. Jeder der Widerstandsverbindungsbereiche 130A ist ein Bereich, an den ein Gate-Widerstand 134A angeschlossen ist, der jedem der mehreren ersten Transistor-Chips 12A entspricht. Die mehreren ersten Widerstandsverbindungsbereiche 130A sind voneinander isoliert und einzeln in der vorbestimmten Richtung A zwischen dem ersten Chip-Befestigungsbereich 74A des ersten Verdrahtungsmusters 94 und dem zweiten Verdrahtungsmuster 76 angeordnet.
  • Die neunten Verdrahtungsmuster 132 weisen entsprechende Widerstandsverbindungsbereiche 132A auf, die jeweils den mehreren zweiten Transistor-Chips 12B entsprechen. Jeder der Widerstandsverbindungsbereiche 132A ist ein Bereich, an den ein Gate-Widerstand 134B angeschlossen ist, der jedem der mehreren zweiten Transistor-Chips 12B entspricht. Die mehreren Widerstandsverbindungsbereiche 132A sind voneinander isoliert und einzeln in der vorbestimmten Richtung A zwischen dem zweiten Chip-Befestigungsbereich 96A des fünften Verdrahtungsmusters 96 und dem dritten Verdrahtungsmuster 78 angeordnet.
  • In dem Halbleitermodul 126 sind die mehreren ersten Transistor-Chips 12A, wie im Fall des Halbleitermoduls 90, auf dem ersten Verdrahtungsmuster 74 montiert. In gleicher Weise sind die mehreren zweiten Transistor-Chips 12B, wie im Fall des Halbleitermoduls 90, auf dem zweiten Chip-Befestigungsbereich 96A montiert.
  • In dem Halbleitermodul 126 ist die Gate-Elektroden-Kontaktfläche 16 eines jeden der ersten Transistor-Chips 12A über einen elften Draht W11 mit dem entsprechenden Widerstandsverbindungsbereich 130A verbunden. Jeder der Widerstandsverbindungsbereiche 130A ist über einen Gate-Widerstand 134A mit dem zweiten Verdrahtungsmuster 76 verbunden.
  • Da jeder der zweiten Transistor-Chips 12B auf dem Verdrahtungssubstrat 128 derart montiert ist, dass die Drain-Elektroden-Kontaktfläche 20 dem Verdrahtungssubstrat 128 in dem Halbleitermodul 126 gegenüberliegt, sind die Gate-Elektroden-Kontaktfläche 16 und die Source-Elektroden-Kontaktfläche 18 auf der gegenüberliegenden Seite des Verdrahtungssubstrats 128 in jedem der zweiten Transistor-Chips 12B angeordnet.
  • Die Source-Elektroden-Kontaktfläche 18 eines jeden der zweiten Transistor-Chips 12B ist mit dem ersten Chip-Befestigungsbereich 74A und dem siebenten Verdrahtungsmuster 98 über jeweils den achten Draht W8 und den zehnten Draht W10 verbunden. Ferner sind die Source-Elektroden-Kontaktflächen 18 der benachbarten zweiten Transistor-Chips 12B über einen neunten Draht W9 miteinander verbunden.
  • Ferner ist die Gate-Elektroden-Kontaktfläche 16 eines jeden der zweiten Transistor-Chips 12B mit dem entsprechenden Widerstandsverbindungsbereich 132A über einen zwölften Draht W12 verbunden. Jeder der Widerstandsverbindungsbereiche 132A ist über dem Gate-Widerstand 134B mit dem dritten Verdrahtungsmuster 78 verbunden.
  • Gleich wie im Falle des Halbleitermoduls 90 ist in dem Halbleitermodul 126 jeder der ersten und zweiten Transistor-Chips 12A, 12B auf dem Verdrahtungssubstrat 128 derart montiert, dass eine Rückseitenfläche 12b dem Verdrahtungssubstrat 128 gegenüberliegt. Aus diesem Grund weist das Halbleitermodul 126 ein ähnliches Problem wie das Halbleitermodul 90 auf.
  • Ferner sind in dem Halbleitermodul 126 jeder der Widerstandsverbindungsbereiche 130A, 132A und die Gate-Elektroden-Kontaktfläche 16 der entsprechenden ersten und zweiten Transistor-Chips 12A, 12B jeweils über den elften Draht W11 und den zwölften Draht W12 miteinander verbunden. Aus diesem Grund ist die Anzahl der Drähte, die der Gate-Elektroden-Kontaktfläche 16 zugeordnet sind, verglichen mit dem Halbleitermodul 90 noch höher. Aus diesem Grund treten aufgrund der Induktivitätskomponente des Drahts tendenziell Fluktuationen im Gate-Potential auf. Dies wird noch deutlicher, wenn das Halbleitermodul 126 veranlasst wird, eine Hochgeschwindigkeitsanwendung, d. h. ein Betrieb mit hoher Frequenz, durchzuführen.
  • In dem Halbleitermodul 126 müssen, verglichen mit dem Aufbau des Halbleitermoduls 90, ferner die Widerstandsverbindungsbereiche 130A, 132A auf der Vorderfläche 72a ausgebildet werden. Aus diesem Grund ist es schwieriger, das Halbleitermodul 126 zu verkleinern als das Halbleitermodul 90.
  • Andererseits werden in dem Halbleitermodul 10B, gleich wie im Halbleitermodul 10A, die ersten und zweiten Transistor-Chips 100A, 100B in einem Zustand auf dem Verdrahtungssubstrat 104 montiert, indem die Vorderseite und die Rückseite der ersten und zweiten Transistor-Chips 100A, 100B miteinander vertauscht sind. Aus diesem Grund kann die Drain-Elektroden-Kontaktfläche 20 eines jeden der ersten Transistor-Chips 100A und die Source-Elektroden-Kontaktfläche 18 eines jeden der zweiten Transistor-Chips 100B über den ersten Chip-Befestigungsbereich 74A miteinander verbunden werden.
  • Somit weist das Halbleitermodul 10B zumindest eine ähnliche Wirkung wie das Halbleitermodul 10A auf. Das heißt, in dem Halbleitermodul 10B können Source-Potentialschwankungen aufgrund der Induktivitätskomponente des Drahts auf der Seite der oberen Arms unterdrückt werden. Aus diesem Grund kann das Halbleitermodul 10B mit einer hohen Frequenz betrieben werden. Da ferner das Halbleitermaterial eines jeden der ersten und zweiten Transistor-Chips 100A, 100B ein Halbleiter mit breitem Bandabstand ist, weist jeder der ersten und zweiten Transistor-Chips 100A, 100B eine hervorragende Durchbruchspannungscharakteristik auf und ist für einen Betrieb bei hoher Frequenz geeignet. Aus diesem Grund ist in dem Halbleitermodul 10B ein hoher Stromfluss möglich, während gleichzeitig ein Hochgeschwindigkeitsbetrieb erzielt wird.
  • In dem Halbleitermodul 10B ist der erste Wiederstandsteil 102A direkt mit jedem der ersten Transistor-Chips 100A und dem zweiten Verdrahtungsmuster 76 verbunden. Aus diesem Grund ist so wie im Halbleitermodul 126 weder das achte Verdrahtungsmuster 130 noch der elfte Draht W11 zur Verbindung des achten Verdrahtungsmuster 130 mit jedem der ersten Transistor-Chips 100A erforderlich.
  • Somit ist in dem Aufbau mit dem ersten Widerstandsteil 102A die Anzahl der Drähte auf der Seite des ersten Transistor-Chips 100A (auf der Seite des unteren Arms) verringert. Aus diesem Grund kann der Einfluss der Induktivitätskomponente des Drahts verringert werden. Somit werden die Schwankungen des Gate-Potentials bei einer hohen Frequenz auf der Seite des ersten Transistor-Chips 100A unterdrückt. Folglich ist ein Hochgeschwindigkeitsbetrieb des Halbleitermoduls 10B möglich. Da ferner das achte Verdrahtungsmuster 130 nicht erforderlich ist, kann das Halbleitermodul 10B verkleinert werden.
  • In dem Halbleitermodul 10B ist die Gate-Elektroden-Kontaktfläche 106 eines jeden der zweiten Transistor-Chips 100B direkt mit dem Kontaktflächen-Verbindungsbereich 124A über ein Lötmittel oder dergleichen verbunden. Aus diesem Grund ist der zwölfte Draht W12 zur Verbindung der Gate-Elektroden-Kontaktfläche 106 und des Kontaktflächen-Verbindungsbereichs 124A nicht erforderlich.
  • Somit ist in dem Aufbau mit dem zweiten Widerstandsteil 102B die Anzahl der Drähte auf der Seite der zweiten Transistor-Chips 100B (die Seite des oberen Arms) verringert. Der Einfluss der Induktivitätskomponente des Drahts kann durch Verringern der Anzahl der Drähte auf die Seite der zweiten Transistor-Chips 100B verringert werden. Somit werden in dem Halbleitermodul 10B die Schwankungen des Gate-Potentials bei einer hohen Frequenz unterdrückt. Folglich ist ein Hochgeschwindigkeitsbetrieb des Halbleitermoduls 10B möglich.
  • Da die Anzahl der Drähte zur Verdrahtung auch in dem Halbleitermodul 10B verringert werden kann, kann auch die Anzahl der Drahtverbindungen (beispielsweise die Häufigkeit des Drahtbondens) verringert werden. Auf diese Weise kann das Halbleitermodul 10B effizient hergestellt werden.
  • In dem ersten Widerstandsteil 102A werden für den Zusammenbau die mehreren ersten Widerstandselemente 108A durch das erste Harzteil 110A verbunden. Aus diesem Grund weist das erste Widerstandsteil 102A drei oder mehr Leitungen 118 auf. Somit steht das erste Widerstandsteil 102A physikalisch leichter von selbst als das einzelne erste Widerstandselement 108A (oder der Gate-Widerstand 134A in dem Halbleitermodul 126). Aus diesem Grund ist das erste Widerstandsteil 102A leichter mit dem Widerstandsverbindungsbereich 106A verbindbar. Somit tritt kaum eine Fehlausrichtung auf, wenn jedes der ersten Widerstandselemente 108A mit dem Widerstandsverbindungsbereich 106A verbunden wird.
  • Auf gleiche Weise werden in dem zweiten Widerstandsteil 102B für den Zusammenbau die mehreren zweiten Widerstandselemente 108B durch das zweite Harzteil 110B verbunden. Aus diesem Grund steht das zweite Widerstandsteil 102B physikalisch leichter von selbst als das einzelne zweite Widerstandselement 108B. Wird somit das zweite Widerstandsteil 102B verwendet, ist es einfacher, das zweite Widerstandsteil 102B auf die Kontaktflächen-Verbindungsbereiche 124A und dergleichen zu montieren, verglichen mit dem Fall, bei dem jeder der Kontaktflächen-Verbindungsbereiche 124A und der Gate-Anschluss-Verbindungsbereich 124B über das einzelne zweite Widerstandselement 108B miteinander verbunden werden.
  • Da darüber hinaus das zweite Widerstandsteil 102B auf einfache Weise von alleine steht und das zweite Widerstandsteile 102B auf einfache Weise auf die Kontaktflächen-Verbindungsbereiche 124A und dergleichen montierbar ist, tritt wie im Fall des ersten Widerstandsteils 102A kaum eine Fehlausrichtung auf, wenn jedes der zweiten Widerstandselemente 108B des zweiten Widerstandsteils 102B und der Kontaktflächen-Verbindungsbereich 124A miteinander verbunden werden. Aus diesem Grund kann die Fläche eines jeden Kontaktflächen-Verbindungsbereichs 124A verringert werden. Folglich kann das Halbleitermodul 10B weiter verkleinert werden.
  • Ferner weist die Gate-Elektroden-Kontaktfläche 106 eines jeden der ersten Transistor-Chips 100A einen Widerstandsverbindungsbereich 106A auf, der sich entlang der Anordnungsrichtung der mehreren ersten Transistor-Chips 100A erstreckt. Aus diesem Grund kann ein größerer Bereich des Verbindungsbereichs für die Verbindung des Anschlusses 118 damit sichergestellt werden. Somit kann eine Fehlausrichtung zwischen dem Widerstandselement 108 des ersten Widerstandsteils 102A und dem ersten Transistor-Chip 100A weiter verringert werden.
  • In jedem der ersten Transistor-Chips 100A, das auf dem Verdrahtungssubstrat 104 montiert ist, erstreckt sich der Widerstandsverbindungsbereich 106A in der vorbestimmten Richtung A. Aus diesem Grund kann eine Fehlausrichtung des ersten Widerstandsteils 102A bei der Verbindung der Gate-Elektroden-Kontaktfläche 106 und des ersten Widerstandseils 102A weiter verringert werden.
  • Gemäß einer Ausführungsform ist wenigstens ein Teil des Widerstandsverbindungsbereichs 106A auf dem Umfangsbereich 24 vorgesehen. Beispielsweise steht der Widerstandsverbindungsbereich 106A aus dem Zellenabschnitt 22 in Richtung des Umfangsabschnitts 24 nach außen vor, wie in 11 dargestellt. Der Umfangsbereich 24 ist zur Sicherstellung der Durchbruchspannungscharakteristik vorgesehen und bildet einen Bereich, der im Wesentlichen nicht zum Transistorbetrieb beiträgt. Da wenigstens ein Teil des Widerstandsverbindungsbereichs 106A auf dem Umfangsabschnitt 24 vorgesehen ist, kann ein Bereich des Zellenabschnitts 22, der im Wesentlichen als Transistorfunktion dient, selbst dann sichergestellt werden, wenn der Widerstandsverbindungsbereich 106A gebildet wird.
  • Gemäß einer Ausführungsform umfasst die Gate-Elektroden-Kontaktfläche 106 einen Sondenverbindungsbereich 106B. Für gewöhnlich ist die Untersuchungssonde in Kontakt mit der Gate-Elektroden-Kontaktfläche des Transistor-Chips, und wird mit einer Verspannung beaufschlagt, um zu untersuchen, ob der Transistor-Chip normal arbeitet oder nicht.
  • Gemäß einer Ausführungsform, in der die Gate-Elektroden-Kontaktfläche 106 den von dem Widerstandsverbindungsbereich 106A getrennten Probenverbindungsbereich 106B aufweist, können ein Bereich, mit dem die Untersuchungssonde in Kontakt ist, und ein Bereich, an dem der Widerstand angeschlossen ist, voneinander unterschieden werden. Aus diesem Grund wird während der Untersuchung der Widerstandsverbindungsbereich 106A mit keiner zusätzlichen Verspannung beaufschlagt, und der Widerstandsverbindungsbereich 106A kann in einem optimalen Zustand zur Widerstandsverbindung verwendet werden.
  • <3> Dritte Ausführungsform
  • Es wird ein Halbleitermodul 10C gemäß einer dritten Ausführungsform beschrieben. Das Halbleitermodul 10C unterscheidet sich im Wesentlichen von dem Aufbau des Halbleitermoduls 10B dahingehend, dass das Halbleitermodul 10C die ersten Transistor-Chips 12A und die zweiten Transistor-Chips 12B anstelle der ersten Transistor-Chips 100A und der zweiten Transistor-Chips 100B umfasst und einen ersten Widerstandsteil 136A und einen zweiten Widerstandsteil 136B anstelle des ersten Widerstandsteils 102A und des zweiten Widerstandsteils 102B, wie in 16 gezeigt, umfasst. Das Halbleitermodul 10C wird im Wesentlichen auf der Grundlage dieses Unterschieds beschrieben.
  • Da die ersten Transistor-Chips 12A und die zweiten Transistor-Chips 12B den ersten Transistor-Chips 12A und den zweiten Transistor-Chips 12B in dem Halbleitermodul 10A der ersten Ausführungsform entsprechen, wird auf deren Beschreibung verzichtet.
  • Das erste Widerstandsteil 136A und das zweite Widerstandsteil 136B weisen jeweils mehrere erste Widerstandselemente 138A und mehrere Widerstandselemente 138B auf, die nicht physikalisch miteinander verbunden sind.
  • Jedes der ersten und zweiten Widerstandselemente 138A, 138B entspricht jenem, in dem das Körperteil 116 eines jeden der mehreren Widerstandselemente 108 in dem Widerstandsteil 102, wie in 12 gezeigt, getrennt in dem Harzteil 110 eingebettet ist. Jedes der ersten und zweiten Widerstandselemente 138A, 138B kann durch Formgießen eines jeden Körperteils 116 gemäß dem in 14(a) bis 14(c) gezeigten Verfahren zur Herstellung des Widerstandsteils hergestellt werden, nachdem das Körperteil 116, wie in 14(a) gezeigt, auf den Leitungsrahmen 119 montiert wurde.
  • Jedoch kann im Hinblick auf die ersten und zweiten Widerstandselemente 138A, 138B ein Widerstandselement verwendet werden, das für gewöhnlich als ein Gate-Widerstand verwendet wird.
  • In dem Halbleitermodul 10C wird eine Gate-Elektroden-Kontaktfläche 16 eines jeden der mehreren ersten Transistor-Chips 12A mit dem zweiten Verdrahtungsmuster 76 über das entsprechende erste Widerstandselement 138A verbunden. In gleicher Weise werden jeder von mehreren Kontaktflächen-Verbindungsbereichen 124A mit einem Gate-Anschluss-Verbindungsbereich 124B über das entsprechende zweite Widerstandselement 138B verbunden.
  • In dem Halbleitermodul 10C werden gleich wie im Halbleitermodul 10A die ersten und zweiten Transistor-Chips 12A, 12B in einem solchen Zustand auf dem Verdrahtungssubstrat 104 montiert, bei dem die Vorderseite und die Rückseite der ersten und zweiten Transistor-Chips 12A, 12B miteinander vertauscht sind. Aus diesem Grund kann eine Drain-Elektroden-Kontaktfläche 20 eines jeden der ersten Transistor-Chips 12A und eine Source-Elektroden-Kontaktfläche 18 eines jeden der zweiten Transistor-Chips 12B über die Kontaktflächen-Verbindungsbereiche 124A miteinander verbunden werden. Somit weist das Halbleitermodul 10C funktionale Wirkungen auf, die wenigstens gleich wie die des Halbleitermoduls 10A sind.
  • Darüber hinaus werden in dem Halbleitermodul 10C die Gate-Elektroden-Kontaktfläche 16 eines jeden der ersten Transistor-Chips 12A und das zweite Verdrahtungsmuster 76 über das erste Widerstandselement 138A miteinander verbunden. Das erste Widerstandselement 138A und die Gate-Elektroden-Kontaktfläche 16 werden direkt miteinander verbunden, und das erste Widerstandselement 138A und das zweite Verdrahtungsmuster 76 werden direkt miteinander verbunden.
  • Aus diesem Grund ist der elfte Draht W11 nicht erforderlich, da die Widerstandsverbindungsbereiche 130A nicht ausgebildet werden müssen, wie beispielsweise in 15 gezeigt. Somit kann gleich wie im Fall der zweiten Ausführungsform der Einfluss der Induktivitätskomponente des Drahts durch Verringern der Anzahl der Drähte auf der Seite des ersten Transistor-Chips 12A verringert werden. Folglich wird in dem Halbleitermodul 10C eine Schwankung in dem Gate-Potential bei hoher Frequenz unterdrückt. Somit ist ein Hochgeschwindigkeitsbetrieb des Halbleitermoduls 10C möglich. Da ferner die Widerstands-Verbindungselemente 130A nicht erforderlich sind, kann die Größe des Halbleitermoduls 10C verringert werden.
  • In dem Halbleitermodul 10C ist die Gate-Elektroden-Kontaktfläche 16 eines jeden der zweiten Transistor-Chips 12B über ein Lötmittel oder dergleichen direkt mit dem Kontaktflächen-Verbindungsbereich 124A verbunden. Aus diesem Grund ist der zwölfte Draht W12 zur Verbindung der Gate-Elektroden-Kontaktfläche 16 und des Kontaktflächen-Verbindungsbereichs 124A nicht erforderlich.
  • Somit kann der Einfluss der Induktivitätskomponente des Drahts durch Verringern der Anzahl der Drähte auf der Seite der zweiten Transistor-Chips 12B verringert werden. Folglich wird in dem Halbleitermodul 10C eine Schwankung im Gate-Potential bei einer hohen Frequenz unterdrückt. Folglich ist ein Hochgeschwindigkeitsbetrieb des Halbleitermoduls 10C möglich.
  • <4> Vierte Ausführungsform
  • Im Nachfolgenden wird ein Halbleitermodul 10D gemäß einer vierten Ausführungsform beschrieben. Das Halbleitermodul 10D umfasst ein Halbleitermodul 10A gemäß der ersten Ausführungsform, ein Gehäuse 140 zur Unterbringung des Halbleitermoduls 10A und sechs Stromschienen 142 zur externen Verbindung, wie in 17 und 18 gezeigt. Zur Unterscheidung und Beschreibung der sechs Stromschienen 142 werden die sechs Stromschienen 142 einzeln als Stromschiene 142 O, 142 N, 142 P, 142 G1, 142 S1, 142 S2 oder 142 G2 bezeichnet.
  • Das Gehäuse 140 umfasst eine Bodenplatte 144, auf der ein mit mehreren ersten und zweiten Transistor-Chips 12A, 12B und dergleichen ausgebildetes Verdrahtungssubstrat 14 vorgesehen ist, und ein Abdeckteil 146 zur Abdeckung des Verdrahtungssubstrats 14, wie in 18 gezeigt. Beispielsweise umfasst ein Material der Bodenplatte 144 ein Metall, wie beispielsweise Kupfer. In diesem Fall dient die Bodenplatte 144 auch als eine Wärmesenke.
  • Das Abdeckteil 146 umfasst eine obere Platte 148 und eine Seitenwand 149, die von der Außenkante der oberen Platte 148 zur Seite der Bodenplatte 144 stehend ausgebildet ist, und weist eine mit einem Boden versehene zylindrische Form auf. Die obere Platte 148 umfasst Einsetzlöcher 148a, durch die die entsprechenden Stromschienen 142 eingesetzt werden.
  • Die Stromschiene 142O ist elektrisch mit einem ersten externen Verbindungsbererich 74B eines ersten Verdrahtungsmusters 74 verbunden. Beispielsweise kann ein Ende der Stromschiene 142 O mit dem ersten externen Verbindungsbereich 74B mittels Leitkleber, wie beispielsweise ein Lötmittel, wie in 18 gezeigt, verbunden werden. Somit dient die Stromschiene 142 O als ein Ausgangsanschluss.
  • Die Stromschiene 142 N ist elektrisch mit einem vierten Verdrahtungsmuster 80 verbunden. Beispielsweise kann ein Ende der Stromschiene 142 N mit dem vierten Verdrahtungsmuster 80 mittels Leitkleber, wie beispielsweise ein Lötmittel, wie in 18 gezeigt, verbunden werden. Somit dient die Stromschiene 142 N als ein Negativspannung-Eingangsanschluss.
  • Die Stromschiene 142 P ist elektrisch mit einem fünften Verdrahtungsmuster 82 verbunden. Beispielsweise kann ein Ende der Stromschiene 142 P mittels Leitkleber, wie beispielsweise ein Lötmittel, wie in 18 gezeigt, mit dem fünften Verdrahtungsmuster 82 verbunden werden. Somit dient die Stromschiene 142 P als ein Positivspannung-Eingangsanschluss.
  • Die Stromschiene 142 G1 ist elektrisch mit einem zweiten Verdrahtungsmuster 76 verbunden. Beispielsweise kann ein Ende der Stromschiene 142 G1 mit dem zweiten Verdrahtungsmuster 76 mittels Leitkleber, wie beispielsweise ein Lötmittel, wie in 18 gezeigt, verbunden werden. Somit dient die Stromschiene 142 G1 als ein Eingangsanschluss (erster Gate-Anschluss) einer Gate-Spannung zu jeden der ersten Transistor-Chips 12A.
  • Die Stromschiene 142 S1 ist elektrisch mit einem sechsten Verdrahtungsmuster 84 verbunden. Beispielsweise kann ein Ende der Stromschiene 142 S1 mit dem sechsten Verdrahtungsmuster 84 mittels Leitkleber, wie beispielsweise ein Lötmittel, wie in 18 gezeigt, verbunden werden. Somit dient die Stromschiene 142 S1 als ein Source-Anschluss (erster Source-Anschluss) für jeden der ersten Transistor-Chips 12A.
  • Die Stromschiene 142 S2 ist elektrisch mit einem zweiten externen Verbindungsgebiet 74C des ersten Verdrahtungsmusters 74 verbunden. Beispielsweise kann ein Ende der Stromschiene 142 S2 mit dem zweiten externen Verbindungsgebiet 74C mittels Leitkleber, wie beispielsweise ein Lötmittel, wie in 18 gezeigt, verbunden werden. Somit dient die Stromschiene 142 S2 als ein Source-Anschluss (zweiter Source-Anschluss) für jeden der zweiten Transistor-Chips 12B.
  • Die Stromschiene 142 G2 ist elektrisch mit einem dritten Verdrahtungsmuster 78 verbunden. Beispielsweise kann ein Ende der Stromschiene 142 G2 mit dem dritten Verdrahtungsmuster 78 mittels Leitkleber, wie beispielsweise ein Lötmittel, wie in 18 gezeigt, verbunden werden. Somit dient die Stromschiene 142 G2 als ein Eingangsanschluss (zweiter Gate-Anschluss) einer Gate-Spannung an jeden der ersten Transistor-Chips 12A.
  • In einem Bereich, der außerhalb des Gehäuses 140 in jeder der Stromschienen 142 eingezeichnet ist, ist ein Einsetzloch 142a ausgebildet, durch das ein Befestigungselement, wie beispielsweise eine Schraube, eingesetzt wird, um einen Verbindungsanschluss an ein externes Gerät zu befestigen.
  • In 17 erstrecken sich die Stromschienen 142 in die Normalrichtung der Vorderfläche der oberen Platte 148; jedoch können die Stromschienen 142 zur Seite der oberen Platte 148 gebogen werden, wenn die Stromschienen 142 mit dem externen Gerät verbunden werden. Werden die Stromschienen 142 mit dem externen Gerät verbunden, wird der Verbindungsanschluss und dergleichen von dem externen Gerät mittels Schrauben und Muttern unter Verwendung der Einsetzlöcher 144a befestigt. Aus diesem Grund können Unterbringungslöcher 148b, die die Schraubenköpfe oder Muttern aufnehmen, wenn die Stromschienen 142 gebogen werden, in der oberen Platte 148 vorgesehen sein.
  • Das Halbleitermodul 10D nimmt das Halbleitermodul 10A in dem Gehäuse 140 auf. Aus diesem Grund weist das Halbleitermodul 10D dieselben funktionalen Wirkungen wie das Halbleitermodul 10A auf. Es wurde eine Ausführungsform als Beispiel beschrieben, bei der das Halbleitermodul 10A in dem Gehäuse 140 angeordnet ist; jedoch können auch die Halbleitermodule 10B, 10C anstelle des Halbleitermoduls 10A eingesetzt werden.
  • Darüber hinaus wurde eine Ausführungsform als Beispiel beschrieben, bei der die Bodenplatte 144 und das Abdeckteil 146 als das Gehäuse 140 vorgesehen sind; jedoch reicht es aus, dass das Gehäuse einen Aufbau aufweist, in dem das Halbleitermodul 10A, das Halbleitermodul 10B, oder das Halbleitermodul 10C untergebracht und die Stromschienen 142 außerhalb des Gehäuses 140 vorgesehen werden können.
  • Zuvor wurden unterschiedliche Ausführungsformen gemäß der vorliegenden Erfindung beschrieben; jedoch ist die vorliegende Erfindung nicht auf die zuvor beschriebenen unterschiedlichen Formen beschränkt und können auf verschiedene Weise modifiziert werden, ohne vom Geist der Erfindung abzuweichen.
  • Für gewöhnlich weist jeder der ersten und zweiten Transistor-Chips 100A, 100B als ein MOSFET aufgrund seiner Konfiguration eine parasitäre Diode innerhalb des Chips auf, wobei die parasitäre Diode als eine Freilauf-Diode dient. Aus diesem Grund wurde für das Halbleitermodul gemäß der ersten bis dritten Ausführungsform eine Ausführungsform als Beispiel dargestellt, bei der die Freilauf-Diode nicht getrennt von jedem der ersten und zweiten Transistor-Chips montiert ist.
  • Jedoch kann beispielsweise der Freilauf-Dioden-Chip in dem Halbleitermodul getrennt von jedem der ersten und zweiten Transistor-Chips vorsehen sein. Im Nachfolgenden wird ein Beispiel eines Aufbaus eines Halbleitermoduls, das die Freilauf-Diode aufweist, mit Bezug auf 19 beschrieben.
  • Ein Halbleitermodul 10E, das in 19 dargestellt ist, umfasst erste und zweite Dioden-Chips 150A, 150B als Freilauf-Dioden, wobei der Aufbau des Halbleitermoduls 10E einer Ausführungsform entspricht, in der das Halbleitermodul 10B gemäß der zweiten Ausführungsform die ersten und zweiten Dioden-Chips 150A, 150B aufweist. Die Konfigurationen der ersten und zweiten Dioden-Chips 150A, 150B sind gleich und jeder der Dioden-Chips ist eine vertikale Diode mit einer Anodenelektrode 152 auf der Vorderfläche und einer Kathodenelektrode 154 auf der Rückseitenfläche.
  • Jeder der ersten Dioden-Chips 150A ist auf dem ersten Chip-Befestigungsbereich 74A derart montiert, dass die Kathodenelektrode 154 eines jeden der ersten Dioden-Chips 150A dem ersten Chip-Befestigungsbereich 74A gegenüberliegt, so dass die Kathodenelektrode 154 eines jeden der ersten Dioden-Chips 150A mit dem ersten Chip-Befestigungsbereich 74A verbunden ist.
  • Die Anodenelektroden 152 der benachbarten ersten Dioden-Chips 150A sind über einen dreizehnten Draht W13 miteinander verbunden, und die Anodenelektroden 152 der mehreren ersten Dioden-Chips 150A sind mit dem vierten Verdrahtungsmuster 80 über einen vierzehnten Draht W14 verbunden.
  • Im Falle der zweiten Dioden-Chips 150B, ist die Anodenelektrode 152 eines jeden der zweiten Dioden-Chips 150B auf dem ersten Chip-Befestigungsbereich 74A derart montiert, dass die Anodenelektrode 152 eines jeden der zweiten Dioden-Chips 150B mit dem ersten Chip-Befestigungsbereich 74A verbunden ist.
  • Die Kathodenelektroden 154 der benachbarten zweiten Dioden-Chips 150B sind über einen fünfzehnten Draht W15 miteinander verbunden, und die Kathodenelektroden 154 der mehreren zweiten Dioden-Chips 150B sind über einen sechzehnten Draht W16 mit dem fünften Verdrahtungsmuster 82 verbunden.
  • Die ersten und zweiten Dioden-Chips 150A, 150B werden auf solche Weise auf dem Verdrahtungssubstrat 104 montiert, dass die Anzahl der Leitungsdrähte, wie beispielsweise Kabel, zur Verbindung der ersten und zweiten Dioden-Chips 150A, 150B mit den ersten und zweiten Transistor-Chips 100A, 100B verringert werden kann. Folglich kann die Induktivitätskomponente des Leitungsdrahts verringert und ein Hochgeschwindigkeitsbetrieb des Halbleitermoduls 106 sichergestellt werden.
  • Es wurde eine Ausführungsform als Beispiel beschrieben, bei der das Halbleitermodul 106 gemäß der zweiten Ausführungsform die ersten und zweiten Dioden-Chips 150A, 150B aufweist. Jedoch kann ein Halbleitermodul gemäß weiterer Ausführungsformen in gleicher Weise die ersten und zweiten Dioden-Chips 150A, 150B als Freilauf-Dioden aufweisen.
  • Darüber hinaus können in dem Halbleitermodul 10B gemäß der zweiten Ausführungsform die ersten und zweiten Transistor-Chips 12A, 12B anstelle der ersten und zweiten Transistor-Chips 100A, 100B, wie in einem Halbleitermodul 10F in 20 dargestellt, verwendet werden.
  • Der Aufbau der ersten und zweiten Transistor-Chips ist nicht auf den Aufbau der 1, 4 und 11 beschränkt, und es ist ausreichend, dass jeder der ersten Transistor-Chips ein Paar von Hauptelektroden-Kontaktflächen und eine Steuerelektroden-Kontaktfläche aufweist, und dass eine Hauptelektroden-Kontaktfläche (erste Hauptelektroden-Kontaktfläche) des Paares der Hauptelektroden-Kontaktflächen und die Steuerelektroden-Kontaktfläche (erste Steuerelektroden-Kontaktfläche) auf der Vorderfläche vorgesehen sind, und die andere Hauptelektroden-Kontaktfläche (die zweite Hauptelektroden-Kontaktfläche) auf der Rückseitenfläche vorgesehen ist. In gleicher Weise ist es ausreichend, dass jeder der zweiten Transistor-Chips ein Paar von Hauptelektroden-Kontaktflächen und eine Steuerelektroden-Kontaktfläche aufweist, und dass eine Hauptelektroden-Kontaktfläche (die dritte Hauptelektroden-Kontaktfläche) des Paares der Hauptelektroden-Kontaktflächen und die Steuerelektroden-Kontaktfläche (die zweite Steuerelektroden-Kontaktfläche) auf der Vorderfläche vorgesehen sind und die weitere Hauptelektroden-Kontaktfläche (die vierte Hauptelektroden-Kontaktfläche) auf der Rückseitenfläche vorgesehen ist.
  • Zuvor wurde der MOSFET als jeweils erster und zweiter Transistor-Chip erläuternd beschrieben; jedoch kann jeder der ersten und zweiten Transistor-Chips beispielsweise ein bipolarer Transistor mit isoliertem Gate (IGBT) sein. In diesem Fall wird die Ausführungsform mit den ersten und zweiten Dioden-Chips 150A, 150B, wie in 19 gezeigt, verwendet.
  • Ist jeder der ersten Transistor-Chips ein IGBT, reicht es aus, dass eine Emitterelektroden-Kontaktfläche (erste Hauptelektroden-Kontaktfläche) und eine Gate-Elektroden-Kontaktfläche (erste Steuerelektroden-Kontaktfläche) auf der Vorderfläche ausgebildet sind, und eine Sammelelektroden-Kontaktfläche (zweite Hauptelektroden-Kontaktfläche) auf der Rückseitenfläche ausgebildet ist. In gleicher Weise ist es ausreichend, dass dann, wenn jeder der zweiten Transistor-Chips ein IGBT ist, eine Emitterelektroden-Kontaktfläche (dritte Hauptelektroden-Kontaktfläche) und eine Gate-Elektroden-Kontaktfläche (zweite Steuerelektroden-Kontaktfläche) auf der Vorderfläche ausgebildet sind und eine Sammelelektroden-Kontaktfläche (vierte Hauptelektroden-Kontaktfläche) auf der Rückseitenfläche ausgebildet ist.
  • In der ersten bis vierten Ausführungsform wurde das Halbleitermodul als Einphasenwechselrichter erläuternd beschrieben. Jedoch ist das Halbleitermodul nicht auf den Einphasenwechselrichter beschränkt. Beispielsweise kann das Modul ein Dreiphasenwechselrichter sein. In diesem Fall ist es ausreichend, dass unter der Annahme, dass der Aufbau auf der Vorderfläche 72a des Isoliersubstrats 72, der in der ersten bis dritten Ausführungsform beschrieben ist, eine Einheit bildet, drei Einheiten auf der Vorderfläche 74a ausgebildet werden und die Verdrahtung entsprechend dem Dreiphasenwechselrichter unter Verwendung des Leitungsdrahts durchgeführt wird. Im Übrigen kann der erste externe Verbindungsbereich 74B als gemeinsamer Bereich dienen.
  • Darüber hinaus kann beispielsweise in der zweiten Ausführungsform das erste Widerstandsteil, in dem mehrere erste Widerstandselemente durch das Verbindungsteil miteinander verbunden sind, auf planare Weise mit jeden der ersten Transistor-Chips und dergleichen verbunden werden, ohne durch eine Leitung zu verlaufen. In gleicher Weise kann beispielsweise das zweite Widerstandsteil, in dem mehrere zweite Widerstandselemente durch das Verbindungsteil miteinander verbunden sind, auf planare Weise mit dem Kontaktflächen-Verbindungsbereich und dergleichen verbunden sein, ohne durch die Leitung zu verlaufen.
  • In der obigen Beschreibung wurde der Draht als Leitungsdraht erläuternd beschrieben, der zur Verdrahtung in dem Halbleitermodul verwendet wird; jedoch kann der Leitungsdraht beispielsweise ein Band sein. Ferner reicht es aus, dass das Halbleitermodul wenigstens einen ersten Transistor-Chip und wenigstens einen zweiten Transistor-Chip umfasst.
  • Die zuvor beschriebene erste bis vierte Ausführungsform und die Modifikationen können innerhalb des Umfangs der vorliegenden Erfindung kombiniert werden, ohne vom Geist der vorliegenden Erfindung abzuweichen. Beispielweise können in dem Halbleitermodul 10B der zweiten Ausführungsform die zweiten Transistor-Chips 12B, die in der ersten Ausführungsform beschrieben wurden, anstelle der zweiten Transistor-Chips 100B verwendet werden.
  • Bezugszeichenliste
    • 10A, 10B, 10C, 10D, 10E, 10F
    Halbleitermodul
    12A
    Erster Transistor-Chip
    12B
    Zweiter Transistor-Chip
    12a
    Vorderfläche (Oberflächen des ersten und zweiten Transistor-Chips)
    12b
    Rückfläche (vordere Flächen des ersten und zweiten Transistor-Chips)
    16
    Gate-Elektroden-Kontaktfläche (erste und zweite Steuerelektroden-Kontaktfläche)
    18
    Source-Elektroden-Kontaktfläche (erste und dritte Hauptelektroden-Kontaktfläche)
    20
    Drain-Elektroden-Kontaktfläche (zweite und vierte Hauptelektroden-Kontaktfläche)
    22
    Zellenabschnitt
    24
    Umfangsabschnitt
    28
    Gate-Elektrode (Steuerelektrode)
    30
    Source-Elektrode (erste Hauptelektrode)
    32
    Drain-Elektrode (zweite Hauptelektrode)
    34
    Gate-Elektroden-Verdrahtung (Steuerelektroden-Verdrahtung)
    72
    Isolierendes Substrat (Substrat)
    72a
    Vorderfläche (Hauptfläche)
    74
    Erstes Verdrahtungsmuster
    76
    Zweites Verdrahtungsmuster
    78
    Drittes Verdrahtungsmuster
    100A
    Erster Transistor-Chip
    100B
    Zweiter Transistor-Chip
    100a
    Vorderfläche (Oberflächen des ersten und zweiten Transistor-Chips)
    100b
    Rückfläche (Rückflächen des ersten und zweiten Transistor-Chips)
    102A
    Erster Widerstandsteil
    102B
    Zweiter Widerstandsteil
    106
    Gate-Elektroden-Kontaktfläche (erste und zweite Steuerelektroden-Kontaktflächen)
    108A
    Erstes Widerstandselement
    108B
    Zweites Widerstandselement
    110A
    Erstes Harzteil (erstes Verbindungsteil)
    110B
    Zweites Harzteil (zweites Verbindungsteil)
    138A
    Erstes Widerstandselement
    138B
    Zweites Widerstandselement
    W2, W6
    Leitungsdraht

Claims (9)

  1. Halbleitermodul, umfassend: ein Substrat, auf dem ein erstes Verdrahtungsmuster, ein zweites Verdrahtungsmuster und ein drittes Verdrahtungsmuster auf einer Hauptfläche ausgebildet sind; einen vertikalen ersten Transistor-Chip, der auf dem Substrat montiert ist; und einen vertikalen zweiten Transistor-Chip, der auf dem Substrat montiert ist, wobei der erste Transistor-Chip umfasst: eine erste Hauptelektroden-Kontaktfläche und eine zweite Hauptelektroden-Kontaktfläche, und eine erste Steuerelektroden-Kontaktfläche, an die eine Steuerspannung zur Steuerung der Leitung zwischen der ersten Hauptelektroden-Kontaktfläche und der zweiten Hauptelektroden-Kontaktfläche angelegt ist, die erste Hauptelektroden-Kontaktfläche und die erste Steuerelektroden-Kontaktfläche auf einer Vorderfläche des ersten Transistor-Chips ausgebildet sind, die zweite Hauptelektroden-Kontaktfläche auf einer Rückfläche des ersten Transistor-Chips ausgebildet ist, der zweite Transistor-Chip umfasst: eine dritte Hauptelektroden-Kontaktfläche und eine vierte Hauptelektroden-Kontaktfläche, und eine zweite Steuerelektroden-Kontaktfläche, an die eine Steuerspannung zur Steuerung der Leitung zwischen der dritten Hauptelektroden-Kontaktfläche und der vierten Hauptelektroden-Kontaktfläche angelegt ist, die dritte Hauptelektroden-Kontaktfläche und die zweite Steuerelektroden-Kontaktfläche auf einer Vorderfläche des zweiten Transistor-Chips ausgebildet sind, die vierte Hauptelektroden-Kontaktfläche auf einer Rückfläche des zweiten Transistor-Chips ausgebildet ist, der erste Transistor-Chip auf dem ersten Verdrahtungsmuster derart montiert ist, dass die Rückfläche des ersten Transistor-Chips der Hauptfläche des Substrats gegenüberliegt, um dadurch die zweite Hauptelektroden-Kontaktfläche mit dem ersten Verdrahtungsmuster zu verbinden, die erste Steuerelektroden-Kontaktfläche elektrisch mit dem zweiten Verdrahtungsmuster verbunden ist, der zweite Transistor-Chip auf dem ersten Verdrahtungsmuster derart montiert ist, dass die Vorderfläche des zweiten Transistor-Chips der Hauptfläche des Substrats gegenüberliegt, um dadurch die dritte Hauptelektroden-Kontaktfläche mit dem ersten Verdrahtungsmuster zu verbinden, und die zweite Steuerelektroden-Kontaktfläche des zweiten Transistor-Chips elektrisch mit dem dritten Verdrahtungsmuster verbunden ist.
  2. Halbleitermodul nach Anspruch 1, wobei der erste Transistor-Chip mehrfach vorgesehen ist, der zweite Transistor-Chip mehrfach vorgesehen ist, sowohl der erste Transistor-Chip als auch der zweite Transistor-Chip einen Halbleiter mit breitem Bandabstand enthält, die ersten Hauptelektroden-Kontaktflächen der mehreren ersten Transistor-Chips über einen Leitungsdraht miteinander verbunden sind, und die vierten Hauptelektroden-Kontaktflächen der mehreren zweiten Transistor-Chips über einen Leitungsdraht miteinander verbunden sind.
  3. Halbleitermodul nach Anspruch 2, wobei die erste Steuerelektroden-Kontaktfläche jedes der ersten Transistor-Chips über ein erstes Widerstandsteil mit dem zweiten Verdrahtungsmuster verbunden ist, und das erste Widerstandsteil umfasst: mehrere erste Widerstandselemente, von denen jedes jedem der mehreren ersten Transistor-Chips entspricht und mit der ersten Steuerelektroden-Kontaktfläche verbunden ist, und ein Verbindungsteil, das die mehreren ersten Widerstandselemente miteinander verbindet.
  4. Halbleitermodul nach Anspruch 3, wobei jedes der ersten Widerstandselemente und die erste Steuerelektroden-Kontaktfläche physikalisch miteinander verbunden sind, und jedes der ersten Widerstandselemente und das zweite Verdrahtungsmuster physikalisch miteinander verbunden sind.
  5. Halbleitermodul nach Anspruch 2, wobei die erste Steuerelektroden-Kontaktfläche jedes der ersten Transistor-Chips über das entsprechende erste Widerstandselement mit dem zweiten Verdrahtungsmuster verbunden ist, jedes der ersten Widerstandselemente und die erste Steuerelektroden-Kontaktfläche physikalisch miteinander verbunden sind, und jedes der ersten Widerstandselemente und das zweite Verdrahtungsmuster physikalisch miteinander verbunden sind.
  6. Halbleitermodul nach einem der Ansprüche 3 bis 5, wobei die mehreren ersten Transistor-Chips in einer vorbestimmten Richtung auf dem ersten Verdrahtungsmuster angeordnet sind, und sich die erste Steuerelektroden-Kontaktfläche jedes der ersten Transistor-Chips in der vorbestimmten Richtung erstreckt.
  7. Halbleitermodul nach Anspruch 6, wobei jeder der ersten Transistor-Chips umfasst: einen Zellenabschnitt, der ein Bereich ist, der eine vertikale Transistorstruktur aufweist, die eine erste Hauptelektrode und eine zweite Hauptelektrode, die jeweils mit der ersten Hauptelektroden-Kontaktfläche und der zweiten Hauptelektroden-Kontaktfläche elektrisch verbunden sind, und eine Steuerelektrode, die elektrisch mit der ersten Steuerelektroden-Kontaktfläche verbunden ist, umfasst, und in dem in einem Leitungszustand zwischen der ersten Hauptelektroden-Kontaktfläche und der zweiten Hauptelektroden-Kontaktfläche Strom fließt; und einen Umfangsabschnitt, der den Zellenabschnitt umgibt und den Zellenabschnitt elektrisch schützt, und wenigstens ein Teil der ersten Steuerelektroden-Kontaktfläche am Umfangsabschnitt vorgesehen ist.
  8. Halbleitermodul nach einem der Ansprüche 2 bis 7, wobei die zweiten Steuerelektroden-Kontaktflächen der mehreren zweiten Transistor-Chips mit dem dritten Verdrahtungsmuster verbunden sind, indem sie auf dem dritten Verdrahtungsmuster montiert werden.
  9. Halbleitermodul nach einem der Ansprüche 2 bis 7, wobei das dritte Verdrahtungsmuster umfasst: mehrere Chip-entsprechenden Bereiche, die jeweils den mehreren zweiten Transistor-Chips entsprechen und voneinander isoliert sind; und einen externen Verbindungsbereich, der von jedem der Chip-entsprechenden Bereiche isoliert ist, wobei die zweite Steuerelektroden-Kontaktfläche jedes der mehreren zweiten Transistor-Chips auf dem jeweiligen Chip-entsprechenden Bereich montiert ist, um dadurch mit dem Chip-entsprechenden Bereich verbunden zu werden, die mehreren Chip-entsprechenden Bereiche über ein zweites Widerstandsteil mit dem externen Verbindungsbereich verbunden sind, und das zweite Widerstandsteil umfasst: mehrere zweite Widerstandselemente, die jeweils den mehreren Chip-entsprechenden Bereichen entsprechen und mit den Chip-entsprechenden Bereichen verbunden sind, und ein zweites Verbindungsteil, das die mehreren zweiten Widerstandselemente miteinander verbindet.
DE112015004684.4T 2014-10-15 2015-09-02 Halbleitermodul Pending DE112015004684T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-211110 2014-10-15
JP2014211110A JP6361447B2 (ja) 2014-10-15 2014-10-15 半導体モジュール
PCT/JP2015/074945 WO2016059901A1 (ja) 2014-10-15 2015-09-02 半導体モジュール

Publications (1)

Publication Number Publication Date
DE112015004684T5 true DE112015004684T5 (de) 2017-07-13

Family

ID=55746449

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015004684.4T Pending DE112015004684T5 (de) 2014-10-15 2015-09-02 Halbleitermodul

Country Status (5)

Country Link
US (1) US9966334B2 (de)
JP (1) JP6361447B2 (de)
CN (1) CN107078128B (de)
DE (1) DE112015004684T5 (de)
WO (1) WO2016059901A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6740959B2 (ja) * 2017-05-17 2020-08-19 株式会社オートネットワーク技術研究所 回路装置
US10727212B2 (en) * 2018-03-15 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor package
DE112019001335T5 (de) * 2018-06-11 2020-11-26 Rohm Co., Ltd. Halbleitermodul
US11688722B2 (en) * 2018-09-20 2023-06-27 Fuji Electric Co., Ltd. Semiconductor device
DE112019000595T5 (de) * 2018-09-20 2020-11-26 Fuji Electric Co., Ltd. Halbleitervorrichtung
KR20210036535A (ko) * 2019-09-26 2021-04-05 에스케이하이닉스 주식회사 반도체 장치
JP7361672B2 (ja) 2020-10-27 2023-10-16 三菱電機株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52106564A (en) 1976-03-05 1977-09-07 Tsubakimoto Chain Co Intermittent rotation drive apparatus of body of rotation
JPS52106564U (de) * 1977-01-12 1977-08-13
JPS55137503U (de) * 1979-03-20 1980-09-30
JPS55137503A (en) 1979-04-13 1980-10-27 Nec Corp Photo switch
AU705177B1 (en) * 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
JP2000049281A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置
US6417532B2 (en) * 2000-01-28 2002-07-09 Kabushiki Kaisha Toshiba Power semiconductor module for use in power conversion units with downsizing requirements
JP4993824B2 (ja) 2001-07-03 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
JP5388661B2 (ja) * 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
DE102010006850A1 (de) * 2010-02-04 2011-08-04 Compact Dynamics GmbH, 82319 Elektronische Baugruppe zum Schalten elektrischer Leistung
TWI525767B (zh) * 2011-04-04 2016-03-11 Rohm Co Ltd Semiconductor device and method for manufacturing semiconductor device
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
JP5935672B2 (ja) 2012-01-31 2016-06-15 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
JP5935374B2 (ja) 2012-02-17 2016-06-15 富士電機株式会社 半導体モジュールの製造方法
EP2631730B1 (de) 2012-02-24 2014-09-24 Samsung Electronics Co., Ltd Sensoranordnung und Roboterreiniger damit
US8878305B2 (en) * 2012-10-04 2014-11-04 Toyota Motor Engineering & Manufacturing North America, Inc. Integrated power module for multi-device parallel operation

Also Published As

Publication number Publication date
WO2016059901A1 (ja) 2016-04-21
CN107078128A (zh) 2017-08-18
US9966334B2 (en) 2018-05-08
JP6361447B2 (ja) 2018-07-25
JP2016082039A (ja) 2016-05-16
US20170287828A1 (en) 2017-10-05
CN107078128B (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
DE112015004684T5 (de) Halbleitermodul
DE102010000208B4 (de) Halbleitervorrichtung mit monolithischem Halbleiterschalter und Verfahren zu dessen Herstellung
DE102010008617B4 (de) Halbleitervorrichtungen zum Treiben eines als Brücke geschalteten Leistungstransistors
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102006038479B4 (de) Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102014116091B4 (de) Halbleiterbauelement
DE102017205757B4 (de) Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration
DE10229625A1 (de) Halbleitervorrichtung
DE102017100947B4 (de) Elektronische Komponente und Schaltkreis
DE112017001838T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102012213208A1 (de) Halbleiteranordnung
DE102011056937A1 (de) Die-Gehäuse
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102014112186A1 (de) Leistungshalbleiterchipgehäuse
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102019201284A1 (de) Halbleitervorrichtung, Halbleiterbaugruppe, Halbleitermodul und Halbleiterschaltungsvorrichtung
DE112019002769T5 (de) Halbleiterbauteil
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102014109662B4 (de) Halbleiterchip und Gehäuse mit Source-Down- und Sensorkonfiguration
DE102011055185B4 (de) Integrierte Schaltung mit Feldeffekttransistor
DE112015004738T5 (de) Halbleitermodul
DE112017002605B4 (de) Leistungshalbleitermodul
DE102011083243B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed