DE112015002272T5 - Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten - Google Patents

Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten Download PDF

Info

Publication number
DE112015002272T5
DE112015002272T5 DE112015002272.4T DE112015002272T DE112015002272T5 DE 112015002272 T5 DE112015002272 T5 DE 112015002272T5 DE 112015002272 T DE112015002272 T DE 112015002272T DE 112015002272 T5 DE112015002272 T5 DE 112015002272T5
Authority
DE
Germany
Prior art keywords
power module
transistor
power
switching
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015002272.4T
Other languages
English (en)
Inventor
Henry Lin
Marcelo Schupbach
John Williams Palmour
Mrinal K. Das
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/277,820 external-priority patent/US9373617B2/en
Application filed by Cree Inc filed Critical Cree Inc
Publication of DE112015002272T5 publication Critical patent/DE112015002272T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Ein Leistungsmodul umfasst ein Gehäuse mit einer inneren Kammer und mehreren Schaltmodulen, die innerhalb der inneren Kammer des Gehäuses angebracht sind. Die Schaltmodule sind untereinander verbunden und konfiguriert, um ein Schalten von Leistung zu einer Last zu ermöglichen. Jedes einzelne der Schaltmodule umfasst wenigstens einen Transistor und wenigstens eine Diode. Der wenigstens eine Transistor und die wenigstens eine Diode können aus einem Materialsystem mit einem breiten Bandabstand gebildet sein, wie beispielsweise Siliziumcarbit (SiC), wodurch dem Leistungsmodul ermöglicht wird, im Vergleich zu herkömmlichen Leistungsmodulen bei hohen Frequenzen mit niedrigen Schaltverlusten zu arbeiten.

Description

  • VERWANDTE ANMELDUNGEN
  • Diese Anmeldung ist eine Teilfortsetzung der US Patentanmeldung mit der Seriennummer 13/893,998, die am 14. Mai 2013 eingereicht wurde und die wiederum eine Teilfortsetzung der US Patentanmeldung mit der Seriennummer 13/588,329, die am 17. August 2012 eingereicht wurde, ist, die die Priorität der US Provisional Patentanmeldung mit der Nummer 61/533,254 beansprucht, die am 11. September 2011 eingereicht wurde, wobei die Offenbarung von diesen Anmeldungen hier durch Bezugnahme in ihrer Gesamtheit Teil der vorliegenden Anmeldung sind.
  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung betrifft Leistungsmodule zum Steuern von einer Leistungszuführung an eine Last.
  • HINTERGRUND DER ERFINDUNG
  • Da die Leistung- bzw. Energiekosten fortwährend ansteigen und das Umweltbewusstsein ständig ansteigt, steigt fortwährend die Nachfrage nach Leistungseinrichtungen mit einem verbesserten Betriebsverhalten und einem verbesserten Wirkungsgrad. Eine Vorgehensweise zur Verbesserung des Betriebsverhaltens und des Wirkungsgrads einer Leistungseinrichtung besteht darin, die Einrichtung unter Verwendung von Siliziumcarbit (SiC) herzustellen. Es wird erwartet, dass Leistungseinrichtungen, die mit SiC hergestellt sind, beträchtliche Vorteile im Vergleich mit herkömmlichen Siliziumleistungseinrichtungen aufzeigen, und zwar im Hinblick auf die Schaltgeschwindigkeit, die Leistungsbehandlungsmöglichkeiten und die Temperaturbehandlungsmöglichkeiten. Insbesondere erlaubt das hohe kritische Feld und ein breiter Bandabstand von SiC Einrichtungen Erhöhungen in sowohl dem Betriebsverhalten als auch in dem Wirkungsgrad, wenn man dies mit herkömmlichen Siliziumeinrichtungen vergleicht.
  • Als Folge der inhärenten Begrenzungen des Betriebsverhaltens in Silizium kann eine herkömmliche Leistungseinrichtung einen bipolaren Aufbau benötigen, wie beispielsweise denjenigen eines bipolaren Transistors mit isoliertem Gatter (IGBT), wenn hohe Spannungen abgeblockt bzw. gesperrt werden (zum Beispiel Spannungen größer als 5 KV). Während ein bipolarer Aufbau allgemein den Widerstand der Driftschicht als Folge einer Leitfähigkeitsmodulation davon verringert, weisen bipolare Aufbauten auch den Nachteil von relativ langsamen Schaltzeiten auf. Wie Durchschnittsfachleute in dem technischen Gebiet wissen begrenzt die Umkehr-Erholungszeit (die der relativ geringen Diffusion von Minoritätsträgern zugerechnet wird) eines bipolaren Aufbaus die maximale Schalterzeit davon, wodurch Siliziumeinrichtungen im Allgemeinen für Anwendungen mit hoher Spannung und hoher Frequenz ungeeignet gemacht werden.
  • Als Folge der voranstehend unter Bezugnahme auf SiC Leistungseinrichtungen diskutierten Verbesserungen des Betriebsverhaltens können unipolare SiC Leistungseinrichtungen verwendet werden, um Spannungen bis zu 10 kV oder mehr zu blocken bzw. zu sperren. Die Majoritätsträgereigenschaft von derartigen unipolaren SiC Leistungseinrichtungen beseitigt effektiv die Umkehr-Erholungszeit der Einrichtung, wodurch sehr hohe Schaltgeschwindigkeiten (zum Beispiel kleiner als 100 ns für einen doppelt-diffundierten Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit einer 10 kV Abblockungsmöglichkeit und einem spezifischen Ein-Widerstand von ungefähr 100 mΩ·com2) ermöglicht.
  • Leistungseinrichtungen werden oft in ein Leistungsmodul verbunden und integriert, wobei das Modul arbeitet, um dynamisch große Leistungsmengen durch verschiedene Komponenten zu schalten, wie beispielsweise Motoren, Umrichter, Generatoren und dergleichen. Wie voranstehend diskutiert besteht als Folge der ansteigenden Kosten für Energie bzw. Leistung und der Bedenken hinsichtlich der Umgebungsbeeinflussung eine fortwährende Notwendigkeit für Leistungsmodule, die klein, in der Herstellung billiger und effizienter sind, während gleichzeitig ein ähnliches oder besseres Betriebsverhalten als deren herkömmliche Entsprechungen bereitgestellt werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Offenbarung betrifft Leistungsmodule zum Steuern einer Leistungs- bzw. Energielieferung an eine Last. Gemäß einer Ausführungsform umfasst ein Leistungsmodul ein Gehäuse mit einer inneren Kammer und mehreren Schaltmodulen, die innerhalb der inneren Kammer des Gehäuses angebracht sind. Die Schaltmodule sind untereinander verbunden und konfiguriert, um ein Schalten von Leistung an eine Last zu ermöglichen. Jedes einzelne der Schaltmodule umfasst einen Transistor und wenigstens eine Diode. Zusammengenommen sind die Schaltmodule in der Lage 1200 V abzublocken bzw. zu sperren, 300 A zu leiten und Schaltverluste von weniger als 20 Millijoule (milli-Joule) aufzuweisen. Durch Einbau von Schaltmodulen in dem Leistungsmodul, sodass das Leistungsmodul Schaltverluste von weniger als 20 Millijoule für eine 1200 V/300 A Nennleistung aufweist, ist das Betriebsverhalten des Leistungsmoduls signifikant im Vergleich mit herkömmlichen Leistungsmodulen verbessert.
  • Gemäß einer Ausführungsform umfasst ein Leistungsmodul ein Gehäuse mit einer inneren Kammer, wenigstens ein Leistungssubstrat innerhalb der inneren Kammer, und einen Gate-Verbinder (Gatter-Verbinder). Das Leistungssubstrat umfasst ein Schaltmodul auf einer ersten Oberfläche des Leistungssubstrats, um ein Schalten von Leistung an eine Last zu ermöglichen. Das Schaltmodul umfasst wenigstens einen Transistor und wenigstens eine Diode. Der Gate-Verbinder ist mit einem Gate-Kontakt des wenigstens einen Transistors über einen Signalpfad gekoppelt, der eine erste leitende Bahn auf der ersten Oberfläche des Leistungssubstrats umfasst. Unter Verwendung einer Leitenden Bahn auf der ersten Oberfläche des Leistungssubstrats, um den Gate-Verbinder mit dem Gate des wenigstens einen Transistors zu verbinden, verringert eine Störung in dem Leistungsmodule und vergrößert die Zuverlässigkeit der Verbindung zwischen dem Gate-Verbinder und dem Gate-Kontakt des wenigstens einen Transistors.
  • Gemäß einer Ausführungsform umfasst ein Leistungsmodul ein Gehäuse mit einer inneren Kammer, ein Paar von Ausgangskontakten, und eine Vielzahl von Schaltmodulen. Die Vielzahl von Schaltmodulen sind innerhalb der inneren Kammer des Gehäuses angebracht und sind untereinander verbunden, um ein Schalten von Leistung bzw. Energie von einer Leistungsquelle, die zwischen die Ausgangskontakte gekoppelt ist, zu einer Last zu ermöglichen. Das Paar von Ausgangskontakten ist derart angeordnet, dass eine Fläche von wenigstens 150 mm2 von jedem der Ausgangskontakte weniger als 1,5 mm von dem anderen Ausgangskontakt angeordnet ist. Eine Bereitstellung einer Fläche von jedem Ausgangskontakt von wenigstens 150 mm2, was geringer als 1,5 mm von dem anderen Ausgangskontakt ist, reduziert die Leckinduktivität zwischen den Ausgangskontakten, wodurch das Betriebsverhalten des Leistungsmoduls verbessert wird.
  • Durchschnittsfachleute in dem technischen Gebiet werden den Umfang der vorliegenden Offenbarung erkennen und zusätzliche Aspekte davon nach Lesen der folgenden ausführlichen Beschreibung der bevorzugten Ausführungsformen in Verbindung mit den beiliegenden Zeichnungsfiguren realisieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungsfiguren, die in diese Spezifikation eingebaut sind und einen Teil davon bilden, illustrieren mehrere Aspekte der Offenbarung und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien der Offenbarung. In den Zeichnungen zeigen:
  • 1 eine schematische Darstellung, die die Einzelheiten eines Leistungsmoduls gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 eine grafische Darstellung, die die verschiedenen Signale darstellt, die von dem in 1 gezeigt Leistungsmodul erzeugt werden;
  • 3 eine schematische Darstellung, die die Einzelheiten der Schaltmodule in dem Leistungsmodul, das in 1 gezeigt ist, darstellt;
  • 4 ein Blockdiagramm, das Einzelheiten des in 1 gezeigten Leistungsmoduls gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt;
  • 5 eine Draufsicht, die Einzelheiten des Leistungsmoduls, das in 1 gezeigt ist, gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt;
  • 6 eine Draufsicht, die weitere Einzelheiten des in 1 gezeigten Leistungsmoduls gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt;
  • 7 eine Draufsicht, die ein äußeres Gehäuse des in 1 gezeigten Leistungsmoduls gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt;
  • 8 eine Draufsicht, die Einzelheiten des äußeren Gehäuses des in 1 gezeigten Leistungsmoduls gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt; und
  • 9 ein Blockdiagramm, das Einzelheiten der Leistungssubstrate in dem in 4 gezeigten Leistungsmodul gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehend aufgeführten Ausführungsformen stellen die notwendige Information bereit, um Durchschnittsfachleute in dem technischen Gebiet in die Lage zu versetzen die Ausführungsformen in der Praxis umzusetzen, und sie illustrieren die bevorzugte Vorgehensweise zur Umsetzung der Ausführungsformen. Beim Lesen der folgenden Beschreibung im Hinblick auf die beiliegenden Zeichnungsfiguren werden Durchschnittsfachleute in dem technischen Gebiet die Konzepte der Offenbarung verstehen und Anwendungen von diesen Konzepten, die hier nicht besonders angesprochen werden, erkennen. Es sei darauf hingewiesen, dass diese Konzepte und Anwendungen in den Umfang der Offenbarung und der beigefügten Ansprüche fallen.
  • Obwohl die Begriffe erster, zweiter usw. hier verwendet werden können, um verschiedene Elemente zu beschreiben, sei darauf hingewiesen, dass diese Elemente durch diese Begriffe nicht beschränkt werden sollten. Diese Begriffe werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Zum Beispiel könnte ein erstes Element als ein zweites Element bezeichnet werden und in umgekehrter Weise könnte ein zweites Element als ein erstes Element benannt werden, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Wie hier verwendet umfasst der Ausdruck „und/oder” sämtliche oder alle Kombinationen von ein oder mehreren der zugehörigen aufgelisteten Einzelheiten.
  • Es sei darauf hingewiesen, dass dann, wenn ein Element wie beispielsweise eine Schicht, ein Bereich oder ein Substrat so bezeichnet wird, dass es „auf” einem anderen Element ist oder sich „auf ein anderes Element erstreckt”, es direkt auf dem anderen Element sein kann oder sich direkt auf das andere Element hin erstrecken kann oder zwischenliegende Elemente ebenfalls vorhanden sein können. Wenn im Gegensatz dazu ein Element so bezeichnet wird, dass es „direkt auf” einem anderen Element ist oder sich direkt „auf” ein anderes Element hin erstreckt, sind keine zwischenliegende Elemente vorhanden. Genauso sei darauf hingewiesen, dass dann, wenn ein Element wie beispielsweise eine Schicht, ein Bereich oder ein Substrat so bezeichnet wird, das sie/er/es „über” einem anderen Element ist oder sich „über ein” anderes Element erstreckt, es direkt über dem anderen Element sein kann oder sich direkt über diesem erstreckt oder zwischenliegende Elemente ebenfalls vorhanden sein können. Wenn im Gegensatz dazu ein Element so bezeichnet wird, dass es „direkt über” einem anderen Element ist oder sich „direkt über” das andere Element erstreckt, dann sind keine zwischenliegende Elemente vorhanden. Es sei auch darauf hingewiesen, dass dann, wenn ein Element so bezeichnet wird, dass es mit einem anderen Element „verbunden” oder „gekoppelt” ist, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder zwischenliegende Elemente vorhanden sein können. Im Gegensatz dazu, wenn ein Element so bezeichnet wird, dass es „direkt” mit einem anderen Element verbunden ist oder „direkt” mit diesen gekoppelt ist, sind keine zwischenliegende Elemente vorhanden.
  • Relative Begriffe wie beispielsweise „unterhalb” oder „oberhalb” oder „oben” oder „unten” oder „horizontal” oder „vertikal” können hier verwendet werden, um eine Beziehung von einem Element, einer Schicht, oder einem Bereich zu einem anderen Element, einer anderen Schicht oder einem anderen Bereich, wie in den Figuren dargestellt, zu beschreiben. Sei darauf hingewiesen, dass diese Begriffe und die wenigen voranstehend diskutierten Begriffe so gedacht sind, dass sie unterschiedliche Orientierungen der Einrichtung zusätzlich zu der in den Figuren dargestellten Orientierung umfassen.
  • Die hier verwendete Terminologie dient nur dem Zweck einer Beschreibung von bestimmten Ausführungsformen und es ist nicht angedacht, dass sie für die Offenbarung beschränkend ist. Wie hier verwendet sollen die singularen Formen „ein”, „einer”, „eines” und „der/die/das” genauso die Pluralformen umfassen, außer wenn der Kontext dies anderweitig klar anzeigt. Es sei ferner darauf hingewiesen, dass die Begriffe „umfasst”, „umfassend”, „schließt ein” und/oder „einschließlich”, wenn sie hier verwendet werden, die Anwesenheit von angegebenen Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, aber nicht für die Anwesenheit oder Hinzufügung von ein oder mehreren anderen Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen davon ausschließen.
  • Außer wenn dies anders angegeben ist, weisen sämtliche Begriffe (einschließlich von technischen und wissenschaftlichen Begriffen), die hier verwendet werden, die gleiche Bedeutung wie allgemein von einem gewöhnlichen Durchschnittsfachmann, auf den sich diese Offenbarung bezieht, verstanden werden. Es sei ferner darauf hingewiesen, dass die hier verwendeten Begriffe so interpretiert werden sollten, dass sie eine Bedeutung aufweisen, die mit deren Bedeutung in dem Kontext dieser Spezifikation und dem relevanten Stand der Technik einheitlich ist und nicht in einer idealisierten oder übermäßig formalen Weise interpretiert werden sollten, außer wenn dies explizit hier so definiert ist.
  • 1 zeigt ein beispielhaftes Leistungsmodul 10 in Übereinstimmung mit einer Ausführungsform der vorliegenden Offenbarung. Das Leistungsmodul 10 umfasst zwei Schaltmodule SM1 und SM2, die durch ein Steuersystem 12 gesteuert werden, um Leistung von einer Leistungsversorgung (DC+/DC–) zu einer Last 14 in einer gesteuerten Weise zu liefern. Wie Durchschnittsfachleute in dem technischen Gebiet erkennen werden bilden die Schaltmodule SM1 und SM2 eine Halbbrücke, deren Einzelheiten nachstehend noch diskutiert werden. Jedes einzelne der Schaltmodule SM1 und SM2 umfasst wenigstens einen ersten Transistor antiparallel zu einer ersten Diode. Insbesondere umfasst ein erstes Schaltmodul SM1 einen ersten Transistor Q1 antiparallel zu einer ersten Diode D1 und ein zweites Schaltmodul SM2 umfasst einen zweiten Transistor Q2 antiparallel zu einer zweiten Diode D2. In einer Ausführungsform sind der erste Transistor Q1 und der zweiten Transistor Q2 Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETS). Jedoch werden Durchschnittsfachleute in dem technischen Gebiet erkennen, dass irgendwelche geeigneten Schalteinrichtungen in den Schaltmodulen SM1 und SM2 verwendet werden können, ohne von den Grundprinzipien der folgenden Offenbarung abzuweichen, beispielsweise bipolare Transistoren mit einem isolierten Gate (IGBTs), Feldeffekttransistoren (FETs), Übergangsfeldeffekttransistoren (JFETs), Transistoren mit einer hohen Elektronenmobilität (HEMTs) oder dergleichen. Die erste Diode D1 und die zweite Diode D2 können Schottky Dioden sein, und insbesondere Schottky-Übergangs-Barrieredioden. Wiederum werden Durchschnittsfachleute in dem technischen Gebiet erkennen, dass irgendeine geeignete Diodeneinrichtung, zum Beispiel P-N Dioden und PiN Dioden in den Schaltmodulen SM1 und SM2 verwendet werden können, ohne von den Grundprinzipien der vorliegenden Offenbarung abzuweichen. In einer Ausführungsform ist die erste Diode D1 und die zweite Diode D2 weggelassen und deren Funktionalität wird durch eine interne Körperdiode des ersten Transistors Q1 bzw. des zweiten Transistor Q2 ersetzt. Unter Verwendung der internen Körperdiode des ersten Transistors Q1 und des zweiten Transistor Q2 anstelle der ersten Diode D1 oder zweiten Diode D2 können Platz und Kosten in dem Leistungsmodul 10 eingespart werden.
  • Ein Gate-Kontakt G des ersten Transistors Q1 und ein Source-Kontakt S des ersten Transistors Q1 sind mit dem Steuersystem 12 gekoppelt. In ähnlicher Weise sind ein Gate-Kontakt G und ein Source-Kontakt S des zweiten Transistor Q2 ebenfalls mit dem Steuersystem 12 gekoppelt. Es sei darauf hingewiesen, dass die Verbindung von dem Gate-Kontakt gehe zu dem ersten Transistor Q1 und dem zweiten Transistor Q2 zu dem Steuersystem 12 über einen Gate-Verbinder G1 bzw. G2 mit relativ geringer Leistung hergestellt werden kann. In ähnlicher Weise kann die Verbindung von dem Source-Kontakt S des ersten Transistors Q1 und dem zweiten Transistor Q2 zu dem Steuersystem 12 über eine Rückkehrverbindung S1 und S2 einer Quelle mit niedriger Leistung, die verwendet wird, um ein oder mehrere Betriebsparameter des ersten Transistors Q1 oder des zweiten Transistors Q1 zu messen, hergestellt werden. Ein Drain-Kontakt D des ersten Transistors Q1 ist mit einem positiven Leistungszuführungsanschluss DC+ gekoppelt. Ein Drain-Kontakt D des zweiten Transistors Q2 ist mit einem Ausgangsanschluss AUS gekoppelt. Der Source-Kontakt S des ersten Transistors Q1 ist auch mit dem Ausgangsanschluss AUS gekoppelt. Der Source-Kontakt S des zweiten Transistors Q2 ist mit einem negativen Leistungsversorgungsanschluss DC– gekoppelt. Schließlich ist die Last 14 zwischen den Ausgangsanschluss AUS und den negativen DC Leistungsversorgungsanschluss DC– geschaltet.
  • Der erste Transistor Q1, die erste Diode D1, der zweite Transistor Q2 und die zweite Diode D2 können jeweils Majoritätsträgereinrichtungen sein. Majoritätsträgereinrichtungen umfassen im allgemeinen FETs, wie beispielsweise MOSFETs, HEMTs, JFETs und dergleichen, umfassen aber nicht Thyristoren, bipolare Transistoren und Isolationsgate-Bipolartransistoren (IGBTs). Demzufolge kann das Leistungsmodul 10 in der Lage sein bei höheren Schaltgeschwindigkeiten zu arbeiten und geringere Schaltverluste zu erleiden, wenn es mit einem herkömmlichen Leistungsmodul, welches bipolare Einrichtungen verwendet, verglichen wird. In einer Ausführungsform sind der erste Transistor Q1, die erste Diode D1, der zweite Transistor Q2 und die zweite Diode D2 Einrichtungen mit einem breiten Bandabstand. Für Zwecke der vorliegenden Offenbarung ist eine Einrichtung mit einem breiten Bandabstand eine Halbleitereinrichtung mit einem Bandabstand von größer als oder gleich zu 3,0 Elektronenvolt (eV). Zum Beispiel können der erste Transistor Q1, die erste Diode D1, der zweite Transistor Q2 und die zweite Diode D2 Siliziumcarbit (SiC) oder Galliumnitrid (GaN) Einrichtungen sein. Für Referenzzwecke weist Si einen Bandabstand von ungefähr 1,1 eV auf, während SiC einen Bandabstand von ungefähr 3,3 eV aufweist. Wie voranstehend diskutiert verringert eine Verwendung von SiC für den ersten Transistor Q1, die erste Diode D1, den zweiten Transistor Q2 und die zweite Diode D2 signifikant die Schaltzeit von jeder einzelnen der Einrichtungen im Vergleich mit einem herkömmlichen IGBT-gestützten Leistungsmodul mit Silizium (Si), und erfährt ferner geringere Schaltverluste. Wenn zum Beispiel das Leistungsmodul 10 eine Nennleistung von 1200 V und 300 A aufweist, kann das Leistungsmodul 10 Schaltverluste von weniger als 25 Millijoule (mJ), kleiner als 20 mJ, oder sogar kleiner als 15 mJ in verschiedenen Ausführungsformen bei einem Betrieb zwischen –40C und 150C aufrechterhalten, während es auch einen niedrigen Ein-Zustands-Spannungsabfall bereitstellt. Wie Durchschnittsfachleute in dem technischen Gebiet erkennen werden, werden die Schaltverluste des Leistungsmoduls 10 allgemein nicht unter 1 mJ fallen. In einer zusätzlichen Ausführungsform sind der erste Transistor Q1, die erste Diode D1, der zweite Transistor Q2 und die zweite Diode D2 beide Majoritätsträgereinrichtungen und Einrichtungen mit einem breiten Bandabstand.
  • Im Betrieb betreibt der Steuersystem 12 das erste Schaltmodul SM1 und das zweite Schaltmodus SM2 in einer komplementären Weise, beispielsweise dahingehend, dass dann, wenn das erste Schaltmodul SM1 gerade leitet, das zweite Schaltmodul SM2 gerade abblockt (d. h. sperrt), und umgekehrt. Eine graphische Darstellung, die die Spannung an dem Gate-Kontakt G des ersten Transistors Q1, die Spannung an dem Gate-Kontakt G des zweiten Transistors Q2, die Spannung an dem Ausgangsanschluss AUS und den Strom durch die Last 14 über dem Verlauf eines Schaltzyklus des Leistungsmoduls 10 zeigt, ist in 2 dargestellt. Während einer ersten Zeitperiode T1 leitet gerade das erste Schaltmodul SM1, während das zweite Schaltmodus SM2 gerade sperrt. Demzufolge ist der Ausgangsanschluss AUS mit dem positiven Leistungsversorgungsanschluss DC+ verbunden, wodurch eine positive Leistungsversorgungsspannung an der Last 14 bereitgestellt wird und bewirkt wird, dass ein Strom von dem positiven Leistungszuführungsanschluss DC+ durch den ersten Transistor Q1 und in die Last 14 hineinfließt. Im Allgemeinen ist die Last 14 eine leitende Last, wodurch bewirkt wird, dass der Strom durch die Last 14 langsam über eine Rampe ansteigt, während das erste Schaltmodul SM1 gerade leitet.
  • Während einer zweiten Zeitperiode T2 ist das erste Schaltmodul SM1 in einen Sperrmodus geschaltet. Ferner bleibt das zweite Schaltmodus SM2 in einem Sperrmodus. In dieser Zeitperiode fließt weiter Strom an die Last 14 von dem Ausgangsanschluss AUS als Folge der internen Kapazitäten in Verbindung mit jedem einzelnen ersten Schaltmodul SM1 und zweiten Schaltmodul SM2. Insbesondere wird ungefähr die Hälfte des Stroms durch die Last 14 durch die interne Kapazität von jedem einzelnen der Schaltmodule SM1 und SM2 bereitgestellt. Die Spannung an dem Ausgangsanschluss AUS schwingt deshalb nach Masse bei einer gegebenen Rate und der Strom durch die Last 14 steigt allmählich an.
  • Wenn das zweite Schaltmodus SM2 auf einen leitenden Modus in einer dritten Zeitperiode T3 schaltet, dann wird der Ausgangsanschluss auf den negativen Leistungszuführungsanschluss DC– gekoppelt, der in einigen Ausführungsformen mit Masse verbunden sein kann. Demzufolge fließt durch den zweiten Transistor Q2 und in die Last 14 hinein durch den Ausgangsanschluss AUS Strom, was bewirkt, dass der Strom zunehmend negativ wird.
  • Während einer vierten Zeitperiode T4 das zweite Schaltmodus SW2 auf einen Sperrmodus geschaltet. Ferner bleibt das erste Schaltmodul SM1 in einem Sperrmodus. In dieser Zeitperiode fließt ein negativer Strom weiter zu der Last von dem Ausgangsanschluss AUS als Folge der internen Kapazitäten in Verbindung mit jedem einzelnen ersten Schaltmodul SM1 und zweiten Schaltmodus SM2. Insbesondere wird ungefähr die Hälfte des Stroms durch die Last 14 durch die interne Kapazität von jedem einzelnen der Schaltmodule SM1 und SM2 bereitgestellt. Die Spannung an dem Ausgangsanschluss AUS schwingt deshalb von Masse auf die positive Leistungsversorgungsspannung, die an dem positiven Leistungszuführungsanschluss DC+ bereitgestellt wird, und der Strom durch die Last 14 wird zunehmend positiv. Schließlich startet während einer fünften Zeitperiode T5 der Schaltzyklus erneut, so dass das erste Schaltmodul SM1 in einen leitenden Modus gebracht wird, während das zweite Schaltmodul SM2 in einem Sperrmodus bleibt.
  • 3 zeigt Einzelheiten des ersten Schaltmodul SM1 in Übereinstimmung mit einer Ausführungsform der vorliegenden Offenbarung. Das zweite Schaltmodul SM2 kann in ähnlicher Weise zu dem ersten Schaltmodul SM2 konfiguriert werden, ist aber zur Übersichtlichkeit nicht gezeigt. Wie in 3 gezeigt kann der erste Transistor Q1 und die erste Diode D1 des ersten Schaltmodus SM1 mehrere Transistoren Q11-6 und mehrere antiparallele Dioden D11-6, die parallel geschaltet sind, umfassen. Insbesondere können die Drain-Kontakte D von jedem einzelnen einer Anzahl von Transistoren Q11-6 zusammengeschaltet sein, die Source-Kontakte S von jedem einzelnen der Transistoren Q11-6 können zusammengeschaltet sein, und die Gate-Kontakte G von jedem einzelnen der Transistoren Q11-6 können jeweils über einen Gate-Widerstand RG zusammengekoppelt sein. Jeder einzelne der Transistoren Q11-6 umfasst eine antiparallele Diode D11-6, die zwischen den Source-Kontakt S und dem Drain-Kontakte D davon geschaltet ist. Obwohl sechs Transistoren Q11-6 so gezeigt sind, dass sie parallel zu sechs antiparallelen Dioden D11-6 geschaltet sind, kann irgendeine Anzahl von Transistoren und antiparallelen Dioden verwendet werden, ohne von den Grundprinzipien der vorliegenden Offenbarung abzuweichen.
  • Der Einbau von mehreren parallel-geschalteten Transistoren Q11-6 und mehreren antiparallelen Dioden D11-6 erlaubt dem ersten Schaltmodus SM1 größere Leistungsbeträge zu handhaben, als dies ansonsten möglich wäre. Zum Beispiel wird in einer Ausführungsform jeder einzelne der Transistoren Q11-6 mit der Nennleistung so ausgelegt, um 1,2 kV zu sperren und 50 A zu leiten, wodurch das erste Schaltmodul SM1 in die Lage versetzt wird, 300 A zu leiten. In anderen Ausführungsformen kann jeder einzelne der Transistoren Q11-6 bei einer Nennleistung ausgelegt werden, um 1,2 kV zu blocken und 40 A zu leiten, wodurch das erste Schaltmodul SM1 in die Lage versetzt wird 240 A zu leiten. In noch einer anderen Ausführungsform kann jeder einzelne der Transistoren Q11-6 bei einer Nennleistung ausgelegt werden, um 1,2 kV zu sperren und 20 A zu leiten, wodurch das erste Schaltmodul SM1 in die Lage versetzt wird 120 A zu leiten.
  • Die Gate-Widerstände RG können vorgesehen sein, um irgendwelche unerwünschten Oszillationen in dem ersten Schaltmodul SM1 zu dämpfen, die auftreten können, wenn das erste Schaltmodul SM1 bei einer relativ hohen Übergangsgeschwindigkeit (zum Beispiel größer 20 V/ns) angesteuert wird. Der Widerstand der Gate-Widerstände RG kann sich in Übereinstimmung mit dem Strom-Nennwert von jedem einzelnen der Transistoren Q11-6 und deshalb dem gesamten Strom-Nennwert des ersten Schaltmoduls SM1 verändern. In einer Ausführungsform, bei der das erste Schaltmodul SM1 einen Strom-Nennwert von 120 A aufweist, weist jeder einzelne der Gate-Widerstände RG einen Widerstand zwischen ungefähr 1 Ω und 15 Ω auf. In einer zusätzlichen Ausführungsform, bei der das erste Schaltmodul SM1 einen Strom-Nennwert von 240 A aufweist, weist jeder einzelne der Gate-Widerstände RG einen Widerstand zwischen ungefähr 1 Ω und 15 Ω auf. In noch einer anderen Ausführungsform, bei der das erste Schaltmodul SM1 einen Strom-Nennwert von 300 A aufweist, weist jeder einzelne der Gate-Widerstände einen Widerstand zwischen ungefähr 15 Ω und 20 Ω auf.
  • 4 zeigt Einzelheiten des Leistungsmoduls 10 gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 4 gezeigt umfasst das Leistungsmodul 10 ein Gehäuse 16, das mit einer inneren Kammer 18 versehen ist, die ein oder mehrere Leistungssubstrate 20 erhält. Insbesondere hält die innere Kammer 18 des Gehäuses 16 ein erstes Leistungssubstrat 20A, ein zweites Leistungssubstrat 20B, ein drittes Leistungssubstrat 20C und eine viertes Leistungssubstrat 20D. Durchschnittsfachleute in dem technischen Gebiet werden erkennen, dass die innere Kammer 18 des Gehäuses 16 irgendeine Anzahl von Leistungssubstraten 20 halten kann, ohne von den Grundprinzipien der vorliegenden Offenbarung abzuweichen. Jedes einzelne der Leistungssubstrate 20 ist dargestellt mit mehreren Transistoren Q, mehreren Dioden D und mehreren Widerstand R, die die primären Komponenten des ersten Schaltmoduls SM1 und des zweiten Schaltmoduls SM2 darstellen. In einer Ausführungsform wird das erste Schaltmodul SM1 durch das erste Leistungssubstrat 20A und das zweite Leistungssubstrat 20B bereitgestellt, während das zweite Schaltmodul SM2 durch das dritte Leistungssubstrat 20C bzw. das vierte Leistungssubstrat 20D bereitgestellt wird. Die notwendigen Verbindungen zwischen den Komponenten auf jedem der Leistungssubstrate 20 können durch Metallleiterbahnen (nicht gezeigt) auf der Oberfläche der Leistungssubstrats 20 bereitgestellt werden. Ferner können Drahtbondierungen (nicht gezeigt) bereitgestellt werden, um die verschiedenen Leistungssubstrate 20 untereinander zu verbinden und außerdem die Leistungssubstrate 20 mit ein oder mehreren externen Verbindern (nicht gezeigt) zu verbinden. Die Leistungssubstrate 20 können an einer Anbringungsstruktur 22 angebracht werden, die an dem Gehäuse 16 angebracht ist. In einer Ausführungsform ist die Anbringungsstruktur 22 eine planare Wärmesenke, die auch dazu dient Wärme abzuleiten, die von dem ersten Schaltmodul SM1 und dem zweiten Schaltmodul SM2 erzeugt wird.
  • Wie voranstehend diskutiert können die mehreren Transistoren Q und Dioden D Majoritätsträgereinrichtungen sein, wodurch die Schaltzeit und die Schaltverluste im Zusammenhang mit jedem einzelnen der Transistoren Q und Dioden D verringert wird. Demzufolge kann das Leistungsmodul 10 bei höheren Frequenzen arbeiten und niedrigere Schaltverluste als ein herkömmliches Leistungsmodul aufweisen. Ferner können die Transistoren Q und Dioden D Einrichtungen mit einem breiten Bandabstand sein, wie beispielsweise SiC Einrichtungen. Wie voranstehend diskutiert reduziert die Verwendung von SiC für die Transistoren Q und Dioden D signifikant die Schaltzeit und die Schaltverluste der Transistoren Q und Dioden D, wodurch das Betriebsverhalten des Leistungsmoduls 10 verbessert wird.
  • 5 zeigt eine beispielhafte Anbringungsstruktur 22 und Einzelheiten der Leistungssubstrate 20 gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 5 gezeigt sind das erste Leistungssubstrat 20A, das zweite Leistungssubstrat 20B, das dritte Leistungssubstrat 20C und das vierte Leistungssubstrat 20D auf der Anbringungsstruktur 22 vorgesehen. Das erste Leistungssubstrat 20A umfasst drei der sechs Transistoren Q11-3, drei Gate-Widerstände RG und drei der sechs antiparallelen Dioden D11-3 des ersten Schaltmoduls SM1. Das zweite Leistungssubstrat 20B umfasst die übrigen Transistoren Q14-6, Gate-Widerstände RG und antiparallele Dioden D14-6 des ersten Schaltmoduls SM1. In ähnlicher Weise umfasst das dritte Leistungssubstrat 20C drei der sechs Transistoren Q21-3, drei Gate-Widerstände RG und drei der sechs antiparallelen Dioden D21-3 des zweiten Schaltmoduls SM2. Das vierte Leistungssubstrat 20D umfasst die übrigen Transistoren Q24-6, Gate-Widerstände RG und antiparallele Dioden D24-6 des zweiten Schaltmoduls SM2. Die dickeren ausgezogenen Linien stellen Drahtbondierungen zwischen den verschiedenen Komponenten in dem Leistungsmodulen 10 und zwischen den verschiedenen Komponenten und ein oder mehreren Ausgängen 24 des Leistungsmoduls 10 dar. Die Ausgänge 24 des Leistungsmoduls 10 umfassen den ersten Gate-Verbinder G1, den zweiten Gate-Verbinder G2, den ersten Quellenrückkehr-Verbinder S1 und den zweiten Quellenrückkehr-Verbinder S2, die voranstehend diskutiert worden. Andere Zwischenverbindungen zwischen den Komponenten auf den Leistungssubstrat 20 werden durch Metallbahnen (Metallleiterbahnen) bereitgestellt. Insbesondere ist ein Gate-Bus 26 auf den Leistungssubstraten 20 vorgesehen und verläuft zwischen den Gate-Kontakten G der Transistoren Q21-6 in dem zweiten Schaltmodul SM2 und den Ausgängen 24 des Leistungsmoduls 10. Insbesondere verläuft der Gate-Bus 26 zwischen den Gate-Kontakten G der Transistoren Q21-6 in dem zweiten Schaltmodul SM2 und dem zweiten Gate-Verbinder G2 und kann ferner einen unteren Leistungspfad von den Quellenkontakten S der Transistoren Q21-6 in dem zweiten Schaltmodul SM2 und dem zweiten Quellenrückkehr-Verbinder S2 bereitstellen. Der Gate-Bus 26 ist eine Metallbahn auf jedem einzelnen Leistungssubstrate 20, was eine Störung bzw. Interferenz in dem Leistungsmodul 10 verringert und die Zuverlässigkeit der Verbindung zwischen den Gate-Kontakten G der Transistoren Q21-6 in dem zweiten Schaltmodul SM2 und den Ausgängen 24 des Leistungsmoduls 10 vergrößert, insbesondere im Vergleich mit den „fliegenden” („flying”) Gate-Verbindungen, die in herkömmlichen Leistungsmodulen verwendet werden. Wie dargestellt kann die Anbringungsstruktur 22 einen Teil einer oder eine gesamte Wärmesenke bilden, die dazu dient, die von dem ersten Schaltmodul SM1 und dem zweiten Schaltmodul SM2i erzeugte Wärme abzuleiten.
  • In einer Ausführungsform kann der Gate-Bus 26 durch ein oder mehrere Koaxialkabel ersetzt werden, um die Gate-Kontakte G der Transistoren Q21-6 in dem zweiten Schaltmodul und die Ausgänge 24 des Leistungsmodulen 10 zu verbinden. Die Verwendung von Koaxialkabeln zur Verbindung der Ausgänge mit den Gate-Kontakten G der Transistoren Q21-6 kann eine verbesserte Isolation im Vergleich mit anderen Lösungen bereitstellen, wodurch das Betriebsverhalten bzw. die Betriebseigenschaften des Leistungsmoduls 10 verbessert werden. Obwohl die Ausgänge 24 für die Gate-Kontakte G sowohl des Schaltmoduls SM1 als auch des zweiten Schaltmoduls SM2 auf der gleichen Seite des Gehäuses 16 des Leistungsmoduls 10 vorgesehen sind, können sie in anderen Ausführungsformen auf gegenüberliegenden Seiten des Gehäuses 16 vorgesehen sein. Eine Bereitstellung der Ausgänge 24 für die Gate-Kontakte G des ersten Schaltmoduls SM1 und des zweiten Schaltmoduls S3 auf gegenüberliegenden Seiten des Gehäuses 16 kann eine kürzere Verbindungsroute zu jedem einzelnen der Gate-Kontakte G des zweiten Schaltmoduls SM2 bereitstellen, wodurch Störungen verringert und die Festigkeit des Leistungsmoduls 10 verbessert wird. Ferner kann die Bereitstellung der Ausgänge 24 für die Gate-Kontakte G des ersten Schaltmoduls SM1 und des zweiten Schaltmodus SM2 auf gegenüberliegenden Seiten des Gehäuses 16 den benötigten Widerstand des Gate-Widerstands RG von jedem einzelnen der Transistoren Q21-6 in dem zweiten Schaltmodul SM2 verringern, da ein kürzerer Verbindungspfad zwischen den Gate-Kontakten G und den Ausgängen 24 den Oszillationsbetrag, der von den Transistoren Q21-6 gesehen wird, verringert.
  • 6 zeigt weitere Einzelheiten des Gehäuses 16, des Ausgangsanschlusses AUS, des positiven Leistungszuführungsanschlusses DC+ und des negativen Leistungszuführungsanschluss DC– gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 6 gezeigt ist das Gehäuse 16 im Wesentlichen rechteckförmig, mit Ausschnitten für Anbringungslöcher M1–M4, die zur Anbringung des Leistungsmoduls 10 an einer Plattform verwendet werden. Ferner sind der positive Leistungszuführungsanschluss DC+, der negative Leistungszuführungsanschluss DC–, und der Ausgangsanschluss AUS gezeigt. Wie Durchschnittsfachleute in dem technischen Gebiet erkennen werden kann die Streuinduktivität über dem positiven Leistungszuführungsanschluss DC+ und dem negativen Leistungszuführungsanschluss DC– eine Herabsetzung der Betriebseigenschaften des Leistungsmodulen 10 bewirken, insbesondere bei hohen Betriebsfrequenzen des Leistungsmoduls 10. Demzufolge werden der positive Leistungszuführungsanschluss DC+ und der negative Leistungszuführungsanschluss DC– in nächster Nähe zueinander vorgesehen, im allgemeinen kleiner als 1,5 mm voneinander getrennt, um die Leckinduktivität über die Anschlüsse einzudämmen. Ferner können die Anschlüsse breit ausgebildet werden, im Allgemeinen ungefähr 33,5 mm transversal, um die Fläche in der Nähe des gegenüberliegenden Anschlusses zu maximieren. Im Allgemeinen wird der positive Leistungszuführungsanschluss DC+ und der negative Leistungszuführungsanschluss DC– eine Fläche von zwischen ungefähr 150 mm2 und 200 mm2 innerhalb von 1,5 mm der anderen aufweisen. In einer Ausführungsform weisen der positive Leistungszuführungsanschluss DC+ und der negative Leistungszuführungsanschluss DC– eine Fläche von ungefähr 187,31 mm2 innerhalb von 1,5 mm des anderen auf. Wie Durchschnittsfachleute in dem technischen Gebiet erkennen werden, verringert der kapazitives Effekt, der durch Anordnen einer relativ großen Fläche des positiven Leistungszuführungsanschluss DC+ in nächster Nähe zu einer großen Fläche des negativen Leistungszuführungsanschluss DC– erzeugt wird, effektiv die Leckinduktivität zwischen den Anschlüssen, wodurch die Betriebseigenschaften des Leistungsmodulen 10 verbessert werden.
  • 7 zeigt weitere Einzelheiten des Gehäuses 16 gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 7 gezeigt schließt das Gehäuse 16 die Leistungssubstrate 20 ein und stellt Ausgangsanschlüsse für den positiven Leistungszuführungsanschluss DC+, den negativen Leistungszuführungsanschluss DC–, den Ausgangsanschluss AUS und die jeweilige Pfaden bereit, um das erste Schaltmodul SM1 und das zweite Schaltmodul SM2 mit dem Steuersystem 12 zu verbinden. Insbesondere sind das Gehäuse 16 und die verschiedenen Ausgangsanschlüsse gemäß einem Industriestandard ausgebildet, wodurch dem Leistungsmodulen 10 erlaubt wird für viele vorher existierende Plattformen als eine drop-in Lösung (bzw. Einschub-Lösung) verwendet zu werden. Zusätzlich ist ein Kriech-Teiler 28 zwischen jedem einzelnen des positiven Leistungszuführungsanschluss DC+, dem negativen Leistungszuführungsanschluss DC– und den Ausgangsanschluss AUS vorgesehen, was den Kriechabstand zwischen den jeweiligen Anschlüssen um grob 50% erhöht. Demzufolge kann das Leistungsmodul 10 in Anwendungen mit höherer Spannung ohne einem Risiko eines Kurzschlusses oder einer anderen Beschädigung verwendet werden.
  • Wie in 7 gezeigt können ein oder mehrere nicht verwendete Anschlussstellen 30 in dem Gehäuse 16 existieren. Die nicht verwendeten Anschlussstellen 30 können verwendet werden, um Kelvin Verbindungen zu ein oder mehreren Komponenten des Leistungsmodulen 10 bereit zu stellen, oder sie können verwendet werden, um Verbindungen zu NTC Temperatursensor-Modulen bereitzustellen, die in verschiedenen Ausführungsformen in dem Leistungsmodulen 10 enthalten sind.
  • 8. zeigt eine weggeschnittene Ansicht des Leistungsmoduls 10 gemäß einer Ausführungsform der vorliegenden Offenbarung. Insbesondere ist ein zusätzlicher Kriech-Teiler 32 zwischen dem positiven Leistungszuführungsanschluss DC+ und dem negativen Leistungszuführungsanschluss DC– vorgesehen, was die jeweiligen Knoten voneinander isoliert und deshalb gegenüber einem Kurzschluss bei hohen Spannungen schützt, während gleichzeitig dem Leistungsmodulen 10 ermöglicht wird einen Vorteil einer Verringerung in der Leckinduktivität zwischen den voranstehend diskutierten Knoten auszunutzen.
  • 9 zeigt Einzelheiten des ersten Leistungssubstrats 20 gemäß einer Ausführungsform der vorliegenden Offenbarung. Das zweite Leistungssubstrat 20B, das dritte Leistungssubstrat 20C und das vierte Leistungssubstrat 20D können in ähnlicher Weise wie das erste Leistungssubstrat 20 konfiguriert werden, sind aber zur Übersichtlichkeit nicht gezeigt. Wie in 9 gezeigt ist das erste Leistungssubstrat 20A auf einer Basisplatte 34 gebildet, die Kupfer sein kann. Durchschnittsfachleute in dem technischen Gebiet werden erkennen, dass zahlreiche andere Materialien für die Basisplatte 34 existieren, wobei all diese hier mit umfasst sind. In einer Ausführungsform ist die Basisplatte 34 Aluminium-Siliziumcarbit (AlSiC), was ein geringeres Gewicht aufweist und eine bessere thermische Anpassung mit ein oder mehreren angebrachten Komponenten als Kupfer bietet. Die Basisplatte 34 kann zwischen jedem einzelnen der Leistungssubstrate 20 gemeinsam verwendet werden, so dass das erste Leistungssubstrat 20A, das zweite Leistungssubstrat 20B, das dritte Leistungssubstrat 20C und das vierte Leistungssubstrat 20D alle auf der Basisplatte 34 gebildet sind. Ein Substrat 36 mit direkt-gebundenen Kupfer (Direct-Bonded-Copper; DBCS) kann über der Basisplatte 34 vorgesehen sein. Das DBCS Substrat 36 kann eine erste Metallschicht 38 auf der Oberfläche der Basisplatte 34, eine Isolationsschicht 40 über der ersten Metallschicht 38 und eine zweite Metallschicht 42 über der Isolationsschicht 40 gegenüberliegend zu der ersten Metallschicht 38 beinhalten. Die erste Metallschicht 38 und die zweite Metallschicht 42 können zum Beispiel Kupfer sein. Durchschnittsfachleute in dem technischen Gebiet werden erkennen, dass viele andere geeignete Materialien für die erste Metallschicht 38 und die zweite Metallschicht 42 existieren, wobei all diese hier mit umfasst sind. Die Isolationsschicht 40 kann zum Beispiel Aluminiumnitrid (AlN) sein. Durchschnittsfachleute in dem technischen Gebiet werden erkennen, dass zahlreiche andere geeignete Materialien für die Isolationsschicht 40 existieren, zum Beispiel Aluminiumoxid (AL2O3) oder Siliziumnitrit (Si3N4), wobei all diese hier mit umfasst sind.
  • Die Verwendung von AlN für die Isolationsschicht 40 kann eine viel höhere thermische Leitfähigkeit im Vergleich mit herkömmlichen Alumina- oder Siliziumnitrit-(SiN) Schichten bereitstellen. Im Hinblick auf den relativ geringen elektrischen Widerstand im Zusammenhang mit SiC Einrichtungen und dem niedrigen thermischen Widerstand von AlN kann das Leistungsmodul 10 somit höhere Ströme als herkömmliche Leistungsmodule behandeln. Die Dicke der Isolationsschicht 40 kann auf Grundlage der Isolationsspannung, auf die abgezielt wird, gewählt werden. Als Folge der Vorteile, die durch die Verwendung von SiC Komponenten und der AlN Isolationsschicht 40 bereitgestellt werden, ist das Leistungsmodul 10 in der Lage eine größere Leistung als eine herkömmliche Einrichtung mit der gleichen Größe zu behandeln und/oder kann auf eine kleinere Größe als dessen herkömmliche Entsprechung verringert werden.
  • Durchschnittsfachleute in dem technischen Gebiet werden Verbesserungen und Modifikationen an den bevorzugten Ausführungsformen der vorliegenden Offenbarung erkennen. Sämtliche derartigen Verbesserungen und Modifikationen fallen in den Umfang der Konzepte, die hier und in den nun folgenden Ansprüchen offenbart sind.

Claims (34)

  1. Leistungsmodul, umfassend: ein Gehäuse mit einer inneren Kammer; und eine Vielzahl von Schaltmodulen, die innerhalb der inneren Kammer angebracht und untereinander verbunden sind, um ein Schalten von Leistung zu einer Last zu ermöglichen, wobei jedes der Vielzahl von Schaltmodulen wenigstens einen Transistor und wenigstens eine Diode umfasst und das Leistungsmodul in der Lage ist 1200 V zu sperren, 300 A zu leiten, und Schaltverluste von weniger als 20 Millijoule aufweist.
  2. Leistungsmodul nach Anspruch 1, wobei das Leistungsmodul Schaltverluste größer als 1 Millijoule aufweist.
  3. Leistungsmodul nach Anspruch 1, wobei der wenigstens eine Transistor und die wenigstens eine Diode Siliziumcarbit (SiC) Einrichtungen sind.
  4. Leistungsmodul nach Anspruch 3, wobei der wenigstens eine Transistor ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) ist und die wenigstens eine Diode eine Schottkey Diode ist.
  5. Leistungsmodul nach Anspruch 4, wobei der wenigstens eine Transistor antiparallel zu der wenigstens einen Diode geschaltet ist.
  6. Leistungsmodul nach Anspruch 5, wobei der wenigstens eine Transistor ein Feld von Transistoren, die effektiv parallel geschaltet sind, umfasst und die wenigstens eine Diode ein Feld von Dioden, die effektiv parallel geschaltet sind, umfasst.
  7. Leistungsmodul nach Anspruch 1, wobei das Leistungsmodul konfiguriert ist, um bei einer Schaltfrequenz von wenigstens 50 kHz zu arbeiten.
  8. Leistungsmodul nach Anspruch 1, wobei der wenigstens eine Transistor über eine Schicht aus Aluminiumnitrid gebildet ist.
  9. Leistungsmodul nach Anspruch 8, wobei die Vielzahl von Schaltmodulen an einer Aluminium-Siliziumcarbit-Basisplatte angebracht sind.
  10. Leistungsmodul nach Anspruch 4, wobei: die Vielzahl von Schaltmodulen aus zwei Schaltmodulen besteht; die Schaltmodule zwischen einem positiven Leistungszuführungsanschluss und einem negativen Leistungszuführungsanschluss in Reihe geschaltet sind; und ein Ausgangsanschluss zwischen die Schaltmodule geschaltet ist.
  11. Leistungsmodul, umfassend: ein Gehäuse mit einer inneren Kammer; wenigstens ein erstes Leistungssubstrat innerhalb der inneren Kammer, wobei das erste Leistungssubstrat ein oder mehrere Schaltmodule auf einer ersten Oberfläche des ersten Leistungssubstrats einschließt, um ein Schalten von Leistung zu einer Last zu ermöglichen, wobei das eine oder die mehreren Schaltmodule wenigstens einen Transistor und wenigstens eine Diode umfassen; und einen Gate-Verbinder, der mit einem Gate-Kontakt des wenigstens einen Transistors über einen Signalpfad gekoppelt ist, der eine erste leitende Bahn auf der ersten Oberfläche des Leistungssubstrats umfasst.
  12. Leistungsmodul nach Anspruch 11, ferner umfassend ein zweites Leistungssubstrat, das von dem ersten Leistungssubstrat getrennt ist und eine zweite leitende Bahn auf einer ersten Oberfläche des zweiten Leistungssubstrats umfasst, wobei die zweite leitende Bahn einen Teil des Signalpfads bildet.
  13. Leistungsmodul nach Anspruch 12, wobei: der Gate-Kontakt des wenigstens einen Transistors mit der ersten Leitenden Bahn über eine erste Drahtbondierung gekoppelt ist; der Gate-Verbinder mit der zweiten Leitenden Bahn über eine zweite Drahtbondierung gekoppelt ist; und die erste leitende Bahn und die zweite leitende Bahn über eine dritte Drahtbondierung verbunden sind.
  14. Leistungsmodul nach Anspruch 11, wobei der wenigstens eine Transistor und die wenigstens eine Diode Siliziumcarbit (SiC) Einrichtungen sind.
  15. Leistungsmodul nach Anspruch 14, wobei der wenigstens eine Transistor ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) ist und die wenigstens eine Diode eine Schottky Diode ist.
  16. Leistungsmodul nach Anspruch 15, wobei der wenigstens eine Transistor zu der wenigstens einen Diode antiparallel geschaltet ist.
  17. Leistungsmodul nach Anspruch 16, wobei der wenigstens eine Transistor ein Feld von Transistoren, die effektiv parallel geschaltet sind, umfasst und die wenigstens eine Diode ein Feld von Dioden, die effektiv parallel geschaltet sind, umfasst.
  18. Leistungsmodul nach Anspruch 11, wobei das Leistungsmodul konfiguriert ist, um bei einer Schaltfrequenz von wenigstens 50 kHz zu arbeiten.
  19. Leistungsmodul nach Anspruch 11, wobei der wenigstens eine Transistor über einer Schicht aus Aluminiumnitrid gebildet ist.
  20. Leistungsmodul nach Anspruch 19, wobei das eine oder die mehreren Schaltmodule an einer Aluminium-Siliziumcarbit-Basisplatte angebracht sind.
  21. Leistungsmodul nach Anspruch 15, wobei: das eine oder die mehreren Schaltmodule aus zwei Schaltmodulen bestehen; die Schaltmodule zwischen einem positiven Leistungszuführungsanschluss und einem negativen Leistungszuführungsanschluss in Reihe geschaltet sind; und ein Ausgangsanschluss zwischen die Schaltmodule geschaltet ist.
  22. Leistungsmodul nach Anspruch 11, wobei das Leistungsmodul in der Lage ist 1200 V zu sperren, 300 A zu leiten und Schaltverluste von weniger als 20 Millijoule aufweist.
  23. Leistungsmodul nach Anspruch 22, wobei das Leistungsmodul ferner ein Paar von Ausgangskontakten umfasst, die derart angeordnet sind, dass eine Fläche von wenigstens 150 mm2 von jedem einzelnen der Ausgangskontakte weniger als 1,5 mm von dem anderen Ausgangskontakt angeordnet ist.
  24. Leistungsmodul nach Anspruch 11, wobei das Leistungsmodul ferner ein Paar von Ausgangskontakten umfasst, die derart angeordnet sind, dass eine Fläche von wenigstens 150 mm2 von jedem einzelnen der Ausgangskontakte weniger als 1,5 mm von dem anderen Ausgangskontakt angeordnet ist.
  25. Leistungsmodul, umfassend: ein Gehäuse mit einer inneren Kammer; ein Paar von Ausgangskontakten, die derart angeordnet sind, dass eine Fläche von wenigstens 150 mm2 von jedem einzelnen der Ausgangskontakte weniger als 1,5 mm von dem anderen Ausgangskontakt angeordnet ist; und eine Vielzahl von Schaltmodulen, die innerhalb der inneren Kammer angebracht und untereinander verbunden sind, um ein Schalten von Leistung von einer Leistungsquelle, die zwischen die Ausgangskontakte geschaltet ist, zu einer Last zu ermöglichen, wobei die Vielzahl von Schaltmodulen wenigstens einen Transistor und wenigstens eine Diode umfassen.
  26. Leistungsmodul nach Anspruch 25, wobei der wenigstens eine Transistor und die wenigstens eine Diode Siliziumcarbit (SiC) Einrichtungen sind.
  27. Leistungsmodul nach Anspruch 26, wobei der wenigstens eine Transistor ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) ist und die wenigstens eine Diode eine Schottky Diode ist.
  28. Leistungsmodul nach Anspruch 27, wobei der wenigstens eine Transistor zu der wenigstens einen Diode antiparallel geschaltet ist.
  29. Leistungsmodul nach Anspruch 28, wobei der wenigstens eine Transistor ein Feld von Transistoren, die effektiv parallel geschaltet sind, umfasst und die wenigstens eine Diode ein Feld von Dioden, die effektiv parallel geschaltet sind, umfasst.
  30. Leistungsmodul nach Anspruch 25, wobei das Leistungsmodul konfiguriert ist, um bei einer Schaltfrequenz von wenigstens 50 kHz zu arbeiten.
  31. Leistungsmodul nach Anspruch 25, wobei der wenigstens eine Transistor über einer Schicht aus Aluminiumnitrid gebildet ist.
  32. Leistungsmodul nach Anspruch 31, wo die Vielzahl von Schaltmodulen an einer Aluminium-Siliziumcarbit-Basisplatte angebracht sind.
  33. Leistungsmodul nach Anspruch 27, wobei: die Vielzahl von Schaltmodulen aus zwei Schaltmodulen besteht; die Schaltmodule zwischen einem positiven Leistungszuführungsanschluss und einem negativen Leistungszuführungsanschluss in Reihe geschaltet sind; und ein Ausgangsanschluss zwischen die Schaltmodule geschaltet ist.
  34. Leistungsmodul nach Anspruch 25, wobei das Leistungsmodul in der Lage ist 200 V zu sperren, 300 A zu leiten, und Schaltverluste von weniger als 20 Millijoule aufweist.
DE112015002272.4T 2014-05-15 2015-05-14 Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten Granted DE112015002272T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/277,820 2014-05-15
US14/277,820 US9373617B2 (en) 2011-09-11 2014-05-15 High current, low switching loss SiC power module
PCT/US2015/030853 WO2015175820A1 (en) 2014-05-15 2015-05-14 HIGH CURRENT, LOW SWITCHING LOSS SiC POWER MODULE

Publications (1)

Publication Number Publication Date
DE112015002272T5 true DE112015002272T5 (de) 2017-02-09

Family

ID=53277078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015002272.4T Granted DE112015002272T5 (de) 2014-05-15 2015-05-14 Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten

Country Status (4)

Country Link
JP (2) JP7000022B2 (de)
CN (2) CN111900156A (de)
DE (1) DE112015002272T5 (de)
WO (1) WO2015175820A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021214521A1 (de) 2021-12-16 2023-06-22 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018096147A1 (en) 2016-11-25 2018-05-31 Abb Schweiz Ag Power semiconductor module
US11696417B2 (en) 2017-01-13 2023-07-04 Wolfspeed, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US10917992B2 (en) 2017-01-13 2021-02-09 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
JP6893169B2 (ja) 2017-12-26 2021-06-23 株式会社日立製作所 パワーモジュールおよび電力変換装置
CN108598074B (zh) * 2018-06-15 2024-02-02 华北电力大学 一种新型封装结构的功率模块
CN111245230B (zh) * 2018-11-29 2021-06-04 致茂电子(苏州)有限公司 半桥电路组件及切换式电源供应器
WO2020146204A1 (en) * 2019-01-10 2020-07-16 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US11418141B2 (en) * 2019-09-18 2022-08-16 Eaton Intelligent Power Limited Hybrid drive apparatus
CN116918066A (zh) 2021-09-09 2023-10-20 富士电机株式会社 半导体模块

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290562A (ja) * 1997-04-14 1998-10-27 Toshiba Corp ゲート抵抗器及びこれに接続される圧接型ｉｇｂｔ
US20060290689A1 (en) * 2005-06-24 2006-12-28 William Grant Semiconductor half-bridge module with low inductance
JP4513770B2 (ja) * 2006-02-28 2010-07-28 株式会社豊田自動織機 半導体装置
JP5241344B2 (ja) * 2008-06-30 2013-07-17 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
DE102009046258B3 (de) * 2009-10-30 2011-07-07 Infineon Technologies AG, 85579 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN103036394A (zh) * 2011-09-29 2013-04-10 台达电子企业管理（上海）有限公司 一种用于中高压变频器的散热装置
JP5879233B2 (ja) * 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
CN202917466U (zh) * 2012-12-05 2013-05-01 齐齐哈尔齐力达电子有限公司 增加功率半导体模块爬电距离的装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021214521A1 (de) 2021-12-16 2023-06-22 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung

Also Published As

Publication number Publication date
JP2017516312A (ja) 2017-06-15
WO2015175820A1 (en) 2015-11-19
CN106537586B (zh) 2020-09-11
CN106537586A (zh) 2017-03-22
JP7056836B2 (ja) 2022-04-19
CN111900156A (zh) 2020-11-06
JP2020098921A (ja) 2020-06-25
JP7000022B2 (ja) 2022-01-19

Similar Documents

Publication Publication Date Title
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE112018000701T5 (de) Leistungshalbleitermodul und leistungswandlervorrichtung
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE102017108157A1 (de) Halbleitermodul und Umwandlungsgerät für elektrische Leistung
DE102006038479B4 (de) Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE102014116091B4 (de) Halbleiterbauelement
DE112015005718T5 (de) Leistungswandlungsvorrichtung
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112014006353T5 (de) Leistungshalbleitermodul
DE102014115717A1 (de) Hakbleiterbauelementgehäuse
DE102011056937A1 (de) Die-Gehäuse
DE112013007243B4 (de) Halbleitervorrichtung
DE102018131999A1 (de) Leistungsmodul und leistungwandler
DE102018217867B4 (de) Halbleitervorrichtung und Verfahren zum Ansteuern derselben
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
WO2018224480A1 (de) Leistungsumrichtermodul und verfahren zu dessen herstellung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102016214132A1 (de) Transistorelement und Halbleitervorrichtung
DE102011054646A1 (de) Ein IGBT-Modul und eine Schaltung
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE102021110214A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: WOLFSPEED, INC., DURHAM, US

Free format text: FORMER OWNER: CREE, INC., DURHAM, N.C., US

R016 Response to examination communication
R018 Grant decision by examination section/examining division