DE102021110214A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102021110214A1
DE102021110214A1 DE102021110214.6A DE102021110214A DE102021110214A1 DE 102021110214 A1 DE102021110214 A1 DE 102021110214A1 DE 102021110214 A DE102021110214 A DE 102021110214A DE 102021110214 A1 DE102021110214 A1 DE 102021110214A1
Authority
DE
Germany
Prior art keywords
semiconductor elements
circuit
diode
semiconductor
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021110214.6A
Other languages
English (en)
Inventor
Akiyoshi Masuda
Yuji Miyazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021110214A1 publication Critical patent/DE102021110214A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Eine Vielzahl miteinander parallel verbundener Halbleiterelemente (EL) weist eine Vielzahl erster Halbleiterelemente (EL1) und eine Vielzahl zweiter Halbleiterelemente (EL2) auf. Eine Ansteuerungsschaltung (200), um jedem der Vielzahl von Halbleiterelementen (EL) ein Gatesignal bereitzustellen, weist eine Hauptschaltung (201) und eine Vielzahl eingefügter Schaltungen (210) auf, die eine erste eingefügte Schaltung (211) und eine zweite eingefügte Schaltung (212) aufweisen. Die erste eingefügte Schaltung (211) ist zwischen die Hauptschaltung (201) und die Vielzahl erster Halbleiterelemente (EL1) eingefügt. Die zweite eingefügte Schaltung (212) ist zwischen die Hauptschaltung (201) und die Vielzahl zweiter Halbleiterelemente (EL2) eingefügt. Jede der ersten eingefügten Schaltung (211) und der zweiten eingefügten Schaltung (212) enthält eine erste Diode (D1), die eine Durchlassrichtung zur Hauptschaltung (201) aufweist, und eine zweite Diode (D2), die mit der ersten Diode (D1) antiparallel verbunden ist.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen und insbesondere auf eine Halbleitervorrichtung, die eine Vielzahl miteinander parallel verbundener Halbleiterelemente enthält.
  • Beschreibung der Hintergrundtechnik
  • Eine Leistungs-Halbleitervorrichtung enthält in vielen Fällen Halbleiterelemente als Schaltelemente. Beispielsweise werden Halbleiterelemente, die jeweils eine Gateelektrode aufweisen, wie etwa Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Bipolartransistoren mit isoliertem Gate (IGBTs), verwendet. Insbesondere eine Hochleistungs-Halbleitervorrichtung enthält oft miteinander parallel verbundene Schaltelemente. In der Halbleitervorrichtung werden manchmal Mitkopplungsschaltungen bzw. Schaltungen mit positiver Rückkopplung durch eine parasitäre Kapazität und Streuinduktivität der Halbleiterelemente gebildet, die das Auftreten parasitärer Oszillationen zur Folge haben. Es ist wahrscheinlich, dass die Stärke parasitärer Oszillationen im Verhältnis zur Anzahl miteinander parallel verbundener Halbleiterelemente zunimmt. Oft wird eine Schaltung, um parasitäre Oszillation zu unterdrücken, vorgesehen. Gemäß WO 2017/026367 ist mit jedem der Halbleiterschaltelemente eine Ausgleichswiderstandseinheit mit einer Diode verbunden.
  • Gemäß der oben erwähnten herkömmlichen Technologie ist die gleiche Anzahl an Ausgleichswiderstandseinheiten wie die Anzahl miteinander parallel verbundener Halbleiterschaltelemente erforderlich. Falls viele Halbleiterschaltelemente miteinander parallel verbunden sind, sind somit viele Dioden erforderlich. Dies hat eine Verkomplizierung der Konfiguration der Halbleitervorrichtung zur Folge.
  • Zusammenfassung
  • Die vorliegende Offenbarung wurde konzipiert, um ein Problem wie oben beschrieben zu lösen, und es ist eine Aufgabe der vorliegenden Offenbarung, eine Halbleitervorrichtung bereitzustellen, die eine einfache Konfiguration aufweist, um parasitäre Oszillationen zu unterdrücken, die unter einer Vielzahl miteinander parallel verbundener Halbleiterelemente auftreten.
  • Eine Halbleitervorrichtung der vorliegenden Offenbarung weist eine Vielzahl von Halbleiterelementen und eine Ansteuerungsschaltung auf. Die Vielzahl von Halbleiterelementen ist miteinander parallel verbunden und weist jeweils eine Gateelektrode auf. Die Vielzahl von Halbleiterelementen weist eine Vielzahl erster Halbleiterelemente und eine Vielzahl zweiter Halbleiterelemente auf. Die Ansteuerungsschaltung dient dazu, der Gateelektrode von jedem der Vielzahl von Halbleiterelementen ein Gatesignal bereitzustellen. Die Ansteuerungsschaltung weist eine Hauptschaltung und eine Vielzahl eingefügter Schaltungen auf. Die Vielzahl eingefügter Schaltungen weist eine erste eingefügte Schaltung und eine zweite eingefügte Schaltung auf. Die erste eingefügte Schaltung ist zwischen die Hauptschaltung und die Vielzahl erster Halbleiterelemente eingefügt. Die zweite eingefügte Schaltung ist zwischen die Hauptschaltung und die Vielzahl zweiter Halbleiterelemente eingefügt. Jede der ersten eingefügten Schaltung und der zweiten eingefügten Schaltung enthält eine Diode mit einer Durchlassrichtung zur Hauptschaltung und eine zweite Diode, die mit der ersten Diode antiparallel verbunden ist.
  • Gemäß der Halbleitervorrichtung der vorliegenden Offenbarung wird in einem Fall, in dem die Gateelektrode der ersten Halbleiterelemente eine positive Spannung in Bezug auf die Gateelektrode der zweiten Halbleiterelemente aufweist, ein von den ersten Halbleiterelementen zu den zweiten Halbleiterelementen fließender Strom unterbrochen, es sei denn, die positive Spannung übersteigt die Summe einer Durchlassspannung der ersten Diode der ersten eingefügten Schaltung und einer Durchlassspannung der zweiten Diode der zweiten eingefügten Schaltung. Im Gegensatz dazu wird in einem Fall, in dem die Gateelektrode der zweiten Halbleiterelemente eine positive Spannung in Bezug auf die Gateelektrode der ersten Halbleiterelemente aufweist, ein von den zweiten Halbleiterelementen zu den ersten Halbleiterelementen fließender Strom unterbrochen, es sei denn, die positive Spannung übersteigt die Summe einer Durchlassspannung der ersten Diode der zweiten eingefügten Schaltung und einer Durchlassspannung der zweiten Diode der ersten eingefügten Schaltung. Parasitäre Oszillationen werden mittels einer Unterbrechung dieser Ströme entfernt, während eine Spannung über die Vielzahl erster Halbleiterelemente und die Vielzahl zweiter Halbleiterelemente ausreichend gering ist. Mit anderen Worten werden parasitäre Oszillationen mit kleinen Amplituden entfernt. Parasitäre Oszillationen mit großen Amplituden, die aufgrund einer Entwicklung parasitärer Oszillationen mit kleinen Amplituden auftreten, werden dadurch unterdrückt. Auf der anderen Seite ist die Vielzahl von Halbleiterelementen mit jeder der eingefügten Schaltungen verbunden, sodass die Anzahl eingefügter Schaltungen geringer als die Anzahl an Halbleiterelementen sein kann. Eine Konfiguration der Halbleitervorrichtung kann somit vereinfacht werden. Wie oben beschrieben wurde, können durch die einfache Konfiguration parasitäre Oszillationen unterdrückt werden, die unter der Vielzahl miteinander parallel verbundener Halbleiterelemente auftreten.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung in einer Ausführungsform 1 veranschaulicht;
    • 2 ist ein Blockdiagramm, das die Konfiguration der Halbleitervorrichtung von 1 teilweise darstellt;
    • 3 ist ein Schaltungsdiagramm, das einen oberen Armteil und eine Vielzahl eingefügter Schaltungen schematisch darstellt, die mit dem oberen Armteil von 2 verbunden sind;
    • 4 ist ein Schaltungsdiagramm, das einen Zustand einer Freilaufdiode darstellt, die mit jedem einer Vielzahl von Halbleiterelementen von 3 parallel verbunden ist;
    • 5 ist ein Schaltungsdiagramm, das einen oberen Armteil und eine Vielzahl eingefügter Schaltungen schematisch darstellt, die mit dem oberen Armteil einer Halbleitervorrichtung in einer Ausführungsform 2 verbunden sind;
    • 6 ist ein Schaltungsdiagramm, das einen oberen Armteil und eine Vielzahl eingefügter Schaltungen schematisch darstellt, die mit dem oberen Armteil einer Halbleitervorrichtung in einer Ausführungsform 3 verbunden sind; und
    • 7 ist ein Schaltungsdiagramm, das einen oberen Armteil und eine Vielzahl eingefügter Schaltungen schematisch darstellt, die mit dem oberen Armteil einer Halbleitervorrichtung in einer Ausführungsform 4 verbunden sind.
  • Kurze Beschreibung der bevorzugten Ausführungsformen
  • Im Folgenden werden Ausführungsformen auf Basis der Zeichnungen beschrieben. Die gleichen oder ähnliche Komponenten tragen die gleichen Bezugszeichen in den unten beschriebenen Zeichnungen, und deren Beschreibung wird nicht wiederholt.
  • <Ausführungsform 1 >
  • 1 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung 90 in einer Ausführungsform 1 veranschaulicht. Die Halbleitervorrichtung 90 enthält ein Isoliersubstrat 10 (ein erstes Substrat), eine Lötmetallverbindung 21, eine Lötmetallverbindung 22, eine Basisplatte 31, zumindest einen Halbleiterchip 32 (Halbleiterkomponente), eine Vielzahl von Drähten 40, eine Vielzahl von Hauptelektroden 51, eine Ansteuerungselektrode 52, eine Leiterplatte 60 (zweites Substrat), ein Gehäuse 71, ein Versiegelungsmaterial 72 und einen Deckel 73. Das Isoliersubstrat 10 weist eine Isolierplatte 13 mit einer ersten Oberfläche (einer unteren Oberfläche in 1) und einer zweiten Oberfläche (einer oberen Oberfläche in 1), eine auf der ersten Oberfläche gelegene Leiterschicht 11 und eine Leiterschicht 12 auf, die auf der zweiten Oberfläche gelegen ist und eine Struktur hat. Die Vielzahl von Drähten 40 umfasst einen Hauptdraht 41 und Ansteuerungsdrähte 42.
  • Das Gehäuse 71 weist einen Raum auf, der durch das Gehäuse 71, das mit der Basisplatte 31 und dem Deckel 73 kombiniert ist, geschlossen ist, und die anderen, oben beschriebenen Bauteile sind im Raum untergebracht. Die Hauptelektroden 51 und die Ansteuerungselektrode 52 wurden am Gehäuse 71 angebracht. Die Hauptelektroden 51 dienen zur Steuerung eines hohen Stroms durch die Halbleitervorrichtung 90, und die Ansteuerungselektrode 52 dient dazu, von außerhalb der Halbleitervorrichtung 90 ein Ansteuerungssignal zu empfangen. Die Leiterschicht 11 des Isoliersubstrats 10 ist durch die Lötmetallverbindung 21 mit der Basisplatte 31 verbunden. Der Halbleiterchip 32 ist durch die Lötmetallverbindung 22 mit der Leiterschicht 12 des Isoliersubstrats 10 verbunden. Die Hauptelektroden 51 sind durch den Hauptdraht 41 mit dem Halbleiterchip 32 elektrisch verbunden. Die Ansteuerungselektrode 52 ist durch die Ansteuerungsdrähte 42 und die Leiterschicht 12 mit dem Halbleiterchip 32 elektrisch verbunden. Der auf der Leiterschicht 12 montierte Halbleiterchip 32 und die Drähte 40 sind mit einem aus einem Gel gebildeten Versiegelungsmaterial 72 bedeckt. Das Versiegelungsmaterial 72 und das Äußere des Gehäuses 71 sind durch den Deckel 73 getrennt. Zwischen dem Versiegelungsmaterial 72 und dem Deckel 73 gibt es einen Raum, und die Leiterplatte 60 ist im Raum angeordnet.
  • 2 ist ein Blockdiagramm, das die Konfiguration der Halbleitervorrichtung 90 von 1 teilweise darstellt. Die Halbleitervorrichtung 90 ist eine Leistungs-Halbleitervorrichtung, konkret eine Inverter-Vorrichtung, um ein externes Steuerungssignal zu empfangen, während ein Referenzpotential an einen Anschluss N und eine hohe Spannung an einen Anschluss P angelegt sind, um dadurch als Antwort auf das Steuerungssignal eine hohe Leistung von einem Anschluss U zu erzeugen. Die Anschlüsse P, N und U werden von der Vielzahl von Hauptelektroden 51 (1) gebildet. Elektrische Pfade von diesen Anschlüssen können unter Verwendung des Hauptdrahts 41 (1) konfiguriert werden. Eine einphasige („2 in 1“) Inverter-Vorrichtung kann durch die Konfiguration von 2 erhalten werden; eine zwei- oder dreiphasige Inverter-Vorrichtung kann aber konfiguriert werden, indem beispielsweise eine Vielzahl von Konfigurationen ähnlich der Konfiguration von 2 vorgesehen wird.
  • Die Halbleitervorrichtung 90 weist eine High-Side-Ansteuerungsschaltung 200, einen oberen Armteil 310, eine Low-Side-Ansteuerungsschaltung 700 und einen unteren Armteil 810 auf. Die High-Side-Ansteuerungsschaltung 200 weist eine High-Side-Ansteuerungs-Hauptschaltung 201 und eine Vielzahl eingefügter Schaltungen 210 auf. Die Vielzahl eingefügter Schaltungen 210 umfasst eine erste eingefügte Schaltung 211 und eine zweite eingefügte Schaltung 212. Die Low-Side-Ansteuerungsschaltung 700 weist eine Low-Side-Ansteuerungs-Hauptschaltung 701 und eine Vielzahl eingefügter Schaltungen 210 auf. Die High-Side-Ansteuerungs-Hauptschaltung 201 hat einen Anschluss VS und einen Anschluss HO. Die High-Side-Ansteuerungs-Hauptschaltung 201 erzeugt vom Anschluss HO ein Gatesignal für den oberen Armteil 310 unter Verwendung eines als Referenzpotential an den Anschluss VS angelegten Potentials. Die Low-Side-Ansteuerungs-Hauptschaltung 701 erzeugt von einem Anschluss LO ein Gatesignal für den unteren Armteil 810 unter Verwendung eines als Referenzpotential an einen Anschluss VN angelegten Potentials. Die eingefügten Schaltungen 210 von jeder der High-Side-Ansteuerungsschaltung 200 und der Low-Side-Ansteuerungsschaltung 700 können auf der Leiterplatte 60 montiert sein. Jede der High-Side-Ansteuerungs-Hauptschaltung 201 und der Low-Side-Ansteuerungs-Hauptschaltung 701 hat einen Anschluss, um das externe Steuerungssignal zu empfangen, und einen mit einer Stromversorgungsspannung zu versorgenden Anschluss, welche nicht dargestellt sind.
  • Jede der High-Side-Ansteuerungs-Hauptschaltung 201 und der Low-Side-Ansteuerungs-Hauptschaltung 701 kann mittels eines Chips einer integrierten Schaltung (IC) konfiguriert sein, oder sowohl die High-Side-Ansteuerungs-Hauptschaltung 201 als auch die Low-Side-Ansteuerungs-Hauptschaltung 701 können mittels eines einzigen IC-Chips konfiguriert sein. Die High-Side-Ansteuerungs-Hauptschaltung 201 und die Low-Side-Ansteuerungs-Hauptschaltung 701 können auf der Leiterplatte 60 montiert sein oder können, ohne auf der Leiterplatte 60 montiert zu sein, außerhalb des Gehäuses 71 angeordnet sein. Eine Kurzschluss-Schutzschaltung kann auf der Leiterplatte 60 zusammen mit der High-Side-Ansteuerungs-Hauptschaltung 201 und der Low-Side-Ansteuerungs-Hauptschaltung 701 montiert sein.
  • 3 ist ein Schaltungsdiagramm, das den oberen Armteil 310 und die Vielzahl eingefügter Schaltungen 210 schematisch darstellt, die mit dem oberen Armteil 310 von 2 verbunden sind. Der obere Armteil 310 enthält eine Vielzahl von Halbleiterelementen, konkret eine Vielzahl erster Halbleiterelemente EL1 und eine Vielzahl zweiter Halbleiterelemente EL2. In der vorliegenden Beschreibung wird auf die Vielzahl von Halbleiterelementen, die die Vielzahl erster Halbleiterelemente EL1 und die Vielzahl zweiter Halbleiterelemente EL2 umfasst, allgemein als Halbleiterelemente EL verwiesen. In der vorliegenden Ausführungsform ist der obere Armteil 310 in zwei Blöcke, einen ersten Block BK1 und einen zweiten Block BK2, unterteilt. Unter der Vielzahl von Halbleiterelementen EL sind im ersten Block BK1 angeordnete Halbleiterelemente EL die ersten Halbleiterelemente EL1 und sind im zweiten Block BK2 angeordnete Halbleiterelemente EL die zweiten Halbleiterelemente EL2. Die Anzahl erster Halbleiterelemente EL1 und die Anzahl zweiter Halbleiterelemente EL2 sind jeweils eine beliebige Zahl größer als eins. Die ersten Halbleiterelemente EL1 und die zweiten Halbleiterelemente EL2 sind der Anzahl nach vorzugsweise gleich.
  • Die Vielzahl von Halbleiterelementen EL (3) wird von dem zumindest einen Halbleiterchip 32 (1) gebildet und ist somit auf dem Isoliersubstrat 10 (1) montiert. Die Vielzahl von Halbleiterelementen EL ist miteinander parallel verbunden. Ein Ende der parallelen Verbindung ist mit dem Anschluss P verbunden. Das andere Ende der parallelen Verbindung ist mit einem mit dem Anschluss U verbundenen Anschluss A verbunden. Jedes der Vielzahl von Halbleiterelementen EL ist ein Halbleiterschaltelement mit einer Gateelektrode und ist zum Beispiel ein MOSFET oder ein IGBT. Im Fall von MOSFETs wird die oben erwähnte parallele Verbindung gebildet, indem im Wesentlichen deren Sourceelektroden kurzgeschlossen werden und im Wesentlichen auch deren Drainelektroden kurzgeschlossen werden. Im Fall von IGBTs wird die oben erwähnte parallele Verbindung gebildet, indem im Wesentlichen deren Emitterelektroden kurzgeschlossen werden und im Wesentlichen auch deren Kollektorelektroden kurzgeschlossen werden. Obgleich in 3 nicht dargestellt kann, wie in 4 dargestellt ist, mit jedem der Halbleiterelemente EL eine Freilaufdiode DF parallel verbunden sein.
  • Die High-Side-Ansteuerungsschaltung 200 (2) dient dazu, der Gateelektrode von jedem der Vielzahl von Halbleiterelementen EL des oberen Armteils 310 das Gatesignal bereitzustellen. Die erste eingefügte Schaltung 211 der High-Side-Ansteuerungsschaltung 200 ist zwischen die High-Side-Ansteuerungs-Hauptschaltung 201 (2) und Gateelektroden der Vielzahl erster Halbleiterelemente EL1 (3) eingefügt. Die zweite eingefügte Schaltung 212 der High-Side-Ansteuerungsschaltung 200 ist zwischen die High-Side-Ansteuerungs-Hauptschaltung 201 (2) und Gateelektroden der Vielzahl zweiter Halbleiterelemente EL2 (3) eingefügt. Konkret ist die erste eingefügte Schaltung 211 zwischen den Anschluss HO und einen Anschluss HOa eingefügt. Der Anschluss HOa ist mit den Gateelektroden der Vielzahl erster Halbleiterelemente EL1 elektrisch verbunden, ist aber nicht mit den Gateelektroden der Vielzahl zweiter Halbleiterelemente EL2 elektrisch verbunden. Die zweite eingefügte Schaltung 212 ist zwischen den Anschluss HO und einen Anschluss HOb eingefügt. Der Anschluss HOb ist mit den Gateelektroden der Vielzahl zweiter Halbleiterelemente EL2 elektrisch verbunden, ist aber nicht mit den Gateelektroden der Vielzahl erster Halbleiterelemente EL1 elektrisch verbunden.
  • Eine detaillierte Konfiguration des unteren Armteils 810 (2) ist nicht dargestellt; der untere Armteil 810 hat aber eine dem oben im Detail beschriebenen oberen Armteil 310 (3) im Wesentlichen ähnliche Konfiguration. Der untere Armteil 810 unterscheidet sich vom oberen Armteil 310 insofern, als ein Ende einer parallelen Verbindung der Vielzahl von Halbleiterelementen EL des unteren Armteils 810 mit einem mit dem Anschluss U verbundenen Anschluss B verbunden ist. Das andere Ende der parallelen Verbindung ist mit einem mit dem Anschluss N verbundenen Anschluss C verbunden. Eine konkrete Konfiguration des unteren Armteils 810 entspricht der Konfiguration des in 3 dargestellten oberen Armteils 310, worin der Anschluss HOa, der Anschluss HOb, der Anschluss P und der Anschluss A als Anschluss LOa, Anschluss LOb, der Anschluss B bzw. der Anschluss C gelesen wurden.
  • Die Low-Side-Ansteuerungsschaltung 700 (2) dient dazu, der Gateelektrode von jedem der Vielzahl von Halbleiterelementen EL des unteren Armteils 810 das Gatesignal bereitzustellen. Die erste eingefügte Schaltung 211 der Low-Side-Ansteuerungsschaltung 700 ist zwischen die Low-Side-Ansteuerungs-Hauptschaltung 701 (2) und Gateelektroden der Vielzahl erster Halbleiterelemente EL1 (3) eingefügt. Die zweite eingefügte Schaltung 212 der Low-Side-Ansteuerungsschaltung 700 ist zwischen die Low-Side-Ansteuerungs-Hauptschaltung 701 (2) und Gateelektroden der Vielzahl zweiter Halbleiterelemente EL2 (3) eingefügt. Konkret ist die erste eingefügte Schaltung 211 zwischen den Anschluss LO und den Anschluss LOa eingefügt. Der Anschluss LOa ist mit den Gateelektroden der Vielzahl erster Halbleiterelemente EL1 elektrisch verbunden, ist aber nicht mit den Gateelektroden der Vielzahl zweiter Halbleiterelemente EL2 elektrisch verbunden. Die zweite eingefügte Schaltung 212 ist zwischen den Anschluss LO und den Anschluss LOb eingefügt. Der Anschluss LOb ist mit den Gateelektroden der Vielzahl zweiter Halbleiterelemente EL2 elektrisch verbunden, ist aber nicht mit den Gateelektroden der Vielzahl erster Halbleiterelemente EL1 elektrisch verbunden.
  • Jede der ersten eingefügten Schaltung 211 und der zweiten eingefügten Schaltung 212 der High-Side-Ansteuerungsschaltung 200 enthält eine erste Diode D1 mit einer Durchlassrichtung zur High-Side-Ansteuerungs-Hauptschaltung 201 und eine zweite Diode D2, die mit der ersten Diode D1 antiparallel verbunden ist. Jede der ersten eingefügten Schaltung 211 und der zweiten eingefügten Schaltung 212 der Low-Side-Ansteuerungsschaltung 700 enthält ähnlich eine erste Diode D1 mit einer Durchlassrichtung zur Low-Side-Ansteuerungs-Hauptschaltung 701 und eine zweite Diode D2, die mit der ersten Diode D1 antiparallel verbunden ist.
  • Gemäß der vorliegenden Ausführungsform wird in einem Fall, in dem die Gateelektrode der ersten Halbleiterelemente EL1 eine positive Spannung in Bezug auf die Gateelektrode der zweiten Halbleiterelemente EL2 aufweist, ein von den ersten Halbleiterelementen EL1 zu den zweiten Halbleiterelementen EL2 fließender Strom unterbrochen, es sei denn, die positive Spannung übersteigt die Summe einer Durchlassspannung der ersten Diode D1 der ersten eingefügten Schaltung 211 und einer Durchlassspannung der zweiten Diode D2 der zweiten eingefügten Schaltung 212. Im Gegensatz dazu wird in einem Fall, in dem die Gateelektrode der zweiten Halbleiterelemente eine positive Spannung in Bezug auf die Gateelektrode der ersten Halbleiterelemente aufweist, ein von den zweiten Halbleiterelementen EL2 zu den ersten Halbleiterelementen EL1 fließender Strom unterbrochen, es sei denn, die positive Spannung übersteigt die Summe einer Durchlassspannung der ersten Diode D1 der zweiten eingefügten Schaltung 212 und einer Durchlassspannung der zweiten Diode D2 der ersten eingefügten Schaltung 211. Zwischen dem ersten Block BK1 und dem zweiten Block BK2 auftretende parasitäre Oszillationen werden mittels einer Unterbrechung dieser Ströme entfernt, während eine Spannung über die Vielzahl erster Halbleiterelemente EL1 und die Vielzahl zweiter Halbleiterelemente EL2 ausreichend gering ist. Mit anderen Worten werden parasitäre Oszillationen mit kleinen Amplituden entfernt. Dadurch werden parasitäre Oszillationen mit großen Amplituden, die aufgrund einer Entwicklung parasitärer Oszillationen mit kleinen Amplituden auftreten, unterdrückt.
  • Auf der anderen Seite ist die Vielzahl von Halbleiterelementen EL mit jeder der eingefügten Schaltungen 210 verbunden, sodass die Anzahl eingefügter Schaltungen 210 geringer als die Anzahl an Halbleiterelementen EL sein kann. Somit kann die Konfiguration der Halbleitervorrichtung 90 vereinfacht werden.
  • Wie oben beschrieben wurde, können parasitäre Oszillationen, die unter der Vielzahl miteinander parallel verbundener Halbleiterelemente EL auftreten, durch die einfache Konfiguration unterdrückt werden. Ein Fall, in dem die Vielzahl von Halbleiterelementen EL in zwei Blöcke, den ersten Block BK1 und den zweiten Block BK2 (3), unterteilt ist, wurde in der vorliegenden Ausführungsform beschrieben; die Anzahl an Blöcken kann aber innerhalb eines annehmbaren Umfanges einer Verkomplizierung der Konfiguration der Vorrichtung drei oder mehr betragen. Parasitäre Oszillationen können durch Erhöhen der Anzahl an Blöcken sicherer unterdrückt werden.
  • Die Halbleiterelemente EL (die ersten Halbleiterelemente EL1 und die zweiten Halbleiterelemente EL2) können Siliziumcarbid-Halbleiterelemente sein. In diesem Fall ist die Halbleitervorrichtung 90 eine Siliziumcarbid nutzende Halbleitervorrichtung, das heißt eine Siliziumcarbid-Halbleitervorrichtung. Oft wird gefordert, dass die Siliziumcarbid-Halbleitervorrichtung eine schnelle Schaltoperation unter Ausnutzung von Eigenschaften eines Halbleiters mit breiter Bandlücke aus Siliziumcarbid durchführt. Es ist wahrscheinlich, dass im schnellen Schaltvorgang parasitäre Oszillationen auftreten. In der vorliegenden Ausführungsform können jedoch aus dem oben erwähnten Grund parasitäre Oszillationen effektiv unterdrückt werden.
  • Überdies bilden gemäß der vorliegenden Ausführungsform das Gehäuse 71 und die darin untergebrachten Bauteile die Halbleitervorrichtung 90 als Leistungsmodul, und innerhalb des Leistungsmoduls kann eine Konfiguration, um parasitäre Oszillationen zu unterdrücken, vorgesehen werden. Falls die Vielzahl eingefügter Schaltungen 210 (2) auf der Leiterplatte 60 (1) montiert ist, die vom Isoliersubstrat 10 (1) verschieden ist, auf dem die Vielzahl von Halbleiterelementen EL montiert ist, kann die Vielzahl eingefügter Schaltungen 210 einfach montiert werden. Konkret besteht kein Bedarf daran, die eingefügten Schaltungen 210 auf dem Isoliersubstrat 10 zu montieren, falls die eingefügten Schaltungen 210 auf der Leiterplatte 60 montiert werden, sodass das Isoliersubstrat 10 eine Konfiguration ähnlich einer herkömmlichen Konfiguration, in der die eingefügten Schaltungen 210 nicht vorgesehen sind, aufweisen kann. Wie oben beschrieben wurde, können sowohl eine Unterdrückung parasitärer Oszillationen als auch eine Reduzierung der Größe des Leistungsmoduls vorgesehen werden.
  • < Ausführungsform 2>
  • Bezugnehmend auf 5 weist eine Halbleitervorrichtung in einer Ausführungsform 2 anstelle der Vielzahl eingefügter Schaltungen 210 (3: Ausführungsform 1) eine Vielzahl eingefügter Schaltungen 220 auf. Jede der Vielzahl eingefügter Schaltungen 220, das heißt, jede einer ersten eingefügten Schaltung 221 und einer zweiten eingefügten Schaltung 222, enthält ein erstes Widerstandselement R1, das mit der ersten Diode D1 in Reihe verbunden ist und mit der zweiten Diode D2 parallel verbunden ist, und enthält ein zweites Widerstandselement R2, das mit der zweiten Diode D2 in Reihe verbunden ist und mit der ersten Diode D1 parallel verbunden ist. Die übrige Konfiguration ist im Wesentlichen die Gleiche wie die oben erwähnte Konfiguration in der Ausführungsform 1, so dass die gleichen oder ähnliche Komponenten die gleichen Bezugszeichen tragen und deren Beschreibung nicht wiederholt wird.
  • Gemäß der vorliegenden Ausführungsform verursacht, wenn ein aufgrund parasitärer Oszillationen hervorgerufener Strom fließt, weil er durch die erste Diode D1 und die zweite Diode D2 nicht vollständig unterbrochen wird, jedes des ersten Widerstandselements R1 und des zweiten Widerstandselements R2 einen Spannungsabfall. Dadurch werden parasitäre Oszillationen gedämpft, so dass parasitäre Oszillationen sicherer unterdrückt werden können.
  • Das erste Widerstandselement R1 und das zweite Widerstandselement R2 sind zu der ersten Diode D1 bzw. der zweiten Diode D2 vorgesehen, die in entgegengesetzte Richtungen zeigen. Daher können ein mit einem Einschaltvorgang der Halbleiterelemente verbundener Widerstand und ein mit einem Abschaltvorgang der Halbleiterelemente verbundener Widerstand für das Gatesignal getrennt eingerichtet werden.
  • <Ausführungsform 3>
  • Bezugnehmend auf 6 weist eine Halbleitervorrichtung in einer Ausführungsform 3 anstelle des oberen Armteils 310 (5: Ausführungsform 2) einen oberen Armteil 320 auf. Im oberen Armteil 320 ist ein Gate-Widerstandselement RG zwischen jede der eingefügten Schaltungen 220 der Ansteuerungsschaltung und jedes der Vielzahl von Halbleiterelementen EL geschaltet. Obgleich nicht dargestellt ist das Gate-Widerstandselement RG ähnlich im unteren Armteil zwischengeschaltet. Das Gate-Widerstandselement RG kann ein Widerstandselement sein, das im Halbleiterchip 32 eingebaut ist, worin die Halbleiterelemente EL ausgebildet sind, oder kann ein getrennt vom Halbleiterchip hinzugefügtes Widerstandselement sein.
  • Gemäß der vorliegenden Ausführungsform ist die Vielzahl erster Halbleiterelemente EL1 durch Gate-Widerstandselemente RG voneinander getrennt und ist auch die Vielzahl zweiter Halbleiterelemente EL2 durch Gate-Widerstandselemente RG voneinander getrennt. Somit ist es weniger wahrscheinlich, dass parasitäre Oszillationen unter der Vielzahl erster Halbleiterelemente EL1 und unter der Vielzahl zweiter Halbleiterelemente EL2 auftreten, selbst wenn die Anzahl erster Halbleiterelemente EL1 und die Anzahl zweiter Halbleiterelemente EL2 relativ groß sind. Die Anzahl erster Halbleiterelemente EL1, die mit der ersten eingefügten Schaltung 211 verbunden sind, und die Anzahl zweiter Halbleiterelemente EL2, die mit der zweiten eingefügten Schaltung 212 verbunden sind, können somit erhöht werden, während parasitäre Oszillationen unterdrückt werden. Mit anderen Worten kann die Anzahl eingefügter Schaltungen 210 noch geringer als die Anzahl an Halbleiterelementen EL sein. Auf der anderen Seite kann das in der vorliegenden Ausführungsform erforderliche Gate-Widerstandselement RG ein einfaches Element sein, das einfacher als die Dioden ausgebildet sein kann. Wie oben beschrieben wurde, können parasitäre Oszillationen, die unter der Vielzahl miteinander parallel verbundener Halbleiterelemente EL auftreten, durch eine einfache Konfiguration, in der die Anzahl eingefügter Schaltungen 220 weiter reduziert ist, unterdrückt werden.
  • Ein Fall, in dem die Gate-Widerstandselemente RG den eingefügten Schaltungen 220 (siehe 5) in der Ausführungsform 2 hinzugefügt sind, wurde oben beschrieben; die Gate-Widerstandselemente RG können aber den eingefügten Schaltungen 210 (3) in der Ausführungsform 1 hinzugefügt werden.
  • <Ausführungsform 4>
  • Bezugnehmend auf 7 weist eine Halbleitervorrichtung in einer Ausführungsform 4 anstelle der Vielzahl eingefügter Schaltungen 220 (6: Ausführungsform 3) eine Vielzahl eingefügter Schaltungen 230 auf. Jede der Vielzahl eingefügter Schaltungen 230, das heißt jede einer ersten eingefügten Schaltung 231 und einer zweiten eingefügten Schaltung 232, enthält ein mit der ersten Diode D1 und der zweiten Diode D2 parallel verbundenes Widerstandselement R5. Um den Effekt einer Unterdrückung parasitärer Oszillationen von jeder der eingefügten Schaltungen 220 ausreichend aufrecht zu erhalten, hat das Widerstandselement R5 in Bezug auf die Größe jedes des ersten Widerstandselements R1 und des zweiten Widerstandselements R2 vorzugsweise eine ausreichend große Größe.
  • Falls das Widerstandselement R5 nicht vorgesehen ist, wird ein der Durchlassspannung der ersten Diode D1 oder der zweiten Diode D2 entsprechender Spannungsabfall in einer Gatespannung verursacht, die als das Steuerungssignal an jedes der Halbleiterelemente EL angelegt wird. Im Gegensatz dazu stellt in der vorliegenden Ausführungsform das Widerstandselement R5 einen elektrischen Pfad, um eine Parallelschaltung der ersten Diode D1 und der zweiten Diode D2 zu umgehen, bereit, um den oben erwähnten Spannungsabfall zu vermeiden. Dies ermöglicht eine stabile Steuerung der Halbleiterelemente EL.
  • Ein Fall, in dem das Widerstandselement R5 jeder der eingefügten Schaltungen 220 (siehe 6) in der Ausführungsform 3 hinzugefügt ist, wurde oben beschrieben; die Widerstandselemente R5 können aber jeder der eingefügten Schaltungen 220 (5) in der Ausführungsform 2 oder jeder der eingefügten Schaltungen 210 (3) in der Ausführungsform 1 hinzugefügt werden.
  • Ausführungsformen können frei miteinander kombiniert werden und können gegebenenfalls modifiziert oder weggelassen werden.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2017/026367 [0002]

Claims (6)

  1. Halbleitervorrichtung (90), aufweisend: eine Vielzahl von Halbleiterelementen (EL), die miteinander parallel verbunden sind und jeweils eine Gateelektrode aufweisen, wobei die Vielzahl von Halbleiterelementen eine Vielzahl erster Halbleiterelemente (EL1) und eine Vielzahl zweiter Halbleiterelemente (EL2) aufweist; und eine Ansteuerungsschaltung (200), um der Gateelektrode von jedem der Vielzahl von Halbleiterelementen (EL) ein Gatesignal bereitzustellen, wobei die Ansteuerungsschaltung eine Hauptschaltung (201) und eine Vielzahl eingefügter Schaltungen (210, 220, 230) aufweist, die eine erste eingefügte Schaltung (211, 221, 231) und eine zweite eingefügte Schaltung (212, 222, 232) aufweisen, wobei die erste eingefügte Schaltung (211, 221, 231) zwischen die Hauptschaltung (201) und die Vielzahl erster Halbleiterelemente (EL1) eingefügt ist, die zweite eingefügte Schaltung (212, 222, 232) zwischen die Hauptschaltung (201) und die Vielzahl zweiter Halbleiterelemente (EL2) eingefügt ist, und jede der ersten eingefügten Schaltung (211, 221, 231) und der zweiten eingefügten Schaltung (212, 222, 232) eine erste Diode (D1) und eine zweite Diode (D2) enthält, wobei die erste Diode eine Durchlassrichtung zur Hauptschaltung (201) aufweist, wobei die zweite Diode mit der ersten Diode (D1) antiparallel verbunden ist.
  2. Halbleitervorrichtung (90) nach Anspruch 1, wobei jede der Vielzahl eingefügter Schaltungen (220) ein erstes Widerstandselement (R1) und ein zweites Widerstandselement (R2) enthält, wobei das erste Widerstandselement mit der ersten Diode (D1) in Reihe verbunden ist und mit der zweiten Diode (D2) parallel verbunden ist, wobei das zweite Widerstandselement mit der zweiten Diode (D2) in Reihe verbunden ist und mit der ersten Diode (D1) parallel verbunden ist.
  3. Halbleitervorrichtung (90) nach Anspruch 1 oder 2, ferner aufweisend ein Gate-Widerstandselement (RG), das zwischen die Ansteuerungsschaltung (200) und jedes der Vielzahl von Halbleiterelementen (EL) geschaltet ist.
  4. Halbleitervorrichtung (90) nach einem der Ansprüche 1 bis 3, wobei jede der Vielzahl eingefügter Schaltungen (230) ein Widerstandselement (R5) enthält, das mit der ersten Diode (D1) und der zweiten Diode (D2) parallel verbunden ist.
  5. Halbleitervorrichtung (90) nach einem der Ansprüche 1 bis 4, wobei die Vielzahl erster Halbleiterelemente (EL1) eine Vielzahl von Siliziumcarbid-Halbleiterelementen ist und die Vielzahl zweiter Halbleiterelemente (EL2) eine Vielzahl von Siliziumcarbid-Halbleiterelementen ist.
  6. Halbleitervorrichtung (90) nach einem der Ansprüche 1 bis 5, ferner aufweisend: ein erstes Substrat (10), auf dem die Vielzahl von Halbleiterelementen (EL) montiert ist; ein zweites Substrat (60), auf dem die Vielzahl eingefügter Schaltungen (210, 220, 230) montiert ist; und ein Gehäuse (71), um das erste Substrat (10) und das zweite Substrat (60) unterzubringen.
DE102021110214.6A 2020-05-19 2021-04-22 Halbleitervorrichtung Pending DE102021110214A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020087148A JP7438021B2 (ja) 2020-05-19 2020-05-19 半導体装置
JP2020-087148 2020-05-19

Publications (1)

Publication Number Publication Date
DE102021110214A1 true DE102021110214A1 (de) 2021-11-25

Family

ID=78408718

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021110214.6A Pending DE102021110214A1 (de) 2020-05-19 2021-04-22 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20210366886A1 (de)
JP (1) JP7438021B2 (de)
CN (1) CN113691109A (de)
DE (1) DE102021110214A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11916496B2 (en) 2021-06-30 2024-02-27 Texas Instruments Incorporated Motor controller and a method for controlling a motor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023085206A1 (ja) 2021-11-09 2023-05-19 Ａｇｃ株式会社 固体高分子型水電解用膜電極接合体および水電解装置
CN116916643B (zh) * 2023-09-12 2023-12-12 南通华隆微电子股份有限公司 一种半导体二极管快速装配辅助工具

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026367A1 (ja) 2015-08-07 2017-02-16 三菱電機株式会社 パワースイッチング装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594650A (en) * 1983-04-19 1986-06-10 Mitsubishi Denki Kabushiki Kaisha Inverter device
JPH09172359A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 電圧駆動形半導体スイッチング素子のゲート回路
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
US5831349A (en) * 1997-02-03 1998-11-03 Weng; Tianlu AC two-wire switch
US5796599A (en) * 1997-03-12 1998-08-18 Reliance Electric Industrial Company Self-powered gate driver board
US6232840B1 (en) * 1999-06-10 2001-05-15 Raytheon Company Transistor amplifier having reduced parasitic oscillations
JP4846106B2 (ja) 2001-02-16 2011-12-28 三菱電機株式会社 電界効果型半導体装置及びその製造方法
JP2004096191A (ja) 2002-08-29 2004-03-25 Mitsubishi Electric Corp 半導体スイッチ素子及び半導体スイッチ装置
US8698466B2 (en) * 2007-09-19 2014-04-15 Clipsal Australia Pty Ltd Start-up detection in a dimmer circuit
JP5217849B2 (ja) * 2008-09-29 2013-06-19 サンケン電気株式会社 電気回路のスイッチング装置
JP5168603B2 (ja) * 2010-01-26 2013-03-21 株式会社デンソー スイッチング装置
JP5591213B2 (ja) * 2011-11-25 2014-09-17 三菱電機株式会社 インバータ装置、およびそれを備えた空気調和機
JP5743934B2 (ja) * 2012-03-16 2015-07-01 株式会社東芝 インバータ装置及びパワーステアリング装置
US9143089B2 (en) * 2013-03-13 2015-09-22 Analog Devices, Inc. Active cascode circuit using backgate control
JP2015154591A (ja) * 2014-02-14 2015-08-24 ローム株式会社 ゲート駆動回路および電源装置
JP6361448B2 (ja) * 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
JP2016170975A (ja) * 2015-03-12 2016-09-23 パナソニックＩｐマネジメント株式会社 点灯回路及び照明システム
CN106340513B (zh) * 2015-07-09 2019-03-15 台达电子工业股份有限公司 一种集成控制电路的功率模块
CN109427707B (zh) * 2017-08-31 2020-07-07 华中科技大学 一种功率器件的三维封装结构及封装方法
CN117637731A (zh) * 2018-02-23 2024-03-01 罗姆股份有限公司 半导体装置及功率模块
EP3544168B1 (de) * 2018-03-21 2023-08-23 Infineon Technologies Austria AG Schaltungsanordnung, umverteilerplatte, modul und verfahren zur herstellung einer halbbrückenschaltung
EP3826164A4 (de) * 2018-07-19 2021-07-14 Mitsubishi Electric Corporation Leistungswandlervorrichtung, motorantriebsvorrichtung und klimaanlage
JP7087869B2 (ja) 2018-09-18 2022-06-21 株式会社デンソー 電力変換装置
JP2019017112A (ja) * 2018-10-22 2019-01-31 ローム株式会社 パワー回路
JP6896831B2 (ja) * 2019-12-05 2021-06-30 三菱電機株式会社 半導体モジュールおよび電力変換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026367A1 (ja) 2015-08-07 2017-02-16 三菱電機株式会社 パワースイッチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11916496B2 (en) 2021-06-30 2024-02-27 Texas Instruments Incorporated Motor controller and a method for controlling a motor

Also Published As

Publication number Publication date
US20210366886A1 (en) 2021-11-25
JP2021182813A (ja) 2021-11-25
CN113691109A (zh) 2021-11-23
JP7438021B2 (ja) 2024-02-26

Similar Documents

Publication Publication Date Title
DE112018004893T5 (de) Halbleitermodul und Leistungswandlervorrichtung
DE102021110214A1 (de) Halbleitervorrichtung
DE102017108157A1 (de) Halbleitermodul und Umwandlungsgerät für elektrische Leistung
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE112017004776B4 (de) Leistungshalbleitermodul und leistungshalbleiteranordnung
DE112014006352T5 (de) Leistungshalbleitermodul
EP0818889A2 (de) Gatespannungsbegrenzung für eine Schaltungsanordnung
DE4124757C2 (de) Halbleiter-Leistungsmodul
DE112016005574B4 (de) Halbleitermodule
DE112013007243B4 (de) Halbleitervorrichtung
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102014115717A1 (de) Hakbleiterbauelementgehäuse
DE102018131999A1 (de) Leistungsmodul und leistungwandler
DE102016214132A1 (de) Transistorelement und Halbleitervorrichtung
DE102019201726A1 (de) Inverter vom I-Typ mit drei Niveaus und Halbleitermodul
DE1589707A1 (de) Temperaturkompensierte Z-Diode
DE60308148T2 (de) Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
DE3410580C2 (de)
DE3609458A1 (de) Halbleitervorrichtung mit parallel geschalteten selbstabschalt-halbleiterbauelementen
DE102020132919A1 (de) Halbleitervorrichtung
DE102018213397B4 (de) Halbleitervorrichtung
DE3201296A1 (de) Transistoranordnung
DE102018216399A1 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE3501985C2 (de)
DE102018104060A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence