DE102018104060A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102018104060A1
DE102018104060A1 DE102018104060.1A DE102018104060A DE102018104060A1 DE 102018104060 A1 DE102018104060 A1 DE 102018104060A1 DE 102018104060 A DE102018104060 A DE 102018104060A DE 102018104060 A1 DE102018104060 A1 DE 102018104060A1
Authority
DE
Germany
Prior art keywords
region
semiconductor substrate
anode
main electrode
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018104060.1A
Other languages
English (en)
Inventor
Masaru Senoo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102018104060A1 publication Critical patent/DE102018104060A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, die hierin vorgesehen ist, die enthält: ein Halbleitersubstrat, eine obere Hauptelektrode, die über dem Halbleitersubstrat vorgesehen ist, eine Abtastanodenelektrode, die über dem Halbleitersubstrat vorgesehen ist, eine Widerstandsschicht, die über dem Halbleitersubstrat vorgesehen ist und einen höheren Widerstand als die Abtastanodenelektrode hat, eine untere Hauptelektrode, die unter dem Halbleitersubstrat vorgesehen ist. Das Halbleitersubstrat enthält ein Schaltelement und eine Abtastdiode. Das Schaltelement ist zwischen der oberen Hauptelektrode und der unteren Hauptelektrode verbunden. Die Abtastdiode enthält eine erste Anodenregion eines P-Typs, die mit der Abtastanodenelektrode über die Widerstandsschicht verbunden ist, und eine erste Kathodenregion eines N-Typs, die mit der unteren Hauptelektrode verbunden ist.

Description

  • TECHNISCHES FELD
  • Die hier offenbarte Technik bezieht sich auf eine Halbleitervorrichtung.
  • HINTERGRUND
  • Die japanische Patentanmeldungsveröffentlichung Nr. 2016-149715 offenbart eine Halbleitervorrichtung, bei der ein Schaltelement und eine Schutzdiode in einem gemeinsamen Halbleitersubstrat vorgesehen sind. Eine Kathodenelektrode der Schutzdiode ist mit einem Anschluss des Schaltelements verbunden. Eine Anodenelektrode der Schutzdiode ist mit einem externen Schaltkreis verbunden. Ein Potential der Anodenelektrode der Schutzdiode variiert in Abhängigkeit von einem Potential des einen Anschluss des Schaltelements. Die in der japanischen Patentanmeldung Nr. 2016-149715 beschriebene Technik, die bestimmt, ob eine zum Schaltelement parallel verbundene Freilaufdiode gemäß dem Potential der Anodenelektrode in der Schutzdiode eingeschaltet wird oder nicht. Wenn die Freilaufdiode ausgeschaltet ist, ermöglicht es der externe Stromkreis dem Schaltelement, eingeschaltet zu werden.
  • ZUSAMMENFASSUNG
  • Wie die Schutzdiode, die in der Japanischen Patentanmeldungsveröffentlichung Nr. 2016-149715 beschrieben wird, wenn die Kathodenelektrode der Diode mit einem Anschluss des Schaltelements verbunden ist, variiert das Potential der Anodenelektrode der Diode in Abhängigkeit von dem Potential des Anschlusses. Diese Art von Diode kann benutzt werden, um einen Betriebszustand des Schaltelements auf Grundlage des Potentials des Anschlusses des Schaltelements zu bestimmen, sogar bei einem Verfahren, das ein anderes als das Nutzungsverfahren, das in der Japanischen Patentanmeldungsveröffentlichung Nr. 2016-149715 (d.h. Bestimmung des An-Zustands der Freilaufdiode). Im Folgenden wird auf diese Art der Diode als eine Abtast- bzw. Messdiode verwiesen.
  • Wenn die Abtastdiode und das Schaltelement an einem einzelnen Halbleitersubstrat vorgesehen sind, können eine obere Hauptelektrode und eine Mess- bzw. Abtastanodenelektrode an einer oberen Fläche des Halbleitersubstrats vorgesehen sein und eine untere Hauptelektrode kann an einer unteren Fläche des Halbleitersubstrats vorgesehen sein. Eine Anodenschicht eines P-Typs der Abtastdiode ist mit einer Mess- bzw. Abtastanodenelektrode verbunden, wobei eine Kathodenschicht eines N-Typs der Abtastdiode mit einer unteren Hauptelektrode verbunden ist. Das Schaltelement ist zwischen der oberen Hauptelektrode und der unteren Hauptelektrode verbunden. Das heißt, das Schaltelement und die Abtastdiode sind zusammen an der unteren Hauptelektrode verbunden. Mit anderen Worten dient die untere Hauptelektrode als ein Anschluss des Schaltelements und auch als eine Kathodenelektrode der Abtastdiode. Da beide, obere Hauptelektrode und Abtastanodenelektrode, über dem Halbleitersubstrat vorgesehen sind, besteht eine parasitäre Kapazität zwischen der oberen Hauptelektrode und der Abtastanodenelektrode.
  • 6 zeigt ein Schaltkreisdiagramm der Halbleitervorrichtung. Detaillierter zeigt 6 ein Schaltelement 100, eine Abtastdiode 110, eine obere Hauptelektrode 120, eine untere Hauptelektrode 130, eine Abtastanodenelektrode 140 und eine parasitäre Kapazität 150. Trotzdem 6 das Schaltelement 100 als einen Bipolartransistor mit isolierter Gate-Elektrode (IGBT) konfiguriert zeigt, kann das Schaltelement 100 ein anderes Schaltelement, so wie ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), ein Bipolartransistor oder ähnliches, sein. Das Schaltelement 100 ist zwischen der oberen Hauptelektrode 120 und der unteren Hauptelektrode 130, wie es in 6 gezeigt wird, verbunden. Eine Kathodenschicht der Abtastdiode 110 ist mit der unteren Hauptelektrode 130 verbunden, wobei eine Anodenschicht der Abtastdiode 110 mit der Abtastanodenelektrode 140 verbunden ist. Die parasitäre Kapazität 150 ist zwischen der Abtastanodenelektrode 140 und der oberen Hauptelektrode 120 vorhanden.
  • Bei der Halbleitervorrichtung, die in 6 gezeigt wird, wenn ein Potential der oberen Hauptelektrode 120 höher als ein Potential der unteren Hauptelektrode 130 ist, ist ein Potential der Abtastanodenelektrode 140 aufgrund einer Kopplungskapazität der parasitären Kapazität 150 erhöht. Folglich wird eine Vorwärtsspannung an die Abtastdiode 110 angelegt. Demnach fließt ein Strom durch die Abtastdiode 110 in der Vorwärtsrichtung. Zu dieser Zeit werden Löcher von der Abtastanodenelektrode 140 in das Halbleitersubstrat injiziert. Danach, wenn das Potential der oberen Hauptelektrode 120 auf ein Potential, die niedriger als das Potential der unteren Hauptelektrode 130 ist, verringert wird, wird das Potential der Abtastanodenelektrode 140 verringert. Darauffolgend wird eine Spannung, die an die Abtastdiode 110 angelegt wird, von einer Vorwärtsspannung zu einer Rückwärtsspannung geschaltet. Dann fließen die Löcher, die in dem Halbleitersubstrat vorhanden sind, in Richtung der Abtastanodenelektrode 140, um damit einem Rückwärtsstrom zu erlauben, durch die Abtastdiode 110 zu fließen. Der Rückwärtsstrom wird im Allgemeinen ein Wiederherstellungsstrom genannt. Wenn ein hoher Wiederherstellungsstrom durch die Abtastdiode 110 fließt, ist eine hohe Belastung an die Abtastdiode 110 angelegt.
  • Folglich ist es eine Aufgabe der vorliegenden Offenbarung hierin eine Technik vorzusehen, um einen Wiederherstellungsstrom einer Abtastdiode zu unterdrücken.
  • Eine Halbleitervorrichtung, die hierin vorgesehen ist, kann aufweisen: ein Halbleitersubstrat, eine obere Hauptelektrode, die über dem Halbleitersubstrat vorgesehen ist, eine Abtastanodenelektrode, die über dem Halbleitersubstrat vorgesehen ist, eine Widerstandsschicht, die über dem Halbleitersubstrat vorgesehen ist und die einen höheren Widerstand als die Abtastanodenelektrode hat, und eine untere Hauptelektrode, die unter dem Halbleitersubstrat vorgesehen ist. Das Halbleitersubstrat kann ein Schaltelement und eine Abtastdiode aufweisen. Das Schaltelement kann zwischen der oberen Hauptelektrode und der unteren Hauptelektrode verbunden sein. Die Abtastdiode kann eine erste Anodenregion eines P-Typs aufweisen, die mit der Abtastanodenelektrode über die Widerstandsschicht verbunden ist, und eine erste Kathodenregion eines N-Typs, die mit der unteren Hauptelektrode verbunden ist.
  • Bei der Halbleitervorrichtung ist die erste Anodenregion der Abtastdiode mit der oberen Hauptelektrode über die Widerstandsschicht, die einen hohen Widerstand hat, verbunden. Demnach ist, wenn eine Vorwärtsspannung an die Abtastdiode angelegt ist, ein Strom, der durch die Abtastdiode fließt, gering. Aufgrund dessen sind dort wenige Löcher von der Abtastanodenelektrode in das Halbleitersubstrat injiziert, wenn die Vorwärtsspannung an die Abtastdiode angelegt ist. Danach werden, wenn die Spannung, die an die Abtastdiode angelegt ist, zu der Rückwärtsspannung geschaltet wird, die Löcher in dem Halbleitersubstrat in die Abtastanodenelektrode entladen. Demnach fließt ein Wiederherstellungsstrom durch die Abtastdiode. Da dort wenige Löcher, die, wenn die Vorwärtsspannung angelegt wird, von der Abtastanodenelektrode zu dem Halbleitersubstrat injiziert werden, sind, sind dort auch wenige Löcher, die, wenn die Rückwärtsspannung angelegt wird, von dem Halbleitersubstrat zu der Abtastanodenelektrode entladen werden. Dementsprechend ist der Wiederherstellungsstrom, der durch die Abtastdiode fließt, niedrig. Auf diesem Weg kann der Wiederherstellungsstrom bei der Abtastdiode gemäß der Halbleitervorrichtung unterdrückt werden.
  • Figurenliste
    • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • 2 ist eine Querschnittsansicht der Halbleitervorrichtung entlang einer Linie II-II von 1.
    • 3 ist eine Querschnittsansicht der Halbleitervorrichtung entlang einer Linie III-III von 1.
    • 4 ist ein Schaltdiagramm der Halbleitervorrichtung gemäß der einen Ausführungsform.
    • 5 ist eine Querschnittsansicht, die zu 2 korrespondierend ist, die eine Halbleitervorrichtung gemäß einer Modifikation zeigt.
    • 6 ist ein Schaltdiagramm der Halbleitervorrichtung, die eine Abtastdiode 110 hat.
  • DETAILLIERTE BESCHREIBUNG
  • Eine Halbleitervorrichtung 10, die in 1 bis 3 gezeigt wird, gemäß einer Ausführungsform hat ein Halbleitersubstrat 12. Das Halbleitersubstrat 12 ist ein Substrat, das von Silizium konstituiert wird. Wie es in 1 gezeigt wird, enthält das Halbleitersubstrat 12 eine Elementregion 18 und eine Mess- bzw. Abtastregion 70. Ein Bereich der Elementregion 18 ist sehr viel größer als ein Bereich der Abtastregion 70. Die Abtastregion 70 ist an einer zu der Elementregion 18 benachbarten Position vorgesehen. Bei der Elementregion 18 sind IGBTs und Freilaufdioden vorgesehen, was später im Detail beschrieben wird. Außerdem ist eine Abtastdiode bei der Abtastregion 70 vorgesehen. Es sollte bemerkt werden, dass bei der nachstehenden Beschreibung eine Z-Richtung als eine Dickenrichtung des Halbleitersubstrats 12 definiert ist, eine X-Richtung als eine Richtung, die zu einer oberen Fläche des Halbleitersubstrats 12 parallel ist, definiert ist (eine Richtung senkrecht zu der Z-Richtung), und eine Y-Richtung als eine Richtung, die senkrecht zu der Z-Richtung und der X-Richtung ist, definiert ist.
  • Wie es in 2 gezeigt wird, ist eine obere Fläche des Halbleitersubstrats 12 bei der Abtastregion 70 mit einem isolierenden Zwischenschichtfilm 36 bedeckt. Eine Messe- bzw. Abtastanodenelektrode 50, eine Widerstandsschicht 52 und eine Verdrahtungsschicht 54 sind über dem isolierenden Zwischenschichtfilm 36 vorgesehen.
  • Die Widerstandsschicht 52 wird von einem Polysilizium, das mit Fremdstoffen dotiert ist, konstituiert. Die Widerstandsschicht 52 hat einen spezifischen Widerstand bzw. Widerstand, der höher als jeder der Abtastanodenelektrode 50 und der Verdrahtungsschicht 52 ist. Die Widerstandsschicht 52 ist an dem isolierenden Zwischenschichtfilm 36 vorgesehen.
  • Die Abtastanodenelektrode 50 wird von Al (Aluminium), oder AISi (eine Legierung von Aluminium und Silizium) konstituiert. Die Abtastanodenelektrode 50 ist an der Widerstandsschicht 52 vorgesehen. Eine obere Fläche der Abtastanodenelektrode 50 dient als ein Bondingpad. Die Abtastanodenelektrode 50 bedeckt eine obere Fläche eines Zentralabschnitts der Widerstandsschicht 52. Demnach ist der Zentralabschnitt der Widerstandsschicht 52 unter der Abtastanodenelektrode 50 (d.h. Bondingpad) positioniert, wobei ein äußerer peripherer Abschnitt der Widerstandsschicht 52 außerhalb der Abtastanodenelektrode 50 vorgesehen ist. Das heißt, die Widerstandsschicht 52 hat den Zentralabschnitt unter dem Bondingpad positioniert und der äußere periphere Abschnitt erstreckt sich bis zu der äußeren Seite des Bondingpads.
  • Die Verdrahtungsschicht 52 wird von Al oder AISi konstituiert. Die Verdrahtungsschicht 52 ist an dem isolierenden Zwischenschichtfilm 36 vorgesehen. Wie es in 1 gezeigt wird, erstreckt sich der Verdrahtungsabschnitt 54 kreisförmig, um die Abtastanodenelektrode 50 zu umgeben. Ein Raum ist zwischen dem Verdrahtungsabschnitt 54 und der Abtastanodenelektrode 50 vorgesehen. Wie es in 2 gezeigt wird, ist ein Abschnitt der Verdrahtungsschicht 54 über dem äußeren peripheren Abschnitt der Widerstandsschicht 52 vorgesehen. Kontaktlöcher 37a und 37b sind bei dem isolierenden Zwischenschichtfilm 36, der unter der Verdrahtungsschicht 54 vorgesehen ist, vorgesehen. Die Verdrahtungsschicht 54 ist mit der Widerstandsschicht 52 bei dem Kontaktloch 37a in Kontakt. Die Verdrahtungsschicht 54 ist mit der oberen Fläche des Halbleitersubstrats 12 innerhalb des Kontaktlochs 37b in Kontakt.
  • Die Widerstandsschicht 52 und die Verdrahtungsschicht 54 konfigurieren einen Strompfad, der die Abtastanodenelektrode 50 mit dem Halbleitersubstrat 12 (genauer einer Anodenregion 60, die später beschrieben wird) verbindet. Wie es vorstehend erwähnt wurde, ist der Widerstand der Widerstandsschicht 52 höher als der Widerstand von jedem der Elemente, Abtastanodenelektrode 50 und Verdrahtungsschicht 54. Demnach ist, bei dem Strompfad, der von dem Bondingpad zu dem Halbleitersubstrat 12 führt, der Widerstand der Widerstandsschicht höher als der Widerstand von jedem der Elemente, Abtastanodenelektrode 50 und Verdrahtungsschicht 54. Wie es in 1 gezeigt wird, ist das Ende eine Drahts 17 mit einer obere Fläche der Abtastanodenelektrode 50 (d.h. Bondingpad) verbunden. Trotzdem es nicht gezeigt wird, ist das andere Ende des Drahts 17 mit einem externen Schaltkreis verbunden.
  • Wie es in 1 bis 3 gezeigt wird, ist eine obere Hauptelektrode 14 über der Elementregion 18 vorgesehen. Die obere Hauptelektrode 14 wird von Al oder AISi konstituiert. Die obere Hauptelektrode ist mit der oberen Fläche des Halbleitersubstrats 12 innerhalb der Elementregion 18 in Kontakt. Die obere Hauptelektrode 14 ist von der Verdrahtungsschicht 54 separiert.
  • Wie es in 2 und 3 gezeigt wird, ist eine untere Hauptelektrode 16 an einer unteren Fläche des Halbleitersubstrats 12 vorgesehen. Die untere Hauptelektrode 16 ist mit einer im Wesentlichen ganzen Region der unteren Fläche des Halbleitersubstrats 12 in Kontakt.
  • Wie es in 2 gezeigt wird, sind die Anodenregion 60, eine Driftregion 27, eine Kathodenregion 62 und eine untere Region 64 des P-Typs bei der Abtastregion 70 vorgesehen.
  • Die Anodenregion 60 ist eine Region eines P-Typs. Die Anodenregion 60 ist bei einem Bereich, der die obere Fläche des Halbleitersubstrats 12 konstituiert, vorgesehen. Die Anodenregion 60 ist mit der Verdrahtungsschicht 54 innerhalb der Kontaktlöcher 37b in Kontakt. Die Anodenregion 60 ist mit dem äußeren peripheren Abschnitt der Widerstandsschicht 52 über die Verdrahtungsschicht 54 (d.h. einen Abschnitt, der nicht mit der Abtastanodenelektrode 50 bedeckt ist) verbunden. Die Anodenregion 60 ist mit der Abtastanodenelektrode 50 über den Verdrahtungsabschnitt 54 und die Widerstandsschicht 52 verbunden. Die Anodenregion 60 ist nicht unter (direkt unter) der Abtastanodenelektrode 50 (d.h. Bondingpad) vorgesehen.
  • Die Driftregion 27 ist eine Region eines N-Typs. Die Driftregion ist unter der Anodenregion 60 vorgesehen. Außerdem breitet sich die Driftregion 27 über den Bereich an der oberen Fläche des Halbleitersubstrats 12 unter der Abtastanodenelektrode 50 aus. Der Widerstand der Widerstandsschicht 52 ist höher als ein Widerstand einer Driftregion 28, was sich herausstellt, wenn ein Leitfähigkeitsmodulationsphänomen nicht auftritt.
  • Die Kathodenregion 62 ist eine Region eines N-Typs, die eine höhere N-typ Fremdstoffkonzentration als die Driftregion 27 hat. Die Kathodenregion 62 ist unter der Driftregion 27 und unter (direkt unter) der Anodenregion 60 vorgesehen. Die Kathodenregion 62 ist an einem Bereich an der unteren Fläche des Halbleitersubstrats 12 vorgesehen. Die Kathodenregion 62 ist mit der unteren Hauptelektrode 16 in Kontakt.
  • Die untere P-Typ-Region 64 ist eine Region eines P-Typs. Die untere P-Typ-Region 64 ist unter der Driftregion 27 und unter (direkt unter) der Abtastanodenelektrode 50 vorgesehen. Die untere P-Typ-Region 64 ist mit der unteren Hauptelektrode 16 in Kontakt.
  • An der Abtastregion 70 ist die Abtastdiode durch die Anodenregion 60, die Driftregion 27 und die Kathodenregion 62 vorgesehen.
  • Wie es in 3 gezeigt wird, enthält die Elementregion 18 eine IGBT-Region 20, bei der die IGBTs vorgesehen sind, und eine Diodenregion 40, bei der Freilaufdioden vorgesehen sind. Die IGBT-Region 20 und die Diodenregion 40 sind zu einander benachbart. Innerhalb der Elementregion 18 sind die IGBT-Region 20 und die Diodenregion 40 abwechselnd wiederholend in der X-Richtung angeordnet.
  • Eine Mehrzahl von Gräben 38 ist an der unteren Fläche des Halbleitersubstrats 12 bei der Elementregion 18 vorgesehen. Die Mehrzahl von Gräben 38 erstreckt sich parallel entlang der Y-Richtung an der oberen Fläche des Halbleitersubstrats 12. Wie es in der Querschnittsansicht von 3 gezeigt wird, erstreckt sich jeder Graben 38 von der oberen Fläche des Halbleitersubstrats 12 entlang der Z-Richtung. Die Mehrzahl von Gräben 38 ist in jeder der IGBT-Regionen 20 und der Diodenregionen 40 vorgesehen. Die innere Fläche von jedem Graben 38 ist mit einem isolierenden Gatefilm 32 bedeckt. Eine Gateelektrode 34 ist in jedem Graben 38 vorgesehen. Jede Gateelektrode 34 ist von dem Halbleitersubstrat 12 durch den jeweiligen isolierenden Gatefilm 32 isoliert. Eine obere Fläche jeder Gateelektrode 34 ist mit dem isolierenden Zwischenlagenfilm 36 bedeckt. Jede Gateelektrode 34 ist von der oberen Hauptelektrode 14 durch den isolierenden Zwischenlagenfilm 36 isoliert. Jede Gateelektrode 34 bei der IGBT-Region ist mit einer Gateverdrahtung (die nicht gezeigt wird) verbunden. Jede Gateelektrode 34 bei der Diodenregion 40 kann mit der Gateverdrahtung verbunden sein oder kann eine Blindelektrode, die mit der oberen Hauptelektrode 14 oder ähnlichen verbunden ist, sein.
  • Emitterregionen 22 und eine P-Typ-Region 24 sind in jeder Region, die zwischen den zwei Gräben 38 zwischengefügt ist, vorgesehen. Die Emitterregionen 22 und die P-Typ-Region 24 sind in der IGBT-Region 20 und der Diodenregion 40 vorgesehen. Jede Emitterregion 22 ist eine Region eines N-Typs. Die Emitterregionen 22 sind in Bereichen an der oberen Fläche des Halbleitersubstrats 12 vorgesehen. Jede der Emitterregionen 22 ist mit der unteren Hauptelektrode 14 in Kontakt. Die Emitterregion 22 ist mit dem isolierenden Gatefilm 32 an dem oberen Ende jedes Grabens 38 in Kontakt. Die P-Typ-Region 24 hat Hochkonzentrationsregionen 24a und eine Niedrigkonzentrationsregion 24b. Jede der Hochkonzentrationsregionen 24a hat eine höhere P-Typ-Fremdstoffkonzentration als die Niedrigkonzentrationsregion 24b. Jede Hochkonzentrationsregion 24a ist in einem Bereich an der oberen Fläche des Halbleitersubstrats 12 vorgesehen. Jede Hochkonzentrationsregion 24a ist mit der oberen Hauptelektrode 14 in Kontakt. Die Niedrigkonzentrationsregion 24b ist unter der Hochkonzentrationsregion 24a und den Emitterregionen 22 vorgesehen. Die Niedrigkonzentrationsregion 24b ist mit dem isolierenden Gatefilm 32 unter den Emitterregionen 22 in Kontakt. Ein Abschnitt der P-Typ-Region 24 in der IGBT-Region 20 wirkt als eine Körperregion des IGBT. Währenddessen wirkt ein Abschnitt der P-Typ-Region 24 in der Diodenregion als eine Anodenregion der Freilaufdiode. Es wird bemerkt, dass während 3 zeigt, dass die Emitterregionen 22 bei der Diodenregion 40 vorgesehen sind, keine Emitterregion 22 bei der Diodenregion 40 vorgesehen sein kann.
  • Die Driftregion 27 ist unter der P-Typ-Region 24 in den IGBT-Regionen 20 und den Diodenregion 40 vorgesehen. Das heißt, die Driftregion 27 breitet sich über die Abtastregion 70, die IGBT-Regionen 20 und die Diodenregionen 40 aus. Die Driftregion 27 ist mit dem isolierenden Gatefilm 32 unter den P-Typ-Regionen 24 in Kontakt. Die Driftregion 27 ist von den Emitterregionen 22 durch die P-Typ-Region 24 separiert.
  • Eine Sammlerregion 30 ist unter der Driftregion 27 in jeder IGBT-Region 20 vorgesehene. Die Sammlerregion 30 ist eine Region eines P-Typs. Die Sammlerregion 30 ist in einem Bereich an der unteren Fläche des Halbleitersubstrats 12 vorgesehen. Die Sammlerregion 30 ist mit der unteren Hauptelektrode 16 in Kontakt. Die Sammlerregion 30 ist von der P-Typ-Region 24 durch die Driftregion 27 separiert.
  • Eine Kathodenregion 44 ist unter den Driftregionen 27 in jeder Diodenregion 40 vorgesehen. Die Kathodenregion 30 ist eine Region eines P-Typs, die eine höhere N-Typ-Fremdstoffkonzentration als die Driftregion 27 hat. Die Kathodenregion 44 ist in einem Bereich an der unteren Fläche des Halbleitersubstrats 12 vorgesehen. Die Kathodenregion 44 ist mit der unteren Hauptelektrode 16 in Kontakt.
  • Bei der IGBT-Region 20 wird jeder der IGBTs von den Emitterregionen 22, der P-Typ-Region 24 (d.h. Körperregion), der Driftregion 27, der Sammlerregion 30, den Gateelektroden 34, den isolierenden Gatefilmen 32 und ähnlichen konstituiert. Wenn die Halbleitervorrichtung 10 als der IGBT betrieben wird, wirkt die obere Hauptelektrode als eine Emitterelektrode und wirkt die untere Hauptelektrode 16 als eine Sammlerelektrode.
  • Bei der Diodenregion 40 wird die Freilaufdiode von der P-Typ-Region 24 (d.h. Anodenregion), der Driftregion 27, der Kathodenregion 44 und ähnlichen konstituiert. Wenn die Halbleitervorrichtung 10 als die Freilaufdiode betrieben wird, wirkt die obere Hauptelektrode 14 als eine Anodenelektrode und wirkt die untere Hauptelektrode 16 als eine Kathodenelektrode.
  • 4 zeigt einen internen Schaltkreis der Halbleitervorrichtung 10. Bezugnehmend auf 4 zeigt ein IGBT 82 jede der IGBTs, die bei der IGBT-Region 20 angeordnet sind, an, zeigt eine Freilaufdiode 84 jede der Freilaufdioden, die in der Diodenregion 40 vorgesehen sind, an und eine Abtastdiode 80 zeigt eine Abtastdiode, die bei der Abtastregion 70 vorgesehen ist, an. Ein Sammler des IGBT 82 ist mit der unteren Hauptelektrode 14 verbunden und ein Emitter des IGBT 82 ist mit der oberen Hauptelektrode 16 verbunden. Eine Anode der Freilaufdiode 84 ist mit der oberen Hauptelektrode 14 verbunden, wobei eine Kathode der Freilaufdiode 84 mit der unteren Hauptelektrode 16 verbunden ist. Das heißt, dass die Freilaufdiode 84 gegenparallel mit dem IGBT 82 verbunden ist. Eine Kathode der Abtastdiode 80 ist mit der unteren Hauptelektrode 16 verbunden. Währenddessen ist eine Anode der Abtastdiode 80 mit der Abtastanodenelektrode 50 verbunden. Die Abtastanodenelektrode 50 ist mit einem externen Schaltkreis 90 über den Draht 17 (siehe 1) oder ähnlichem verbunden. Der externe Schaltkreis 90 steuert das Potential der Gateelektrode des IGBT 82 gemäß des Potentials der Abtastanodenelektrode 50. Das Potential der Abtastanodenelektrode 50 variiert abhängig von dem Potential der unteren Hauptelektrode 16. Das Potential der unteren Hauptelektrode 16 variiert abhängig von betriebszuständen des IGBT 82 und der Freilaufdiode 84 und ähnlichen. Folglich erfasst der externe Schaltkreis 90 das Potential der Abtastanodenelektrode 50, dabei macht er es möglich, IGBT 82 angemessen zu steuern. Außerdem sind, wie es in 1 und 2 gezeigt wird, die Abtastanodenelektrode 50 und die Verdrahtungsschicht 54 nahe der oberen Hauptelektrode 14 vorgesehen. Demnach ist eine relativ große parasitäre Kapazität zwischen der Abtastanodenelektrode 50 und der oberen Hauptelektrode 14 vorhanden. Bezugnehmen auf 4 wird die parasitäre Kapazität durch eine Kapazität 86 benannt.
  • Die Spannung zwischen der oberen Hauptelektrode 14 und der unteren Hauptelektrode 16 variiert abhängig von den Betriebszuständen des IGBT 82 und der Freilaufdiode 84 oder eines Betriebszustandes eines Schaltkreises, der mit der oberen Hauptelektrode 14 und der unteren Hauptelektrode 16 verbunden ist. Außerdem erhöht, wenn das Potential der oberen Hauptelektrode 14 sich auf ein Potential erhöht, das höher als das Potential der unteren Hauptelektrode 16 ist, sich das Potential der Abtastanodenelektrode 50 aufgrund der Kopplungskapazität über die parasitäre Kapazität 86. Folglich wird das Potential der Abtastanodenelektrode 50 höher als das Potential der unteren Hauptelektrode 16. Demnach fließt ein Vorwärtsstrom durch die Abtastdiode 80. Zu dieser Zeit werden Löcher von den Anodenregionen 60 in die Driftregion 27 injiziert. Folglich wird, wenn das Potential der oberen Hauptelektrode 14 auf ein Potential, das niedriger als das Potential der unteren Hauptelektrode 16 ist, verringert wird, die Spannung, die an die Freilaufdiode 84 angelegt ist, von der Vorwärtsspannung zu der Rückwärtsspannung geschaltet, was es einem Wiederherstellungsstrom erlaubt, durch die Freilaufdiode 84 zu fließen. Außerdem wird, wenn das Potential der oberen Hauptelektrode 14 auf ein Potential, das niedriger als das Potential der unteren Hauptelektrode 16 ist, das Potential der Abtastanodenelektrode 50 aufgrund der Kopplungskapazität über die parasitäre Kapazität 86 verringert. Folglich wird das Potential der Abtastanodenelektrode 50 niedriger als das Potential der unteren Hauptelektrode 16. Demnach wird die an die Abtastdiode 80 angelegte Spannung von der Vorwärtsspannung zu der Rückwärtsspannung geschaltet. Als ein Ergebnis fließt ein Wiederherstellungsstrom durch die Abtastdiode 80. Wenn ein hoher Wiederherstellungsstrom durch die Abtastdiode 80 fließt, wird eine hohe Last an die Abtastdiode 80 angelegt.
  • Trotzdem ist bei der Halbleitervorrichtung 10 der vorliegenden Ausführungsform die Abtastanodenelektrode 50 mit der Anodenregion 60 über die Widerstandsschicht 52, die einen hohen Widerstand hat, verbunden. Demnach fließt, wenn die Vorwärtsspannung angelegt wird, kaum ein Strom durch die Abtastdiode 80. Das heißt, dass ein Abfall der Vorwärtsspannung der Abtastdiode 80 groß ist. Aufgrund dessen sind dort ein paar Löcher von der Anodenregion 60 in die Driftregion 27 injiziert, wenn die Vorwärtsspannung an die Abtastdiode 80 angelegt ist. Danach werden, wenn die Rückwärtsspannung an die Abtastdiode 80 angelegt wird, die Löcher, die in der Driftregion 27 vorhanden sind, zu der Abtastanodenelektrode 50 entladen, wobei dabei einem Wiederherstellungsstrom erlaubt wird, durch die Abtastdiode 80 zu fließen. Da dort wenige Löcher, die in die Driftregion 27 injiziert werden, sind, wenn die Vorwärtsspannung angelegt wird, werden auch wenige Löcher von der Driftschicht 27 entladen, wenn die Rückwärtsspannung angelegt wird. Folglich fließt, bei der Halbleitervorrichtung 10 der vorliegenden Ausführungsform, kaum der Wiederherstellungsstrom durch die Abtastdiode 80. Aufgrund dessen ist die Belastung der Abtastdiode 80 verringert, wobei damit die Verfügbarkeit der Abtastdiode 80 verbessert wird.
  • Bei der Halbleitervorrichtung 10 der vorliegenden Ausführungsform ist der Widerstand der Widerstandsschicht 52 höher als der Widerstand der Driftregion 27. Demnach kann der Abfall der Vorwärtsspannung der Abtastdiode 80 durch die Widerstandsschicht 52 effektiv erhöht werden. Aus diesem Grund kann der Wiederherstellungsstrom bei der Abtastdiode 80 effektiver unterdrückt werden.
  • Bei der vorgenannten Ausführungsform ist die Anodenregion 60 nicht unter der Abtastanodenelektrode 50 (d.h. Bondingpad) vorgesehen. Demnach kann der Stoß, der beim Drahtbonding verursacht wird, auf die Anodenregionen 60 kaum angewendet werden. Aus diesem Grund kann das Auftreten von Defekten oder ähnlichem bei den Anodenregionen 60 verhindert werden. Folglich kann ein Leckagestrom oder ähnliches der Abtastdiode 80 unterdrückt werden. Außerdem ist die Widerstandsschicht 52, die von Polysilizium konstituiert wird, unter der Abtastanodenelektrode 50 (d.h. Bondingpad) vorgesehen sein. Durch ein Vorsehen der Polysiliziumschicht unter dem Bondingpad auf diese Weise, kann das Halbleitersubstrat 12 durch die Polysiliziumschicht während des Drahtbondings geschützt werden. Aus diesem Grund kann Schaden an dem Halbleitersubstrat 12 während des Drahtbondings verringert werden.
  • Bei einem Herstellungsverfahren der Halbleitervorrichtung 10 bei der vorgenannten Ausführungsform werden die Widerstandsschicht 52 und der isolierende Zwischenschichtfilm 36 geformt, um die Widerstandschicht 52 in dem isolierenden Zwischenschichtfilm 36 einzubetten. Dann werden Kontaktlöcher, die die Kontaktlöcher 37a und 37b enthalten, gebildet. Danach können die Abtastanodenelektrode 50, die Verdrahtungsschicht 54 und die obere Hauptelektrode 14 gebildet werden. Die Kontaktlöcher werden durch Ätzen des isolierenden Zwischenlagenfilms gebildet. Zu dieser Zeit wird in einer Position, in der die Widerstandsschicht 52 vorhanden ist, das Ätzen an der Widerstandsschicht 52 gestoppt, während es bei einer Position ist, in der die Widerstandsschicht 52 nicht vorhanden ist, das Ätzen an dem Halbleitersubstrat 12 gestoppt wird. Folglich können die Kontaktlöcher (zum Beispiel die Kontaktlöcher 37a), die zu der Widerstandsschicht 52 führen, und die Kontaktlöcher (zum Beispiel Kompaktlöcher 37b), die zu dem Halbleitersubstrat 12 führen, zur gleichen Zeit gebildet werden. Aufgrund dessen können, danach, die Abtastanodenelektrode 50, die Verdrahtungsschicht 54 und die obere Hauptelektrode zur gleichen Zeit gebildet werden. Demnach kann die Halbleitervorrichtung 10 der vorliegenden Ausführungsform mit im Wesentlichen der gleichen Effizienz wie eine konventionelle Halbleitervorrichtung hergestellt werden.
  • Es sollte beachtet werden, dass bei den vorstehenden Ausführungsformen die Widerstandsschicht 52 mit der Anodenregion 60 über die Verdrahtungsschicht 54 verbunden ist. Allerdings kann, wie es in 5 gezeigt wird, die Widerstandsschicht 52 in direktem Kontakt mit der Anodenregion 60 sein. In diesem Fall kann die Widerstandsschicht 52 von Polysilizium konstituiert werden. Wenn die Widerstandsschicht 52 in der Konfiguration von Polysilizium konstituiert wird, wie es in 5 gezeigt wird, sind Löcher gestattet, die bei Anlegen der Rückwärtsspannung von der Anodenregion 60 zu der Widerstandsschicht 52 fließen. Eine Trägerlebenszeit bei dem Polysilizium ist kurz. Aus diesem Grund werden viele Löcher mit Elektronen rekombiniert, um zu verschwinden, wenn sie durch die Widerstandsschicht 52 passieren. Aufgrund dessen kann der Wiederherstellungsstrom außerdem verringert werden.
  • Bei der vorgenannten Ausführungsform werden die IGBTs bei der Elementregion 18 vorgesehen. Alternativ können andere Schaltelemente, so wie MOSFETs, anstatt der IGBTs bei der Elementregion 18 vorgesehen sein.
  • Bei der vorgenannten Ausführungsform dient die gesamte obere Fläche der Abtastanodenelektrode 50 als das Bondingpad. Alternativ kann ein Abschnitt der oberen Fläche der Abtastanodenelektrode 50 als das Bondingpad dienen.
  • Bei der vorgenannten Ausführungsform umgibt die Verdrahtungsschicht 54 eine Peripherie der Abtastanodenelektrode 50. Allerdings kann, solange die Widerstandsschicht 52 in dem Strompfad zwischen der Abtastanodenelektrode 50 und der Anodenregion 60 vorhanden ist, eine Anordnung der Abtastanodenelektrode 50, der Widerstandsschicht 52 und der Verdrahtungsschicht 54 angemessen verändert werden. Alternativ, wie vorstehend erwähnt, kann die Verdrahtungsschicht 54 nicht vorhanden sein.
  • Eine Beziehung zwischen Komponenten der vorgenannten Ausführungsformen und Komponenten der Ansprüchen werden nach stehend beschrieben. Die Anodenregion 60 bei der Ausführungsform ist ein Beispiel für eine erste Anodenregion, die in den Ansprüchen beschrieben wird. Die Kathodenregion 62 bei der Ausführungsform ist ein Beispiel einer ersten Kathodenregion, die in den Ansprüchen beschrieben wird. Die P-Typ-Region 24 bei der Diodenregion 40 der Ausführungsform ist ein Beispiel einer zweiten Anodenregion, die in den Ansprüchen beschrieben wird. Die Kathodenregion 44 bei der Ausführungsform ist ein Beispiel einer zweiten Kathodenregion, die in den Ansprüchen beschrieben wird.
  • Einige der Merkmale, die für die Offenbarung charakteristisch sind, werden aufgelistet. Es sollte bemerkt werden, dass jeweilige technische Elemente unabhängig voneinander sind und alleine oder in Kombinationen nützlich sind.
  • Bei einer Halbleitervorrichtung kann, die hierin als ein Beispiel offenbart wird, die Abtastanodenelektrode ein Bondingpad aufweisen, das konfiguriert ist, so dass ein Draht an das Bondingpad gebondet ist. Die Widerstandsschicht kann einen ersten Abschnitt, der mit der Abtastanodenelektrode unter dem Bondingpad verbunden ist, und einen zweiten Abschnitt, der sich nach außen von dem Bondingpad erstreckt, aufweisen. Die erste Anodenregion kann nicht unter dem Bondingpad vorgesehen sein und kann mit der Abtastanodenelektrode über den zweiten Abschnitt verbunden sein.
  • Mit dieser Konfiguration kann ein Stoß, der beim Drahtbonding verursacht wird, auf die erste Anodenregion kaum angewendet werden, was es möglich macht, ein Auftreten von Defekten bei der ersten Anodenregion zu vermeiden.
  • Bei einer Konfiguration, bei der die Widerstandsschicht unter dem Bondingpad vorgesehen ist, kann die Widerstandsschicht von Polysilizium konstituiert sein.
  • Durch ein Vorsehen des Polysiliziums mit hohem Widerstand gegen Stöße unter dem Bondingpad, kann jeder Defekt aufgrund des Stoßes beim Drahtbonding unterdrückt werden.
  • Eine Halbleitervorrichtung, die hierin als ein Beispiel offenbart wird, kann außerdem eine Verdrahtungsschicht, die über dem Halbleitersubstrat vorgesehen ist, aufweisen. Die Verdrahtungsschicht kann einen niedrigeren als die Widerstandsschicht haben, und in Kontakt mit der ersten Anodenregion sein. Bei dieser Konfiguration kann die erste Anodenregion mit der Widerstandsschicht über die Verdrahtungsschicht verbunden sein.
  • Bei einer anderen Halbleitervorrichtung, die hierin als Beispiel offenbart wird, kann die erste Anodenregion in direktem Kontakt mit der Widerstandsschicht sein. Bei dieser Konfiguration kann die Widerstandsschicht von Polysilizium konstituiert sein.
  • Eine Trägerlebensdauer bei Polysilizium ist kurz. Mit dieser Konfiguration ist, wenn die Rückwärtsspannung an die Abtastdiode angelegt ist, es Löchern, die von dem Halbleitersubstrat in die Abtastanodenelektrode entladen werden, erlaubt, durch die Widerstandsschicht, die von Polysilizium konstituiert wird, zu passieren. Demnach werden Löcher mit Elektronen rekombiniert, um in der Widerstandsschicht zu verschwinden. Folglich kann der Wiederherstellungsstrom außerdem unterdrückt werden.
  • Bei einer Halbleitervorrichtung, die hierin als ein Beispiel offenbart wird, kann das Halbleitersubstrat eine Driftregion des N-Typs, die zwischen der ersten Anodenregion und der ersten Kathodenregion vorgesehen ist, aufweisen. Die Driftregion kann eine niedrigere N-Typ-Fremdstoffkonzentration als die erste Kathodenregion haben. Die Widerstandsschicht kann den höheren Widerstand als ein Widerstand der Driftregion haben.
  • Mit dieser Konfiguration kann der Wiederherstellungsstrom der Abtastdiode außerdem unterdrückt werden.
  • Bei einer Halbleitervorrichtung, die hierin als ein Beispiel offenbart wird, kann das Halbleitersubstrat eine Freilaufdiode aufweisen. Die Freilaufdiode kann eine zweite Anodenregion des P-Typs, die mit der oberen Hauptelektrode verbunden ist, und eine zweite Kathodenregion des N-Typs, die mit der unteren Hauptelektrode verbunden ist, aufweisen.
  • Spezifische Beispiele der vorliegenden Offenbarung wurden im Detail beschrieben, allerdings sind dies lediglich beispielhafte Hinweise und begrenzen demnach nicht den Umfang der Ansprüche. Die Technik, die in den Ansprüchen beschrieben wird, enthält Modifikationen und Variationen der spezifischen Beispiele, die vorstehend präsentiert wurden. Technische Merkmale, die in der Beschreibung und den Zeichnungen beschrieben werden, können alleine oder in vielen Kombinationen nützlich sein, und sind nicht auf die Kombinationen, die ursprünglich beansprucht wurden, begrenzt. Außerdem kann die Technik, die in der Beschreibung und den Zeichnungen beschrieben wurde, gleichzeitig eine Mehrzahl von Zielen erreichen und eine technische Bedeutung davon besteht im Erreichen eines dieser Ziele.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016149715 [0002]

Claims (8)

  1. Halbleitervorrichtung (10), die aufweist: ein Halbleitersubstrat (12), eine obere Hauptelektrode (14), die über dem Halbleitersubstrat (12) vorgesehen ist, eine Abtastanodenelektrode (50), die über dem Halbleitersubstrat (12) vorgesehen ist, eine Widerstandsschicht (52), die über dem Halbleitersubstrat (12) vorgesehen ist und die einen höheren Widerstand als die Abtastanodenelektrode (50) hat, und eine untere Hauptelektrode (16), die unter dem Halbleitersubstrat (12) vorgesehen ist, wobei das Halbleitersubstrat (12) ein Schaltelement (82) und eine Abtastdiode (80) aufweist, das Schaltelement (82) zwischen der oberen Hauptelektrode (14) und der unteren Hauptelektrode (16) verbunden ist, und die Abtastdiode (80) eine erste Anodenregion (60) eines P-Typs, die mit der Abtastanodenelektrode (50) über die Widerstandsschicht (52) verbunden ist, und eine erste Kathodenregion (62) eines N-Typs, die mit der unteren Hauptelektrode (16) verbunden ist, aufweist.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei die Abtastanodenelektrode (50) ein Bondingpad, das konfiguriert ist, so dass ein Draht zu dem Bondingpad gebondet werden kann, aufweist, die Widerstandsschicht (52) einen ersten Abschnitt, der mit der Abtastanodenelektrode (50) unter dem Bondingpad verbunden ist, und einen zweiten Abschnitt, der sich von dem Bondingpad nach außen erstreckt, aufweist, und die erste Anodenregion (60) nicht unter dem Bondingpad vorgesehen und mit der Abtastanodenelektrode (50) über den zweiten Abschnitt verbunden ist.
  3. Halbleitervorrichtung (10) nach Anspruch 2, wobei die Widerstandsschicht (52) aus Polysilizium gebildet ist.
  4. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, die außerdem eine Verdrahtungsschicht (54), die über dem Halbleitersubstrat (12) vorgesehen ist, aufweist, wobei die Verdrahtungsschicht (54) einen niedrigeren Widerstand als die Widerstandsschicht (52) hat und in Kontakt mit der ersten Anodenregion (60) ist, wobei die erste Anodenregion (60) mit der Widerstandsschicht (52) über die Verdrahtungsschicht (54) verbunden ist.
  5. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, wobei die erste Anodenregion (60) in direktem Kontakt mit der Widerstandsschicht (52) ist.
  6. Halbleitervorrichtung (10) nach Anspruch 5, wobei die Widerstandsschicht (52) aus Polysilizium gebildet ist.
  7. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat (12) eine Driftregion (27) des N-Typs, die zwischen der ersten Anodenregion (60) und der ersten Kathodenregion (62) vorgesehen ist, aufweist, wobei die Driftregion (27) eine niedrigere N-Typ-Fremdstoffkonzentration als die erste Kathodenregion (62) hat, und die Widerstandsschicht (52) den Widerstand, der höher als ein Widerstand der Driftregion (27) ist, hat.
  8. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 7, wobei das Halbleitersubstrat (12) außerdem eine Freilaufdiode (84) aufweist, und die Freilaufdiode (84) eine zweite Anodenregion (24) des P-Typs, die mit der oberen Hauptelektrode (14) verbunden ist, und eine zweite Kathodenregion (44) des N-Typs, die mit der unteren Hauptelektrode (16) verbunden ist, aufweist.
DE102018104060.1A 2017-02-23 2018-02-22 Halbleitervorrichtung Pending DE102018104060A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-032283 2017-02-23
JP2017032283A JP2018137392A (ja) 2017-02-23 2017-02-23 半導体装置

Publications (1)

Publication Number Publication Date
DE102018104060A1 true DE102018104060A1 (de) 2018-08-23

Family

ID=63045841

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018104060.1A Pending DE102018104060A1 (de) 2017-02-23 2018-02-22 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10256232B2 (de)
JP (1) JP2018137392A (de)
CN (1) CN108470732B (de)
DE (1) DE102018104060A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200158677A1 (en) * 2018-11-16 2020-05-21 Minebea Mitsumi Inc. Detecting device
JP7363079B2 (ja) * 2019-04-15 2023-10-18 富士電機株式会社 半導体装置
JP7275884B2 (ja) * 2019-06-13 2023-05-18 富士電機株式会社 抵抗素子及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3584281A (en) * 1969-03-28 1971-06-08 Westinghouse Electric Corp Dc motor reversing system including protective features responsive to reversing selector and to dynamic breaking current
JPH03106065A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd 半導体装置
US6148258A (en) * 1991-10-31 2000-11-14 Nartron Corporation Electrical starting system for diesel engines
JP3183020B2 (ja) * 1994-03-17 2001-07-03 株式会社日立製作所 保護回路を内蔵した絶縁ゲート型半導体装置
JP4351745B2 (ja) * 1997-09-19 2009-10-28 株式会社東芝 半導体装置
JP3686285B2 (ja) * 1999-06-04 2005-08-24 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換装置
US6462506B2 (en) * 1999-12-30 2002-10-08 Textron Inc. Electric golf car with low-speed regenerative braking
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2008085186A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP4577425B2 (ja) * 2007-11-07 2010-11-10 株式会社デンソー 半導体装置
JP5171776B2 (ja) * 2009-09-30 2013-03-27 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置
JP5786890B2 (ja) * 2013-04-26 2015-09-30 トヨタ自動車株式会社 駆動装置及びスイッチング回路の制御方法
JP5842866B2 (ja) * 2013-05-29 2016-01-13 三菱電機株式会社 半導体装置及びその製造方法
CN103779350A (zh) * 2014-02-25 2014-05-07 中国电子科技集团公司第四十九研究所 一种肖特基二极管氢气传感器芯体及该芯体的制造方法
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置
JP2016063118A (ja) * 2014-09-19 2016-04-25 株式会社東芝 撮像素子、撮像装置および半導体装置
JP2016149715A (ja) * 2015-02-13 2016-08-18 トヨタ自動車株式会社 駆動装置
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP6790908B2 (ja) * 2017-02-23 2020-11-25 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN108470732B (zh) 2022-08-16
JP2018137392A (ja) 2018-08-30
US10256232B2 (en) 2019-04-09
US20180240795A1 (en) 2018-08-23
CN108470732A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
DE102016105765B4 (de) Umgekehrt leitender igbt
DE102010043567B4 (de) Hochspannungshalbleitervorrichtung
DE102007008568B4 (de) Halbleitervorrichtung mit IGBT und Diode
DE102005021249B4 (de) Halbleitervorrichtung
DE202015009910U1 (de) Halbleiterbauteil
DE112013006666B4 (de) Halbleitereinrichtung
DE3410427A1 (de) Hochleistungs-metalloxyd-feldeffekttransistor
DE102019215127A1 (de) Halbleitervorrichtung
DE102019202108B4 (de) Halbleitervorrichtung
DE102019202117A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017210255A1 (de) Leistungshalbleiterbauelement
DE102019205227A1 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE112017004153T5 (de) Halbleitervorrichtung
DE102018104060A1 (de) Halbleitervorrichtung
DE102020112338A1 (de) Halbleitervorrichtung
DE102021110214A1 (de) Halbleitervorrichtung
DE112020000206T5 (de) Halbleitermodul-Schaltkreisstruktur
DE102018103716A1 (de) Halbleitervorrichtung
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE112019003550T5 (de) Halbleiterelement und halbleiterbauteil
DE102011083243B4 (de) Halbleitervorrichtung
DE4022022A1 (de) Hochspannungshalbleitervorrichtung
DE102019100386A1 (de) Halbleitervorrichtung
DE112015000846T5 (de) Halbleitermodul
DE2349938A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE

R016 Response to examination communication
R016 Response to examination communication