DE102010043567B4 - Hochspannungshalbleitervorrichtung - Google Patents

Hochspannungshalbleitervorrichtung Download PDF

Info

Publication number
DE102010043567B4
DE102010043567B4 DE102010043567.8A DE102010043567A DE102010043567B4 DE 102010043567 B4 DE102010043567 B4 DE 102010043567B4 DE 102010043567 A DE102010043567 A DE 102010043567A DE 102010043567 B4 DE102010043567 B4 DE 102010043567B4
Authority
DE
Germany
Prior art keywords
region
semiconductor region
semiconductor
semiconductor substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010043567.8A
Other languages
English (en)
Other versions
DE102010043567A1 (de
Inventor
Shigeru Kusunoki
Junji Yahiro
Yoshihiko Hirota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102010043567A1 publication Critical patent/DE102010043567A1/de
Application granted granted Critical
Publication of DE102010043567B4 publication Critical patent/DE102010043567B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Hochspannungshalbleitervorrichtung mit einem Halbleitersubstrat (10) eines ersten Leitungstyps, das eine erste (1) und eine zweite (2) Hauptfläche aufweist, einem ersten Halbleiterbereich (11) eines zweiten Leitungstyps, der in der ersten Hauptfläche (1) des Halbleitersubstrats (10) gebildet ist und in der ersten Hauptfläche (1) von dem Halbleitersubstrat (10) umgeben ist, einem zweiten Halbleiterbereich (12) des ersten Leitungstyps, der in der ersten Hauptfläche (1) gebildet ist und den ersten Halbleiterbereich (11) zwischen sich und dem Halbleitersubstrat (10) einschließt, einem dritten Halbleiterbereich (13) des ersten Leitungstyps, der angrenzend an eine Endfläche des Halbleitersubstrats (10) von der ersten Hauptfläche (1) aus zu der zweiten Hauptfläche hin mit einer Tiefe (13D) gebildet ist, die das Halbleitersubstrat (10) nicht durchdringt, einem vierten Halbleiterbereich (14) des zweiten Leitungstyps, der in der zweiten Hauptfläche (2) des Halbleitersubstrats (10) gebildet ist, einem Feldabschwächungsabschnitt (20) in Ringform, der in der ersten Hauptfläche (1) des Halbleitersubstrats (10) gebildet ist und in der ersten Hauptfläche (1) den ersten Halbleiterbereich (11) umgibt, einer Steuerelektrode (40), die so gebildet ist, dass sie einem Kanalbereich in dem ersten Halbleiterbereich (11), der zwischen dem Halbleitersubstrat (10) und dem zweiten Halbleiterbereich (12) eingebettet ist, zugewandt ist, wobei eine Isolierschicht (31) dazwischen liegt, einer ersten Hauptelektrode (41), die in Kontakt sowohl mit dem ersten Halbleiterbereich (11) als auch mit dem zweiten Halbleiterbereich (12) gebildet ist, einer zweiten Hauptelektrode (42P), die in Kontakt mit dem vierten Halbleiterbereich (14) gebildet ist, einer dritten Hauptelektrode (43), die in Kontakt mit dem dritten Halbleiterbereich (13) gebildet ist, und einem Verbindungsabschnitt (42W), der die zweite (42P) und dritte (43) Hauptelektrode elektrisch miteinander verbindet, wobei ein Widerstand (R2) des Halbleitersubstrats (10) zwischen dem ersten Halbleiterbereich (11) und dem dritten Halbleiterbereich (13) größer ist als ein Widerstand (R1) des Halbleitersubstrats (10) zwischen dem ersten Halbleiterbereich (11) und dem vierten Halbleiterbereich (14).

Description

  • Die vorliegende Erfindung bezieht sich auf eine Hochspannungshalbleitervorrichtung und insbesondere auf eine Hochspannungshalbleitervorrichtung, bei der ein IGBT oder ein Leistungs-MOSFET und eine Freilaufdiode in einem einzigen Halbleitersubstrat gebildet sind.
  • In jüngster Zeit sind unter dem Gesichtspunkt der Energieeinsparung Stromrichterschaltung weit verbreitet. Stromrichterschaltungen steuern elektrische Leistung für elektrische Hausanlagen, elektrische Industrieleistungsausrüstung oder dergleichen. Eine Stromrichterschaltung schaltet eine Spannung oder einen Strom ein und aus unter Verwendung einer Leistungshalbleitervorrichtung, die in der Stromrichterschaltung eingebettet ist. Beispiele für Leistungshalbleitervorrichtungen enthalten einen Isoliertgatebipolartransistor (IGBT, Insulated Gate Bipolar Transistor), einen Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET, Metal Oxide Semiconductor Field Effect Transistor) und dergleichen.
  • US 2008/0 251 810 A1 offenbart einen IGBT mit mehreren inneren Gräben und einem die innere Gräben umgebenden äußeren Graben in einem Substrat. Das Substrat weist ferner ein an die Gräben angrenzendes Emitter-Gebiet, ein Basis-Gebiet eines p-Typs, das zur Emitter-Gebiet und Gräben angrenzend ist, und ein Basis-Gebiet eines n-Typs mit einem ersten und zweiten Subgebiet auf. Das erste und das zweite Subgebiet sind aneinander angrenzend. Das erste Subgebiet ist an die inneren Gräben angrenzend und das zweite Subgebiet ist neben dem äußeren Graben angeordnet und weist eine kleinere Störstellenkonzentration auf als das erste Subgebiet.
  • US 6 404 037 B1 offenbart einen IGBT mit einer Kollektorelektrode, einem Emitter-Gebiet, einem Basis-Gebiet und einem Channelstopper-Gebiet. Das Basis-Gebiet ist zwischen dem Kollektor-Gebiet und dem Emitter-Gebiet ausgebildet. Das Channelstopper-Gebiet ist vom Emitter-Gebiet entfernt und an die Kollektorelektrode angeschlossen.
  • JP 2003-078 138 A offenbart einen Leistungs-MOSFET mit einem Zellenbereich im Zentrum und einem äußeren Umfangsbereich, der den Zellenbereich umgibt. Im Umfangbereich sind mehrere P+-Gebiete inselartig mit einem bestimmten Abstand ausgebildet.
  • Die Inverterschaltung treibt eine induktive Last wie z. B. einen Induktionsmotor. Die induktive Last erzeugt eine gegenelektromotorische Kraft. Die Inverterschaltung erfordert eine Freilaufdiode. Die Freilaufdiode bewirkt, dass ein Strom in einer Richtung fließt, die einer Richtung entgegensetzt ist, in der ein Hauptstrom eines IGBT oder dergleichen fließt, der durch die gegenelektromotorische Kraft erzeugt wird.
  • In einer typischen Stromrichterschaltung sind ein IGBT oder dergleichen und eine Freilaufdiode als getrennte Komponenten antiparallel geschaltet. Um eine Stromrichterschaltung geringer Größe und geringen Gewichts bereitzustellen, wurden Hochspannungshalbleitervorrichtungen entwickelt, bei denen ein IGBT oder dergleichen und eine Freilaufdiode in einem Chip gebildet (integriert) sind (s. JP 04-192 366 A , JP 2004-363 328 A und JP 2007-227 982 A sowie US 2009/0 140 289 A1 ). Bei einer Hochspannungshalbleitervorrichtung, die in einem Chip gebildet ist, sind beispielsweise ein Kollektorbereich des IGBT und ein Kathodenbereich der Freilaufdiode auf der Seite einer Rückfläche eines Halbleitersubstrats gebildet.
  • Wenn der Kollektorbereich des IGBT und der Kathodenbereich der Freilaufdiode, die auf der Seite der Rückfläche des Halbleitersubstrats gebildet sind, nicht hinreichend getrennt sind, tritt ein Snap-Back-Phänomen auf. Wenn der Kollektorbereich des IGBT und der Kathodenbereich der Freilaufdiode, die auf der Seite der Rückfläche des Halbleitersubstrats gebildet sind, hinreichend getrennt sind, sinkt eine wirksame Fläche des Kollektorbereichs des IGBT, und eine Chipfläche wird vergrößert. Ein Verringern der effektiven Fläche des Kollektorbereichs des IGBT bewirkt eine Verschlechterung der Leistungsfähigkeit der Hochspannungshalbleitervorrichtung. Ein Ansteigen der Chipfläche bewirkt ein Ansteigen der Herstellungskosten der Hochspannungshalbleitervorrichtung.
  • Es wird angenommen, dass zum Vermeiden einer Verschlechterung der Leistungsfähigkeit und eines Ansteigens der Herstellungskosten der Hochspannungshalbleitervorrichtung der Kollektorbereich des IGBT und der Kathodenbereich der Freilaufdiode auf der Seite der Rückfläche des Halbleitersubstrats gebildet sind, ohne hinreichend getrennt zu sein. In diesem Fall wird das Auftreten eines Snap-Back-Phänomens unterdrückt durch Bilden eines Trennabschnitts wie z. B. eines Grabens mit einem darin eingebetteten Isolator zwischen dem Kollektorbereich des IGBT und dem Kathodenbereich der Freilaufdiode. Um den Trennabschnitt wie z. B. einen Graben mit einem darin eingebetteten Isolator zu bilden, ist es jedoch erforderlich, eine tiefe Nut in einer Richtung der Dicke des Halbleitersubstrats zu bilden. Das führt dazu, dass die Herstellungskosten der Hochspannungshalbleitervorrichtung steigen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Hochspannungshalbleitervorrichtung bereitzustellen, bei der ein IGBT oder ein Leistungs-MOSFET und eine Freilaufdiode in einem einzelnen Halbleitersubstrat gebildet sind und die das Auftreten eines Snap-Back-Phänomens unterdrücken kann.
  • Die Aufgabe wird gelöst durch eine Hochspannungshalbleitervorrichtung gemäß Anspruch 1.
  • Gemäß der vorliegenden Erfindung kann eine Hochspannungshalbleitervorrichtung bereitgestellt werden, bei der ein IGBT oder ein Leistungs-MOSFET und eine Freilaufdiode in einem einzigen Halbleitersubstrat gebildet sind und die das Auftreten eines Snap-Back-Phänomens unterdrücken kann.
  • Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • 1 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer ersten Ausführungsform.
  • 2 ist eine Schnittansicht entlang einer Linie II-II in 1, gesehen in der Richtung der Pfeile.
  • 3 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer zweiten Ausführungsform.
  • 4 ist eine Schnittansicht entlang einer Linie IV-IV in
  • 3, gesehen in der Richtung der Pfeile.
  • 5 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer Abwandlung der zweiten Ausführungsform.
  • 6 ist eine Schnittansicht entlang einer Linie VI-VI in 5, gesehen in der Richtung der Pfeile.
  • 7 ist eine Schnittansicht entlang einer Linie VII-VII in 5, gesehen in der Richtung der Pfeile.
  • 8 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer dritten Ausführungsform.
  • 9 ist eine Schnittansicht entlang einer Linie IX-IX in 8, gesehen in der Richtung der Pfeile.
  • 10 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer Abwandlung der dritten Ausführungsform.
  • 11 ist eine Schnittansicht entlang einer Linie XI-XI in 10, gesehen in der Richtung der Pfeile.
  • 12 ist eine Schnittansicht entlang einer Linie XII-XII in 10, gesehen in der Richtung der Pfeile.
  • 13 ist eine Schnittansicht einer Hochspannungshalbleitervorrichtung einer vierten Ausführungsform.
  • 14 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer Abwandlung der vierten Ausführungsform.
  • 15 ist eine Schnittansicht entlang einer Linie XV-XV in 14, gesehen in der Richtung der Pfeile.
  • 16 ist eine Schnittansicht einer Hochspannungshalbleitervorrichtung einer fünften Ausführungsform.
  • 17 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer Abwandlung der fünften Ausführungsform.
  • 18 ist eine Schnittansicht entlang einer Linie XVIII-XVIII in 17, gesehen in der Richtung der Pfeile.
  • 19 ist eine Schnittansicht einer Hochspannungshalbleitervorrichtung einer sechsten Ausführungsform.
  • 20 ist eine Schnittansicht einer Hochspannungshalbleitervorrichtung einer Abwandlung der sechsten Ausführungsform.
  • 21 ist eine Schnittansicht einer Hochspannungshalbleitervorrichtung einer weiteren Abwandlung der sechsten Ausführungsform.
  • 22 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer siebten Ausführungsform.
  • 23 ist eine vergrößerte Teilansicht eines Bereichs, der in 22 von einer Linie XXIII umgeben ist.
  • 24 ist eine Schnittansicht entlang einer Linie XXIV-XXIV in
  • 23, gesehen in der Richtung der Pfeile.
  • 25 ist eine Schnittansicht entlang einer Linie XXV-XXV in 23, gesehen in der Richtung der Pfeile.
  • 26 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer achten Ausführungsform.
  • 27 ist eine vergrößerte Teilansicht eines Bereichs, der in 26 von einer Linie XXVII umgeben ist.
  • 28 ist eine Schnittansicht entlang einer Linie XXVIII-XXVIII in 27, gesehen in der Richtung der Pfeile.
  • 29 ist eine Schnittansicht entlang einer Linie XXIX-XXIX in 27, gesehen in der Richtung der Pfeile.
  • 30 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer weiteren Abwandlung der achten Ausführungsform.
  • 31 ist eine Schnittansicht entlang einer Linie XXXI-XXXI in 30, gesehen in der Richtung der Pfeile.
  • 32 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer neunten Ausführungsform.
  • 33 ist eine vergrößerte Teilansicht eines Bereichs, der in 32 von einer Linie XXXIII umgeben ist.
  • 34 ist eine Schnittansicht entlang einer Linie XXXIV-XXXIV in 32, gesehen in der Richtung der Pfeile.
  • 35 ist eine Schnittansicht entlang einer Linie XXXV-XXXV in 32, gesehen in der Richtung der Pfeile.
  • 36 ist eine Draufsicht auf eine Hochspannungshalbleitervorrichtung einer zehnten Ausführungsform.
  • 37 ist eine vergrößerte Teilansicht eines Bereichs, der in 36 von einer Linie XXXVII umgeben ist.
  • 38 ist eine Schnittansicht entlang einer Linie XXXVIII-XXXVIII in 36, gesehen in der Richtung der Pfeile.
  • 39 ist eine Schnittansicht entlang einer Linie XXXIX-XXXIX in 36, gesehen in der Richtung der Pfeile.
  • 40 ist eine Schnittansicht entlang einer Linie XL-XL in 36, gesehen in der Richtung der Pfeile.
  • Identische oder einander entsprechende Abschnitte sind durch dieselben Bezugszeichen gekennzeichnet, und eine überlappende Beschreibung wird nicht wiederholt.
  • Mit Bezug auf 1 und 2 wird eine erste Ausführungsform der vorliegenden Erfindung beschrieben. Bei einer Hochspannungshalbleitervorrichtung dieser Ausführungsform sind ein IGBT (vom n-Kanal-Typ) und eine Freilaufdiode in einem einzigen Halbleitersubstrat gebildet.
  • Mit Bezug auf 2 wird der IGBT beschrieben, der in der Hochspannungshalbleitervorrichtung gebildet ist. Der IGBT enthält ein Halbleitersubstrat 10 vom n-Typ, einen relativ hoch konzentrierten Pufferbereich 10B vom n+-Typ, einen Basisbereich 11 (erster Halbleiterbereich) vom p-Typ, einen relativ hoch konzentrierten Bereich 11a vom p+-Typ, einen relativ hoch konzentrierten Emitterbereich 12 (zweiter Halbleiterbereich) vom Typ, einen einen relativ hoch konzentrierten Kollektorbereich 14 (vierter Halbleiterbereich) vom p+-Typ, eine Isolierschicht 31 und eine Gateelektrode 40 (Steuerelektrode).
  • Der p-Basisbereich 11 ist in einer ersten Hauptfläche 1 des n-Halbleitersubstrats 10 in einer in der Draufsicht im Wesentlichen rechteckigen Form gebildet. Der p-Basisbereich 11 ist in der ersten Hauptfläche 1 von dem Halbleitersubstrat 10 umgeben. Der p+-Bereich 11a ist in einer Oberfläche des p-Basisbereichs 11 gebildet. Der p+-Bereich 11a ist gebildet, um eine gute Ohm'sche Verbindung zwischen dem p-Basisbereich 11 und einer ersten Hauptelektrode 41 zu erzielen, die später beschrieben wird. Der n+-Emitterbereich 12 ist selektiv in der Oberfläche des p-Basisbereichs gebildet.
  • Der n+-Emitterbereich 12 und das Halbleitersubstrat 10 schließen den p-Basisbereich 11 zwischen sich ein. Anders ausgedrückt ist der n+-Emitterbereich 12 in der ersten Hauptfläche 1 des Halbleitersubstrats 10 von dem p-Basisbereich 11 umgeben.
  • Der p+-Kollektorbereich 14 ist in einer gesamten zweiten Hauptfläche 2 des Halbleitersubstrats 10 gebildet. Der n+-Pufferbereich 10B ist auf einer der zweiten Hauptfläche 2 gegenüberliegenden Seite so gebildet, dass der p+-Kollektorbereich 14 zwischen ihnen eingebettet ist. Der n+-Pufferbereich 10B kann das Ausbreiten einer Verarmungsschicht während einer Rückwärtsvorspannung als Kanalstopper unterdrücken.
  • Die Gateelektrode 40 ist innerhalb einer in der ersten Hauptfläche 1 des Halbleitersubstrats 10 angeordneten Nut gebildet, wobei die Isolierschicht 31 dazwischen liegt. Die Isolierschicht 31 durchdringt den p-Basisbereich 11 in einer Dickerichtung des Halbleitersubstrats 10. Die Gateelektrode 40 ist dem p-Basisbereich 11 zugewandt, der zwischen dem Halbleitersubstrat 10 und dem n+-Emitterbereich 12 eingebettet ist, wobei die Isolierschicht 31 dazwischen liegt. Ein Abschnitt des p-Basisbereichs 11, der zwischen dem Halbleitersubstrat 10 und dem n+-Emitterbereich 12 eingebettet ist und der Gateelektrode 40 zugewandt ist, wobei die Isolierschicht 31 dazwischen liegt, bildet einen Kanalbereich. Auch wenn die Gateelektrode 40 und die Isolierschicht 31 in der vorliegenden Ausführungsform wie in 2 gezeigt eine Grabenelektrode bilden, können sie auch eine sogenannten planare Elektrode bilden, die auf der Oberfläche des Halbleitersubstrats 10 gebildet ist.
  • Eine Mehrzahl von Gateelektroden 40 sind entlang der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet. Mit Bezug auf 1 sind die Gateelektroden 40 parallel gebildet mit einem vorbestimmten Zwischenraum zwischen ihnen (in einer Horizontalrichtung in einer Papierebene der 1). Die Enden der Gateelektroden 40 sind elektrisch über nicht gezeigte Gateverdrahtungen miteinander verbunden. Die Gateverdrahtung ist mit einer Gateanschlussfläche 40GP verbunden, und dadurch haben die Gateelektroden 40 ein gemeinsames Potential. Ein Ende eines Gatedrahts 40W ist mit der Gateanschlussfläche 40GP verbunden, und sein anderes Ende ist mit einer Gateanschlussfläche 40P auf einer Außenanschlussseite verbunden.
  • Mit Bezug auf 2 sind in dem IGBT das n-Halbleitersubstrat 10 und der n+-Emitterbereich 12 Source/Drainbereiche. Der Kanalbereich (n-Kanal) des p-Basisbereichs 11 wird durch die Gateelektrode 40 gesteuert. Das n-Halbleitersubstrat 10, der n+-Emitterbereich 12, die Gateelektrode 40 und der p-Basisbereich 11 bilden einen Feldeffekttransistoraufbau.
  • In dem IGBT ist ein pnp-Transistoraufbau gebildet, der den p-Basisbereich 11, das n-Halbleitersubstrat 10, den n+-Pufferbereich 10B und den p+-Kollektorbereich 14 enthält, und sein Basisstrom wird durch den oben beschriebenen Feldeffekttransistor gesteuert. Dadurch kann die Hochspannungshalbleitervorrichtung der vorliegenden Erfindung als IGBT dienen.
  • Die in der Hochspannungshalbleitervorrichtung gebildete Freilaufdiode enthält einen n+-Kathodenbereich 13 (dritter Halbleiterbereich), das n-Halbleitersubstrat 10, den p-Basisbereich 11 und den relativ hoch dotierten p+-Bereich 11a. Das n-Halbleitersubstrat 10, der p-Basisbereich 11 und der p+-Bereich 11a werden durch den IGBT und die Freilaufdiode, die in der Hochspannungshalbleitervorrichtung gebildet sind, gemeinsam genutzt.
  • Der n+-Kathodenbereich 13 ist angrenzend an eine Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der n+-Kathodenbereich 13 ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 in seiner Dickerichtung nicht durchdringt. Der n+-Kathodenbereich 13 kann das Ausbreiten einer Verarmungsschicht während einer Vorwärtsvorspannung als Kanalstopper verhindern.
  • Der n+-Kathodenbereich 13 und das n-Halbleitersubstrat 10 bilden einen n-Bereich einer Diode, und der p-Basisbereich 11 und der p+-Bereich 11a bilden einen p-Bereich einer Diode. Zwischen diesem n-Bereich und dem p-Bereich ist ein pn-Übergangsaufbau gebildet. Dadurch kann die Freilaufdiode als Diode dienen.
  • Ein Abschwächungsabschnitt 20 für ein elektrisches Feld, im Folgenden kurz Feldabschwächungsabschnitt 20 genannt, ist zwischen dem p-Basisbereich 11 und dem n+-Kathodenbereich 13 in der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet. Mit Bezug auf 1 weist der Feldabschwächungsabschnitt 20 der vorliegenden Ausführungsform einen Planaren Feldplattenaufbau auf. Der Feldabschwächungsabschnitt 20 ist ringförmig angeordnet und umgibt einen Bereich, in dem der IGBT gebildet ist.
  • Mit Bezug auf 2 enthält der Feldabschwächungsabschnitt 20, der einen Planaren Feldplattenaufbau aufweist, eine Zwischenlagenisolierschicht 39, eine Mehrzahl leitender Schichten 48, und eine Mehrzahl leitender Schichten 49. Jeder der Leitschichten 48 und der Leitschichten 49 hat ein schwebendes Potential.
  • Die Zwischenlagenisolierschicht 39 ist auf der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet. Die Leitschicht 49 sind jeweils ringförmig in der Zwischenlagenisolierschicht 39 gebildet. Die Leitschichten 49 sind mit einem vorbestimmten Abstand in einer Normalenrichtung gebildet. Die Leitschichten 49 sind mit der Zwischenlagenisolierschicht 39 bedeckt, und die Leitschichten 49 sind durch die Zwischenlagenisolierschicht 39 voneinander isoliert.
  • Jeder der Leitschichten 48 ist ringförmig auf einer Frontfläche der Zwischenlagenisolierschicht 39 gebildet, die zwischen benachbarten Leitschichten 49 gebildet ist. Jede Leitschicht 48 ist so gebildet, dass sie benachbarte Leitschichten 49 in einer Draufsicht überlappt. Die Leitschichten 48 sind mit einem vorbestimmten Zwischenraum zwischen ihnen in der Normalenrichtung gebildet.
  • Eine Zwischenlagenisolierschicht 31A ist auf der Hauptfläche 1 des Halbleitersubstrats 10 so gebildet, dass sie die Gateelektrode 40 bedeckt. Von oberhalb der Zwischenlagenisolierschicht 31A ist die erste Hauptelektrode 41 auf der ersten Hauptfläche 1 auf dem Halbleitersubstrat 10 gebildet. Die Gateelektrode 40 ist durch die Zwischenlagenisolierschicht 31A von der ersten Hauptelektrode 41 getrennt.
  • Die erste Hauptelektrode 41 ist in Kontakt mit dem p+-Bereich 11a und dem n+-Emitterbereich 12 gebildet. Die erste Hauptelektrode 41 ist so gebildet, dass sie einen Abschnitt der Zwischenlagenisolierschicht 39 bedeckt, die den Feldabschwächungsabschnitt 20 bildet (einen linken Endabschnitt der Zwischenlagenisolierschicht 39 in 2).
  • Mit Bezug auf 1 ist ein Ende eines Emitterdrahts 41W mit der ersten Hauptelektrode 41 verbunden, und das andere Ende ist mit einer Emitteranschlussfläche 41P verbunden. Mit Bezug auf 1 und 2 liefert die erste Hauptelektrode 41 ein (Referenz)Potential über die Emitteranschlussfläche 41P und den Emitterdraht 41W an den p+-Bereich 11, den p-Basisbereich 11 und den n+-Emitterbereich 12.
  • Mit Bezug auf 2 ist eine zweite Hauptelektrode 42P in Kontakt mit dem p+-Kollektorbereich 14 gebildet, der in der zweiten Hauptfläche 2 des Halbleitersubstrats 10 gebildet ist. Die zweite Hauptelektrode 42P dient als Kollektoranschlussfläche. Die zweite Hauptelektrode 42P liefert ein (hohes) Potential an den p+-Kollektorbereich 14.
  • Eine dritte Hauptelektrode 43 ist so gebildet, dass sie sich in eine Öffnung (Kontaktloch) erstreckt, die in der Zwischenlagenisolierschicht 39 gebildet ist, und sie ist in Kontakt mit einer Oberfläche des n+-Kathodenbereichs 13. Die dritte Hauptelektrode 43 liefert ein (hohes) Potential an den n+-Kathodenbereich 13. Die zweite Hauptelektrode 42P und die dritte Hauptelektrode 43 sind über einen Verbindungsabschnitt 42W wie z. B. einen Leitdraht elektrisch miteinander verbunden.
  • Wenn die Hochspannungshalbleitervorrichtung der vorliegenden Erfindung als IGBT dient, ist die erste Hauptelektrode 41 äquivalent zu einer Emitterelektrode, die zweite Hauptelektrode 42P ist äquivalent zu einer Kollektordiode und die Gateelektrode 40 ist äquivalent zu einer Gateelektrode.
  • Wenn die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als (Freilauf-)Diode dient, ist die erste Hauptelektrode 41 äquivalent zu einer Anodenelektrode, und die dritte Hauptelektrode 43 ist äquivalent zu einer Kathodenelektrode.
  • Wie oben beschrieben ist der n+-Kathodenbereich 13 angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin mit einer Tiefe gebildet, die das Halbleitersubstrat 10 in seiner Dickerichtung nicht durchdringt. Der n+-Kathodenbereich 13 ist in Kontakt mit der dritten Hauptelektrode 43, und die zweite Hauptelektrode 42P und die dritte Hauptelektrode 43 sind über den Verbindungsabschnitt 42W wie z. B. einen Leitdraht elektrisch miteinander verbunden.
  • Da der n+-Kathodenbereich 13 angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 nicht durchdringt, ist ein Widerstand R2 zwischen dem p-Basisbereich 11 und dem n+-Kathodenbereich 13 größer als ein Widerstand R1 zwischen dem p-Basisbereich 11 und dem p+-Kollektorbereich 14.
  • Mit Bezug auf 2 wird ein EIN-Betrieb des IGBT beschrieben. Eine positive Kollektorspannung wird zwischen der ersten Hauptelektrode 41 und der zweiten Hauptelektrode 42P angelegt. Durch Anlegen einer vorbestimmten positiven Gatespannung zwischen der ersten Hauptelektrode 41 und der Gateelektrode 40 in diesem Zustand wird ein Gate eingeschaltet. Der Kanalbereich des p-Basisbereichs 11 wird von dem p-Typ in den n-Typ invertiert.
  • Durch den Kanalbereich werden Elektronen von der ersten Hauptelektrode 41 in das n-Halbleitersubstrat 10 injiziert. Aufgrund der injizierten Elektronen sind der p+-Kollektorbereich 14 und das n-Halbleitersubstrat 10 in Vorwärtsrichtung vorgespannt. Löcher werden von dem p+-Kollektorbereich 14 in das n-Halbleitersubstrat 10 injiziert. Dadurch wird ein Widerstand des n-Halbleitersubstrats 10 beträchtlich verringert (sogenannte Leitfähigkeitsmodulation). Ein EIN-Widerstand des IGBT wird beträchtlich verringert, und ein Strom fließt in einer Richtung, die durch einen Pfeil AR1 angegeben ist.
  • Ein AUS-Betrieb (Ausschalten) des IGBT wird nun beschrieben. In einem EIN-Zustand liegt eine positive Gatespannung zwischen der ersten Hauptelektrode 41 und der Gateelektrode 40 an. Durch Einstellen der Gatespannung auf Null oder auf einen negativen Wert (Rückwärtsvorspannung) kehrt der in den n-Typ invertierte Bereich des p-Basisbereichs 11 zum p-Typ zurück und das Injizieren von Elektronen von der ersten Hauptelektrode 41 in das Halbleitersubstrat 10 wird beendet. Aufgrund des Stopps wird auch das Injizieren von Löchern von dem p+-Kollektorbereich 14 in das Halbleitersubstrat 10 beendet, und kein Strom fließt in der durch den Pfeil AR1 angegebenen Richtung.
  • Danach werden die Elektronen und Löcher, die in dem n-Halbleitersubstrat 10 angehäuft sind, jeweils zu der zweiten Hauptelektrode 42P und der ersten Hauptelektrode 41 hin eingesammelt oder rekombinieren miteinander und verschwinden.
  • Ein EIN-Betrieb der Freilaufdiode wird beschrieben. Wie oben beschrieben, hat die Freilaufdiode den pn-Übergangsaufbau, der den n+-Kathodenbereich 13 und das n-Halbleitersubstrat 10 sowie den p-Basisbereich 11 und den p+-Bereich 11a enthält. Wenn eine Vorwärtsvorspannung (Anodenspannung), die einen vorbestimmten Schwellenwert überschreitet, zwischen der ersten Hauptelektrode 41 und der dritten Hauptelektrode 43 angelegt wird, werden in das n-Halbleitersubstrat 10 Löcher von dem p-Basisbereich 11 aus injiziert und Elektronen werden von dem n+-Kathodenbereich 13 aus injiziert. Dadurch ist eine Vorwärtsspannung beträchtlich verringert, und ein Strom fließt in einer Richtung, die durch einen Pfeil AR2 angegeben ist.
  • Ein AUS-Betrieb der Freilaufdiode wird beschrieben. Wenn eine Vorwärtsspannung an der Freilaufdiode anliegt (d. h. EIN-Zustand) und die Spannung danach in eine entgegengesetzte Richtung geschaltet wird (d. h. AUS-Zustand), fließt für eine vorbestimmte Zeit (d. h. einen Erholungsvorgang) ein Strom in einer Richtung entgegengesetzt zu der durch den Pfeil AR2 angegebenen Richtung. Der n+-Kathodenbereich 13 unterdrückt das Einbringen von Minoritätsträgern (Löchern) in das n-Halbleitersubstrat 10 und verringert eine Ausschaltzeit des IGBT.
  • Ein Äquivalenzschaltbild, bei dem ein IGBT und eine Diode anti-parallel geschaltet sind, wird zwischen der ersten Hauptelektrode 41 und der zweiten Hauptelektrode 42P und zwischen der ersten Hauptelektrode 41 und der dritten Hauptelektrode 43 gebildet. Die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform dient also als Schaltung, bei der ein IGBT und eine Freilaufdiode anti-parallel geschaltet sind.
  • Wie oben beschrieben ist der n+-Kathodenbereich 13 angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin mit einer Tiefe gebildet, die das Halbleitersubstrat 10 in der Dickerichtung nicht durchdringt. Bei der Hochspannungshalbleitervorrichtung der vorliegenden Erfindung ist ein hinreichender Abstand zwischen dem p+-Kollektorbereich 14 des IGBT und dem n+-Kathodenbereich 13 der Freilaufdiode sichergestellt verglichen mit einem Fall, in dem der n+-Kathodenbereich 13 auf einer Seite des p+-Kollektorbereichs 14 des IGBT gebildet ist (an einer Rückfläche auf der Seite der zweiten Hauptfläche des Halbleitersubstrats 10).
  • Bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform ist der Widerstand R2 zwischen dem p-Basisbereich 11 und dem n+-Kathodenbereich 13 größer als der Widerstand R1 zwischen dem p-Basisbereich 11 und dem p+-Kollektorbereich 14, wodurch das Auftreten eines Snap-Back-Phänonmens unterdrückt wird. Da ein hinreichender Abstand zwischen dem p+-Kollektorbereich 14 des IGBT und dem n+-Kathodenbereich 13 der Freilaufdiode sichergestellt ist, wird das Auftreten eines Snap-Back-Phänomens unterdrückt ohne Ansteigen einer Chipfläche, und auch ein Ansteigen der Herstellungskosten wird unterdrückt.
  • Da der n+-Kathodenbereich 13 angrenzend an die Endfläche des Halbleitersubstrats 10 von der Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin mit einer Tiefe gebildet ist, die das Halbleitersubstrat 10 in der Dickerichtung nicht durchdringt, wird eine effektive Fläche des p+-Kollektorbereichs 14 des IGBT nicht verringert. Daher ist die Leistungsfähigkeit als Hochspannungshalbleitervorrichtung nicht verschlechtert.
  • Mit Bezug auf 2 wird eine Abwandlung der ersten Ausführungsform beschrieben. Es ist wünschenswert, das bei der oben beschriebenen Hochspannungshalbleitervorrichtung der ersten Ausführungsform eine Lebensdauer LT1 zwischen dem p-Basisbereich 11 und dem p+-Kollektorbereich 14 verschieden ist von einer Lebensdauer LT2 zwischen dem p-Basisbereich 11 und dem n+-Kathodenbereich 13.
  • Während des AUS-Betriebs (Ausschalten) des IGBT, der in der Hochspannungshalbleitervorrichtung gebildet ist, werden die Elektronen und Löcher, die in dem n-Halbleitersubstrat 10 angehäuft sind, jeweils zu der zweiten Hauptelektrode 42P und der ersten Hauptelektrode 41 hin gesammelt oder rekombinieren miteinander und verschwinden, wie es in der ersten Ausführungsform beschrieben ist.
  • Eine Durchschnittszeit, die es braucht, bis die Elektronen und Löcher während des AUS-Betriebs des IGBT rekombinieren und verschwinden, ist eine Lebensdauer (Lebensdauer der Minoritätsträger).
  • Um die Lebensdauer LT1 von der Lebensdauer LT2 zu unterscheiden, können beispielsweise ein Elektronenstrahl, Proton, Helium oder dergleichen lokal auf das Halbleitersubstrat 10 zwischen einem p-Basisbereich 11 und dem n+-Kathodenbereich 13 oder auf das Halbleitersubstrat 10 zwischen dem p-Basisbereich 11 und dem p+-Kollektorbereich 14 aufgebracht werden. Weiter können ein Elektronenstrahl, Proton, Helium oder dergleichen unter Verwendung einer Maske oder dergleichen auf das Halbleitersubstrat 10 aufgebracht werden.
  • Aufgrund verschiedener Lebensdauern LT1 und LT2 können die Eigenschaften des IGBT und der Freilaufdiode, die in derselben Hochspannungshalbleitervorrichtung gebildet sind, unabhängig voneinander gesteuert werden.
  • Mit Bezug auf 3 und 4 wird eine zweite Ausführungsform der vorliegenden Erfindung beschrieben. Eine Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform unterscheidet sich von der Hochspannungshalbleitervorrichtung der ersten Ausführungsform in den Aufbauten des Feldabschwächungsabschnitts 20 und des n+-Kathodenbereichs 13. Andere Aufbauten sind im Wesentlichen dieselben.
  • Mit Bezug auf 4 weist der Feldabschwächungsabschnitt 20 in der vorliegenden Ausführungsform einen Feldkontaktringaufbau auf. Insbesondere enthält der Feldabschwächungsabschnitt 20, der einen Feldkontaktringaufbau aufweist, eine Mehrzahl relativ hoch konzentrierter Bereiche 15 vom p+-Typ (fünfte Halbleiterbereiche).
  • Jeder p+-Bereich 15 ist von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche des Halbleitersubstrats 10 hin mit einer Tiefe 15D gebildet. Die p+-Bereiche 15 sind ringförmig in dem Halbleitersubstrat 10 gebildet und umgeben den Bereich, in dem der IGBT gebildet ist (s. 3). Die p+-Bereiche 15 sind mit einem vorbestimmten Zwischenabstand zwischen ihnen in der Normalenrichtung gebildet, und jeder p+-Bereich 15 hat ein schwebendes Potential.
  • Die Leitschicht 48 kann auf einer Oberflächenseite des p+-Bereichs 15 gebildet sein, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt. Die Leitschicht 48 ist so gebildet, dass sie sich in eine in der Zwischenlagenisolierschicht 39 gebildete Öffnung erstreckt und in Kontakt mit der Oberflächenseite des p+-Bereichs 15 gebracht ist. Eine Mehrzahl von Leitschichten 48 sind ringförmig entlang jeweiliger p+-Bereiche 15 gebildet. Durch Bilden der Leitschicht 48 auf der Oberflächenseite des p+-Bereichs 15 kann sich eine Verarmungsschicht stabiler ausbreiten. Da ein Potentialunterschied zwischen der Frontfläche und einer Rückfläche der Zwischenlagenisolierschicht 39 verringert ist, können die Spannungsdurchbruchseigenschaften als Hochspannungshalbleitervorrichtung weiter sichergestellt sein.
  • Der n+-Kathodenbereich 13 der vorliegenden Ausführungsform ist angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche aus zu der zweiten Hauptfläche hin gebildet. Der n+-Kathodenbereich 13 ist mit einer Tiefe 13D gebildet, die das Halbleitersubstrat 10 in der Dickerichtung nicht durchdringt. Die Tiefe 13D des n+-Kathodenbereichs 13 der vorliegenden Ausführungsform ist tiefer eingestellt als die Tiefe 15D des p+-Bereichs 15.
  • Da die Tiefe 13D des n+-Kathodenbereichs 13 tiefer ist als die Tiefe 15D des p+-Bereichs 15, ist ein Pfad eines Stroms, der zwischen dem n+-Kathodenbereich 13 und dem n-Halbleitersubstrat 10 sowie dem p-Basisbereich 11 und dem p+-Bereich 11a als Freilaufdiode fließt, kurz. Daher kann bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform, weil der Strompfad als Freilaufdiode kurz ist, die Leistungsfähigkeit als Freilaufdiode verbessert sein.
  • Wie in der Abwandlung der ersten Ausführungsform beschrieben kann die Lebensdauer LT1 zwischen dem p-Basisbereich 11 und dem p+-Kollektorbereich 14 von der Lebensdauer LT2 zwischen dem p-Basisbereich 11 und dem n+-Kathodenbereich 13 verschieden sein. Die Eigenschaften des IGBT und der Freilaufdiode, die in der Hochspannungshalbleitervorrichtung gebildet sind, können unabhängig voneinander gesteuert werden.
  • Mit Bezug auf 5 bis 7 wird eine Abwandlung der zweiten Ausführungsform beschrieben. Eine Hochspannungshalbleitervorrichtung der Abwandlung unterscheidet sich von der Hochspannungshalbleitervorrichtung der zweiten Ausführungsform in den Aufbauten des Feldabschwächungsabschnitts 20 und des n+-Kathodenbereichs 13. Andere Aufbauten sind im Wesentlichen dieselben.
  • Mit Bezug auf 6 zeigt der Feldabschwächungsabschnitt 20 der vorliegenden Ausführungsform wie bei der zweiten Ausführungsform einen Feldkontaktringaufbau, der eine Mehrzahl von p+-Bereichen 15 enthält.
  • Mit Bezug auf 5 ist jeder p+-Bereich der vorliegenden Ausführungsform in Form einer gestrichelten Linie in einer Umfangsrichtung angeordnet, die den Bereich umgibt, in dem der IGBT gebildet ist (p-Basisbereich 11). Jeder p+-Bereich 15 hat also in der Umfangsrichtung einen Abschnitt, der als p+-Bereich 15 gebildet ist (einen in 6 gezeigten Abschnitt), und einen Abschnitt, der nicht als p+-Bereich 15 gebildet ist (einen in 7 gezeigten Abschnitt).
  • Die Leitschicht 48 kann wie bei der zweiten Ausführungsform auf der Oberflächenseite jedes p+-Bereichs 15 gebildet sein. Eine Mehrzahl von Leitschichten 48 sind ringförmig entlang den jeweiligen p+-Bereichen 15 gebildet. Auch wenn die Leitschicht 48 in Form eines durchlaufenden Ringes entlang dem Abschnitt, der als p+-Bereich 15 gebildet ist, und dem Abschnitt, der nicht als p+-Bereich 15 gebildet ist, wie es oben beschrieben ist, gebildet sein kann, ist die vorliegende Erfindung nicht darauf eingeschränkt. Die Leitschicht 48 kann auch nur oberhalb des oben beschriebenen Abschnitts gebildet sein, der als p+-Bereich 15 gebildet ist, und wie der oben beschriebene p+-Bereich 15 in Form einer gestrichelten Linie in der Umfangsrichtung angeordnet sein.
  • Der n+-Kathodenbereich 13 der vorliegenden Abwandlung ist angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der n+-Kathodenbereich 13 ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 in der Dickerichtung nicht durchdringt. Anders als bei der zweiten Ausführungsform kann die Tiefe des n+-Kathodenbereichs der vorliegenden Abwandlung tiefer als, flacher als oder identisch zu der Tiefe des p+-Bereichs 15 sein.
  • Da die Mehrzahl von p+-Bereichen 15, die den Feldabschwächungsabschnitt 20 bilden, in der Form gestrichelter Linien in der Umfangsrichtung angeordnet sind, die den Bereich umgeben, in dem der IGBT gebildet ist (den p-Basisbereich 11), ist ein Pfad eines Stroms, der zwischen dem n+-Kathodenbereich 13 und dem n-Halbleitersubstrat sowie dem p-Basisbereich 11 und dem p+-Bereich 11a als Freilaufdiode fließt, in dem Abschnitt, der nicht als p+-Bereich 15 gebildet ist (dem in 7 gezeigten Abschnitt) kurz. Bei der Hochspannungshalbleitervorrichtung der vorliegenden Abwandlung kann die Leistungsfähigkeit als Freilaufdiode verbessert sein.
  • Die Tiefe des n+-Kathodenbereichs 13 kann wie in der zweiten Ausführungsform auch tiefer eingestellt sein als die Tiefe des p+-Bereichs 15. Bei diesem Aufbau ist der Strompfad als Freilaufdiode auch in dem Bereich kurz, der als p+-Bereich 15 gebildet ist (dem in 6 gezeigten Abschnitt), und die Leistungsfähigkeit als Freilaufdiode kann verbessert sein.
  • Mit Bezug auf 8 und 9 wird eine dritte Ausführungsform der vorliegenden Erfindung beschrieben. Eine Hochspannungsleitervorrichtung dieser Ausführungsform unterscheidet sich von der Hochspannungshalbleitervorrichtung der zweiten Ausführungsform in den Aufbauten des Feldabschwächungsabschnitts 20 und des n+-Kathodenbereichs 13. Andere Aufbauten sind im Wesentlichen dieselben.
  • Mit Bezug auf 9 weist der Feldabschwächungsabschnitt 20 der vorliegenden Ausführungsform einen Grabenfeldplattenaufbau auf. Insbesondere enthält der Feldabschwächungsabschnitt 20, der einen Grabenfeldplattenaufbau aufweist, eine Mehrzahl erster Grabenbereiche 50.
  • Jeder erste Grabenbereich 50 enthält eine Leitschicht 51 und eine Isolierschicht 52. Die Leitschicht 51 ist innerhalb einer Nut gebildet, die in der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet ist, wobei die Isolierschicht 52 dazwischen liegt. Die Leitschicht 51 ist von der Isolierschicht 52 umgeben, und die Leitschicht 51 ist durch die Isolierschicht 52 von dem Halbleitersubstrat 10 isoliert.
  • Jeder erste Grabenbereich 50 ist von der ersten Hauptfläche 1 aus zu einer zweiten Hauptfläche 2 des Halbleitersubstrats 10 hin mit einer Tiefe 50D gebildet. Die ersten Grabenbereiche 50 sind jeweils innerhalb des Halbleitersubstrats 10 ringförmig gebildet und umgeben den Bereich, in dem der IGBT gebildet ist (s. 8). Die ersten Grabenbereiche 50 sind mit einem vorbestimmten Zwischenraum zwischen ihnen in der Normalenrichtung gebildet, und jeder erste Grabenbereich 50 hat ein schwebendes Potential.
  • Die Leitschicht 48 kann auf einer Oberflächenseite des ersten Grabenbereichs 50 gebildet sein, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt. In diesem Fall ist die Leitschicht 48 ringförmig auf der Frontfläche der Zwischenlagenisolierschicht 39 gebildet, die zwischen benachbarten ersten Grabenbereichen 50 liegt. Die Leitschicht 48 ist so gebildet, dass sie die benachbarten ersten Grabenbereiche 50 in einer Draufsicht überlappt. Die Leitschichten 48 sind mit einem vorbestimmten Zwischenraum zwischen ihnen in der Normalenrichtung gebildet. Durch Bilden der Leitschicht 48 auf der Oberflächenseite des ersten Grabenbereichs 50 kann eine Durchbruchsspannungseigenschaft als Hochspannungshalbleitervorrichtung weiter sichergestellt sein. Auch wenn gezeigt ist, dass die Leitschicht 48 von der Leitschicht 51 durch die Zwischenlagenisolierschicht 39 isoliert ist, kann sie so aufgebaut sein, dass die Zwischenlagenisolierschicht 39 eine Öffnung aufweist, um es der Leitschicht 48 zu ermöglichen, in Kontakt mit der Leitschicht 51 des ersten Grabenbereichs 50 zu kommen.
  • Der n+-Kathodenbereich 13 der vorliegenden Ausführungsform ist angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der n+-Kathodenbereich 13 ist mit einer Tiefe 13D gebildet, der das Halbleitersubstrat 10 in der Dickerichtung nicht durchdringt. Die Tiefe 13D des n+-Kathodenbereichs 13 der vorliegenden Ausführungsform ist tiefer eingestellt als die Tiefe 50D des ersten Grabenbereichs 50.
  • Da die Tiefe 13D des n+-Kathodenbereichs 13 tiefer eingestellt ist als die Tiefe 50D des ersten Grabenbereichs 50, ist ein Pfad eines Stroms, der zwischen dem n+-Kathodenbereich 13 und dem n-Halbleitersubstrat 10 sowie dem p-Basisbereich 11 und dem p+-Bereich 11a als Freilaufdiode fließt, kurz. Daher kann bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform, weil der Strompfad als Freilaufdiode kurz ist, die Leistungsfähigkeit als Freilaufdiode verbessert sein.
  • Wie bei der Abwandlung der ersten Ausführungsform beschrieben, kann die Lebensdauer LT1 zwischen dem p-Basisbereich 11 und dem p+-Kollektorbereich 14 verschieden sein von der Lebensdauer LT2 zwischen dem p-Basisbereich 11 und dem n+-Kathodenbereich 13. Eigenschaften des IGBT und der Freilaufdiode, die in der Hochspannungshalbleitervorrichtung gebildet sind, können unabhängig voneinander gesteuert sein.
  • Mit Bezug auf 10 und 12 wird eine Abwandlung der dritten Ausführungsform beschrieben. Eine Hochspannungshalbleitervorrichtung gemäß dieser Abwandlung unterscheidet sich von der Hochspannungshalbleitervorrichtung der dritten Ausführungsform in dem Aufbau des Feldabschwächungsabschnitts 20 und des n+-Kathodenbereichs 13. Andere Aufbauten sind im Wesentlichen dieselben.
  • Mit Bezug auf 11 weist der Feldabschwächungsabschnitt 20 der vorliegenden Abwandlung wie bei der dritten Ausführungsform einen Grabenfeldplattenaufbau auf, der eine Mehrzahl von ersten Grabenbereichen 50 enthält.
  • Mit Bezug auf 10 ist jeder der ersten Grabenbereiche 50 der vorliegenden Abwandlung in der Form einer gestrichelten Linie in der Umfangsrichtung angeordnet, die den Bereich umgibt, in dem der IGBT gebildet ist (p-Basisbereich 11). Jeder erste Grabenbereich 50 enthält also in der Umfangsrichtung einen Abschnitt, der als erster Grabenbereich 50 gebildet ist (einen in 11 gezeigten Abschnitt), und einen Abschnitt, der nicht als erster Grabenbereich 50 gebildet ist (einen in 12 gezeigten Abschnitt).
  • Die Leitschicht 48 kann wie bei der dritten Ausführungsform auf der Oberflächenseite jedes ersten Grabenbereichs 50 gebildet sein, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt. Eine Mehrzahl von Leitschichten 48 sind ringförmig entlang den jeweiligen ersten Grabenbereichen 50 gebildet. Auch wenn die Leitschicht 48 in der Form eines durchgehenden Rings entlang dem Abschnitt, der als erster Grabenbereich 50 gebildet ist, und dem Abschnitt, der nicht als erster Grabenbereich 50 gebildet ist, wie sie oben beschrieben sind, gebildet sein kann, ist die vorliegende Erfindung nicht darauf eingeschränkt. Die Leitschicht 48 kann auch nur oberhalb des Abschnitts gebildet sein, der als der oben beschriebene erste Grabenbereich 50 gebildet ist, und wie der oben beschriebene erste Grabenbereich 50 in der Umfangsrichtung in Form einer gestrichelten Linie gebildet sein.
  • Der n+-Kathodenbereich 13 der vorliegenden Ausführungsform ist angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der n+-Kathodenbereich 13 ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 in der Dickerichtung nicht durchdringt. Anders als bei der dritten Ausführungsform kann die Tiefe des n+-Kathodenbereichs 13 der vorliegenden Abwandlung tiefer als, flacher als oder identisch zu der Tiefe des ersten Grabenbereichs 50 sein.
  • Da die Mehrzahl der ersten Grabenbereiche 50, die den Feldabschwächungsabschnitt 20 bilden, in der Umfangsrichtung in Form gestrichelter Linien gebildet sind, die den Bereich umgeben, in dem der IGBT gebildet ist (p-Basisbereich 11), ist ein Pfad eines Stroms, der zwischen dem n+-Kathodenbereich 13 und dem n-Halbleitersubstrat 10 sowie dem p-Basisbereich 11 und dem p+-Bereich 11a als Freilaufdiode fließt, in dem Bereich, der nicht als erster Grabenbereich 50 gebildet ist (dem in 12 gezeigten Abschnitt) kurz. Bei der Hochspannungshalbleitervorrichtung der vorliegenden Abwandlung kann die Leistungsfähigkeit als Freilaufdiode verbessert sein.
  • Die Tiefe des n+-Kathodenbereichs 13 kann wie bei der dritten Ausführungsform tiefer eingestellt sein als die Tiefe des ersten Grabenbereichs 50. Bei dieser Ausführungsform ist der Strompfad als Freilaufdiode auch in dem Bereich kurz, der als erster Grabenbereich 50 gebildet ist (dem in 11 gezeigten Abschnitt), und die Leistungsfähigkeit als Freilaufdiode kann verbessert sein.
  • Mit Bezug auf 13 wird eine vierte Ausführungsform der vorliegenden Erfindung beschrieben. Eine Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform unterscheidet sich von der Hochspannungshalbleitervorrichtung der zweiten Ausführungsform in dem Verbindungsabschnitt 42W. Andere Aufbauten sind im Wesentlichen dieselben. 13 entspricht 4 der zweiten Ausführungsform.
  • Der Verbindungsabschnitt 42W der vorliegenden Ausführungsform enthält einen Leitdraht 71 und einen Widerstand 72, der auf einer Oberfläche der zweiten Hauptelektrode 42P gebildet ist. Der Widerstand 72 ist gebildet durch aufeinanderfolgendes Stapeln einer Leitschicht 72M, eines relativ hoch konzentrierten n+-Bereichs 72Da, eines relativ niedrig konzentrierten n–-Bereichs 72Db und eines relativ hoch konzentrierten n+-Bereichs 72Dc. Die Leitschicht 72M, der n+-Bereich 72Da, der n–-Bereich 72Db und der n+-Bereich 72Dc sind elektrisch miteinander verbunden.
  • Ein Ende des Leitdrahts 71 ist mit der dritten Hauptelektrode 43 verbunden, und das andere Ende ist mit einer Oberfläche der Leitschicht 72M des Widerstands 72 verbunden. Der n+-Bereich 72Dc des Widerstands 72 ist in Kontakt mit der Oberfläche der zweiten Hauptelektrode 42P. Somit sind die zweite Hauptelektrode 42P und die dritte Hauptelektrode 43 über den Verbindungsabschnitt 42W miteinander verbunden.
  • Da der Verbindungsabschnitt 42W, der die zweite Hauptelektrode 42P und die dritte Hauptelektrode 43 elektrisch miteinander verbindet, einen Widerstand 72 enthält, ist der Widerstand auf einer Kathodenseite der Freilaufdiode erhöht. Bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform kann das Auftreten eines Snap-Back-Phänomens weiter unterdrückt werden.
  • Auch wenn die Beschreibung auf der Grundlage eines Aufbaus durchgeführt wurde, dass der Aufbau des Verbindungsabschnitts 42W der vorliegenden Ausführungsform auf die Hochspannungshalbleitervorrichtung der zweiten Ausführungsform angewendet ist, ist die vorliegende Erfindung nicht darauf eingeschränkt. Der Aufbau des Verbindungsabschnitts 42W der vorliegenden Ausführungsform kann auch auf die Hochspannungshalbleitervorrichtung der ersten oder dritten Ausführungsform angewendet werden.
  • Mit Bezug auf 14 und 15 wird eine Abwandlung der vierten Ausführungsform beschrieben. Eine Hochspannungshalbleitervorrichtung dieser Abwandlung unterscheidet sich von der Hochspannungshalbleitervorrichtung der vierten Ausführungsform in dem Aufbau des Verbindungsabschnitts 42W. Andere Aufbauten sind im Wesentlichen dieselben.
  • Mit Bezug auf 15 ist der Widerstand 72 der vorliegenden Abwandlung auf der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt. Der Widerstand 72 liegt auf einer dem n+-Kathodenbereich 13 entgegengesetzten Seite, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt.
  • Die dritte Hauptelektrode 43 und der n+-Bereich 72Dc sind in Kontakt gebildet. Ein Endes des Leitdrahts 71 ist in Kontakt mit einer Oberfläche der Leitschicht 72M, und das andere Ende ist mit der zweiten Hauptelektrode 42P verbunden. Somit sind die zweite Hauptelektrode 42P und die dritte Hauptelektrode 43 über den Verbindungsabschnitt 42W elektrisch miteinander verbunden.
  • Dadurch, dass bei der Hochspannungshalbleitervorrichtung der vorliegenden Abwandlung der Widerstand 72 auf der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet ist, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt, kann die Größe der Hochspannungshalbleitervorrichtung als ganzes System verringert sein.
  • Mit Bezug auf 16 wird eine fünfte Ausführungsform der vorliegenden Erfindung beschrieben. Eine Hochspannungshalbleitervorrichtung dieser Ausführungsform unterscheidet sich von der Hochspannungshalbleitervorrichtung der zweiten Ausführungsform in dem Verbindungsabschnitt 42W. Andere Aufbauten sind im Wesentlichen dieselben. 16 entspricht 4 in der zweiten Ausführungsform.
  • Der Verbindungsabschnitt 42W der vorliegenden Ausführungsform enthält einen Leitdraht 71 und eine Diode 73, die auf einer Oberfläche der zweiten Hauptelektrode 42P gebildet sind. Die Diode 73 ist gebildet durch aufeinanderfolgendes Stapeln einer Leitschicht 73M, eines relativ hoch konzentrierten p+-Bereichs 73Da, eines relativ niedrig konzentrierten n–-Bereichs 73Db und eines relativ hoch konzentrierten n+-Bereichs 73Dc. Die Leitschicht 73M, der p+-Bereich 73Dc, der n–-Bereich 73Db und der n+-Bereich 73Dc sind elektrisch miteinander verbunden.
  • Ein Ende des Leitdrahts 71 ist mit der dritten Hauptelektrode 43 verbunden, und das andere Ende ist mit einer Oberfläche der Leitschicht 73M der Diode 73 verbunden. Der n+-Bereich 73Dc der Diode 73 ist in Kontakt mit der Oberfläche der zweiten Hauptelektrode 42P. Somit sind die zweite Hauptelektrode 42P und die dritte Hauptelektrode 43 über den Verbindungsabschnitt 42W elektrisch miteinander verbunden.
  • Da der Verbindungsabschnitt 42W, der die zweite Hauptelektrode 42P und die dritte Hauptelektrode 43 elektrisch miteinander verbindet, eine Diode 73 enthält, ist ein Widerstand auf einer Kathodenseite der Freilaufdiode erhöht. Bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform kann das Auftreten eines Snap-Back-Phänomens weiter unterdrückt werden.
  • Auch wenn die Beschreibung basierend auf einem Aufbau gegeben wurde, bei dem der Aufbau des Verbindungsabschnitts 42W der vorliegenden Ausführungsform auf die Hochspannungshalbleitervorrichtung der zweiten Ausführungsform angewendet ist, ist die vorliegende Erfindung nicht darauf beschränkt. Der Aufbau des Verbindungsabschnitts 42W der vorliegenden Ausführungsform kann auch auf die Hochspannungshalbleitervorrichtung der ersten oder dritten Ausführungsform angewendet werden.
  • Mit Bezug auf 17 und 18 wird eine Abwandlung der fünften Ausführungsform beschrieben. Eine Hochspannungshalbleitervorrichtung dieser Abwandlung unterscheidet sich von der Hochspannungshalbleitervorrichtung der fünften Ausführungsform in dem Aufbau des Verbindungsabschnitts 42W. Andere Aufbauten sind im Wesentlichen dieselben.
  • Mit Bezug auf 18 ist die Diode 73 der vorliegenden Abwandlung auf der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt. Die Diode 73 ist auf einer Seite angeordnet, die dem n+-Kathodenbereich 13 gegenüber liegt, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt.
  • Die dritte Hauptelektrode 43 und der p+-Bereich 73Da sind in Kontakt miteinander gebildet. Ein Ende des Leitdrahts 71 ist in Kontakt mit einer Oberfläche der Leitschicht 73M, und das andere Ende ist mit der zweiten Hauptelektrode 42P verbunden. Somit sind die zweite Hauptelektrode 42P und die dritte Hauptelektrode 43 über den Verbindungsabschnitt 42W elektrisch miteinander verbunden.
  • Bei der Hochspannungshalbleitervorrichtung der vorliegenden Abwandlung kann dadurch, dass die Diode 73 auf der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet ist, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt, die Größe der Hochspannungshalbleitervorrichtung als gesamtes System verringert sein.
  • Mit Bezug auf 19 wird eine sechste Ausführungsform der vorliegenden Erfindung beschrieben. Eine Hochspannungshalbleitervorrichtung dieser Ausführungsform unterscheidet sich von der Hochspannungshalbleitervorrichtung der zweiten Ausführungsform darin, dass sie einen zweiten Grabenbereich 60 enthält. Andere Aufbauten sind im Wesentlichen dieselben. 19 entspricht 4 der zweiten Ausführungsform.
  • Der zweite Grabenbereich 60 der vorliegenden Ausführungsform enthält eine Leitschicht 61 und eine Isolierschicht 62. Die Leitschicht 61 ist innerhalb einer Nut gebildet, die in der ersten Hauptfläche des Halbleitersubstrats 10 angeordnet ist, wobei die Isolierschicht 62 dazwischen liegt. Die Leitschicht 61 ist von der Isolierschicht 62 umgeben, und die Leitschicht 61 ist von dem Halbleitersubstrat 10 und dem p-Basisbereich 11 durch die Isolierschicht 62 isoliert. Es ist erwünscht, die Dicke der Isolierschicht 62, die den zweiten Grabenbereich 60 aufbaut, relativ dick einzustellen. Ein p-Basisbereich 11A, der den Kanalbereich enthält (dessen Details später beschrieben werden), neigt weniger dazu, als Kanal invertiert zu werden, und das Auftreten eines Snap-Back-Phänomens kann weiter unterdrückt werden.
  • Der zweite Grabenbereich 60 ist von der ersten Hauptfläche 1 des Halbleitersubstrats 10 aus so gebildet, dass er den p-Basisbereich 11 in der Dickerichtung des Halbleitersubstrats 10 durchdringt. Durch das Durchdringen des p-Basisbereichs 11 ist der zweite Grabenbereich 60 an einer Stelle gebildet, an der beide Seiten des zweiten Grabenbereichs 60 zwischen p-Basisbereichen 11 (11A, 11B) in der ersten Hauptfläche 1 eingebettet sind.
  • Wie oben beschrieben, wird der Kanalbereich an einem Abschnitt des p-Basisbereichs 11 gebildet, der zwischen dem Halbleitersubstrat 10 und dem n+-Emitterbereich 12 eingebettet ist und der der Gateelektrode 40 zugewandt ist, wobei die Isolierschicht 31 dazwischen liegt. Da bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform (und der ersten bis fünften Ausführungsform) eine Mehrzahl von Gateelektroden 40, eine Mehrzahl von p-Basisbereichen 11 und eine Mehrzahl von n+-Emitterbereichen 12 in dem Halbleitersubstrat 10 gebildet sind, werden eine Mehrzahl von Kanalbereichen gebildet.
  • Der zweite Grabenbereich 60 ist auf einer Seite gebildet, die näher an dem n+-Kathodenbereich 13 liegt als ein Bereich, in dem die Mehrzahl von Kanalbereichen gebildet sind. Der zweite Grabenbereich 60 teilt den p-Basisbereich 11, der durch den zweiten Grabenbereich 60 durchdrungen wird, in einen p-Basisbereich 11A, der den Kanalbereich enthält, und einen p-Basisbereich 11B, der den Kanalbereich nicht enthält. Der p-Basisbereich 11A und der p-Basisbereich 11B sind über die erste Hauptelektrode 41 elektrisch miteinander verbunden und durch den zweiten Grabenbereich 60 voneinander getrennt.
  • Der p-Basisbereich 11A und der p-Basisbereich 11B können elektrisch mit einem anderen Verbindungsabschnitt wie z. B. einem anderen Widerstand verbunden sein, während sie durch den zweiten Grabenbereich 60 getrennt sind. Zusätzlich zu dem Aufbau, dass der zweite Grabenbereich 60 auf der Seite angeordnet ist, die näher an dem n+-Kathodenbereich 13 liegt als der Bereich, in dem die Mehrzahl von Kanalbereichen gebildet sind, können eine Mehrzahl zweiter Grabenbereiche 60 parallel zu den Gateelektroden 40 und auf beiden Seiten der Gateelektroden 40 gebildet sein. Zusätzlich zu dem Aufbau, bei dem der zweite Grabenbereich 60 an der Seite angeordnet ist, die näher an dem n+-Kathodenbereich 13 ist als der Bereich, in dem die Mehrzahl von Kanalbereichen gebildet sind, kann jeder zweite Graben 60 parallel zu den Gateelektroden 40 und auf jeder Seite aller Gateelektroden 40 gebildet sein.
  • Weiter kann ein dritter Grabenbereich 63 in dem p-Basisbereich 11B gebildet sein, der den Kanalbereich nicht enthält. Der dritte Grabenbereich 63 enthält eine Leitschicht 64 und eine Isolierschicht 65. Die Leitschicht 64 ist in einer Nut gebildet, die in der ersten Hauptfläche 1 des Halbleitersubstrats 10 angeordnet ist, wobei die Isolierschicht 65 dazwischen liegt. Die Leitschicht 64 ist von der Isolierschicht 65 umgeben, und die Leitschicht 64 ist von dem Halbleitersubstrat 10 und dem p-Basisbereich 11B durch die Isolierschicht 65 isoliert.
  • Es ist erwünscht, dass eine Dotierungskonzentration des p-Basisbereichs 11A, der den Kanalbereich enthält, kleiner eingestellt ist als eine Dotierungskonzentration des p-Basisbereichs 11B, der den Kanalbereich nicht enthält. Auch wenn ein Anodenpotential der Freilaufdiode ansteigt, wird der p-Basisbereich 11B, der den Kanalbereich nicht enthält, durch ein Potential des zweiten Grabenbereichs 60 nicht invertiert, und so kann das Auftreten eines Snap-Back-Phänomens weiter unterdrückt sein.
  • Eine Tiefe 60D des zweiten Grabenbereichs 60 ist so gebildet, dass sie sich tiefer erstreckt als eine Tiefe 11AD des p-Basisbereichs 11, so dass er zumindest den p-Basisbereich 11 durchdringt.
  • Die Gateelektrode 40 und die Isolierschicht 31 der vorliegenden Ausführungsform bilden eine Grabenelektrode. In der vorliegenden Ausführungsform ist es wünschenswert, dass die Tiefe 60D des zweiten Grabenbereichs 60 so gebildet ist, dass er sich tiefer als eine Tiefe 40D der Grabenelektrode erstreckt. In weiter bevorzugter Weise ist es erwünscht, dass der zweite Grabenbereich 60 so gebildet ist, dass er sich wie in 19 gezeigt im Wesentlichen zu einer Mittelposition in der Dickerichtung des Halbleitersubstrats 10 erstreckt.
  • In einem Fall, in dem die Gateelektrode 60 und die Isolierschicht 31 als planare Elektrode auf der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet sind, muss die Tiefe 60D des zweiten Grabenbereichs 60 nur so gebildet sein, dass er sich tiefer als die Tiefe 11AD des p-Basisbereichs 11 erstreckt, um zumindest den p-Basisbereich 11 zu durchdringen. Auch in diesem Fall ist es in weiter bevorzugter Weise wünschenswert, dass der zweite Grabenbereich 60 so gebildet ist, dass er sich wie in 19 gezeigt im Wesentlichen zu einer Mittelposition in der Dickerichtung des Halbleitersubstrats 10 erstreckt.
  • Bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform kann auch während des EIN-Betriebs des IGBT der p-Basisbereich 11B, der auf einer Seite näher an dem n+-Kathodenbereich 13 als der zweite Grabenbereich 60 angeordnet ist, unabhängig als Anode der Freilaufdiode dienen. Auch während des EIN-Betriebs des IGBT kann also die Freilaufdiode unabhängig betrieben (eingeschaltet) werden.
  • Eine genauere Beschreibung wird gegeben. Es sei angemerkt, dass ein Emitter des IGBT (n+-Emitterbereich 12) und die Anode der Freilaufdiode (p-Basisbereich 11) durch die erste Hauptelektrode 41 auf ein positives Potential gelegt sind, ein Kollektor des IGBT (p+-Kollektorbereich 14) durch die zweite Hauptelektrode 42P auf 0 V gelegt ist und ein Gate des IGBT (Gateelektrode 40) auf ein positives Potential gelegt ist.
  • Da der zweite Grabenbereich 60 gebildet ist, ist ein Widerstand in einem Strompfad in einer durch den Pfeil AR2 angegebenen Richtung, der den Emitter des IGBT (n+-Emitterbereich 12), den Kanalbereich des IGBT (p-Basisbereich 11A) und eine Kathode der Freilaufdiode (n+-Kathodenbereich 13) passiert, größer als ein Widerstand in einem Strompfad in einer durch einen Pfeil AR3 angezeigten Richtung, der die Anode der Freilaufdiode (p-Basisbereich 11B) und die Kathode der Freilaufdiode (n+-Kathodenbereich 13) passiert.
  • Daher wird ein MOS-Betrieb in dem IGBT unterdrückt, und die Freilaufdiode kann auch während des EIN-Betriebs des IGBT unabhängig betrieben (eingeschaltet) werden. Bei dem oben beschriebenen Aufbau bleibt ein Widerstand in einem Strompfad in der durch den Pfeil AR1 angegebenen Richtung, der den Kollektor des IGBT (p+-Kollektorbereich 14), den Kanalbereich des IGBT (p-Basisbereich 11A) und den Emitter des IGBT (n+-Emitterbereich 12) passiert, konstant oder wird geringer.
  • Es wird ein Fall beschrieben, in dem der zweite Grabenbereich 60 und der p-Basisbereich 11B, die oben beschrieben sind, nicht gebildet sind. In diesem Fall ist es während des EIN-Betriebs des IGBT schwierig, die Freilaufdiode unabhängig zu betreiben (einzuschalten).
  • Eine genauere Beschreibung wird gegeben. Es sei angemerkt, dass der Emitter des IGBT (n+-Emitterbereich 12) und die Anode der Freilaufdiode (p-Basisbereich 11) durch die erste Hauptelektrode 41 auf ein positives Potential gelegt sind, der Kollektor des IGBT (p+-Kollektorbereich 14) durch die zweite Hauptelektrode 42P auf 0 V gelegt ist und das Gate des IGBT (Gateelektrode 40) auf ein positives Potential gelegt ist.
  • Der Widerstand in dem Strompfad in der durch den Pfeil AR2 angegebenen Richtung, der den Emitter des IGBT (n+-Emitterbereich 12), den Kanalbereich des IGBT (p-Basisbereich 11A) und die Kathode der Freilaufdiode (n+-Kathodenbereich 13) passiert, wird niedriger als der Widerstand in dem Strompfad in der durch den Pfeil AR3 angegebenen Richtungen, der die Anode der Freilaufdiode (p-Basisbereich 11B) und die Kathode der Freilaufdiode (n+-Kathodenbereich 13) passiert, bis eine relativ hohe Spannung angelegt wird.
  • Daher wird der MOS-Betrieb in dem IGBT dominant, was es schwierig macht, die Freilaufdiode während des EIN-Betriebs des IGBT unabhängig zu betreiben (einzuschalten).
  • Bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform kann der p-Basisbereich 11B, der auf der Seite angeordnet ist, die näher an dem n+-Kathodenbereich 13 liegt als der zweite Grabenbereich 60, auch während des EIN-Betriebs des IGBT unabhängig als Anode der Freilaufdiode dienen. Daher kann auch während des EIN-Betriebs des IGBT die Freilaufdiode unabhängig betrieben (eingeschaltet) werden.
  • Mit Bezug auf 20 wird eine Abwandlung der sechsten Ausführungsform beschrieben. Es ist erwünscht, dass bei der oben beschriebenen Hochspannungshalbleitervorrichtung der sechsten Ausführungsform die Tiefe 11AD des p-Basisbereichs 11A, der den Kanalbereich enthält, flacher eingestellt ist als die Tiefe 11BD des p-Basisbereichs 11B, der den Kanalbereich nicht enthält.
  • Bei der Halbleitervorrichtung gemäß der Abwandlung hat der p-Basisbereich 11B, der den Kanalbereich nicht enthält, einen höhere Lochinjektionswirkungsgrad als der p-Basisbereich 11A, der den Kanalbereich enthält. Demzufolge kann das Auftreten eines Snap-Back-Phänomens weiter unterdrückt werden.
  • Mit Bezug auf 21 wird eine weitere Abwandlung der sechsten Ausführungsform beschrieben. Es ist erwünscht, dass bei der oben beschriebenen Hochspannungshalbleitervorrichtung der sechsten Ausführungsform ein Spitzenkonzentrationsbereich 11AP des p-Basisbereichs 11A, der den Kanalbereich enthält, bei einer tieferen Position eingestellt ist als ein Spitzenkonzentrationsbereich 11BP des p-Basisbereichs 11B, der nicht den Kanalbereich enthält, in der Dickerichtung des Halbleitersubstrats 10.
  • Bei der Hochspannungshalbleitervorrichtung dieser Abwandlung hat der p-Basisbereich 11B, der nicht den Kanalbereich enthält, einen höhern Lochinjektionswirkungsgrad als der p-Basisbereich 11A, der den Kanalbereich enthält. Demzufolge kann das Auftreten eines Snap-Back-Phänomens weiter verringert sein.
  • Mit Bezug auf 22–25 wird eine siebte Ausführungsform der vorliegenden Erfindung beschrieben. Auch bei einer Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform sind ein IGBT und eine Freilaufdiode wie bei der oben beschriebenen ersten bis sechsten Ausführungsform in einem einzigen Halbleitersubstrat gebildet. Zur Erleichterung der Beschreibung zeigt 23 eine Zwischenlagenisolierschicht 39, von der ein Teil (auf der rechten Seite in einer Papierebene) weggeschnitten ist. Mit Bezug auf 24 erstreckt sich die Zwischenlagenisolierschicht 39 bis zu der Endfläche des Halbleitersubstrats (zu der rechten Seite in der Papierebene von 24).
  • Mit Bezug auf 22–25 wird der IGBT beschrieben, der in der Hochspannungshalbleitervorrichtung gebildet ist. Mit Bezug auf 24 enthält der IGBT ein n-Halbleitersubstrat 10, einen p-Basisbereich 11 (erster Halbleiterbereich), einen relativ hoch konzentrierten n+-Emitterbereich 12 (zweiter Halbleiterbereich), einen relativ hoch dotierten p+-Kollektorbereich 14 (vierter Halbleiterbereich), eine Zwischenlagenisolierschicht 39 und eine Gateelektrode 40 (Steuerelektrode). Ein p+-Bereich kann in einer Oberfläche des p-Basisbereichs 11 gebildet sein, um einen guten Ohm'schen Kontakt zwischen dem p-Basisbereich 11 und der später beschriebenen ersten Hauptelektrode 41 zu erzielen.
  • Der p-Basisbereich 11 ist selektiv in der ersten Hauptfläche 1 des n-Halbleitersubstrats 10 gebildet. Eine Mehrzahl erster p-Basisbereiche 11 sind parallel zu der später beschriebenen ersten Hauptelektrode 41 angeordnet (s. 22). Der p-Basisbereich 11 ist in der ersten Hauptfläche 1 von dem Halbleitersubstrat 10 umgeben.
  • Der n+-Emitterbereich 12 ist selektiv in der Oberfläche des p-Basisbereichs 11 gebildet. Der n+-Emitterbereich 12 und das Halbleitersubstrat 10 schließen den p-Basisbereich 11 zwischen sich ein. Anders ausgedrückt, ist der n+-Emitterbereich 12 in der ersten Hauptfläche 1 des Halbleitersubstrats 10 von dem p-Basisbereich 11 umgeben.
  • Anders als bei der ersten bis sechsten Ausführungsform ist der p+-Kollektorbereich 14 angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der p-Kollektorbereich 14 ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 in der Dickerichtung nicht durchdringt.
  • Mit Bezug auf 23 sind beide Kanten des p-Kollektorbereichs 14 (in einer Vertikalrichtung in der Papierebene von 23) von dem Halbleitersubstrat 10 eingeschlossen. Der p+-Kollektorbereich 14 und ein später beschriebener n+-Kathodenbereich 13 sind abwechselnd entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 angeordnet. In der Endfläche des Halbleitersubstrats 10 ist das Halbleitersubstrat 10 zwischen dem p+-Kollektorbereich 14 und dem n+-Kathodenbereich 13 in einer Richtung parallel zu der Endfläche des Halbleitersubstrats 10 eingebettet. Der p+-Kollektorbereich 14 und der n+-Kathodenbereich 13 sind über einen gesamten Umfang des Halbleitersubstrats 10 entlang der Endfläche in der ersten Hauptfläche 1 in einem Zustand gebildet, in dem sie das Halbleitersubstrat 10 einbetten.
  • Mit Bezug auf 24 liegt die Gateelektrode 40 dem p-Basisbereich 11 gegenüber, der zwischen dem Halbleitersubstrat 10 und dem n+-Emitterbereich 12 eingebettet ist, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt. Ein Abschnitt des p-Basisbereichs 11, der zwischen dem Halbleitersubstrat 10 und dem n+-Emitterbereich 12 eingebettet ist und der Gateelektrode 40 zugewandt ist, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt, bildet einen Kanalbereich. Die Gateelektrode 40 weist zusammen mit dem Halbleitersubstrat 10, dem n+-Emitterbereich 12 und dem p-Basisbereich 11 einen sogenannten DMOS-Aufbau (Double Diffuse MOS, doppel-implantierter MOS). Auch wenn die Gateelektrode 40 und die Zwischenlagenisolierschicht 39 in der vorliegenden Ausführungsform wie in 22 gezeigt eine Planare Elektrode bilden, können sie auch eine sogenannte Grabenelektrode bilden, die so gebildet ist, dass sie sich in das Halbleitersubstrat 10 hinein erstreckt.
  • Mit Bezug auf 22 sind die Gateelektroden 40 parallel entlang der ersten Hauptfläche des Halbleitersubstrats 10 gebildet, und Enden der Gateelektroden 40 sind über eine Gateverdrahtung 40T miteinander verbunden. Die Gateelektroden 40 sind über die Gateverdrahtung 40T mit der Gateanschlussfläche 40GP verbunden, und die Gateelektroden 40 haben ein gemeinsames Potential. Ein Ende eines Gatedrahts 40W ist mit der Gateanschlussfläche 40GP verbunden, und das andere Ende ist mit einer Gateanschlussfläche 40P auf der Seite eines externen Anschlusses verbunden.
  • Mit Bezug auf 24 sind das n-Substrat 10 und der n+-Emitterbereich 12 Source-Drainbereiche, und der n-Kanal des p-Basisbereichs 11 wird durch die Gateelektrode 40 gesteuert. Das Halbleitersubstrat 10, der n+-Emitterbereich 12, die Gateelektrode 40 und der p-Basisbereich 11 bilden also einen Aufbau eines Feldeffekttransistors.
  • Bei dem IGBT ist ein pnp-Transistoraufbau gebildet, der den p-Basisbereich 11, das n-Halbleitersubstrat 10 und den p+-Kollektorbereich 14 enthält, und sein Basisstrom wird durch den oben beschriebenen Feldeffekttransistor gesteuert. Dadurch kann die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als IGBT dienen.
  • Die innerhalb der Hochspannungshalbleitervorrichtung gebildete Freilaufdiode enthält den n+-Kathodenbereich 13 (dritter Halbleiterbereich), das n-Halbleitersubstrat 10 und den p-Basisbereich 11. Das n-Halbleitersubstrat 10 und der p-Basisbereich 11 werden von dem IGBT und der Freilaufdiode, die in der Hochspannungshalbleitervorrichtung gebildet sind, gemeinsam genutzt.
  • Der n+-Kathodenbereich 13 ist angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der n+-Kathodenbereich 13 ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 in der Dickerichtung nicht durchdringt.
  • Beide Kanten des n+-Kathodenbereichs 13 (in der Vertikalrichtung in der Papierebene von 23) sind von dem Halbleitersubstrat 10 eingeschlossen. Der n+-Kathodenbereich 13 und der p+-Kollektorbereich 14 sind abwechselnd entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 über einen gesamten Umfang der Endfläche in einem Zustand angeordnet, in dem sie das Halbleitersubstrat 10 einschließen.
  • Der n+-Kathodenbereich 13 und das n-Halbleitersubstrat 10 bilden einen n-Bereich einer Diode, und der p-Basisbereich 11 bildet einen p-Bereich einer Diode. Ein pn-Übergangsaufbau ist zwischen diesem n-Bereich und dem p-Bereich gebildet. Dadurch kann die Freilaufdiode als Diode dienen.
  • Bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform ist kein Abschwächungsabschnitt für ein elektrisches Feld gebildet, und eine Isolierschicht 38 ist zwischen dem p-Basisbereich 11 und dem n+-Kathodenbereich 13 sowie dem p+-Kollektorbereich 14 gebildet. Die Isolierschicht 38 ist in der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet, um einen Leckstrom und Schwankungen der Eigenschaften zu unterdrücken. Die Isolierschicht 38 ist beispielsweise eine Oxidschicht mit einem niedrigen Grenzflächenzustand.
  • Mit Bezug auf 22 und 24 sind die ersten Hauptelektroden 41 parallel entlang der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet. Die ersten Hauptelektroden 41 sind elektrisch miteinander verbunden. Die erste Hauptelektrode 41 ist so gebildet, dass sie sich in eine Öffnung (Kontaktloch) erstreckt, die in der Zwischenlagenisolierschicht 39 gebildet ist. Die erste Hauptelektrode 41 ist in Kontakt mit dem p-Basisbereich 11 und dem n+-Emitterbereich 12 gebildet. Die Gateelektrode 40 ist von der ersten Hauptelektrode 41 durch die Zwischenlagenisolierschicht 39 isoliert.
  • Ein Ende eines Emitterdrahts 41 ist mit der ersten Hauptelektrode verbunden, und das andere Ende ist mit der Emitteranschlussfläche 41P verbunden. Die erste Hauptelektrode 41 ist eine Elektrode, die dem p-Basisbereich 11 und dem n+-Emitterbereich 12 über die Emitteranschlussfläche 41P und den Emitterdraht 41W ein (Referenz-)Potential zuführt.
  • Eine Kollektoranschlussfläche 42T ist in Kontakt mit dem p+-Kollektorbereich 14 gebildet, der an einer Endflächenseite der ersten Hauptfläche des Halbleitersubstrats 10 gebildet ist. Die Kollektoranschlussfläche 42T und der n+-Kathodenbereich 13 sind über einen Widerstand 72 oder eine Diode 73 elektrisch miteinander verbunden. Ein Ende eines Verbindungsabschnitts 42W ist mit der Kollektoranschlussfläche 42T verbunden, und das andere Ende ist mit der zweiten Hauptelektrode 42P verbunden. Somit kann die zweite Hauptelektrode 42P dem n+-Kathodenbereich 13 oder dem p+-Kollektorbereich 14 ein (hohes) Potential zuführen.
  • Wenn die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als IGBT dient, ist die erste Hauptelektrode 41 äquivalent zu einer Emitterelektrode, die zweite Hauptelektrode 42P ist äquivalent zu einer Kollektorelektrode, und die Gateelektrode 40 ist äquivalent zu einer Gateelektrode.
  • Wenn die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als Freilaufdiode dient, ist die erste Hauptelektrode 41 äquivalent zu einer Anodenelektrode, und die zweite Hauptelektrode 42P ist äquivalent zu einer Kathodenelektrode.
  • Mit Bezug auf 24 sind sowohl der p+-Kollektorbereich 14 als Kollektor des IGBT als auch der n+-Kathodenbereich 13 als Kathode der Freilaufdiode auf der Seite der ersten Hauptfläche des Halbleitersubstrats 10 gebildet. Ein Strom, der während des EIN-Betriebs des IGBT fließt, und ein Strom, der während des EIN-Betriebs der Freilaufdiode fließt, fließen also parallel.
  • Die zweite Hauptelektrode 42P kann an den n+-Kathodenbereich 13 oder den p+-Kollektorbereich 14 ein hohes Potential anlegen. Dabei ist ein Verbindungsabschnitt direkt mit dem p+-Kollektorbereich 14 verbunden, und er ist über den Widerstand 72 oder die Diode 73 mit dem n+-Kathodenbereich 13 verbunden. Das bewirkt ein Ansteigen eines Widerstands zwischen dem Strom, der während des EIN-Betriebs des IGBT fließt, und dem Strom, der während des EIN-Betriebs der Freilaufdiode fließt (eines Widerstands an einer Stelle, an dem der Strom, der während des EIN-Betriebs des IGBT fließt, und ein Strom, der während des EIN-Betriebs der Freilaufdiode fließt, zusammentreffen) und kann somit das Auftreten eines Snap-Back-Phänomens verhindern.
  • Mit Bezug auf 26 bis 29 wird eine achte Ausführungsform der vorliegenden Erfindung beschrieben. Auch bei einer Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform sind ein IGBT und eine Freilaufdiode wie bei der oben beschriebenen ersten bis siebten Ausführungsform in einem einzelnen Halbleitersubstrat gebildet. Zur Erleichterung der Beschreibung zeigt 27 die Zwischenlagenisolierschicht 39, von der ein Teil (auf der rechten Seite in der Papierebene) weggeschnitten ist. Mit Bezug auf 28 erstreckt sich die Zwischenlagenisolierschicht 39 bis zu der Endfläche des Halbleitersubstrats 10 (zu der rechten Seite in der. Papierebene von 28).
  • Mit Bezug auf 26–29 wird der IGBT beschrieben, der in der Hochspannungshalbleitervorrichtung gebildet ist. Mit Bezug auf 26 enthält der IGBT ein n-Halbleitersubstrat 10, einen p-Basisbereich 11 (erster Halbleiterbereich), einen relativ hoch konzentrierten n+-Emitterbereich 12 (zweiter Halbleiterbereich), einen relativ hoch konzentrierten p+-Kollektorbereich 14 (vierter Halbleiterbereich), eine Zwischenlagenisolierschicht 39 und eine Gateelektrode 40 (Steuerelektrode). Ein p+-Bereich kann in einer Oberfläche des p-Basisbereichs 11 gebildet sein, um eine gute Ohm'sche Verbindung zwischen dem p-Basisbereich 11 und der später beschriebenen Hauptelektrode 41 zu erzielen.
  • Der p-Basisbereich 11 ist selektiv in der ersten Hauptfläche 1 des n-Halbleitersubstrats 10 gebildet. Eine Mehrzahl von p-Basisbereichen 11 ist parallel zu der später beschriebenen ersten Hauptelektrode 41 angeordnet (s. 26). Der p-Basisbereich 11 ist in der ersten Hauptfläche 1 von dem Halbleitersubstrat 10 umgeben.
  • Der n+-Emitterbereich 12 ist selektiv in der Oberfläche des p-Basisbereichs 11 gebildet. Der n+-Emitterbereich 12 und das Halbleitersubstrat 10 schließen den p-Basisbereich 11 zwischen sich ein. Anders ausgedrückt ist der n+-Emitterbereich 12 in der ersten Hauptfläche 1 des Halbleitersubstrats 10 von dem p-Basisbereich 11 umgeben.
  • Mit Bezug auf 27–29 ist ein Grabenbereich 36 über den gesamten Umfang der Endfläche des Halbleitersubstrats 10 gebildet. Der Grabenbereich 36 hat einen Seitenwandabschnitt 36B, der sich in einer Richtung senkrecht zu der Endfläche des Halbleitersubstrats 10 erstreckt, und einen Rückflächenabschnitt 36A, der in Kontakt mit der Endfläche des Halbleitersubstrats 10 gebildet ist, um Enden der Seitenwandabschnitte 36B zu verbinden.
  • Der Seitenwandabschnitt 36B und der Rückflächenabschnitt 36A des Grabenbereichs 36 sind jeweils in Form einer Platte gebildet, von denen jede eine (nicht gezeigte) Isolierschicht und eine (nicht gezeigte) Leitschicht in Form einer dünnen Platte enthält, die in der Isolierschicht eingeschlossen ist.
  • Der p+-Kollektorbereich 14 grenzt an die Endfläche des Halbleitersubstrats 10 an, wobei der Rückflächenabschnitt 36A des Grabenbereichs 36 dazwischen liegt. Der p+-Kollektorbereich 14 ist von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der p+-Kollektorbereich 14 ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 nicht durchdringt.
  • Beide Kanten des p+-Kollektorbereichs 14 (in einer Vertikalrichtung in der Papierebene von 27) sind zwischen Seitenwandabschnitten 36B des Grabenbereichs 36 eingebettet. Der p+-Kollektorbereich 14 und der später beschriebene n+-Kathodenbereich 13 sind abwechselnd entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 angeordnet. In der Endfläche des Halbleitersubstrats 10 ist der Seitenwandabschnitt 36B des Grabenbereichs 36 zwischen dem p+-Kollektorbereich 14 und dem n+-Kathodenbereich 13 in der Richtung parallel zu der Endfläche des Halbleitersubstrats 10 eingeschlossen. Der p+-Kollektorbereich 14 und der n+-Kathodenbereich 13 sind über den gesamten Umfang des Halbleitersubstrats 10 entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 gebildet in einem Zustand, in dem sie den Seitenwandabschnitt 36B des Grabenbereichs 36 einschließen.
  • Mit Bezug auf 28 ist eine Gateelektrode 40 dem p-Basisbereich 11 zugewandt, der zwischen dem Halbleitersubstrat 11 und dem n+-Emitterbereich 12 eingebettet ist, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt. Ein Abschnitt des p-Basisbereichs 11, der zwischen dem Halbleitersubstrat 10 und dem n+-Emitterbereich 12 eingebettet ist und der Gateelektrode 40 zugewandt ist, wobei die Zwischenlagenisolierschicht 39 dazwischen liegt, wirkt als Kanalbereich. Die Gateelektrode 40 weist zusammen mit dem Halbleitersubstrat 10, dem n+-Emitterbereich 12 und dem p-Basisbereich 11 einen DMOS-Aufbau (Double Diffuse MOS, doppel-implantiertes MOS) auf. Auch wenn die Gateelektrode 40 und die Zwischenlagenisolierschicht 39 in der vorliegenden Ausführungsform wie in 26 gezeigt eine Planare Elektrode bilden, können sie auch eine sogenannte Grabenelektrode bilden, die so gebildet ist, dass sie sich in das Halbleitersubstrat 10 hinein erstreckt.
  • Mit Bezug auf 26 sind in die Gateelektroden 40 parallel entlang der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet, und Enden der Gateelektrode 40 sind über eine Gateverdrahtung 40T elektrisch miteinander verbunden. Die Gateelektroden 40 sind über die Gateverdrahtung 40T mit einer Gateanschlussfläche 40GP verbunden, und die Gateelektroden 40 haben ein gemeinsames Potential. Ein Ende eines Gatedrahts 40W ist mit der Gateanschlussfläche 40GP verbunden, und das andere Ende ist mit einer Gateanschlussfläche 40P auf der Seite eines externen Anschlusses verbunden.
  • Mit Bezug auf 28 sind in dem IGBT das n-Halbleitersubstrat 10 und der n+-Emitterbereich 12 Source-/Drainbereiche, und der n-Kanal des p-Basisbereichs 11 wird durch die Gateelektrode 40 gesteuert. Das Halbleitersubstrat 10, der n+-Emitterbereich 12, die Gateelektrode 40 und der p-Basisbereich 11 bilden also einen Aufbau eines Feldeffekttransistors.
  • In dem IGBT ist ein pnp-Transistoraufbau gebildet, der den p-Basisbereich 11, das n-Halbleitersubstrat 10 und den p+-Kollektorbereich 14 enthält, und sein Basisstrom wird durch den oben beschriebenen Feldeffekttransistor gesteuert. Dadurch kann die Hochspannungsvorrichtung der vorliegenden Ausführungsform als IGBT dienen.
  • Die in der Hochspannungshalbleitervorrichtung gebildete Freilaufdiode enthält den n+-Kathodenbereich 13 (dritter Halbleiterbereich), das n-Halbleitersubstrat 10 und den p-Basisbereich 11.
  • Der n+-Kathodenbereich 13 grenzt an die Endfläche des Halbleitersubstrats 10 an, wobei der Rückflächenabschnitt 36A des Grabenbereichs 36 dazwischen liegt. Der n+-Kathodenbereich 13 ist von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der n+-Kathodenbereich 13 ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 in der Dickerichtung nicht durchdringt.
  • Beide Kanten des n+-Kathodenbereichs 13 (in der Vertikalrichtung in der Papierebene von 27) sind von dem Grabenbereich 36 eingeschlossen. Der n+-Kathodenbereich 13 und der p+-Kollektorbereich 14 sind abwechselnd entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 über den gesamten Umfang der Endfläche in einem Zustand angeordnet, in dem sie den Seitenwandabschnitt 36B des Grabenbereichs 36 einschließen.
  • Der n+-Kathodenbereich 13 und das n-Halbleitersubstrat 10 bilden einen n-Bereich einer Diode, und der p-Basisbereich 11 bildet einen p-Bereich einer Diode. Ein pn-Übergangsaufbau ist zwischen diesem n-Bereich und dem p-Bereich gebildet. Dadurch kann die Freilaufdiode als Diode dienen.
  • Bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform ist kein Feldabschwächungsabschnitt gebildet, und eine Isolierschicht 38 ist zwischen dem p-Basisbereich 11 und dem n+-Kathodenbereich 13 oder dem p+-Kollektorbereich 14 gebildet. Die Isolierschicht 38 ist in der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet, um einen Leckstrom und Schwankungen der Eigenschaften zu unterdrücken. Die Isolierschicht 38 ist beispielsweise eine Oxidschicht mit einem niedrigen Grenzflächenzustand.
  • Mit Bezug auf 26 und 28 sind die ersten Hauptelektroden 41 parallel entlang der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet. Die ersten Hauptelektroden 41 sind elektrisch miteinander verbunden. Die erste Hauptelektrode 41 ist so gebildet, dass sie sich in eine Öffnung (Kontaktloch) erstreckt, die in der Zwischenlagenisolierschicht 39 gebildet ist. Die erste Hauptelektrode 41 ist in Kontakt sowohl mit dem p-Basisbereich 11 als auch mit dem n+-Emitterbereich 12 gebildet. Die Gateelektrode 40 ist durch die Zwischenlagenisolierschicht 39 von der ersten Hauptelektrode 41 isoliert.
  • Ein Ende des Emitterdrahts 41W ist mit der ersten Hauptelektrode 41 verbunden, und das andere Ende ist mit der Emitteranschlussfläche 41P verbunden. Die erste Hauptelektrode 31 ist eine Elektrode, die dem p-Basisbereich 11 und dem n+-Emitterbereich 12 über die Emitteranschlussfläche 41P und den Emitterdraht 41W ein (Referenz-)Potential zuführt.
  • Anders als bei der siebten Ausführungsform ist die Kollektoranschlussfläche 42T in Kontakt sowohl mit dem n+-Kathodenbereich 13 als auch dem p+-Kollektorbereich 14 gebildet, die an der Endflächenseite des ersten Hauptsubstrats 1 des Halbleitersubstrats 10 gebildet sind. Ein Ende eines Verbindungsabschnitts 42W ist mit der Kollektoranschlussfläche 42T verbunden, und das andere Ende ist mit der zweiten Hauptelektrode 42P verbunden. So kann die zweite Hauptelektrode 42P dem n+-Kathodenbereich 13 oder dem p+-Kollektorbereich 14 ein (hohes) Potential zuführen.
  • Wenn die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als IGBT dient, ist die erste Hauptelektrode 41 äquivalent zu einer Emitterelektrode, die zweite Hauptelektrode 42P ist äquivalent zu einer Kollektorelektrode, und die Gateelektrode 40 ist äquivalent zu einer Gateelektrode.
  • Wenn die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als (Freilauf-)Diode dient, ist die erste Hauptelektrode 41 äquivalent zu einer Anodenelektrode, und die zweite Hauptelektrode 42P ist äquivalent zu einer Kathodenelektrode.
  • Mit Bezug auf 28 sind bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform sowohl der p+-Kollektorbereich 14 als Kollektor des IGBT als auch der n+-Kathodenbereich 13 als Kathode der Freilaufdiode auf der Seite der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet. Ein Strom, der während des EIN-Betriebs IGBT fließt, und ein Strom, der während des EIN-Betriebs der Freilaufdiode fließt, fließen also parallel.
  • Der Grabenbereich 36 ist zwischen dem n+-Kathodenbereich 13 und dem p+-Kollektorbereich 14 gebildet. Das bewirkt ein Ansteigen des Widerstandes zwischen dem Strom, der während des EIN-Vorgangs des IGBT fließt, und dem Strom, der während des EIN-Vorgangs der Freilaufdiode fließt (der Widerstand an einem Punkt, wo der Strom, der während des EIN-Betriebs des IGBT fließt, und der Strom, der während des EIN-Betriebs der Freilaufdiode fließt, zusammentreffen) und kann somit das Auftreten eines Snap-Back-Phänomens verhindern.
  • Mit Bezug auf 28 wird eine Abwandlung der achten Ausführungsform beschrieben. Es ist erwünscht, dass eine Isolierschicht 37 (eine SOI-Trennisolierschicht, Silicon an Insulator = Silizium auf Isolator) auf der Seite der zweiten Hauptfläche 2 auf dem n+-Kathodenbereich 13 und dem p+-Kollektorbereich 14 gebildet ist, wobei das Halbleitersubstrat 10 dazwischen liegt. Die Isolierschicht 37 ist so gebildet, dass sie in einer Draufsicht weiter zu einem Mittelabschnitt des Halbleitersubstrats 10 vorspringt als der Seitenwandabschnitt 36B des Grabenbereichs 36. Die Isolierschicht 37 ist so gebildet, dass sie den n+-Kathodenbereich 13 von der Endflächenseite des Halbleitersubstrats 10 aus zusammen mit den Seitenwandabschnitten 36B des Grabenbereichs 36, die an beiden Kanten des n+-Kathodenbereichs 13 gebildet sind, einschließt.
  • Das Bilden der Isolierschicht 37 bewirkt ein weiteres Ansteigen des Widerstands zwischen dem Strom, der während des EIN-Betriebs des IGBT fließt, und dem Strom, der während des EIN-Betriebs der Freilaufdiode fließt (dem Widerstand an einem Punkt, an dem der Strom, der während des EIN-Betriebs des IGBT fließt, und der Strom, der während des EIN-Betriebs der Freilaufdiode fließt, zusammentreffen) und kann somit weiter das Auftreten eines Snap-Back-Phänomens unterdrücken.
  • Mit Bezug auf 30 und 31 wird eine weitere Abwandlung der achten Ausführungsform beschrieben. Eine Hochspannungshalbleitervorrichtung dieser Abwandlung unterscheidet sich von der Hochspannungshalbleitervorrichtung der achten Ausführungsform in dem Aufbau der Kollektoranschlussfläche 42T, indem sie eine weitere Kollektoranschlussfläche 42C enthält und indem sie weiter den Widerstand 72 oder die Diode 73 enthält. Andere Aufbauten sind im Wesentlichen dieselben. 30 entspricht 27 in der achten Ausführungsform. 31 entspricht 28 in der achten Ausführungsform.
  • Bei der Hochspannungshalbleitervorrichtung der achten Ausführungsform ist die Kollektoranschlussfläche 42T in Kontakt sowohl mit dem n+-Kathodenbereich 13 als auch mit dem p+-Kollektorbereich 14 gebildet. Im Gegensatz dazu ist die Kollektoranschlussfläche 42T bei dieser Abwandlung nur in Kontakt mit dem n+-Kathodenbereich 13 gebildet.
  • Die Kollektoranschlussfläche 42T ist so gebildet, dass sie sich in der Richtung senkrecht zu der Endfläche des Halbleitersubstrats 10 erstreckt. Der Widerstand 72 oder die Diode 73 ist in der Zwischenlagenisolierschicht 39 auf einer Seite der Kollektoranschlussfläche 42T eingebettet, die näher an der Endfläche des Halbleitersubstrats 10 liegt. Ein Ende der Kollektoranschlussfläche 42T ist in Kontakt mit dem n+-Kathodenbereich 13, und das andere Ende ist in Kontakt mit dem Widerstand 72 oder die Diode 73.
  • Die Kollektoranschlussfläche 42C ist auf dem Halbleitersubstrat 10 gebildet, wobei die Isolierschicht 38 und die Zwischenlagenisolierschicht 39 dazwischen liegen. Die Kollektoranschlussfläche 42C erstreckt sich in eine Öffnung (Kontaktloch), die in der Zwischenlagenisolierschicht 39 gebildet ist, und ist durch diese Öffnung hindurch in Kontakt mit dem p+-Kollektorbereich 14. Mit Bezug auf 30 ist die Kollektoranschlussfläche 42C so gebildet, dass sie sich von einem Abschnitt aus, der in Kontakt mit dem p+-Kollektorbereich 14 ist, zu der Endfläche des Halbleitersubstrats 10 erstreckt. Enden der ausgedehnt gebildeten Abschnitte der Kollektoranschlussfläche 42C sind in der Richtung parallel zu der Endfläche des Halbleitersubstrats 10 miteinander verbunden.
  • Die Kollektoranschlussfläche 42C und die Kollektoranschlussfläche 42T sind über den Widerstand 72 oder die Diode 73 miteinander verbunden. Ein Ende eines Verbindungsabschnitts (äquivalent zu dem Verbindungsabschnitt 42W der siebten Ausführungsform, s. 26) ist mit der Kollektoranschlussfläche 42T verbunden, und das andere Ende ist mit der zweiten Hauptelektrode 42P verbunden.
  • Mit Bezug auf 31 sind bei der Hochspannungshalbleitervorrichtung dieser Abwandlung sowohl der p+-Kollektorbereich 14 als Kollektor des IGBT als auch der n+-Kathodenbereich 13 als Kathode der Freilaufdiode wie bei der achten Ausführungsform auf der Seite der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet. Ein Strom, der während des EIN-Betriebs des IGBT fließt, und ein Strom, der während dese EIN-Betriebs der Freilaufdiode fließt, fließen also parallel.
  • Der Grabenbereich 36 ist zwischen dem n+-Kathodenbereich 13 und dem p+-Kollektorbereich 14 gebildet. Das bewirkt ein Ansteigen des Widerstands zwischen dem Strom, der während des EIN-Betriebs des IGBT fließt, und dem Strom, der während des EIN-Betriebs der Freilaufdiode fließt, und kann somit ein Auftreten eines Snap-Back-Phänomens unterdrücken.
  • Die zweite Hauptelektrode 42P kann an den n+-Kathodenbereich 13 oder den p+-Kollektorbereich 14 ein (hohes) Potential anlegen. Bei dieser Gelegenheit ist der Verbindungsabschnitt direkt mit dem p+-Kollektorbereich 14 verbunden und über dem Widerstand 72 oder die Diode 73 mit dem n+-Kathodenbereich 13 verbunden. Das bewirkt verglichen mit dem Widerstand in der achten Ausführungsform ein weiteres Ansteigen des Widerstands zwischen dem Strom, der während des EIN-Betriebs des IGBT fließt, und dem Strom, der während des EIN-Betriebs der Freilaufdiode fließt (dem Widerstand an einem Punkt, an dem der Strom, der während des EIN-Betriebs des IGBT fließt, und der Strom, der während des EIN-Betriebs der Freilaufdiode fließt, zusammentreffen), und kann somit das Auftreten eines Snap-Back-Phänomens weiter unterdrücken.
  • Mit Bezug auf 32–35 wird eine neunte Ausführungsform der vorliegenden Erfindung beschrieben. Bei einer Hochspannungshalbleitervorrichtung dieser Ausführungsform sind eine Freilaufdiode und zwei IGBTs (beide vom n-Kanal-Typ) in einem einzigen Halbleitersubstrat gebildet. Zur Vereinfachung der Beschreibung zeigt 33 eine dritte Hauptelektrode 43T, von der ein Abschnitt weggeschnitten ist. Mit Bezug auf 34 erstreckt sich die dritte Hauptelektrode 43T zu der Endfläche des Halbleitersubstrats 10 (zu der rechten Seite in der Papierebene von 34).
  • Mit Bezug auf 34 enthält ein erster IGBT ein n-Halbleitersubstrat 10, einen relativ hoch konzentrierten n+-Pufferbereich 10B, einen p-Basisbereich 11 (erster Halbleiterbereich) einen relativ hoch konzentrierten p+-Bereich 11a, einen relativ hoch konzentrierten n+-Emitterbereich 12 (zweiter Halbleiterbereich), einen relativ hoch konzentrierten p+-Kollektorbereich 14 (vierter Halbleiterbereich), eine Isolierschicht 31 und eine Gateelektrode 40 (Steuerelektrode).
  • Das n-Halbleitersubstrat 10, der n+-Pufferbereich 10B, der p-Basisbereich 11, der p+-Bereich 11a, der n+-Emitterbereich 12, die Isolierschicht 31 und die Gateelektrode sind im Wesentlichen ähnlich aufgebaut wie bei der zweiten Ausführungsform.
  • Der p+-Kollektorbereich 14 (s. 34) ist selektiv in der zweiten Hauptfläche 2 des Halbleitersubstrats 10 gebildet. Insbesondere sind die p+-Kollektorbereiche 14 parallel (in einer Vertikalrichtung in der Papierebene von 32) in der zweiten Hauptfläche 2 des Halbleitersubstrats 10 gebildet. Die p+-Kollektorbereiche 14 sind mit einem vorbestimmten Zwischenraum zwischen ihnen in der gesamten zweiten Hauptfläche 2 des Halbleitersubstrats 10 gebildet.
  • Mit Bezug auf 35 ist in einem Bereich, in dem der p+-Kollektorbereich 14 nicht gebildet ist, der n+-Pufferbereich 10B so gebildet, dass er sich bis zu der Seite der zweiten Hauptfläche 2 des Halbleitersubstrats 10 erstreckt.
  • Bei dem ersten IGBT sind das n-Halbleitersubstrat 10 und der n+-Emitterbereich 12 Source-/Drainbereiche, und der n-Kanal des p-Basisbereichs 11 wird wie bei der zweiten Ausführungsform durch die Gateelektrode 40 gesteuert. Das Halbleitersubstrat 10, der n+-Emitterbereich 12, die Gateelektrode 40 und der p-Basisbereich 11 bilden also den Aufbau eines Feldeffekttransistors.
  • Bei dem ersten IGBT ist ein pnp-Transistoraufbau gebildet, der den p-Basisbereich 11, das Halbleitersubstrat 10, den n+-Pufferbereich 10B und den p+-Kollektorbereich 14 enthält, und sein Basisstrom wird durch den oben beschriebenen Feldeffekttransistor gesteuert. Dadurch kann die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als IGBT dienen.
  • Ein zweiter IGBT enthält das n-Halbleitersubstrat 10, einen relativ hoch konzentrierten n+-Pufferbereich 10A, den p-Basisbereich 11 (erster Halbleiterbereich), den relativ hoch konzentrierten p+-Bereich 11a, den n+-Emitterbereich 12 (zweiter Halbleiterbereich), einen p+-Kollektorbereich 15B (fünfter Halbleiterbereich), die Isolierschicht 31 und die Gateelektrode 40 (Steuerelektrode).
  • Das n-Halbleitersubstrat 10, der p-Basisbereich 11, der p+-Bereich 11a, der n+-Emitterbereich 12, die Isolierschicht 31 und die Gateelektrode 40 werden mit dem ersten IGBT gemeinsam genutzt.
  • Der p+-Kollektorbereich 15B ist angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der p+-Kollektorbereich 15B ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 nicht durchdringt.
  • Mit Bezug auf 33 sind beide Kanten des p+-Kollektorbereichs 15B (in einer Vertikalrichtung in einer Papierebene von 33) durch einen n+-Pufferbereich 10A eingeschlossen. Der p+-Kollektorbereich 15B und der später beschriebene n+-Kathodenbereich 13 sind abwechselnd entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 angeordnet. In der Endfläche des Halbleitersubstrats 10 ist der n+-Pufferbereich 10A zwischen dem p+-Kollektorbereich 15B und dem n+-Kathodenbereich 13 eingebettet. Der p+-Kollektorbereich 15B und der n+-Kathodenbereich 13 sind über den gesamten Umfang des Halbleitersubstrats 10 entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 gebildet.
  • Mit Bezug auf 34 sind bei dem zweiten IGBT das n-Halbleitersubstrat 10 und der n+-Emitterbereich 12 Source-/Drainbereiche, und der n-Kanal des p-Basisbereichs 11 wird durch die Gateelektrode 40 gesteuert. Das Halbleitersubstrat 10, der n+-Emitterbereich 12, die Gateelektrode 50 und der p-Basisbereich 11 bilden also einen Aufbau eines Feldeffekttransistors.
  • Bei dem zweiten IGBT ist ein pnp-Transistoraufbau gebildet, der den p-Basisbereich 11, das n-Halbleitersubstrat 10, den n+-Pufferbereich 10A und den p+-Kollektorbereich 15B enthält, und sein Basisstrom wird durch den oben beschriebenen Feldeffekttransistor gesteuert. Dadurch kann die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als IGBT dienen.
  • Mit Bezug auf 35 enthält die in der Hochspannungshalbleitervorrichtung gebildete Freilaufdiode den n+-Kathodenbereich 13 (dritter Halbleiterbereich), das n-Halbleitersubstrat 10 und den p-Basisbereich 11.
  • Der n+-Kathodenbereich 13 ist angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Der n+-Kathodenbereich 13 ist mit einer Tiefe gebildet, die das Halbleitersubstrat 10 nicht durchdringt. Das n-Halbleitersubstrat 10, der p-Basisbereich 11, und der p+-Bereich 11a werden von dem ersten und zweiten IGBT und der Freilaufdiode, die in der Halbleitervorrichtung gebildet sind, gemeinsam genutzt.
  • Mit Bezug auf 33 sind beide Kanten des n+-Kathodenbereichs 13 (in der vertikalen Richtung in der Papierebene von 33) von dem n+-Pufferbereich 10A eingeschlossen. Der n+-Kathodenbereich 13 und der p+-Kollektorbereich 15B sind abwechselnd entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 über den gesamten Umfang der Endfläche in einem Zustand angeordnet, in dem sie das Halbleitersubstrat 10 einbetten.
  • Der n+-Kathodenbereich 13, der n+-Pufferbereich 10A und das n-Halbleitersubstrat 10 bilden einen n-Bereich einer Diode, und der p-Basisbereich 11 bildet einen p-Bereich einer Diode. Ein pn-Verbindungsaufbau ist zwischen diesem n-Bereich und dem p-Bereich gebildet. Dadurch kann die Freilaufdiode als Diode dienen.
  • Ein Widerstand 72 oder eine Diode 73, die elektrisch den n+-Kathodenbereich 13 und den p+-Kollektorbereich 15B miteinander verbinden, ist in dem n+-Pufferbereich 10A zwischen dem n+-Kathodenbereich 13 und dem p+-Kollektorbereich 15B eingebettet. Der Widerstand 72 oder die Diode 73 können an der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet sein, um den n+-Kathodenbereich 13 und den p+-Kollektorbereich 15B elektrisch miteinander zu verbinden.
  • Bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform ist der Feldabschwächungsabschnitt wie bei der zweiten Ausführungsform gebildet.
  • Die Zwischenlagenisolierschicht 31A ist auf der ersten Hauptfläche 1 des Halbleitersubstrats 10 wie in der zweiten Ausführungsform so gebildet, dass sie die Gateelektrode 40 bedeckt. Von oberhalb der Zwischenlagenisolierschicht 31a ist die erste Hauptelektrode 41 auf der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet. Die Gateelektrode 40 ist durch die Zwischenlagenisolierschicht 31A von der ersten Hauptelektrode 41 isoliert.
  • Die erste Hauptelektrode 41 ist in Kontakt sowohl mit dem p+-Bereich 11a als auch mit dem n+-Emitterbereich 12 gebildet. Die erste Hauptelektrode ist so gebildet, dass sie einen Abschnitt der Zwischenlagenisolierschicht 39 bedeckt, die den Feldabschwächungsabschnitt 20 bildet (ein linker Endabschnitt der Zwischenlagenisolierschicht 39 in 34).
  • Mit Bezug auf 32 ist ein Ende eines Emitterdrahts 41W mit der ersten Hauptelektrode 41 verbunden, und das andere Ende ist mit einer Emitteranschlussfläche 41P verbunden. Mit Bezug auf 34 ist die erste Hauptelektrode 41 eine Elektrode, die dem p+-Bereich 11a, dem p-Basisbereich 11 und dem n+-Emitterbereich 12 über die Emitteranschlussfläche 41P und den Emitterdraht 41W eine (Referenz-)Potential zuführt.
  • Die zweite Hauptelektrode 42P ist in Kontakt mit dem p+-Kollektorbereich 14 gebildet, der in der zweiten Hauptfläche 2 des Halbleitersubstrats 10 gebildet ist. Die zweite Hauptelektrode 42P dient als Kollektoranschlussfläche. Die zweite Hauptelektrode 42P ist eine Elektrode, die an den p+-Kollektorbereich 14 ein (hohes) Potential liefert.
  • Die dritte Hauptelektrode 43T ist so gebildet, dass sie sich in eine Öffnung (Kontaktloch) erstreckt, die in der Zwischenlagenisolierschicht 39 gebildet ist, und sie ist nur in Kontakt mit einer Oberflächenseite des p+-Kollektorbereichs 15B. Die dritte Hauptelektrode 43T ist zunächst elektrisch mit dem p+-Kollektorbereich 15B verbunden, und über dem Widerstand 72 oder die Diode 73 ist sie elektrisch mit den n+-Kathodenbereich 13 verbunden.
  • Die dritte Hauptelektrode 43T ist eine Elektrode, die an den n+-Kathodenbereich 13 und den p+-Kollektorbereich 15B ein (hohes) Potential anlegt. Die zweite Hauptelektrode 42P und die dritte Hauptelektrode 43T sind über einen Verbindungsabschnitt 42W wie z. B. einen Leitdraht miteinander verbunden.
  • Wenn die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als IGBT dient, ist die erste Hauptelektrode 41 äquivalent zu einer Emitterelektrode, die zweite Hauptelektrode 42P oder die dritte Hauptelektrode 43T ist äquivalent zu einer Kollektorelektrode, und die Gateelektrode 40 ist äquivalent zu einer Gateelektrode.
  • Wenn die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform als (Freilauf-)Diode dient, ist die erste Hauptelektrode 41 äquivalent zu einer Anodenelektrode, und die dritte Hauptelektrode 43T ist äquivalent zu einer Kathodenelektrode.
  • Mit Bezug auf 34 fließt während EIN-Betriebs der IGBTs ein Strom in der durch den Pfeil AR1 angegebenen Richtung oder in der durch den Pfeil AR2 angegebenen Richtung. Während des AUS-Betriebs der IGBTs fließt kein Strom in der durch den Pfeil AR1 angezeigten Richtung und der durch den Pfeil AR2 angezeigten Richtung.
  • Mit Bezug auf 35 fließt während des EIN-Betriebs der Freilaufdiode ein Strom in der durch den Pfeil AR3 angezeigten Richtung. Der Strom fließt parallel zu dem Strom, der während des EIN-Betriebs des zweiten IGBT in der durch den Pfeil AR2 angegebenen Richtung fließt, und in der entgegengesetzten Richtung.
  • Daher ist ein Ersatzschaltbild, bei dem IGBTs und eine Diode anti-parallel geschaltet sind, zwischen der ersten Hauptelektrode 41 und der zweiten Hauptelektrode 42P und zwischen der ersten Hauptelektrode 41 und der dritten Hauptelektrode 43T gebildet. Die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform hat also eine Funktion als Schaltung, bei der IGBTs und eine Freilaufdiode anti-parallel geschaltet sind.
  • Die dritte Hauptelektrode 43T kann an den n+-Kathodenbereich 13 oder den p+-Kollektorbereich 15B ein (hohes) Potential anlegen. Dabei ist der Verbindungsabschnitt 42B direkt mit dem p+-Kollektorbereich 15B verbunden, und er ist über den Widerstand 72 oder die Diode 73 mit dem n+-Kathodenbereich 13 verbunden. Das bewirkt ein Ansteigen des Widerstands zwischen dem Strom, der während des EIN-Betriebs der IGBTs fließt, und dem Strom, der während des EIN-Betriebs der Freilaufdiode fließt, und kann somit das Auftreten eines Snap-Back-Phänomens unterdrücken.
  • Bei der Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform ist der erste IGBT zwischen der ersten Hauptfläche 1 und der zweiten Hauptfläche 2 des Halbleitersubstrats gebildet, und der zweite IGBT ist entlang der ersten Hauptfläche 1 gebildet. Daher kann eine Fläche auf der Kollektorseite der IGBTs erhöht sein, was es ermöglicht, die Leistungsfähigkeit als Hochspannungshalbleitervorrichtung zu verbessern und seine Größe und sein Gewicht zu verringern.
  • Mit Bezug auf 36 bis 40 wird eine zehnte Ausführungsform der vorliegenden Erfindung beschrieben. Eine Hochspannungshalbleitervorrichtung dieser Ausführungsform unterscheidet sich von der Hochspannungshalbleitervorrichtung der neunten Ausführungsform darin, dass der p+-Kollektorbereich 15B und der n+-Kathodenbereich 13 abwechselnd angeordnet sind, wobei ein Grabenbereich 80 dazwischen eingeschlossen ist, darin, dass die dritte Hauptelektrode 43T mit den Oberflächen sowohl des p+-Kollektorbereichs 15B als auch des n+-Kathodenbereichs 13 in Verbindung ist, und darin, dass sie keinen Widerstand 72 und keine Diode 73 aufweist. Andere Aufbauten sind im Wesentlichen dieselben.
  • Mit Bezug auf 36 und 37 sind der p+-Kollektorbereich 15B und der n+-Kathodenbereich 13 wie bei der neunten Ausführungsform angrenzend an die Endfläche des Halbleitersubstrats 10 von der ersten Hauptfläche 1 aus zu der zweiten Hauptfläche 2 hin gebildet. Sowohl der p+-Kollektorbereich 15B als auch der n+-Kathodenbereich 13 sind mit einer Tiefe gebildet, die das Halbleitersubstrat 10 nicht durchdringt.
  • Beide Kanten sowohl des p+-Kollektorbereichs 15B als auch des n+-Kathodenbereichs 13 (in einer Vertikalrichtung in der Papierebene von 37) sind von Grabenbereichen 80 eingeschlossen. Der Grabenbereich 80 enthält eine Isolierschicht 82 und eine Leitschicht 81 in Form einer dünnen Platte, die in der Isolierschicht 82 enthalten ist. Der p+-Kollektorbereich 15B und der n+-Kathodenbereich 13 sind abwechselnd entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 angeordnet. Der p+-Kollektorbereich 15B und der n+-Kathodenbereich 13 sind über den gesamten Umfang des Halbleitersubstrats 10 entlang der Endfläche des Halbleitersubstrats 10 in der ersten Hauptfläche 1 in einem Zustand gebildet, in dem sie den Grabenbereich 80 einschließen.
  • Die dritte Hauptelektrode 43T ist in Kontakt sowohl mit dem n+-Kathodenbereich 13 als auch mit dem p+-Kollektorbereich 15B gebildet, die an der Endflächenseite der ersten Hauptfläche 1 des Halbleitersubstrats 10 gebildet sind. Ein Ende eines Verbindungsabschnitts 42W ist mit der dritten Hauptelektrode 43T verbunden, und das andere Ende ist mit der zweiten Hauptelektrode 42P verbunden. Somit kann die zweite Hauptelektrode 42P an den n+-Kathodenbereich 13 oder den p+-Kollektorbereich 15B ein (hohes) Potential liefern.
  • Mit Bezug auf 38 und 39 fließt wie bei der neunten Ausführungsform während des EIN-Betriebs der IGBTs ein Strom in der durch den Pfeil AR1 angegebenen Richtung oder in der durch den Pfeil AR2 angegebenen Richtung. Während des AUS-Betriebs der IGBTs fließt kein Strom in der durch den Pfeil AR1 angegebenen Richtung und in der durch den Pfeil AR2 angegebenen Richtung.
  • Mit Bezug auf 40 fließt während des EIN-Betriebs der Freilaufdiode ein Strom in der durch den Pfeil AR3 angegebenen Richtung. Der Strom fließt parallel zu dem Strom, der während des EIN-Betriebs des zweiten IGBT in der durch den Pfeil AR2 angegebenen Richtung fließt, und in der entgegengesetzten Richtung.
  • Daher wird wie bei der neunten Ausführungsform ein Äquivalenzschaltbild gebildet, bei dem IGBTs und eine Diode anti-parallel geschaltet sind zwischen der ersten Hauptelektrode 41 und der zweiten Hauptelektrode 42B und zwischen der ersten Hauptelektrode 41 und der dritten Hauptelektrode 43T. Die Hochspannungshalbleitervorrichtung der vorliegenden Ausführungsform hat also eine Funktion als Schaltung, bei der die IGBTs und eine Freilaufdiode anti-parallel geschaltet sind.
  • Der Grabenbereich 80 ist zwischen dem n+-Kathodenbereich 13 und dem p+-Kollektorbereich 15B gebildet. Das bewirkt ein Ansteigen des Widerstands zwischen dem Strom, der während des EIN-Betriebs der IGBTs fließt, und dem Strom, der während des EIN-Betriebs der Freilaufdiode fließt, und kann somit das Auftreten eines Snap-Back-Phänomens unterdrücken.

Claims (15)

  1. Hochspannungshalbleitervorrichtung mit einem Halbleitersubstrat (10) eines ersten Leitungstyps, das eine erste (1) und eine zweite (2) Hauptfläche aufweist, einem ersten Halbleiterbereich (11) eines zweiten Leitungstyps, der in der ersten Hauptfläche (1) des Halbleitersubstrats (10) gebildet ist und in der ersten Hauptfläche (1) von dem Halbleitersubstrat (10) umgeben ist, einem zweiten Halbleiterbereich (12) des ersten Leitungstyps, der in der ersten Hauptfläche (1) gebildet ist und den ersten Halbleiterbereich (11) zwischen sich und dem Halbleitersubstrat (10) einschließt, einem dritten Halbleiterbereich (13) des ersten Leitungstyps, der angrenzend an eine Endfläche des Halbleitersubstrats (10) von der ersten Hauptfläche (1) aus zu der zweiten Hauptfläche hin mit einer Tiefe (13D) gebildet ist, die das Halbleitersubstrat (10) nicht durchdringt, einem vierten Halbleiterbereich (14) des zweiten Leitungstyps, der in der zweiten Hauptfläche (2) des Halbleitersubstrats (10) gebildet ist, einem Feldabschwächungsabschnitt (20) in Ringform, der in der ersten Hauptfläche (1) des Halbleitersubstrats (10) gebildet ist und in der ersten Hauptfläche (1) den ersten Halbleiterbereich (11) umgibt, einer Steuerelektrode (40), die so gebildet ist, dass sie einem Kanalbereich in dem ersten Halbleiterbereich (11), der zwischen dem Halbleitersubstrat (10) und dem zweiten Halbleiterbereich (12) eingebettet ist, zugewandt ist, wobei eine Isolierschicht (31) dazwischen liegt, einer ersten Hauptelektrode (41), die in Kontakt sowohl mit dem ersten Halbleiterbereich (11) als auch mit dem zweiten Halbleiterbereich (12) gebildet ist, einer zweiten Hauptelektrode (42P), die in Kontakt mit dem vierten Halbleiterbereich (14) gebildet ist, einer dritten Hauptelektrode (43), die in Kontakt mit dem dritten Halbleiterbereich (13) gebildet ist, und einem Verbindungsabschnitt (42W), der die zweite (42P) und dritte (43) Hauptelektrode elektrisch miteinander verbindet, wobei ein Widerstand (R2) des Halbleitersubstrats (10) zwischen dem ersten Halbleiterbereich (11) und dem dritten Halbleiterbereich (13) größer ist als ein Widerstand (R1) des Halbleitersubstrats (10) zwischen dem ersten Halbleiterbereich (11) und dem vierten Halbleiterbereich (14).
  2. Hochspannungshalbleitervorrichtung gemäß Anspruch 1, bei der der Feldabschwächungsabschnitt (20) ein fünfter Halbleiterbereich (15) des zweiten Leitungstyps ist, der von der ersten Hauptfläche (1) aus zu der zweiten Hauptfläche (2) hin mit einer vorbestimmten Tiefe (15D) gebildet ist und den zweiten Halbleiterbereich (12) in der ersten Hauptfläche (1) umgibt, und die Tiefe (13D) des dritten Halbleiterbereichs (13) größer ist als die vorbestimmte Tiefe (15D) des fünften Halbleiterbereichs (15).
  3. Hochspannungshalbleitervorrichtung gemäß Anspruch 1, bei der der Feldabschwächungsabschnitt (20) ein fünfter Halbleiterbereich (15) des zweiten Leitungstyps ist, der von der ersten Hauptfläche (1) aus zu der zweiten Hauptfläche (2) hin mit einer vorbestimmten Tiefe (15D) gebildet ist und den zweiten Halbleiterbereich (12) in der ersten Hauptfläche (1) umgibt, wobei der erste Halbleiterbereich (11) dazwischen liegt, und der fünfte Halbleiterbereich (15) in einer Umfangsrichtung Unterbrechungen aufweist, die den ersten Halbleiterbereich (11) umgibt.
  4. Hochspannungshalbleitervorrichtung gemäß Anspruch 1, bei der der Feldabschwächungsabschnitt (20) ein erster Grabenbereich (50) ist, der von der ersten Hauptfläche (1) aus zu der zweiten Hauptfläche (2) hin mit einer vorbestimmten Tiefe (50D) gebildet ist und der erste Grabenbereich (50) in einer Umfangsrichtung Unterbrechungen aufweist, die den ersten Halbleiterbereich (11) umgibt.
  5. Hochspannungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, bei der eine Lebensdauer (LT1) zwischen dem ersten Halbleiterbereich (11) und dem vierten Halbleiterbereich (14) verschieden ist von einer Lebensdauer (LT2) zwischen dem ersten Halbleiterbereich (11) und dem dritten Halbleiterbereich (13).
  6. Hochspannungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, bei der der Verbindungsabschnitt (42W) einen Leitdraht (71) und einen Widerstand (72) oder eine Diode (73) enthält.
  7. Hochspannungshalbleitervorrichtung gemäß Anspruch 6, bei der der Transistor (72) oder die Diode (73) auf der ersten Hauptfläche (1) gebildet sind, wobei eine Zwischenlagenisolierschicht dazwischen liegt, die dritte Hauptelektrode (43) elektrisch mit dem Widerstand (72) oder der Diode (73) verbunden ist, der Widerstand (72) oder die Diode (73) elektrisch mit dem Leitdraht 871) verbunden ist und der Leitdraht (71) elektrisch mit der zweiten Hauptelektrode (42P) verbunden ist.
  8. Hochspannungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 7, die weiter einen zweiten Grabenbereich (60) enthält, der von der ersten Hauptfläche (1) aus so gebildet ist, dass er den ersten Halbleiterbereich (11) durchdringt, wobei der zweite Grabenbereich (60) so angeordnet ist, dass er den ersten Halbleiterbereich (11), der auf einer Seite näher zu dem dritten Halbleiterbereich (13) hin angeordnet ist als ein Bereich, in dem der Kanalbereich gebildet ist, in einen ersten Halbleiterbereich (11A), der den Kanalbereich enthält, und einen ersten Halbleiterbereich (11B), der den Kanalbereich nicht enthält, unterteilt, und der erste Halbleiterbereich (11A), der den Kanalbereich enthält, elektrisch mit dem ersten Halbleiterbereich (11B), der den Kanalbereich nicht enthält, verbunden ist.
  9. Hochspannungshalbleitervorrichtung gemäß Anspruch 8, bei der eine Dotierungskonzentration des ersten Halbleiterbereichs (11A), der den Kanalbereich enthält, niedriger eingestellt ist als eine Dotierungskonzentration des ersten Halbleiterbereichs (11B), der den Kanalbereich nicht enthält.
  10. Hochspannungshalbleitervorrichtung gemäß Anspruch 8 oder 9, bei der eine Tiefe (11AD) des ersten Halbleiterbereichs (11A), der den Kanalbereich enthält, niedriger eingestellt ist als eine Tiefe (11BD) des ersten Halbleiterbereichs (11B), der den Kanalbereich nicht enthält.
  11. Hochspannungshalbleitervorrichtung gemäß einem der Ansprüche 8 bis 10, bei der ein Spitzenkonzentrationsbereich des ersten Halbleiterbereichs (11A), der den Kanalbereich enthält, auf eine tiefere Position eingestellt ist als ein Spitzenkonzentrationsbereich des ersten Halbleiterbereichs (11B), der den Kanalbereich nicht enthält.
  12. Hochspannungshalbleitervorrichtung mit einem Halbleitersubstrat (10) eines ersten Leitungstyps, das eine erste (1) und eine zweite (2) Hauptfläche aufweist, einem ersten Halbleiterbereich (11) eines zweiten Leitungstyps, der in der ersten Hauptfläche (1) des Halbleitersubstrats (10) gebildet ist und in der ersten Hauptfläche (1) von dem Halbleitersubstrat (10) umgeben ist, einem zweiten Halbleiterbereich (12) des ersten Leitungstyps, der in der ersten Hauptfläche (1) gebildet ist und den ersten Halbleiterbereich (11) zwischen sich und dem Halbleitersubstrat (10) einschließt, einem dritten Halbleiterbereich (13) des ersten Leitungstyps und einem vierten Halbleiterbereich (14) des zweiten Leitungstyps, die abwechselnd angrenzend an eine Endfläche des Halbleitersubstrats (10) in der ersten Hauptfläche (1) angeordnet sind und von denen jeder von der ersten Hauptfläche (1) aus zu der zweiten Hauptfläche (2) hin mit einer Tiefe gebildet ist, die das Halbleitersubstrat (10) nicht durchdringt, einem Grabenbereich (36), der angrenzend an eine Endfläche des Halbleitersubstrats (10) in der ersten Hauptfläche (1) von der ersten Hauptfläche (1) aus zu der zweiten Hauptfläche (2) hin angeordnet ist zum Trennen des dritten Halbleiterbereichs (13) und des vierten Halbleiterbereichs (14), einer Steuerelektrode (40), die so gebildet ist, dass sie dem ersten Halbleiterbereich (11), der zwischen dem Halbleitersubstrat (10) und dem zweiten Halbleiterbereich (12) eingebettet ist, zugewandt ist, wobei eine Zwischenlagenisolierschicht (39) dazwischen liegt, einer ersten Hauptelektrode (41), die in Kontakt sowohl mit dem ersten Halbleiterbereich (11) als auch mit dem zweiten Halbleiterbereich (12) gebildet ist, einer zweiten Hauptelektrode (42P), die so gebildet ist, dass sie elektrisch mit dem dritten Halbleiterbereich (13) und dem vierten Halbleiterbereich (14) verbunden ist.
  13. Hochspannungshalbleitervorrichtung mit einem Halbleitersubstrat (10) eines ersten Leitungstyps, das eine erste (1) und eine zweite (2) Hauptfläche aufweist, einem ersten Halbleiterbereich (11) eines zweiten Leitungstyps, der in der ersten Hauptfläche (1) des Halbleitersubstrats (10) gebildet ist und in der ersten Hauptfläche (1) von dem Halbleitersubstrat (10) umgeben ist, einem zweiten Halbleiterbereich (12) des ersten Leitungstyps, der in der ersten Hauptfläche (1) gebildet ist und den ersten Halbleiterbereich (11) zwischen sich und dem Halbleitersubstrat (10) einschließt, einem dritten Halbleiterbereich (13) des ersten Leitungstyps und einem vierten Halbleiterbereich (14) des zweiten Leitungstyps, die abwechselnd angrenzend an eine Endfläche des Halbleitersubstrats (10) in der ersten Hauptfläche (1) angeordnet sind, wobei das Halbleitersubstrat (10) zwischen ihnen liegt, und von denen jeder von der ersten Hauptfläche (1) aus zu der zweiten Hauptfläche (2) hin mit einer Tiefe gebildet ist, die das Halbleitersubstrat (10) nicht durchdringt, einer Steuerelektrode (40), die so gebildet ist, dass sie dem ersten Halbleiterbereich (11), der zwischen dem Halbleitersubstrat (10) und dem zweiten Halbleiterbereich (12) eingebettet ist, zugewandt ist, wobei eine Zwischenlagenisolierschicht (39) dazwischen liegt, einer ersten Hauptelektrode (41), die in Kontakt sowohl mit dem ersten Halbleiterbereich (11) als auch mit dem zweiten Halbleiterbereich (12) gebildet ist, einem Widerstand (72) oder einer Diode (73), der/die den dritten Halbleiterbereich (13) und den vierten Halbleiterbereich (14) verbindet, und einer zweiten Hauptelektrode (42P), die elektrisch mit dem vierten Halbleiterbereich (14) verbunden ist.
  14. Hochspannungshalbleitervorrichtung gemäß Anspruch 13, bei der der Widerstand (72) oder die Diode (73) auf der ersten Hauptfläche (1) so angeordnet ist, dass er/sie dem Halbleitersubstrat (10) zugewandt ist, das zwischen dem dritten Halbleiterbereich (13) und dem vierten Halbleiterbereich (14) eingebettet ist, wobei die Zwischenlagenisolierschicht (39) dazwischen liegt, oder der Widerstand (72) oder die Diode (73) in dem Halbleitersubstrat (10) zwischen dem dritten Halbleiterbereich (13) und dem vierten Halbleiterbereich (14) angeordnet ist.
  15. Hochspannungshalbleitervorrichtung gemäß einem der Ansprüche 12 bis 14, die weiter enthält: einen fünften Halbleiterbereich (15B) des zweiten Leitungstyps, der in der zweiten Hauptfläche (2) des Halbleitersubstrats (10) gebildet ist, eine dritte Hauptelektrode (43T), die in Kontakt mit dem fünften Halbleiterbereich (15B) gebildet ist, und einen Verbindungsabschnitt (43W), der die zweite Hauptelektrode (42P) und die dritte Hauptelektrode (43T) miteinander verbindet.
DE102010043567.8A 2009-12-16 2010-11-08 Hochspannungshalbleitervorrichtung Active DE102010043567B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009285109A JP5182766B2 (ja) 2009-12-16 2009-12-16 高耐圧半導体装置
JP2009-285109 2009-12-16

Publications (2)

Publication Number Publication Date
DE102010043567A1 DE102010043567A1 (de) 2011-06-22
DE102010043567B4 true DE102010043567B4 (de) 2015-11-19

Family

ID=44141940

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010043567.8A Active DE102010043567B4 (de) 2009-12-16 2010-11-08 Hochspannungshalbleitervorrichtung

Country Status (4)

Country Link
US (1) US8253163B2 (de)
JP (1) JP5182766B2 (de)
CN (1) CN102104039B (de)
DE (1) DE102010043567B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5999748B2 (ja) 2011-08-12 2016-09-28 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔ、ｉｇｂｔおよびパワーダイオード
WO2013140572A1 (ja) * 2012-03-22 2013-09-26 トヨタ自動車株式会社 半導体装置
US8716787B2 (en) * 2012-03-27 2014-05-06 Super Group Semiconductor Co., Ltd. Power semiconductor device and fabrication method thereof
JP5863574B2 (ja) * 2012-06-20 2016-02-16 株式会社東芝 半導体装置
US9214521B2 (en) * 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
US9362349B2 (en) 2012-06-21 2016-06-07 Infineon Technologies Ag Semiconductor device with charge carrier lifetime reduction means
KR101301414B1 (ko) * 2012-07-16 2013-08-28 삼성전기주식회사 반도체 소자 및 반도체 소자 제조 방법
JP6362925B2 (ja) * 2014-05-30 2018-07-25 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6260515B2 (ja) * 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6406021B2 (ja) * 2015-01-09 2018-10-17 株式会社デンソー 半導体装置
JP6550995B2 (ja) * 2015-07-16 2019-07-31 富士電機株式会社 半導体装置
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
CN107710408B (zh) * 2016-05-26 2021-06-18 新电元工业株式会社 半导体装置
JP6207676B2 (ja) * 2016-06-16 2017-10-04 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔ
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP2017228794A (ja) * 2017-09-05 2017-12-28 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔ
CN109192773B (zh) * 2018-09-05 2021-08-13 电子科技大学 一种基于结终端的rc-igbt器件
JP7158317B2 (ja) * 2019-03-07 2022-10-21 三菱電機株式会社 半導体装置
CN117637828A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404037B1 (en) * 1997-10-29 2002-06-11 Semiconductor Components Industries Llc Insulated gate bipolar transistor
JP2003078138A (ja) * 2001-08-31 2003-03-14 Nec Kansai Ltd 半導体装置
US20080251810A1 (en) * 2005-12-14 2008-10-16 Sanken Electric Co., Ltd. Trenched semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192366A (ja) 1990-11-26 1992-07-10 Hitachi Ltd 半導体装置及び点火プラグの放電回路
JP2950025B2 (ja) * 1992-07-02 1999-09-20 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP3331846B2 (ja) * 1995-12-28 2002-10-07 株式会社日立製作所 半導体装置
JPH09283754A (ja) * 1996-04-16 1997-10-31 Toshiba Corp 高耐圧半導体装置
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP4403366B2 (ja) 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4422470B2 (ja) * 2003-12-10 2010-02-24 トヨタ自動車株式会社 半導体装置
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP4797445B2 (ja) * 2005-05-24 2011-10-19 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP2007027432A (ja) 2005-07-15 2007-02-01 Sanken Electric Co Ltd 半導体装置
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5052091B2 (ja) * 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP4910894B2 (ja) * 2007-06-12 2012-04-04 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2009141185A (ja) * 2007-12-07 2009-06-25 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404037B1 (en) * 1997-10-29 2002-06-11 Semiconductor Components Industries Llc Insulated gate bipolar transistor
JP2003078138A (ja) * 2001-08-31 2003-03-14 Nec Kansai Ltd 半導体装置
US20080251810A1 (en) * 2005-12-14 2008-10-16 Sanken Electric Co., Ltd. Trenched semiconductor device

Also Published As

Publication number Publication date
JP2011129622A (ja) 2011-06-30
US8253163B2 (en) 2012-08-28
US20110140165A1 (en) 2011-06-16
DE102010043567A1 (de) 2011-06-22
CN102104039A (zh) 2011-06-22
JP5182766B2 (ja) 2013-04-17
CN102104039B (zh) 2013-11-06

Similar Documents

Publication Publication Date Title
DE102010043567B4 (de) Hochspannungshalbleitervorrichtung
DE102011080891B4 (de) Halbleitervorrichtung
DE112012007322B3 (de) Diode, Halbleitervorrichtung und MOSFET
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE202012013723U1 (de) Halbleiterbauteil
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102008023316A1 (de) Halbleitereinrichtung
DE112016005685T5 (de) Halbleiterbauteil
DE102012204420A1 (de) Halbleitervorrichtung
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE10211688A1 (de) Halbleiterbauelement
DE102005021249A1 (de) Halbleitervorrichtung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE112014006692B4 (de) Halbleiteranordnung
DE102013207698B4 (de) Halbleitervorrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102015224428A1 (de) Halbleitervorrichtung
DE102015118165A1 (de) Elektrische baugruppe, umfassend eine halbleiterschaltvorrichtung und eine klemmdiode
DE112013004146T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final