DE102005021249A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102005021249A1
DE102005021249A1 DE102005021249A DE102005021249A DE102005021249A1 DE 102005021249 A1 DE102005021249 A1 DE 102005021249A1 DE 102005021249 A DE102005021249 A DE 102005021249A DE 102005021249 A DE102005021249 A DE 102005021249A DE 102005021249 A1 DE102005021249 A1 DE 102005021249A1
Authority
DE
Germany
Prior art keywords
layer
conductivity type
igbt
buffer layer
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005021249A
Other languages
English (en)
Other versions
DE102005021249B4 (de
Inventor
Eisuke Suekawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102005021249A1 publication Critical patent/DE102005021249A1/de
Application granted granted Critical
Publication of DE102005021249B4 publication Critical patent/DE102005021249B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

Die vorliegende Erfindung stellt eine Halbleitervorrichtung bereit, die eine Halbleiterschicht (2) eines ersten Leitungstyps mit einer ersten und einer zweiten Oberfläche enthält. Die Halbleiterschicht enthält einen Basisbereich (3) eines zweiten Leitungstyps, der in der ersten Oberfläche ausgebildet ist, und einen Emitterbereich (4) des ersten Leitungstyps, der in dem Basisbereich (3) ausgebildet ist. Die Halbleitervorrichtung enthält auch eine Pufferschicht (1) des ersten Leitungstyps, die auf der zweiten Oberfläche der Halbleiterschicht (2) ausgebildet ist, sowie eine Kollektorschicht (8) des zweiten Leitungstyps, die auf der Pufferschicht (1) ausgebildet ist. Die Pufferschicht (1) weist eine maximale Konzentration der darin enthaltenen Dotierungen des ersten Leitungstyps von etwa 5 x 1015 cm-3 oder weniger auf, und die Kollektorschicht (8) weist eine maximale Konzentration der darin enthaltenen Dotierungen des zweiten Leitungstyps von etwa 1 x 1017 cm -3 oder mehr auf. Weiter ist das Verhältnis zwischen der maxiamlen Konzentration der Kollektorschicht (8) und der maximalen Konzentration der Pufferschicht (1) größer als 100. Die Kollektorschicht (8) hat eine Dicke von etwa 1 µm oder weniger.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die für eine Invertervorrichtung verwendet wird, und insbesondere bezieht sie sich auf eine Halbleitervorrichtung, die einen Betrieb eines parasitären Transistors unterdrückt, wodurch der Leistungsverlust verringert und die Robustheit verbessert wird.
  • Eine Inverterschaltung verwendet eine Halbbrückenschaltung, die einen Insulated-Gate-Bipolartransistor (IGBT) und eine antiparallel geschaltete Freilaufdiode (FWD = free wheel diode) enthält. Im Technikbereich der vorliegenden Erfindung wurden verschiedene Halbleitervorrichtungen vorgeschlagen, die für die Invertervorrichtung verwendet wurden.
  • Die japanische Patentoffenlegungsschrift JPA 2001-332729 beispielsweise offenbart einen in einem Bipolarmodus arbeitenden Transistor, der den EIN-Widerstand verringern kann, während er einen Ausschaltverlust auch bei hoher Temperatur verringert durch Steuerung der Dicke und Spitzendotierungskonzentration einer n-Pufferschicht und einer p-Emitterschicht.
  • Gemäß einer weiteren japanischen Patentoffenlegungsschrift JPA 2002-299623 wird ebenfalls eine Halbleitervorrichtung mit hoher Durchbruchspannung vorgeschlagen, bei der der Leistungsverlust beim Leiten stabilisiert werden kann. Das Verhältnis zwischen der Dotierungsmenge, die in der n-Pufferschicht enthalten ist, und der Dotierungsmenge, die in die p-Emitterschicht enthalten ist, liegt in einem Bereich von 2,5 bis 8,2, um so die Schwankung des Leistungsverlusts beim Leiten auch dann zu verringern, wenn sich die Dotierungsmengen dieser Schichten wesentlich verändern.
  • Weiterhin schlägt eine weitere japanische Patentoffenlegungsschrift JPA 04-240775 eine Halbleitertriodenvorrichtung vor, die einen Emitterkurzschlussaufbau enthält mit einer Pufferschicht, die zwischen einem Anoden-Emitterbereich und einem Basisbereich liegt, wodurch die Abwägungsbeziehung zwischen den Einschalt- und Ausschalteigenschaften verbessert wird.
  • Außerdem schlägt eine weitere japanische Patentoffenlegungsschrift JPA 10-050724 einen IGBT mit einem durch eine Ionenbestrahlung gewonnenen Bereich kurzer Lebensdauer vor, wobei die Ionenbestrahlung im wesentlichen über dem nichtverarmten Bereich durchgeführt wird, so dass ein Stromschwanz bei einer niedrigen Spannung unterdrückt werden kann, ohne die Durchbruchspannung zu verringern und den Leckstrom und die EIN-Spannung zu erhöhen.
  • Wie oben enthält die Invertervorrichtung, die für elektrische Züge oder die Industrie verwendet wird, den IGBT mit einer hohen Durchbruchsspannung, die 4,5 kV übersteigen kann, und sie enthält eine ziemlich dicke n-Driftschicht, um die hohe Durchbruchspannung sicherzustellen. Eine transiente EIN-Spannung, die aufgrund der elektromotorischen Kraft der induktiven Last an die FWD angelegt ist, kann jedoch auf einen Wert von mehre ren hundert Volt höher als die Rückwärtsdurchbruchspannung des IGBT ansteigen, was einen Rückwärtsstrom von dem Emitter zu der Kollektorelektrode ermöglicht. Somit kann die transiente EIN-Spannung an der FWD den induktiven Lastbetrieb des IGBT stark beeinträchtigen.
  • 14 zeigt ein Schaltbild einer bekannten Leistungsumwandlungsschaltung, die einen Halbbrückenschaltungsaufbau enthält. 15 zeigt einen Satz von Zeitdiagrammen von Ausgaben, wenn die Halbbrückenschaltung für die induktive Last verwendet wird.
  • Wenn der IGBT2 in der Halbbrückenschaltung von 14 ausschaltet (Schalten von dem EIN-Zustand in den AUS-Zustand, d.h. von Phase II zu Phase III), wird an die FWD eine Vorwärtsspannung angelegt, und ein Vorwärtsstrom (Erholungsstrom I1) fließt durch die FWD. Bei so einer Vorwärtsspannung steigt die transiente Spannung bis zu einigen hundert Volt, und somit kann der IGBT1, der eine unzureichende Rückwärtsdurchbruchspannung aufweist, von der Emitterelektrode zu der Kollektorelektrode einen Lawinenstrom I2 aufweisen, wenn die transiente Spannung an ihn angelegt ist.
  • Wenn der IGBT2 nach dem Erholungsvorgang der FWD wieder einschaltet (aus dem AUS-Zustand in den EIN-Zustand, d.h, von Phase III zu Phase IV), dient der Lawinenstrom I2 als Basisstrom eines parasitären pnp-Tansistors (pnp-Tr), der den parasitären pnp-Tr-Strom triggert, der durch den IGBT1 fließt. In Verbindung mit dem Erholungsstrom der FWD führt der parasitäre pnp-Tr-Strom zu einem Leistungsverlust des IGBT1, einem Ausschaltverlust der Leistungsumwandlungsschaltung (IGBT2) und dem Erholungsverlust des IGBT1 und der FWD.
  • Die vorliegenden Erfinder gehen die genannten Probleme wie unten ausführt durch Unterdrücken des parasitären pnp-Tr-Stroms des IGBT mit zwei Ansätzen an:
    • a) Die Rückwärtsdurchbruchspannung des IGBT wird verbessert, um den Lawinenstrom I2 des IGBT1 zu unterdrücken, der beim Einschalten des IGBT2 (Phase III) erzeugt wird und als Basisstrom eines parasitären pnp-Tr dient, der den parasitären pnp-Tr-Strom des IGBT1 triggert.
    • b) Auch wenn der Lawinenstrom I2, d.h. der Basisstrom des parasitären pnp-Tr erzeugt wird, ist es nicht wahrscheinlich, dass der parasitäre pnp-Tr aktiviert oder eingeschaltet wird. Insbesondere ist der IGBT mit einem Bereich kurzer Trägerlebensdauer bis zu dem Ausmaß versehen, dass die Betriebsspannung des IGBT nicht erhöht wird.
  • Die Aufgabe der Erfindung wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen gekennzeichnet.
  • Die Halbleitervorrichtung enthält eine Halbleiterschicht eines ersten Leitungstyps mit einer ersten und einer zweiten Oberfläche. Die Halbleiterschicht enthält einen Basisbereich eines zweiten Leitungstyps, der in der ersten Oberfläche ausgebildet ist, sowie einen Emitterbereich des ersten Leitungstyps, der in dem Basisbereich ausgebildet ist. Die Halbleitervorrichtung enthält auch eine Pufferschicht des ersten Leitungstyps, die auf der zweiten Oberfläche der Halbleiterschicht ausgebildet ist, und eine Kollektorschicht des zweiten Leitungstyps, die auf der Pufferschicht ausgebildet ist. Die Pufferschicht weist eine maximale Konzentration der darin enthaltenen Dotierungen des ersten Leitungstyps von etwa 5 × 1015 cm–3 oder weniger auf, und die Kollektorschicht weist eine maximale Konzentration der darin enthaltenen Dotierungen des zweiten Leitungstyps von etwa 1 × 1017 cm–3 oder mehr auf. Weiter ist das Verhältnis zwischen der maximalen Konzentration der Kollektorschicht und der maxi malen Konzentration der Pufferschicht größer als 100. Die Kollektorschicht weist eine Dicke von etwa 1 μm oder weniger auf.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist eine Schnittansicht eines Insulated-Gate-Bipolartransistors (IGBT) gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 2 ist eine Darstellung eines Dotierungskonzentrationsprofils des IGBT gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 3A-3C sind Diagramme, die eine Beziehung zwischen der Spitzendotierungskonzentration in der n+-Pufferschicht und der p+-Emitterschicht und den Rückwärtsdurchbruchspannungen zeigen.
  • 4A-4C sind Diagramme, die eine Beziehung zwischen der Spitzendotierungskonzentration in der n+-Pufferschicht und der p+-Emitterschicht und den Sättigungsspannungen zeigen.
  • 5 ist ein Diagramm, das eine Beziehung zwischen der Rückwärtsdurchbruchspannung des IGBT und dem parasitären pnp-Tr-Strom zeigt.
  • 6 ist eine Schnittansicht eines IGBT gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 7 ist eine Schnittansicht eines IGBT gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • 8 ist ein Diagramm, das eine Beziehung zwischen der Tiefe des Bereichs kurzer Trägerlebensdauer und der Betriebsspannung bzw. dem parasitären pnp-Tr-Strom zeigt.
  • 9 ist eine Schnittansicht eines IGBT gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • 10 ist eine Schnittansicht eines IGBT gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
  • 11 ist ein Schaltbild einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung.
  • 12 ist eine Draufsicht auf den IGBT gemäß der sechsten Ausführungsform der vorliegenden Erfindung.
  • 13 ist eine Schnittansicht des IGBT gemäß der sechsten Ausführungsform der vorliegenden Erfindung.
  • 14 ist ein Schaltbild einer bekannten Leistungsumwandlungsschaltung mit einer Halbbrückenschaltung.
  • 15 ist ein Zeitdiagramm, das Ausgaben der Leistungsumwandlungsschaltung zeigt.
  • Mit Bezug auf die beigefügten Zeichnungen werden Einzelheiten der Ausführungsformen gemäß der vorliegenden Erfindung beschrieben. Auch wenn in dieser Beschreibung die Richtungen anzeigenden Begriffe (z.B. "oben" und "unten") in geeigneter Weise zum Zweck der Klarheit verwendet werden, sollte nicht angenommen werden, dass diese Begriffe den Umfang der vorliegenden Erfindung einschränken. Auch sei angemerkt, dass die Leitungs typen von einer Polarität wie z.B. p-Typ und n-Typ in dem Halbleiter beliebig gegeneinander ausgetauscht werden können.
  • Mit Bezug auf 1 bis 5 wird im folgenden ein Insulated-Gate-Bipolartransistor (IGBT) 100 gemäß der ersten Ausführungsform der vorliegenden Erfindung beschrieben. Der IGBT 100 enthält im allgemeinen eine Pufferschicht 1 vom n+-Typ (n+-Pufferschicht) aus einem Halbleitermaterial wie Silizium und eine Driftschicht 2 vom n–-Typ (n–-Driftschicht), die darauf ausgebildet ist. Wie in 1 dargestellt, enthält die n–-Driftschicht 2 einen Basisbereich 3 vom p-Typ (p-Basisbereich), der selektiv darin ausgebildet ist und der auch einen Emitterbereich 4 vom n-Typ (n-Emitterbereich) enthält, der selektiv ausgebildet ist. Weiterhin ist eine Gateelektrode 7 über zumindest einem Kantenabschnitt des n-Emitterbereichs 4, des p-Basisbereichs 3 und der n–-Driftschicht 2 über einer Gateoxidschicht 6 ausgebildet. Weiter ist eine Emitterelektrode 5 auf dem n-Emitterbereich 4 und dem p-Basisbereich 3 ausgebildet und mit ihnen in Kontakt.
  • An der unteren Oberfläche der n+-Pufferschicht 1 ist eine Kollektorschicht 8 vom p+-Typ (p+-Kollektorschicht) ausgebildet, auf der ihrerseits eine Kollektorelektrode 9 ausgebildet ist. Die Emitterelektrode 5, die Gateelektrode 7 und die Kollektorelektrode 9 bestehen aus einem Material wie beispielsweise Aluminium.
  • Als nächstes wird der Betrieb des IGBT 100 gemäß der vorliegenden Ausführungsform beschrieben. Wenn eine Spannung zwischen die Gateelektrode 7 und die Emitterelektrode 5 angelegt wird, dient der p-Basisbereich 3 als Kanalbereich, so dass ein Vorwärtsbasisstrom zwischen der n–-Driftschicht 2 und dem n-Emitterbereich 4 durch den p-Basisbereich 3 fließt. Der Vorwärtsbasisstrom triggert das Einschalten des IGBT 100 und ermöglicht einen Strom zwischen der Kollektorelektrode 9 und der Emitterelektrode 5. Wenn andererseits keine Spannung oder eine negative Spannung zwischen der Kollektorelektrode 9 und der Emitterelektrode 5 anliegt, wird der IGBT 100 ausgeschaltet.
  • 2 ist eine Darstellung eines Dotierungskonzentrationsprofils entlang der vertikalen Richtung des IGBT 100 gemäß der ersten Ausführungsform, d.h. der p+-Kollektorschicht 8, der n+-Pufferschicht 1 und der n–-Driftschicht 2. Die horizontale und die vertikale Achse stellen jeweils die Dotierungskonzentration bzw. die Chiptiefe dar.
  • Gemäß dem IGBT 100 der vorliegenden Ausführungsform ist die n+-Pufferschicht 1 so entworfen, dass sie eine Spitzendotierungskonzentration (maximale Dotierungskonzentration) von 5 × 1015 cm–3 oder weniger aufweist, und die p+-Kollektorschicht 8 ist so entworfen, dass sie eine Oberflächendotierungskonzentration (maximale Dotierungskonzentration) von 1 × 1017 cm–3 oder mehr aufweist. Weiter sind die Pufferschicht 1 und die Kollektorschicht 8 so ausgebildet, dass das Verhältnis zwischen der Oberflächendotierungskonzentration der Kollektorschicht 8 und der Spitzendotierungskonzentration der Pufferschicht 1 größer als 100 ist. Die p+-Kollektorschicht 8 hat auch eine Diffusionstiefe von 1 μm oder mehr.
  • Wie im folgenden detailliert beschrieben werden wird, kann der so aufgebaute IGBT 100 die Rückwärtsdurchbruchspannung verbessern, die den Rückwärtsstrom von der Emitter- zu der Kollektorelektrode ermöglicht, ohne die Eigenschaften der Vorwärtsdurchbruchspannung und der Betriebsspannung zu verschlechtern.
  • 3A-3C veranschaulichen eine Beziehung zwischen der Spitzendotierungskonzentration bzw. maximalen Dotierungskonzentration (CS(N+)) der n+-Pufferschicht 1 und der Rückwärtsdurchbruchspannung für mehrere IGBT, die die p+-Kollektorschichten 8 enthalten, deren maximale Dotierungskonzentration (CS(P+)) schwankt. 3A-3C zeigen auch die Beziehungen, wenn die p+-Kollektorschicht 8 jeweils eine vertikale Dicke Xj von 0,5 μm, 1,0 μm bzw. 2,0 μm aufweist.
  • Wie in 3A-3C dargestellt, hängt die Beziehung nicht sehr von der Dicke Xj der p+-Kollektorschicht 8 ab. Die Rückwärtsdurchbruchspannung des IGBT sinkt jedoch generell, wenn die Spitzendotierungskonzentration der n+-Pufferschicht 1 (CS(N+)) erhöht wird.
  • 5 zeigt eine Beziehung zwischen der Rückwärtsdurchbruchspannung des IGBT 100 und dem relativen parasitären pnp-Tr-Strom, wobei der parasitäre pnp-Tr-Strom bei der Rückwärtsdurchbruchspannung von 40 Volt des bekannten IGBT1 auf den Wert Eins (1,0) gesetzt ist. Um einen parasitären pnp-Tr-Strom mit einem Wert von 65% oder weniger des bekannten zu verwirklichen, sollte mit Bezug auf 5 die Rückwärtsdurchbruchspannung etwa 90 Volt oder mehr betragen.
  • Um die Rückwärtsdurchbruchspannung von etwa 90° oder mehr zu erzielen, muss mit Bezug zurück auf 3A-3C die Spitzendotierungskonzentration der n+-Pufferschicht 1 einen Wert von 5 × 1015 cm–3 oder weniger aufweisen.
  • 4A-4C zeigen auch eine Beziehung zwischen der Spitzendotierungskonzentration bzw. maximalen Dotierungskonzentration (CS(N+)) der n+-Pufferschicht 1 und der Sättigungsspannung (Betriebsspannung) für mehrere IGBT, die p+-Kollektorschichten 8 enthalten, deren maximale Dotierungskonzentration (CS(P+)) schwankt, wobei die p+-Kollektorschicht 8 jeweils eine vertikale Dicke Xj von 0,5 μm, 1,0 μm bzw. 2,0 μm aufweist.
  • Wie in 4A bis 4C dargestellt, haben die maximale Dotierungskonzentration (CS(P+)) und die Dicke Xj der p+-Kollektorschicht 8 eine ziemliche Auswirkung auf die Sättigungsspan nung, insbesondere bei einer Dicke Xj von 0,5 μm (4A). Insbesondere wird die in 4B und 4C gezeigte Sättigungsspannung durch die Dicke Xj von 1,0 μm und 2,0 μm weniger beeinflusst. Insbesondere wenn die p+-Kollektorschicht 8 eine Spitzendotierungskonzentration von 1 × 1017 cm–3 oder mehr aufweist, kann die Sättigungsspannung innerhalb eines stabilen und/oder engen Bereichs gesteuert werden.
  • Bei dem IGBT 100, der die n+-Pufferschicht 1 mit der Spitzendotierungskonzentration von 5 × 1015 cm–3 oder weniger aufweist, hat die p+-Kollektorschicht 8 die Dicke Xj von 1,0 μm oder mehr, und die p+-Kollektorschicht 8 hat eine maximale Dotierungskonzentration (CS(P+)) von 1 × 1017 cm–3 oder mehr, so dass die Sättigungsspannung innerhalb eines stabilen und/oder engen Bereichs gesteuert werden kann.
  • Vorzugsweise ist die p+-Kollektorschicht 8 so entworfen, dass sie eine maximale Dotierungskonzentration (CS(P+)) von 5 × 1017 cm–3 oder mehr aufweist, so dass das Verhältnis zwischen der Oberflächendotierungskonzentration der Kollektorschicht 8 und der Spitzendotierungskonzentration der Pufferschicht 1 größer als 100 ist. Somit kann die Sättigungsspannung innerhalb eines stabileren und/oder engeren Bereichs gesteuert werden.
  • Zu diesem Zweck kann der IGBT mit der verbesserten Rückwärtsdurchbruchspannung und der stabilen Sättigungsspannung verwirklicht werden durch Einstellen der Spitzendotierungskonzentration bzw. maximalen Dotierungskonzentration (CS(N+)) der n+-Pufferschicht 1 auf einen Wert von 5 × 1015 cm–3 oder weniger und der maximalen Dotierungskonzentration (CS(P+)) der p+-Kollektorschicht 8 auf einen Wert von 1 × 1017 cm–3 oder mehr, vorzugsweise durch Einstellen des Verhältnisses zwischen der Oberflächendotierungskonzentration der Kollektorschicht 8 und der Spitzendotierungskonzentration der Pufferschicht 1 auf ei nen Wert größer 100 und durch Entwerfen der Dicke Xj der p+-Kollektorschicht 8 zu 1,0 μm oder mehr.
  • Das verringert den Lawinenstrom des IGBT1, d.h. den Basisstrom des parasitären pnp-Transistors, der erzeugt wird, wenn der IGBT2 ausschaltet, wodurch der Leistungsverbrauch verringert und die Robustheit des IGBT verbessert wird.
  • Wenn die Rückwärtsspannung an den pn-Übergang angelegt ist, der aus der n+-Pufferschicht 1 und der p+-Kollektorschicht 8 gebildet wird, bildet die Verringerung der Spitzendotierungskonzentration bzw. maximalen Dotierungskonzentration CS(N+)) der n+-Pufferschicht 1 in der n+-Pufferschicht 1 einen erweiterten Verarmungsbereich zum Verringern der elektrischen Feldstärke in dem Verarmungsbereich, so dass der Lawinenstrom verringert werden kann. Auch das Ansteigen der maximalen Dotierungskonzentration (CS(P+)) der p+-Kollektorschicht 8 verringert den Widerstandswert der Kollektorschicht 8, wodurch die Sättigungsspannung (Spannungsabfall in dem EIN-Betriebszustand) verringert wird. Daher kann der IGBT mit der verbesserten Rückwärtsdurchbruchspannung verwirklicht werden, ohne dass die Betriebsspannung (Sättigungsspannung) ansteigt.
  • Wenn der so aufgebaute IGBT1 in der in 14 gezeigten Schaltung eingesetzt wird, kann die Rückwärtsdurchbruchspannung des IGBT1 höher sein als die transiente EIN-Spannung, und somit wird der Rückwärtsstrom durch den IGBT1 aufgrund des Erholungsvorgangs der (nicht gezeigten) induktiven Lastschaltung verringert, wodurch der IGBT mit einem verringerten Leistungsverlust und einer verbesserten Robustheit verwirklicht wird.
  • Es sei angemerkt, dass die p+-Kollektorschicht 8, auch wenn sie im allgemeinen ihre maximale Dotierungskonzentration (CS(P+)) an ihrer Oberfläche aufweist, die maximale Dotierungskonzentration auch in anderen Abschnitten als an der Oberfläche aufwei sen kann. Die maximale Dotierungskonzentration der n+-Pufferschicht 1 und der p+-Kollektorschicht 8 stellen den Spitzenwert dar, und wenn sie konstant sind, beziehen sie sich auf ihren konstanten Wert.
  • Mit Bezug auf 6 wird im folgenden ein weiterer Insulated-Gate-Bipolartransistor (IGBT) 200 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben. Die in 6 gezeigten Bestandteile, die denen in 1 ähnlich sind, haben ähnliche Bezugszeichen wie diese. Der IGBT 200 ist jedoch in 6 unter Weglassen der Emitterelektrade, der Gateoxidschicht und der Gateelektrode dargestellt.
  • Wie in 6 dargestellt weist der IGBT 200 einen oder mehrere Schutzringe 11 vom p-Typ (p-Schutzringe) auf, die an der oberen Oberfläche der Driftschicht 2 so ausgebildet sind, dass sie zumindest einen Basisbereich 3 umgeben. Weiterhin ist die p+-Kollektorschicht 8 des IGBT 200 als Wannenbereich an der unteren Oberfläche der n+-Pufferschicht 1 ausgebildet, wobei der pn-Übergang zwischen der Kollektorschicht 8 und der n+-Pufferschicht 1 an der unteren Oberfläche frei liegt. Das bewirkt, dass die Rückwärtsspannung des IGBT 200 abhängig von der Bedingung an seiner unteren Oberfläche instabil ist.
  • Der IGBT 200 der zweiten Ausführungsform enthält jedoch zumindest einen p-Schutzring 10, der auch an der unteren Oberfläche des IGBT 200 ausgebildet ist, so dass er die Kollektorschicht 8 umgibt, wodurch die Rückwärtsspannung des IGBT 200 stabilisiert und der Lawinenstrom durch den IGBT 200 verringert wird.
  • Mit Bezug auf 7 bis 8 wird ein weiterer Insulated-Gate-Bipolartransistor (IGBT 300) gemäß einer dritten Ausführungsform der vorliegenden Erfindung beschrieben. Die in 7 gezeigten Bestandteile, die denen in 1 ähnlich sind, haben ähnliche Bezugszeichen wie diese. Der IGBT 300 ist jedoch in
  • 7 unter Weglassung der Emitterelektrode, der Gateoxidschicht und der Gateelektrode dargestellt.
  • Wie in 7 dargestellt, weist der IGBT 300 eine Mehrzahl ringförmiger p-Schutzringe 11 auf, die an der Oberfläche der Driftschicht 2 ausgebildet sind. Die Driftschicht 2 enthält einen Bereich 12 kurzer Trägerlebensdauer, die es ermöglicht, dass die darin enthaltenen Träger eine kürzere Lebensdauer als in der Driftschicht 2 haben. So ein Bereich kurzer Trägerlebensdauer 12 kann gebildet werden durch Bestrahlen mit radioaktiven Strahlen und/oder Partikelstrahlen, um den vorbestimmten Bereich mit Einfangstellen für Träger (Elektron und Loch) zu versehen.
  • Der Bereich kurzer Trägerlebensdauer 12 fängt unerwünschte Träger ein, die in der n-Driftschicht 2 driften, so dass ein unnötiger Strom des IGBT 3 beseitigt wird.
  • 8 veranschaulicht, wie die Betriebsspannung und der parasitäre pnp-Tr-Strom des IGBT 300 sich mit der Tiefe (dem Abstand) des Bereichs kurzer Trägerlebensdauer 12 gemessen von der oberen Oberfläche der Driftschicht 2 aus ändert. Wie aus 8 ersichtlich, ist die Betriebsspannung (die Vorwärtsspannung während des EIN-Zustands des IGBT) größer, wenn der Bereich kurzer Trägerlebensdauer 12 tiefer angeordnet ist. Insbesondere ist der Bereich kurzer Trägerlebensdauer 12 vorzugsweise in einer Tiefe von 40 μm oder weniger angeordnet und in weiter bevorzugter Weise von 30 μm oder weniger, so dass die Betriebsspannung relativ gering bleibt. Auch der parasitäre pnp-Tr-Strom ist größer, wenn der Bereich kurzer Trägerlebensdauer 12 tiefer angeordnet ist.
  • Somit hält ein Bereich kurzer Trägerlebensdauer 12 in einer Tiefe von 40 μm oder weniger die EIN-Spannung und den parasitären pnp-Tr-Strom relativ gering.
  • Wie oben dargestellt ist der Bereich kurzer Trägerlebensdauer 12 in dem IGBT gemäß der dritten Ausführungsform innerhalb der Driftschicht 2 ausgebildet, um den Träger auch dann einzufangen, wenn der Lawinenstrom in dem IGBT erzeugt wird, wodurch der parasitäre pnp-Tr-Strom des IGBT verhindert wird.
  • Somit wird der parasitäre pnp-Tr-Betrieb des IGBT minimiert, wodurch der Verlust verringert und die Robustheit des IGBT verbessert wird.
  • Mit Bezug auf 9 wird ein weiterer Insulated-Gate-Bipolartransistor (IGBT) 400 entsprechend einer vierten Ausführungsform der vorliegenden Erfindung beschrieben. Die in 9 gezeigten Bestandteile, die denen in 7 ähnlich sind, haben ähnliche Bezugszeichen wie diese. Der IGBT 400 ist jedoch in 9 unter Weglassung der Emitterelektrode, der Gateoxidschicht und der Gateelektrode dargestellt.
  • Bei dem in 9 gezeigten IGBT 400 ist der Bereich kurzer Trägerlebensdauer 13 nur unter dem Zellbereich ausgebildet (der den Basisbereich 3 mit dem n–-Emitterbereich 4 enthält). Ansonsten ist der restliche Aufbau des IGBT 400 derselbe wie der des IGBT 300.
  • Der Bereich kurzer Trägerlebensdauer 13 der vorliegenden Ausführungsform ist in dem Strompfad zwischen dem Zellabschnitt und der Kollektorelektrode 9 angeordnet. Somit wird der unerwünschte Träger, der durch den Bereich kurzer Trägerlebensdauer 13 driftet, wirkungsvoll eingefangen, währen das Ansteigen der Betriebsspannung (der vorwärts abfallenden Spannung während des EIN-Zustands des IGBT) verhindert wird. Das unterdrückt den parasitären pnp-Tr-Betrieb, so dass der Verlust verringert und die Robustheit des IGBT verbessert wird.
  • Mit Bezug auf 10 wird ein weiterer Insulated-Gate-Bipolartransistor (IGBT) 500 gemäß einer fünften Ausführungsform der vorliegenden Erfindung beschrieben. Die in 10 gezeigten Bestandteile, die denen in 7 ähnlich sind, haben ähnliche Bezugszeichen wie diese. Der IGBT 500 ist jedoch in 10 unter Weglassung der Emitterelektrode, der Gateoxidschicht und der Gateelektrode dargestellt.
  • Der IGBT 500 der vorliegenden Ausführungsform enthält sowohl einen Schutzring 10 ähnlich dem des IGBT 200 als auch einen Bereich kurzer Trägerlebensdauer 12 ähnlich dem des IGBT 300. Somit ist der IGBT 500 so aufgebaut, dass er die Rückwärtsdurchbruchspannung stabilisieren und auch den parasitären pnp-Tr-Betrieb unterdrücken kann. Es sei angemerkt, dass der Bereich kurzer Trägerlebensdauer 12 wie bei dem IGBT 400 auch lediglich unterhalb des Zellabschnitts ausgebildet sein kann (der den Basisbereich 3 mit dem n–-Emitterbereich 4 enthält).
  • Mit Bezug auf 11 bis 12 wird eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung beschrieben. Die in 11 gezeigte Halbleitervorrichtung 600 enthält eine Diode, die in Serie zwischen einen Kollektoranschluss (C) des IGBT und eine (nicht dargestellte) Last geschaltet ist. Die Diode hat eine Rückwärtsdurchbruchspannung von beispielsweise etwa 300 Volt. Diese zusätzliche Diode hat eine Wirkung ähnlich dem Fall, in dem die Rückwärtsdurchbruchspannung verbessert ist, d.h. zu verhindern, dass der Lawinenstrom in den Kollektoranschluss des IGBT fließt.
  • Der IGBT enthält die Gateelektrode und die Emitterelektrode, die an der oberen Oberfläche ausgebildet sind und die jeweils über Bonddrähte aus Aluminium mit dem Gateanschluss bzw. dem Emitteranschluss verbunden sind. Ebenso ist die Kollektorelektrode, die an der unteren Oberfläche des IGBT ausgebildet ist, elektrisch mit der Kathodenelektrode der Diode verbunden. Wei ter ist die Anodenelektrode der Diode elektrisch über Bonddrähte aus Metall wie beispielsweise Aluminium mit der Kollektorelektrode verbunden.
  • Die in 14 dargestellte Invertervorrichtung kann verwirklicht werden, indem direkt der Emitter- und Kollektoranschluss über die Last verbunden werden und an den Gateanschluss eine Gatesignalleitung angeschlossen wird.
  • Wie oben dargestellt kann die Halbleitervorrichtung, die den IGBT und die in Serie dazu geschaltete Diode enthält, verhindern, dass der Lawinenstrom in die Kollektorelektrode fließt, wodurch der parasitäre pnp-Tr-Strom unterdrückt wird. Das verhindert den parasitären pnp-Tr-Betrieb, wodurch der Leistungsverlust verringert und die Robustheit des IGBT verbessert wird. Da zu diesem Zweck der parasitäre pnp-Tr-Strom des IGBT durch Anschließen der Diode über Bonddrähte verringert werden kann, kann die Invertervorrichtung mit der verbesserten Durchbruchspannung leicht gewonnen werden.
  • Mit Bezug auf 13 wird ein weiterer Insulated-Gate-Bipolartransistor (IGBT) gemäß einer siebten Ausführungsform der vorliegenden Erfindung beschrieben. Die in 13 gezeigten Bestandteile, die denen in 1 ähnlich sind, haben ähnliche Bezugszeichen wie diese. Die in 13 gezeigte Halbleitervorrichtung 700 enthält auch eine Diode 20, die aus n- und p-Schichten 21, 22 besteht, die zwischen der p+-Kollektorschicht 8 und der Kollektorelektrode 9 eingebettet sind.
  • In der Halbleitervorrichtung 700 sind der IGBT und die Diode als ein Chip integriert, um das Schaltbild zu gewinnen, wie es in 11 gezeigt ist, wodurch die Halbleitervorrichtung 700 verkleinert wird. Das beseitigt auch die Induktivität der Bonddrähte, wie sie in der sechsten Ausführungsform erforderlich sind, und verkürzt die Einschaltzeit in einer Vorwärtsrichtung der Diode. Die Integration auf einem Chip führt auch dazu, dass die Fläche der Vorrichtung verkleinert werden kann.
  • Der IGBT und die Diode können in einem Halbleiterherstellungsverfahren integriert sein, oder sie können getrennt hergestellt und mit einem beliebigen leitenden Kleber miteinander verbunden sein.

Claims (8)

  1. Halbleitervorrichtung mit einer Halbleiterschicht (2) eines ersten Leitungstyps mit einer ersten und einer zweiten Oberfläche, wobei diese Halbleiterschicht einen Basisbereich (3) eines zweiten Leitungstyps enthält, der in der ersten Oberfläche ausgebildet ist, sowie einen Emitterbereich (4) des ersten Leitungstyps, der in dem Basisbereich (3) ausgebildet ist, einer Pufferschicht (1) des ersten Leitungstyps, die auf der zweiten Oberfläche der Halbleiterschicht (2) ausgebildet ist, und einer Kollektorschicht (8) des zweiten Leitungstyps, die auf der Pufferschicht (1) ausgebildet ist; wobei die Pufferschicht (1) eine maximale Konzentration der darin enthaltenen Dotierungen des ersten Leitungstyps von etwa 5·1015 cm–3 oder weniger aufweist, die Kollektorschicht (8) eine maximale Konzentration der darin enthaltenen Dotierungen des zweiten Leitungstyps von etwa 1·1017 cm–3 oder mehr aufweist, das Verhältnis zwischen der maximalen Konzentration der Kollektorschicht (8) und der maximalen Konzentration der Pufferschicht (1) größer als 100 ist und die Kollektorschicht 8 eine Dicke von etwa 1 μm oder weniger aufweist.
  2. Halbleitervorrichtung mit einer Halbleiterschicht (2) eines ersten Leitungstyps mit einer ersten und einer zweiten Oberfläche, wobei diese Halbleiterschicht einen Basisbereich (3) eines zweiten Leitungstyps enthält, der in der ersten Oberfläche ausgebildet ist, sowie einen Emitterbereich (4) des ersten Leitungstyps, der in dem Basisbereich (3) ausgebildet ist, einer Pufferschicht (1) des ersten Leitungstyps, die auf der zweiten Oberfläche der Halbleiterschicht (2) ausgebildet ist, wobei die Pufferschicht (1) einen Kollektorbereich (8) des zweiten Leitungstyps enthält, der in der Pufferschicht (1) ausgebildet ist, und zumindest einem Schutzring (10) des zweiten Leitungstyps, der in der Pufferschicht (1) so ausgebildet ist, dass er den Kollektorbereich (8) umgibt.
  3. Halbleitervorrichtung mit einer Halbleiterschicht (2) eines ersten Leitungstyps mit einer ersten und einer zweiten Oberfläche, wobei diese Halbleiterschicht einen Basisbereich (3) eines zweiten Leitungstyps enthält, der in der ersten Oberfläche ausgebildet ist, sowie einen Emitterbereich (4) des ersten Leitungstyps, der in dem Basisbereich (3) ausgebildet ist, einer Pufferschicht (1) des ersten Leitungstyps, die auf der zweiten Oberfläche der Halbleiterschicht (2) ausgebildet ist, und einer Kollektorschicht (8) des zweiten Leitungstyps, die auf der Pufferschicht (1) ausgebildet ist; wobei die Halbleiterschicht (2) weiter einen Bereich kurzer Trägerlebensdauer (12) enthält, der darin ausgebildet und zwischen dem Basisbereich (3) und der Pufferschicht (1) angeordnet ist.
  4. Halbleitervorrichtung mit einer Halbleiterschicht (2) eines ersten Leitungstyps mit einer ersten und einer zweiten Oberfläche, wobei diese Halbleiterschicht einen Basisbereich (3) eines zweiten Leitungstyps enthält, der in der ersten Oberfläche ausgebildet ist, sowie einen Emitterbereich (4) des ersten Leitungstyps, der in dem Basisbereich (3) ausgebildet ist, einer Pufferschicht (1) des ersten Leitungstyps, die auf der zweiten Oberfläche der Halbleiterschicht (2) ausgebildet ist, wobei die Pufferschicht (1) einen Kollektorbereich (8) des zweiten Leitungstyps enthält, der in der Pufferschicht (1) ausgebildet ist; wobei die Halbleiterschicht (2) weiter einen Bereich kurzer Trägerlebensdauer (12) enthält, der darin ausgebildet und zwischen dem Basisbereich (3) und der Pufferschicht (1) angeordnet ist.
  5. Halbleitervorrichtung nach Anspruch 3 oder 4, bei der der Bereich kurzer Trägerlebensdauer (13) unterhalb des Basisbereichs (3) ausgebildet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, bei der der Bereich kurzer Trägerlebensdauer (12, 13) von der ersten Oberfläche der Halbleiterschicht (2) einen Abstand von etwa 40 μm oder weniger aufweist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6 mit einer Diode, die über einen Draht in Serie zu der Kollektorschicht geschaltet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6 mit einer ersten Diodenschicht (21) des ersten Leitungstyps und einer zweiten Diodenschicht (22) des zweiten Leitungstyps; wobei die erste und die zweite Diodenschicht (21, 22) zwischen der Pufferschicht (1) und dem Kollektorbereich (8) liegen.
DE102005021249A 2004-05-13 2005-05-09 Halbleitervorrichtung Active DE102005021249B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-143360 2004-05-13
JP2004143360 2004-05-13
JP2005043908A JP2005354031A (ja) 2004-05-13 2005-02-21 半導体装置
JP2005-043908 2005-02-21

Publications (2)

Publication Number Publication Date
DE102005021249A1 true DE102005021249A1 (de) 2005-12-15
DE102005021249B4 DE102005021249B4 (de) 2012-04-19

Family

ID=35308580

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005021249A Active DE102005021249B4 (de) 2004-05-13 2005-05-09 Halbleitervorrichtung

Country Status (5)

Country Link
US (3) US7635878B2 (de)
JP (1) JP2005354031A (de)
KR (2) KR100726899B1 (de)
CH (3) CH698382B1 (de)
DE (1) DE102005021249B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777249B2 (en) 2007-01-23 2010-08-17 Mitsubishi Electric Corporation Semiconductor device with enhanced switching speed and method for manufacturing the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5033335B2 (ja) * 2006-02-21 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いたインバータ装置
JP4942367B2 (ja) * 2006-03-02 2012-05-30 新電元工業株式会社 半導体装置
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP2007288094A (ja) * 2006-04-20 2007-11-01 Fuji Electric Device Technology Co Ltd Ｉｇｂｔとそれを駆動するゲート駆動回路
EP2045844A1 (de) * 2007-10-03 2009-04-08 ABB Technology AG Halbleitermodul
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP4265684B1 (ja) * 2007-11-07 2009-05-20 トヨタ自動車株式会社 半導体装置
JP5150953B2 (ja) 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
US9153674B2 (en) 2009-04-09 2015-10-06 Infineon Technologies Austria Ag Insulated gate bipolar transistor
EP2339613B1 (de) * 2009-12-22 2015-08-19 ABB Technology AG Leistungshalbleiterelement und Herstellungsverfahren dafür
JP5621621B2 (ja) * 2011-01-24 2014-11-12 三菱電機株式会社 半導体装置と半導体装置の製造方法
US8482029B2 (en) * 2011-05-27 2013-07-09 Infineon Technologies Austria Ag Semiconductor device and integrated circuit including the semiconductor device
JP2013229547A (ja) * 2012-03-26 2013-11-07 Toshiba Corp 半導体装置および半導体モジュール
WO2014030457A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US20140273374A1 (en) * 2013-03-15 2014-09-18 Joseph Yedinak Vertical Doping and Capacitive Balancing for Power Semiconductor Devices
KR101917485B1 (ko) 2014-01-29 2018-11-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
US11004986B2 (en) * 2016-04-25 2021-05-11 Mitsubishi Electric Corporation Semiconductor device including adjacent semiconductor layers

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
JPH0680820B2 (ja) 1989-10-16 1994-10-12 株式会社東芝 過電圧保護機能付半導体装置及びその製造方法
JP2663679B2 (ja) * 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP3091771B2 (ja) 1991-01-24 2000-09-25 日本碍子株式会社 エミッタ短絡構造を有する半導体素子
JP3325752B2 (ja) * 1995-12-11 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
US5466951A (en) * 1993-12-08 1995-11-14 Siemens Aktiengesellschaft Controllable power semiconductor element with buffer zone and method for the manufacture thereof
DE69432407D1 (de) * 1994-05-19 2003-05-08 Cons Ric Microelettronica Integrierte Leistungsschaltung ("PIC") mit vertikalem IGB und Verfahren zur Herstellung derselben
JPH09121052A (ja) 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP3538505B2 (ja) 1996-05-22 2004-06-14 富士電機デバイステクノロジー株式会社 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
JP3413021B2 (ja) * 1996-07-30 2003-06-03 株式会社東芝 半導体装置
US6774407B2 (en) * 1996-11-13 2004-08-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP4031209B2 (ja) * 2000-03-14 2008-01-09 株式会社東芝 半導体装置
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP2002141357A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP4023773B2 (ja) 2001-03-30 2007-12-19 株式会社東芝 高耐圧半導体装置
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP4840551B2 (ja) * 2001-06-07 2011-12-21 株式会社デンソー Ｍｏｓトランジスタ
JP4566470B2 (ja) 2001-07-17 2010-10-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2003069019A (ja) * 2001-08-29 2003-03-07 Toshiba Corp 半導体装置およびその製造方法
JP2004311481A (ja) * 2003-04-02 2004-11-04 Toshiba Corp 半導体装置
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777249B2 (en) 2007-01-23 2010-08-17 Mitsubishi Electric Corporation Semiconductor device with enhanced switching speed and method for manufacturing the same
DE102007040587B4 (de) * 2007-01-23 2012-11-22 Mitsubishi Electric Corp. Halbleitervorrichtung und Herstellungsverfahren derselben

Also Published As

Publication number Publication date
KR100726899B1 (ko) 2007-06-14
US20050253169A1 (en) 2005-11-17
CH698372B1 (de) 2009-07-31
CH698382B1 (de) 2009-07-31
US7635878B2 (en) 2009-12-22
US7808014B2 (en) 2010-10-05
KR100726901B1 (ko) 2007-06-14
KR20060045894A (ko) 2006-05-17
DE102005021249B4 (de) 2012-04-19
KR20070027670A (ko) 2007-03-09
JP2005354031A (ja) 2005-12-22
CH698373B1 (de) 2009-07-31
US20090283863A1 (en) 2009-11-19
US20090283862A1 (en) 2009-11-19
US7629626B1 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
DE102005021249B4 (de) Halbleitervorrichtung
DE102010043567B4 (de) Hochspannungshalbleitervorrichtung
DE102011076243B4 (de) Halbleitervorrichtung
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE102010001215B4 (de) Halbleitervorrichtung
DE102010064468B3 (de) Leistungshalbleitervorrichtung mit einer in einem Graben eingebetteten Gateelektrode
DE102009055322B4 (de) Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode
DE102007040587B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102017110969A1 (de) Halbleitervorrichtung mit grosser bandlücke mit graben-gatestrukturen
DE102012204420A1 (de) Halbleitervorrichtung
DE102014223793A1 (de) Halbleitervorrichtung
DE102015107456A1 (de) Halbleitervorrichtung mit felddielektrikum in einem randgebiet
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102009049051A1 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE102018127797B4 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung
DE102015118322B4 (de) Bipolartransistor mit Superjunction-Struktur
DE102007030804A1 (de) Halbleitervorrichtung
DE102018114591B4 (de) Transistorbauelement
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
DE112014006692B4 (de) Halbleiteranordnung
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102021120992A1 (de) Halbleitervorrichtung
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102019202108A1 (de) Halbleitervorrichtung
DE19707513A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120720

R084 Declaration of willingness to licence