JP5621621B2 - 半導体装置と半導体装置の製造方法 - Google Patents
半導体装置と半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5621621B2 JP5621621B2 JP2011012325A JP2011012325A JP5621621B2 JP 5621621 B2 JP5621621 B2 JP 5621621B2 JP 2011012325 A JP2011012325 A JP 2011012325A JP 2011012325 A JP2011012325 A JP 2011012325A JP 5621621 B2 JP5621621 B2 JP 5621621B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier concentration
- collector layer
- peak position
- semiconductor device
- concentration peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000011109 contamination Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Description
本発明は、コレクタ層が形成された半導体基板を備える半導体装置と半導体装置の製造方法に関する。
特許文献１には、コレクタ電極と接するコレクタ層を備えた半導体装置が開示されている。このコレクタ層のキャリア濃度ピーク位置はコレクタ電極に最も近い位置に配置され、コレクタ層とコレクタ電極をオーミック接触させている。
半導体装置のスイッチングロスを低減するためにコレクタ層のキャリア濃度ピーク位置におけるキャリア濃度を下げることがある。そうすると、キャリア濃度ピーク位置のキャリア濃度は、製造環境雰囲気による汚染の影響を受けやすくなる。キャリア濃度ピーク位置のキャリア濃度が製造環境雰囲気による汚染の影響を受けると、半導体装置の所望の特性が得られなかったり、特性がばらついたりすることがあった。
本発明は、上述のような課題を解決するためになされたもので、コレクタ層のキャリア濃度ピーク位置におけるキャリア濃度を下げつつ、当該キャリア濃度が製造環境雰囲気による汚染の影響を受けづらい半導体装置と半導体装置の製造方法を提供することを目的とする。
本願の発明に係る半導体装置は、キャリア濃度が最大となるキャリア濃度ピーク位置が表面から１μｍ以上離れた位置にあるコレクタ層を有する半導体基板と、該コレクタ層の表面に接するように形成されたコレクタ電極と、を備え、該コレクタ層は、該キャリア濃度ピーク位置と該コレクタ電極との間に、該キャリア濃度ピーク位置におけるキャリア濃度よりはキャリア濃度が低い第２のキャリア濃度ピーク位置を有することを特徴とする半導体装置。
本願の発明に係る半導体装置の製造方法は、半導体基板の表面に表面構造を形成する工程と、該半導体基板の裏面にイオン注入を行う工程と、該イオン注入で注入されたドーパントをアニールにより活性化してコレクタ層を形成する工程と、該コレクタ層を形成する工程の後に、該コレクタ層のうち該アニールの際に外部に露出していた部分をエッチングする工程と、該エッチングする工程の後に、該コレクタ層に接するようにコレクタ電極を形成する工程と、を備え、該コレクタ層を形成する工程では、該コレクタ層のキャリア濃度が最大となるキャリア濃度ピーク位置は、該半導体基板の裏面から１μｍ以上離れた位置にあり、該エッチングは該キャリア濃度ピーク位置で停止することを特徴とする。
本発明によれば、コレクタ層のキャリア濃度ピーク位置を外部から十分離間させるので、キャリア濃度ピーク位置におけるキャリア濃度を下げつつ、製造環境雰囲気による汚染の影響を抑制できる。
実施の形態１．
図１は本発明の実施の形態１に係る半導体装置の断面図である。本発明の実施の形態１に係る半導体装置は、ＬＰＴ(Light Punch Through)構造のＩＧＢＴ（Insulated Gate Bipolar Transistor）で形成されている。この半導体装置は、珪素によって形成された半導体基板１０を備えている。半導体基板１０の表面には表面構造１２が形成されている。半導体基板１０の裏面にはコレクタ電極１４が形成されている。
図１は本発明の実施の形態１に係る半導体装置の断面図である。本発明の実施の形態１に係る半導体装置は、ＬＰＴ(Light Punch Through)構造のＩＧＢＴ（Insulated Gate Bipolar Transistor）で形成されている。この半導体装置は、珪素によって形成された半導体基板１０を備えている。半導体基板１０の表面には表面構造１２が形成されている。半導体基板１０の裏面にはコレクタ電極１４が形成されている。
まず半導体基板１０について説明する。半導体基板１０はｎ-ドリフト層２０を備えている。ｎ-ドリフト層２０の表面側には、ｐ型ベース層２２とｐ型ベース層２２に覆われるように形成されたｎ型エミッタ層２４が形成されている。一方、ｎ-ドリフト層２０の裏面側には、ｎ型バッファ層２６が形成されている。さらにｎ型バッファ層２６に接するようにｐ型コレクタ層２８が形成されている。ｐ型コレクタ層２８は、半導体基板１０のうちコレクタ電極１４に接する領域に形成されている。言い換えれば、ｐ型コレクタ層２８の表面に接するようにコレクタ電極１４が形成されている。なお、ｎ-ドリフト層２０及びｎ型バッファ層２６のドーパントはＰであり、ｐ型コレクタ層２８のドーパントはＢである。
次に、表面構造１２について説明する。表面構造１２は、絶縁膜４０とゲート電極４２を備えている。絶縁膜４０はゲート電極４２を半導体基板１０から絶縁するように形成されている。そして、絶縁膜４０を覆うようにエミッタ電極４４が形成されている。
図２は図１のＩＩ−ＩＩ´破線におけるキャリア濃度を示す図である。ｎ-ドリフト層２０のキャリア濃度は層全体で均一であり、その値は１．０×１０１４[atoms/cm ３ ]である。ｎ型バッファ層２６は、概ね層の中間位置にキャリア濃度のピーク位置（以後キャリア濃度のピーク位置を、キャリア濃度ピーク位置という）を有している。ｎ型バッファ層２６のキャリア濃度ピーク位置のキャリア濃度は、５．０×１０１６[atoms/cm ３ ]程度である。
ｐ型コレクタ層２８は、１．４μｍ程度の層厚を有している。ｐ型コレクタ層２８のキャリア濃度が最大となるキャリア濃度ピーク位置は、コレクタ電極１４から１μｍ以上離れた位置にある。すなわち、ｐ型コレクタ層２８のキャリア濃度が最大となるキャリア濃度ピーク位置は、その表面から1μｍ以上離れた位置にある。そして、ｐ型コレクタ層２８のキャリア濃度ピーク位置のキャリア濃度は、２．０×１０１７[atoms/cm ３ ]程度である。
このようにｐ型コレクタ層２８のキャリア濃度ピーク位置におけるキャリア濃度を下げると、キャリア濃度ピーク位置のキャリア濃度は製造環境雰囲気による汚染の影響を受けやすくなる。例えば、製造環境雰囲気による汚染の影響で、１．０×１０１２[atoms/cm ２ ]程度のボロンが半導体基板の０．１um程度の深さまで拡散した場合、半導体基板中のボロン汚染ピーク濃度は１．０×１０１７[atoms/cm ３ ]に達する。なお、この拡散は主としてアニール工程で促進される。そして、この汚染の影響がキャリア濃度ピーク位置にまで及ぶ場合、キャリア濃度ピーク位置における所望のキャリア濃度が得られなくなる。
ところが本発明の実施の形態１に係る半導体装置によれば、キャリア濃度ピーク位置におけるキャリア濃度が、製造環境雰囲気による汚染の影響を受けることを抑制できる。すなわち、ｐ型コレクタ層２８のキャリア濃度ピーク位置はコレクタ電極１４から１μｍ以上離れた位置にある。よって、コレクタ電極１４形成前であってｐ型コレクタ層２８が外部に露出しているときに製造環境雰囲気による汚染があっても、その影響がｐ型コレクタ層２８のキャリア濃度ピーク位置にまで及びづらい。
よって、ｐ型コレクタ層２８のキャリア濃度ピーク位置におけるキャリア濃度を下げてスイッチングロスを低減しつつ、当該キャリア濃度が製造環境雰囲気による汚染の影響を受けることを回避できる。また、ｐ型コレクタ層２８のキャリア濃度ピーク位置のキャリア濃度を高精度で制御できるので、Ｖｃｅ(ｓａｔ)-Ｅｏｆｆトレードオフカーブの制御幅を広げることができる。これらの効果により半導体装置の製造歩留まりを向上することができる。
なお、ｐ型コレクタ層２８のキャリア濃度ピーク位置におけるキャリア濃度を低減することは、特に半導体装置の高速動作に有利である。キャリア濃度ピーク位置のキャリア濃度は１×１０１８[atoms/cm ３ ]以下であれば、半導体装置の高速動作が可能である。
図３は、本発明の実施の形態１に係る半導体装置のキャリア濃度の変形例を示す図である。この変形例は、ｐ型コレクタ層のコレクタ電極に最も近い位置に第２のキャリア濃度ピーク位置が形成されたことを特徴とする。ここで、第２のキャリア濃度ピーク位置のキャリア濃度は、キャリア濃度ピーク位置のキャリア濃度よりは低い。この変形例の構成によれば、ｐ型コレクタ層の中で２番目にキャリア濃度が高い部分がコレクタ電極と接するので、ｐ型コレクタ層とコレクタ電極とのコンタクト抵抗を低減できる。また、ｐ型コレクタ層の中で最も高いキャリア濃度を有する部分（キャリア濃度ピーク位置）は、コレクタ電極から１μｍ以上離れた位置にあるのでこの部分の製造環境雰囲気による汚染を低減できる。
この変形例では、ｐ型コレクタ層の第２のキャリア濃度ピーク位置がコレクタ電極に接するようにしたが、本発明はこれに限定されない。すなわち、ｐ型コレクタ層が、キャリア濃度ピーク位置とコレクタ電極との間に、第２のキャリア濃度ピーク位置を有していれば、コンタクト抵抗を低減できる。
本発明の実施の形態１に係る半導体装置における各層の導電型は逆転させてもよい。また、ｐ型コレクタ層に接するようにコレクタ電極が形成される半導体装置であれば本発明の効果を得ることができるので、半導体装置の種類や構造は特に限定されない。
本発明の実施の形態１では、半導体基板１０は珪素によって形成されたが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。
実施の形態２．
図４は本発明の実施の形態２に係る半導体装置の断面図である。本発明の実施の形態２に係る半導体装置は、本発明の実施の形態１に係る半導体装置と、ｎ型バッファ層を有しない点において相違する。図５は図４のＶ−Ｖ´破線におけるキャリア濃度を示す図である。ｎ型バッファ層を有しない構成においても、ｐ型コレクタ層２８のキャリア濃度ピーク位置をコレクタ電極１４から１μｍ以上離れた位置にすることで、上述の本発明の効果を得ることができる。
図４は本発明の実施の形態２に係る半導体装置の断面図である。本発明の実施の形態２に係る半導体装置は、本発明の実施の形態１に係る半導体装置と、ｎ型バッファ層を有しない点において相違する。図５は図４のＶ−Ｖ´破線におけるキャリア濃度を示す図である。ｎ型バッファ層を有しない構成においても、ｐ型コレクタ層２８のキャリア濃度ピーク位置をコレクタ電極１４から１μｍ以上離れた位置にすることで、上述の本発明の効果を得ることができる。
実施の形態３．
図６は本発明の実施の形態３に係る半導体装置の製造方法を示すフローチャートである。本発明の実施の形態３に係る半導体装置の製造方法は図６に沿って説明する。まず、半導体基板の表面に表面構造を形成する（ステップ６０）。図７はステップ６０により半導体基板８０の表面に表面構造１２を形成したことを示す断面図である。表面構造１２の詳細は上述したとおりである。
図６は本発明の実施の形態３に係る半導体装置の製造方法を示すフローチャートである。本発明の実施の形態３に係る半導体装置の製造方法は図６に沿って説明する。まず、半導体基板の表面に表面構造を形成する（ステップ６０）。図７はステップ６０により半導体基板８０の表面に表面構造１２を形成したことを示す断面図である。表面構造１２の詳細は上述したとおりである。
次いで、半導体基板の裏面をエッチングする（ステップ６２）。図８は半導体基板８０の裏面をエッチングしたことを示す断面図である。このエッチングによりｎ-ドリフト層８２が所望の厚さまで薄くされる。なおエッチングではなく研削によりｎ-ドリフト層８２を薄くしてもよい。
次いで、半導体基板８０の裏面にｎ型バッファ層を形成する（ステップ６４）。図９は半導体基板８０の裏面にｎ型バッファ層８４を形成したことを示す断面図である。ｎ型バッファ層８４は、Ｐなどのｎ型ドーパントをイオン注入し、その後レーザアニールでドーパントを活性化して形成される。
次いで、ｐ型コレクタ層を形成する（ステップ６６）。図１０は半導体基板の裏面にｐ型コレクタ層８６を形成したことを示す断面図である。ｐ型コレクタ層８６はＢなどのｐ型ドーパントを半導体基板８０の裏面にイオン注入し、その後レーザアニールでドーパントを活性化して形成される。図１１は図１０のＸＩ−ＸＩ´破線におけるキャリア濃度を示す図である。ｐ型コレクタ層８６のキャリア濃度ピーク位置は外部（ＸＩ´の位置）から１．０μｍ以上離れている。なお、図１１のキャリア濃度分布は図２に示すものと同様である。
次いで、ｐ型コレクタ層８６の一部をエッチングする（ステップ６８）。図１２はｐ型コレクタ層８６の一部をエッチングしたことを示す断面図である。図１３は図１２のＸＩＩＩ−ＸＩＩＩ´破線におけるキャリア濃度を示す図である。ステップ６８では、ｐ型コレクタ層８６の一部をエッチングして、ｐ型コレクタ層８６のキャリア濃度ピーク位置を外部に露出させる。
次いで、コレクタ電極を形成する（ステップ７０）。図１４はコレクタ電極８８が形成されたことを示す断面図である。コレクタ電極８８はｐ型コレクタ層８６に接するようにスパッタリング法などで形成される。本発明の実施の形態３に係る半導体装置の製造方法は上述の工程を備える。
本発明の実施の形態３に係る半導体装置の製造方法では、ｐ型コレクタ層８６形成のためのアニール（ステップ６６）を実施する際には、ｐ型コレクタ層８６のキャリア濃度ピーク位置は、半導体基板８０の裏面から１μｍ以上離れた位置にある。よって、キャリア濃度ピーク位置のキャリア濃度を、製造環境雰囲気による汚染から保護できる。また、ｐ型コレクタ層８６の一部をエッチングする工程（ステップ６８）では、ｐ型コレクタ層８６のキャリア濃度ピーク位置が外部に露出した時点でエッチングを停止する。よって、キャリア濃度ピーク位置とコレクタ電極を直接接触させて、コンタクト抵抗を低減できる。また、このエッチングによりエッチング前のｐ型コレクタ層８６のキャリア濃度が低い部分は除去されるので、半導体装置の通電時の抵抗を低減できる。
本発明の実施の形態３に係る半導体装置の製造方法は、アニール処理を行うコレクタ層を形成する工程（ステップ６６）の後に、コレクタ層のうち当該アニール処理の際に外部に露出していた部分をエッチングする工程（ステップ６８）を有することが特徴である。この特徴を有する限りにおいて、キャリア濃度ピーク位置のキャリア濃度を低減してスイッチングロスを低減しつつ、コレクタ層のキャリア濃度ピーク位置におけるキャリア濃度が製造環境雰囲気による汚染の影響を受けることを回避でき、かつ半導体装置の抵抗を低減できる。よって、例えばアニール処理はレーザアニールでなくステージの加熱によるアニールでもよい。また、少なくとも実施の形態１と同程度の変形は可能である。
１０ 半導体基板、 １２ 表面構造、 １４ コレクタ電極、 ２６ ｎ型バッファ層、 ２８ ｐ型コレクタ層
Claims (6)
- キャリア濃度が最大となるキャリア濃度ピーク位置が表面から１μｍ以上離れた位置にあるコレクタ層を有する半導体基板と、
前記コレクタ層の表面に接するように形成されたコレクタ電極と、を備え、
前記コレクタ層は、前記キャリア濃度ピーク位置と前記コレクタ電極との間に、前記キャリア濃度ピーク位置におけるキャリア濃度よりはキャリア濃度が低い第２のキャリア濃度ピーク位置を有することを特徴とする半導体装置。 - 前記キャリア濃度ピーク位置のキャリア濃度は１×１０１８[atoms/cm3]以下であることを特徴とする請求項１に記載の半導体装置。
- 前記第２のキャリア濃度ピーク位置は、前記コレクタ層のうち前記コレクタ電極に接する位置にあることを特徴とする請求項１に記載の半導体装置。
- 前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項４に記載の半導体装置。
- 半導体基板の表面に表面構造を形成する工程と、
前記半導体基板の裏面にイオン注入を行う工程と、
前記イオン注入で注入されたドーパントをアニールにより活性化してコレクタ層を形成する工程と、
前記コレクタ層を形成する工程の後に、前記コレクタ層のうち前記アニールの際に外部に露出していた部分をエッチングする工程と、
前記エッチングする工程の後に、前記コレクタ層に接するようにコレクタ電極を形成する工程と、を備え、
前記コレクタ層を形成する工程では、前記コレクタ層のキャリア濃度が最大となるキャリア濃度ピーク位置は、前記半導体基板の裏面から１μｍ以上離れた位置にあり、
前記エッチングは前記キャリア濃度ピーク位置で停止することを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011012325A JP5621621B2 (ja) | 2011-01-24 | 2011-01-24 | 半導体装置と半導体装置の製造方法 |
| US13/237,577 US8614448B2 (en) | 2011-01-24 | 2011-09-20 | Semiconductor device and method for manufacturing a semiconductor device having a maximal carrier concentration at multiple carrier concentration peak positions |
| DE102011088624.9A DE102011088624B4 (de) | 2011-01-24 | 2011-12-14 | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| KR1020120005054A KR101318219B1 (ko) | 2011-01-24 | 2012-01-17 | 반도체장치와 반도체장치의 제조방법 |
| CN201210018534.8A CN102610634B (zh) | 2011-01-24 | 2012-01-20 | 半导体装置和半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011012325A JP5621621B2 (ja) | 2011-01-24 | 2011-01-24 | 半導体装置と半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012156207A JP2012156207A (ja) | 2012-08-16 |
| JP2012156207A5 JP2012156207A5 (ja) | 2013-07-11 |
| JP5621621B2 true JP5621621B2 (ja) | 2014-11-12 |
Family
ID=46510899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011012325A Active JP5621621B2 (ja) | 2011-01-24 | 2011-01-24 | 半導体装置と半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8614448B2 (ja) |
| JP (1) | JP5621621B2 (ja) |
| KR (1) | KR101318219B1 (ja) |
| CN (1) | CN102610634B (ja) |
| DE (1) | DE102011088624B4 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103918078B (zh) * | 2011-11-09 | 2016-09-14 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| JP6265594B2 (ja) * | 2012-12-21 | 2018-01-24 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP6219044B2 (ja) * | 2013-03-22 | 2017-10-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP6844130B2 (ja) * | 2015-08-18 | 2021-03-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP7119350B2 (ja) * | 2017-11-22 | 2022-08-17 | 富士電機株式会社 | 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置 |
| JP7010184B2 (ja) * | 2018-09-13 | 2022-01-26 | 株式会社デンソー | 半導体装置 |
| JP7249586B2 (ja) * | 2019-03-18 | 2023-03-31 | 国立大学法人東海国立大学機構 | 窒化物半導体装置の製造方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053924A (en) * | 1975-02-07 | 1977-10-11 | California Linear Circuits, Inc. | Ion-implanted semiconductor abrupt junction |
| US4111720A (en) * | 1977-03-31 | 1978-09-05 | International Business Machines Corporation | Method for forming a non-epitaxial bipolar integrated circuit |
| US4782379A (en) * | 1981-11-23 | 1988-11-01 | General Electric Company | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device |
| US5270230A (en) | 1990-04-20 | 1993-12-14 | Fuji Electric Co., Ltd. | Method for making a conductivity modulation MOSFET |
| JP2663679B2 (ja) | 1990-04-20 | 1997-10-15 | 富士電機株式会社 | 伝導度変調型ｍｏｓｆｅｔ |
| US5264378A (en) | 1990-04-20 | 1993-11-23 | Fuji Electric Co., Ltd. | Method for making a conductivity modulation MOSFET |
| JPH08288500A (ja) * | 1995-04-20 | 1996-11-01 | Hitachi Ltd | 炭化珪素半導体素子とその製造法及び用途 |
| JP3727827B2 (ja) * | 2000-05-15 | 2005-12-21 | 株式会社東芝 | 半導体装置 |
| WO2002061845A1 (en) | 2001-02-01 | 2002-08-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| DE10104776A1 (de) | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
| JP4023773B2 (ja) | 2001-03-30 | 2007-12-19 | 株式会社東芝 | 高耐圧半導体装置 |
| JP5160001B2 (ja) | 2001-04-02 | 2013-03-13 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP4967205B2 (ja) * | 2001-08-09 | 2012-07-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2003249653A (ja) * | 2002-02-26 | 2003-09-05 | Fuji Electric Co Ltd | 半導体装置 |
| JP3960174B2 (ja) * | 2002-09-09 | 2007-08-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP2004311481A (ja) | 2003-04-02 | 2004-11-04 | Toshiba Corp | 半導体装置 |
| JP4676708B2 (ja) * | 2004-03-09 | 2011-04-27 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP2005354031A (ja) | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP4415767B2 (ja) | 2004-06-14 | 2010-02-17 | サンケン電気株式会社 | 絶縁ゲート型半導体素子、及びその製造方法 |
| JP2006210606A (ja) | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JP2006332199A (ja) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | ＳｉＣ半導体装置 |
| JP2007123469A (ja) * | 2005-10-27 | 2007-05-17 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| JP2007135252A (ja) * | 2005-11-08 | 2007-05-31 | Hitachi Ltd | 電力変換装置 |
| JP4867518B2 (ja) * | 2006-08-03 | 2012-02-01 | 株式会社デンソー | 半導体装置の製造方法 |
| JP4979309B2 (ja) * | 2006-08-29 | 2012-07-18 | 三菱電機株式会社 | 電力用半導体装置 |
| JP5320679B2 (ja) | 2007-02-28 | 2013-10-23 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| WO2009099182A1 (ja) | 2008-02-06 | 2009-08-13 | Rohm Co., Ltd. | 半導体装置 |
| JP2010056134A (ja) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010206111A (ja) | 2009-03-05 | 2010-09-16 | Toshiba Corp | 半導体装置 |
| JP2011012325A (ja) | 2009-07-05 | 2011-01-20 | Bisansei Denkaisui Kenkyusho:Kk | 電解槽 |
-
2011
- 2011-01-24 JP JP2011012325A patent/JP5621621B2/ja active Active
- 2011-09-20 US US13/237,577 patent/US8614448B2/en active Active
- 2011-12-14 DE DE102011088624.9A patent/DE102011088624B4/de active Active
-
2012
- 2012-01-17 KR KR1020120005054A patent/KR101318219B1/ko active IP Right Grant
- 2012-01-20 CN CN201210018534.8A patent/CN102610634B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120187416A1 (en) | 2012-07-26 |
| DE102011088624B4 (de) | 2016-06-02 |
| KR20120085663A (ko) | 2012-08-01 |
| CN102610634B (zh) | 2015-07-15 |
| DE102011088624A1 (de) | 2012-07-26 |
| KR101318219B1 (ko) | 2013-10-15 |
| CN102610634A (zh) | 2012-07-25 |
| US8614448B2 (en) | 2013-12-24 |
| JP2012156207A (ja) | 2012-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5621621B2 (ja) | 半導体装置と半導体装置の製造方法 | |
| US7645659B2 (en) | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same | |
| TWI574408B (zh) | 絕緣閘極雙極性電晶體及其製造方法 | |
| US7534666B2 (en) | High voltage non punch through IGBT for switch mode power supplies | |
| TWI690081B (zh) | 引入外延層場闌區的反向傳導igbt及其製備方法 | |
| JP2009105374A (ja) | 半導体装置 | |
| JP2018082007A (ja) | 半導体装置の製造方法 | |
| JP5326217B2 (ja) | 半導体装置およびその製造方法 | |
| JP2013247248A (ja) | 半導体装置の製造方法 | |
| CN109427563B (zh) | 碳化硅器件和用于制造碳化硅器件的方法 | |
| JP2006049933A (ja) | 半導体装置とその製造方法 | |
| JP5700025B2 (ja) | 半導体装置とその製造方法 | |
| KR102070959B1 (ko) | 파워 소자 및 그 제조방법 | |
| JP2009141304A (ja) | 半導体装置とその製造方法 | |
| WO2017186788A1 (en) | Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor | |
| JP6125568B2 (ja) | 半導体用の最適化層 | |
| JP6726822B2 (ja) | 半導体装置の製造方法 | |
| JP2010141339A (ja) | 半導体装置を製造するための方法 | |
| JP4676708B2 (ja) | 半導体装置の製造方法 | |
| JP2007123469A (ja) | 半導体装置とその製造方法 | |
| JP5879763B2 (ja) | 半導体装置の製造方法 | |
| WO2014154858A1 (en) | Method for manufacturing an insulated gate bipolar transistor | |
| JP2015090953A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP7438080B2 (ja) | 半導体装置 | |
| US10312133B2 (en) | Method of manufacturing silicon on insulator substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5621621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |