JP6569512B2 - 半導体装置の製造方法 - Google Patents

Description

本明細書で開示する技術は、半導体装置の製造方法に関する。

特許文献１には、ＩＧＢＴとダイオードの機能を合わせ持つ半導体装置（ＲＣ−ＩＧＢＴ：Reverse Conducting-Insulated Gate Bipolar Transistor）の製造方法が開示されている。この製造方法では、半導体基板の裏面に、ｐ型不純物及びｎ型不純物が注入される。その後、半導体基板の裏面に対してレーザアニールが実施される。これによって、半導体基板中の不純物が活性化し、半導体基板の裏面に露出する半導体領域にｐ型のコレクタ領域とｎ型のカソード領域が形成される。その後、半導体基板の裏面に、カソード領域及びコレクタ領域に接触する電極が形成される。

特開２０１３−０９３４１７号公報

上記のようにレーザアニールにより不純物を活性化させると、ｐ型不純物の注入領域とｎ型不純物の注入領域の間で不純物が相互に拡散する。すると、ｐ型領域（コレクタ層）とｎ型領域（カソード層）の境界部に、ｐ型不純物とｎ型不純物の両方が存在する半導体領域が形成される。この境界部の半導体領域ではキャリアが相殺されるため、実効的なキャリア濃度が低くなる。このため、境界部の半導体領域において抵抗が増加し、ＩＧＢＴとダイオードの特性に悪影響を及ぼす。本明細書は、コレクタ領域とカソード領域の境界部における抵抗を従来に比べて低減することが可能な技術を開示する。

本明細書は、カソード領域を備えるダイオードとコレクタ領域を備えるスイッチング素子を有する半導体装置の製造方法を開示する。製造方法は、半導体基板の表面の一部である第１範囲にｐ型不純物を注入する第１工程と、表面の第１範囲に隣接する第２範囲にｎ型不純物を注入する第２工程と、第１工程と第２工程の実施後に、第１範囲と第２範囲にレーザを照射して半導体基板を加熱することによって、ｐ型不純物が活性化したコレクタ領域とｎ型不純物が活性化したカソード領域を形成する第３工程と、第３工程の実施後に、第１範囲と第２範囲を含む表面を削る第４工程を備える。

なお、第１工程と第２工程のいずれを先に実施してもよい。

第３工程でレーザの照射によるアニールを実施すると、ｐ型不純物の注入領域とｎ型不純物の注入領域の間で不純物が相互に拡散する。このため、これらの境界部に、ｐ型不純物とｎ型不純物の両方が存在する半導体領域（高抵抗領域）が形成される。第３工程では、レーザが照射される表面が高温となり、その表面から半導体基板の内部（深い位置）に向かうにしたがって温度が低くなる。このため、このため、表面近傍では不純物の拡散距離が長くなり、深い位置では不純物の拡散距離が短くなる。つまり、高抵抗領域の幅が、半導体基板の表面近傍では広く、深い位置に向かうにしたがって狭くなる。上記の製造方法では、第４工程を備えることによって、高抵抗領域の表層部（幅が広い部分）を除去することができる。このため、第４工程を実施することで、高抵抗領域の幅を縮小することができ、コレクタ領域とカソード領域の境界部における抵抗を低減することができる。

半導体装置１０の縦断面図。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。

本明細書が開示する半導体装置の製造方法の一実施例について、図面を参照して説明する。まず、本実施例に係る製造方法によって製造される半導体装置１０について説明する。半導体装置１０は、ダイオードとＩＧＢＴが同一基板上に形成されたＲＣ−ＩＧＢＴである。

図１に示すように、半導体装置１０は、半導体基板１２と、上部電極１４と、下部電極１６を有している。半導体基板１２は、シリコン製の基板である。上部電極１４は、半導体基板１２の上面１２ａに形成されている。下部電極１６は、半導体基板１２の下面１２ｂに形成されている。

半導体基板１２は、縦型のＩＧＢＴが形成されているＩＧＢＴ領域２０と、縦型のダイオードが形成されているダイオード領域４０をそれぞれ複数個有している。ＩＧＢＴ領域２０とダイオード領域４０は、半導体基板１２の上面１２ａに平行な一方向において交互に繰り返し出現するように形成されている。上部電極１４は、ＩＧＢＴのエミッタ電極とダイオードのアノード電極を兼用している。下部電極１６は、ＩＧＢＴのコレクタ電極とダイオードのカソード電極を兼用している。

ＩＧＢＴ領域２０内の半導体基板１２内には、エミッタ領域２２、ボディ領域２４、ドリフト領域２６、バッファ領域２８及びコレクタ領域３０が形成されている。

エミッタ領域２２は、ｎ型領域であり、半導体基板１２の上面１２ａに露出するように形成されている。エミッタ領域２２は、上部電極１４に接している。

ボディ領域２４は、ｐ型領域であり、エミッタ領域２２に接している。ボディ領域２４は、半導体基板１２の上面１２ａに露出するように形成されている。ボディ領域２４は、エミッタ領域２２の側方からエミッタ領域２２の下側まで伸びている。ボディ領域２４は、ボディコンタクト領域２４ａと、低濃度ボディ領域２４ｂを有している。ボディコンタクト領域２４ａは、高いｐ型不純物濃度を有している。ボディコンタクト領域２４ａは、半導体基板１２の上面１２ａに露出するように形成されている。ボディコンタクト領域２４ａは、上部電極１４に接している。低濃度ボディ領域２４ｂは、ボディコンタクト領域２４ａよりも低いｐ型不純物濃度を有している。低濃度ボディ領域２４ｂは、エミッタ領域２２とボディコンタクト領域２４ａの下側に形成されている。

ドリフト領域２６は、ｎ型領域であり、ボディ領域２４に接している。ドリフト領域２６は、ボディ領域２４の下側に形成されている。ドリフト領域２６は、ボディ領域２４によってエミッタ領域２２から分離されている。

バッファ領域２８は、ｎ型領域であり、ドリフト領域２６に接している。バッファ領域２８は、ドリフト領域２６の下側に形成されている。バッファ領域２８のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。

コレクタ領域３０は、ｐ型領域であり、バッファ領域２８に接している。コレクタ領域３０は、バッファ領域２８の下側に形成されている。コレクタ領域３０は、半導体基板１２の下面１２ｂに露出するように形成されている。コレクタ領域３０は、下部電極１６に接している。コレクタ領域３０は、ドリフト領域２６及びバッファ領域２８によって、ボディ領域２４から分離されている。

ＩＧＢＴ領域２０内の半導体基板１２の上面１２ａには、複数のトレンチが形成されている。各トレンチは、エミッタ領域２２に隣接する位置に形成されている。各トレンチは、ボディ領域２４を貫通してドリフト領域２６に達している。

ＩＧＢＴ領域２０内の各トレンチの内面は、ゲート絶縁膜によって覆われている。また、各トレンチ内には、ゲート電極３４が配置されている。各ゲート電極３４は、ゲート絶縁膜によって半導体基板１２から絶縁されている。各ゲート電極３４は、ゲート絶縁膜を介して、エミッタ領域２２、低濃度ボディ領域２４ｂ及びドリフト領域２６に対向している。各ゲート電極３４の上部には、層間絶縁膜が形成されている。各ゲート電極３４は、層間絶縁膜によって上部電極１４から絶縁されている。

ダイオード領域４０内の半導体基板１２内には、アノード領域４２、ドリフト領域２６、バッファ領域２８及びカソード領域４８が形成されている。

アノード領域４２は、半導体基板１２の上面１２ａに露出するように形成されている。アノード領域４２は、アノードコンタクト領域４２ａと低濃度アノード領域４２ｂを有している。アノードコンタクト領域４２ａは、高いｐ型不純物濃度を有している。アノードコンタクト領域４２ａは、半導体基板１２の上面１２ａに露出するように形成されている。アノードコンタクト領域４２ａは、上部電極１４に接している。低濃度アノード領域４２ｂは、アノードコンタクト領域４２ａよりも低いｐ型不純物濃度を有している。低濃度アノード領域４２ｂは、アノードコンタクト領域４２ａの側方及び下側に形成されている。

ダイオード領域４０内では、ドリフト領域２６は、アノード領域４２の下側に形成されている。ドリフト領域２６は、アノード領域４２に接している。

バッファ領域２８は、ドリフト領域２６の下側に形成されている。バッファ領域２８は、ドリフト領域２６に接している。

カソード領域４８は、ｎ型領域であり、バッファ領域２８に接している。カソード領域４８は、バッファ領域２８の下側に形成されている。カソード領域４８のｎ型不純物濃度は、バッファ領域２８のｎ型不純物濃度よりも高い。カソード領域４８は、半導体基板１２の下面１２ｂに露出するように形成されている。カソード領域４８は、下部電極１６に接している。

ダイオード領域４０内の半導体基板１２の上面１２ａには、複数のトレンチが形成されている。各トレンチは、アノード領域４２を貫通してドリフト領域２６に達している。

ダイオード領域４０内の各トレンチの内面は、絶縁膜によって覆われている。また、各トレンチ内には、制御電極４４が配置されている。各制御電極４４は、絶縁膜によって半導体基板１２から絶縁されている。各制御電極４４は、絶縁膜を介して、アノード領域４２及びドリフト領域２６に対向している。各制御電極４４の上部には、層間絶縁膜が形成されている。各制御電極４４は、層間絶縁膜によって上部電極１４から絶縁されている。

上述したように、ＩＧＢＴ領域２０内の半導体基板１２の下面１２ｂに露出するようにｐ型のコレクタ領域３０が形成されており、ダイオード領域４０内の半導体基板１２の下面１２ｂに露出するようにｎ型のカソード領域４８が形成されている。したがって、半導体基板１２の下面１２ｂには、ｐ型のコレクタ領域３０とｎ型のカソード領域４８が露出している。半導体基板１２の下面１２ｂに平行な一方向に沿って見たときに、コレクタ領域３０の露出エリアとカソード領域４８の露出エリアとが交互に繰り返し出現するように配置されている。

次に、半導体装置１０の製造方法の一例について図面を参照して説明する。まず、従来公知の方法によって、半導体装置１０の上面１２ａ側の構造を形成する。続いて、半導体基板１２の下面１２ｂの全域にｎ型不純物を注入する。ここでは、バッファ領域２８の深さに対応する領域２８ａにｎ型不純物を注入する。

次に、第１工程を実施する。図２に示すように、下面１２ｂの第１範囲５０以外の部分にレジスト６０を形成し、レジスト６０を介して半導体基板１２の下面１２ｂにボロン（Ｂ）等のｐ型不純物を注入する。第１範囲５０は、半導体基板１２の下面１２ｂのＩＧＢＴ領域２０に対応する範囲である。レジスト６０によって覆われている範囲にはｐ型不純物が注入されないので、第１範囲５０内にｐ型不純物が注入される。ここでは、バッファ領域２８の深さよりも浅い領域４８ａにｐ型不純物が注入される。レジスト６０は、その後に除去される。

次に、第２工程を実施する。図３に示すように、下面１２ｂの第２範囲５２以外の部分にレジスト６２を形成し、レジスト６２を介して半導体基板１２の下面１２ｂにリン（Ｐ）等のｎ型不純物を注入する。第２範囲５２は、半導体基板１２の下面１２ｂのダイオード領域４０に対応する範囲である。第２範囲５２は、第１範囲５０に隣接している。レジスト６２によって覆われている範囲にはｎ型不純物が注入されないので、第２範囲５２内にｎ型不純物が注入される。ここでは、バッファ領域２８の深さよりも浅い領域３０ａにｎ型不純物が注入される。また、第１工程で注入したｐ型不純物の量より、第２工程で注入したｎ型不純物の量の方が多い。レジスト６２は、その後に除去される。

続いて、第３工程を実施する。第３工程は、第１工程及び第２工程の実施後に行われる。図４は、第１工程及び第２工程を行った後の半導体基板１２を示している。第３工程では、半導体基板１２の下面１２ｂ側から、第１範囲５０と第２範囲５２にレーザを照射して、レーザアニールを行う。レーザの照射で半導体基板１２を加熱することによって、領域２８ａ、３０ａ及び４８ａに注入された不純物が拡散するとともに活性化する。これによって、図５に示すように、ｎ型不純物が活性化したバッファ領域２８と、ｐ型不純物が活性化したコレクタ領域３０と、ｎ型不純物が活性化したカソード領域４８が形成される。レーザアニールにおいて、領域３０ａと領域４８ａの境界部では、ｐ型不純物とｎ型不純物が相互に拡散する。すなわち、領域４８ａ内のｎ型不純物が領域３０ａに拡散し、領域３０ａ内のｐ型不純物が領域４８ａに拡散する。その結果、図５に示すように、境界部にｐ型不純物とｎ型不純物の両方が存在する高抵抗領域３１が形成される。高抵抗領域３１内では、ｎ型不純物によって生成されるキャリア（電子）とｐ型不純物によって生成されるキャリア（ホール）が相殺されるので、高抵抗領域３１内のキャリア濃度は低い。このため、高抵抗領域３１は高い抵抗率を有している。また、本実施例では、領域４８ａへのｎ型不純物の注入量が領域３０ａへのｐ型不純物の注入量よりも多い。このため、レーザアニールのときに、領域４８ａから領域３０ａに拡散するｎ型不純物の量が、領域３０ａから領域４８ａに拡散するｐ型不純物の量よりも多い。したがって、高抵抗領域３１内ではｎ型不純物濃度がｐ型不純物濃度よりも高く、高抵抗領域３１はｎ型のカソード領域４８の一部となる。このため、下面１２ｂにおいて、カソード領域４８の幅がアニール前の領域４８ａの幅よりも広くなり、コレクタ領域３０の幅がアニール前の領域３０ａの幅よりも狭くなる。また、レーザアニールでは、レーザが照射されている下面１２ｂ近傍が最も高温となり、半導体基板１２の内部（深い位置）では下面１２ｂ近傍よりも低温となる。このため、不純物の拡散距離が、下面１２ｂ近傍では長く、深い位置では短い。このため、高抵抗領域３１の幅は、下面１２ｂで最も広く、深い位置ほど狭くなる。図５に示すように、下面１２ｂから深さＤ１の位置よりも深い位置では、不純物の相互拡散がほとんど生じておらず、高抵抗領域３１が形成されない。

次に、第４工程を実施する。第４工程は、第３工程の実施後に行われる。第４工程では、図６に示すように、第１範囲５０と第２範囲５２を含む半導体基板１２の下面１２ｂを削る。具体的には、例えば、研磨やエッチング等によって半導体基板１２の下面１２ｂ全域を削る。本工程では、高抵抗領域３１が除去される深さまで半導体基板１２を削る。

次に、図７に示すように、下面１２ｂに下部電極１６を形成する。下部電極１６は、スパッタリングまたは蒸着によって形成される。上述した高抵抗領域３１に下部電極１６が接触すると、高抵抗領域３１のキャリア濃度が低いので、高抵抗領域３１と下部電極１６の間に高い接触抵抗が生じる。しかしながら、本実施例では、第４工程において高抵抗領域３１が除去されており、高抵抗領域３１が存在しない下面１２ｂに下部電極１６が形成される。したがって、下部電極１６が、下面１２ｂのほぼ全域で半導体基板１２に対して低抵抗で接触する。

上記のとおり、本実施例の製造方法によれば、レーザアニール時に形成される高抵抗領域３１が第４工程で除去される。このため、ＩＧＢＴやダイオードの動作時に生じる損失が少ない。また、上記の方法によれば、図４の下面１２ｂにおけるイオン注入領域３０ａ、４８ａの境界の位置が、図６の下面１２ｂにおけるコレクタ領域３０とカソード領域４８の境界の位置と略一致する。このため、設計通りに正確に半導体装置を製造することができる。

なお、上述した実施例では、第４工程において高抵抗領域３１を完全に除去したが、高抵抗領域３１の一部が半導体基板１２に残ってもよい。高抵抗領域３１の幅が深い位置ほど狭くなるので、第４工程後に高抵抗領域３１が残存しても、第４工程で高抵抗領域３１の幅を狭くすることができ、低抵抗化が可能である。

また、上述した実施例では、半導体装置がＩＧＢＴを備えていたが、ＩＧＢＴに代えて半導体装置がバイポーラトランジスタを備えていてもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

例えば、上述した実施例では、第１工程の実施後に第２工程を行ったが、第２工程の実施後に第１工程を行ってもよい。

また、上述した実施例においては、半導体基板に注入するｎ型不純物の量がｐ型不純物の量より多かったが、これに限られない。注入するｐ型不純物の量がｎ型不純物の量より多くてもよい。この場合、レーザアニール処理（第３工程）を行うと、コレクタ領域がカソード領域側へ広がる。この構成によっても、第４工程を実施することで、両不純物の境界部の領域における抵抗を低減することができる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置
１２：半導体基板
１２ａ：上面
１２ｂ：下面
１４：上部電極
１６：下部電極
２０：ＩＧＢＴ領域
２２：エミッタ領域
２４：ボディ領域
２４ａ：ボディコンタクト領域
２４ｂ：低濃度ボディ領域
２６：ドリフト領域
２８：バッファ領域
３０：コレクタ領域
３１：高抵抗領域
３４：ゲート電極
４０：ダイオード領域
４２：アノード領域
４２ａ：アノードコンタクト領域
４２ｂ：低濃度アノード領域
４４：制御電極
４８：カソード領域
５０：第１範囲
５２：第２範囲
６０、６２：レジスト

Claims (1)

1. カソード領域を備えるダイオードとコレクタ領域を備えるスイッチング素子を有する半導体装置の製造方法であって、
   半導体基板の表面の一部である第１範囲にｐ型不純物を注入する第１工程と、
   前記表面の前記第１範囲に隣接する第２範囲にｎ型不純物を注入する第２工程と、
   前記第１工程と前記第２工程の実施後に、前記第１範囲と前記第２範囲にレーザを照射して前記半導体基板を加熱することによって、前記ｐ型不純物が活性化した前記コレクタ領域と前記ｎ型不純物が活性化した前記カソード領域を形成する第３工程と、
   前記第３工程の実施後に、前記第１範囲と前記第２範囲を含む前記表面を削る第４工程と、
   前記第４工程の実施後に、前記表面を削った後の前記コレクタ領域の表面と前記カソード領域の表面に跨る範囲に電極を形成する第５工程、
   を備え、
   前記第４工程では、前記第３工程によって前記第１範囲と前記第２範囲の境界部に生じる高抵抗領域が除去される深さまで、前記半導体基板の前記表面を削る、半導体装置の製造方法。
   
   
   

Images