JP4967205B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4967205B2 JP4967205B2 JP2001241953A JP2001241953A JP4967205B2 JP 4967205 B2 JP4967205 B2 JP 4967205B2 JP 2001241953 A JP2001241953 A JP 2001241953A JP 2001241953 A JP2001241953 A JP 2001241953A JP 4967205 B2 JP4967205 B2 JP 4967205B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor device
- layer
- semiconductor substrate
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にウェハ裏面から注入した不純物イオンの活性化熱処理をおこなう半導体装置の製造方法に関する。
【0002】
【従来の技術】
ウェハ裏面から不純物イオンを注入し、活性化熱処理をおこなうことによって製造される半導体装置として、ノンパンチスルー型の絶縁ゲート型バイポーラトランジスタ(以下、NPT−IGBTとする)またはフィールドストップ型の絶縁ゲート型バイポーラトランジスタ(以下、FS−IGBTとする)が知られている。NPT−IGBTは、n-ドリフト層を構成するFZウェハの表面にベース、エミッタおよびゲートの表面構造を形成した後、所望のウェハ厚までFZウェハの裏面を研磨(バックラップ)し、その研磨面からボロンを注入し、活性化熱処理をおこなってコレクタ層を形成し、コレクタ電極を形成するというプロセスによって製造される。
【0003】
FS−IGBTは、NPT−IGBTと同様にしてウェハ裏面の研磨までおこなった後、FZウェハの研磨面からリンおよびボロンを順次注入し、活性化熱処理をおこなってn+フィールドストップ層およびコレクタ層を形成し、コレクタ電極を形成するというプロセスによって製造される。いずれの場合も、活性化熱処理としておこなわれるのは、たとえば420℃で1時間の電気炉アニールか、波長が240nm〜1070nmで半値幅が100nsよりも短いパルスレーザーによるレーザーアニールか、それらの組み合わせである。
【0004】
【発明が解決しようとする課題】
しかしながら、上述した従来の低温での電気炉アニールや、短い半値幅のレーザー照射によるアニールでは、ウェハ裏面から、たとえばFS−IGBTの場合にはn+フィールドストップ層までの深い領域まで十分に不純物イオンを活性化させることができないという問題点がある。
【0005】
本発明は、上記問題点を解決するためなされたものであって、ウェハ表面側の構造に影響を及ぼすことなく、ウェハ裏面から深い領域まで十分に不純物イオンを活性化させることができる半導体装置の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、第1導電型の半導体基板の一方の主面側に選択的に形成された第2導電型のベース領域と、ベース領域に選択的に形成された第1導電型のエミッタ領域と、半導体基板の、エミッタ領域とベース領域とに挟まれた領域の上にゲート絶縁膜を介して形成されたゲート電極と、半導体基板の他方の主面に形成された第2導電型のコレクタ層と、コレクタ層と半導体基板との間に形成された、半導体基板よりも高い不純物濃度を有する第1導電型のフィールドストップ層と、を備えた半導体装置の製造方法であって、半導体基板の一方の主面に、半導体装置の表面側構造であるベース領域、エミッタ領域、ゲート絶縁膜およびゲート電極を形成し、半導体基板の他方の主面に第1導電型および第2導電型の不純物イオンを注入した後、波長が240nm〜1070nmで、かつ半値幅が100ns〜500nsのパルスレーザーを用いたレーザーアニール、またはそのレーザーアニールと低温での電気炉アニールを組み合わせて注入イオンの活性化熱処理をおこない、半導体基板の他方の主面に第1導電型のフィールドストップ層と第2導電型のコレクタ層とを形成する。パルスレーザーとして、たとえばYAGレーザーの第3高調波を用いる。
【0007】
この発明によれば、レーザーアニールで用いるレーザー光の半値幅が100ns〜500nsであり、従来(<100ns)よりも長いため、従来よりもウェハの深いところまでアニール効果が及ぶ。
【0008】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図1は、本発明方法を適用して製造される半導体装置の一例であるFS−IGBTの断面構造を示す図である。図1に示すように、このFS−IGBTは、n-ドリフト層1の表面にp+ベース領域2、n+エミッタ領域3、ゲート絶縁膜4、ゲート電極5、層間絶縁膜6およびエミッタ電極7が形成されている。
【0009】
n-ドリフト層1の裏面には、n+フィールドストップ層8、p+コレクタ層9およびコレクタ電極10が形成されている。FS−IGBTはFZウェハを用いて作製されており、全体の厚さは150μm〜200μm程度である。FZウェハの部分はn-ドリフト層1を構成する。たとえば600V耐圧のFS−IGBTでは、n-ドリフト層1の厚さは100μm程度である。p+コレクタ層9は、高ドーズ量の浅いp+拡散層よりなっている。
【0010】
つぎに、図2〜図5を参照しながら、図1に示す構成のFS−IGBTの製造プロセスについて説明する。まず、n型のFZウェハ11の表面上に、たとえば二酸化シリコンよりなるゲート絶縁膜4とたとえば多結晶シリコンよりなるゲート電極5を形成する。そして、その表面にたとえばBPSGよりなる層間絶縁膜6を形成する。
【0011】
つづいて、FZウェハ11の表面側にp+ベース領域2を形成し、このp+ベース領域2内にn+エミッタ領域3を形成する。このn+エミッタ領域3に接触するようにたとえばアルミ・シリコン膜よりなるエミッタ電極7を形成する。その後、エミッタ電極7の安定した接合性と低抵抗配線を実現するため、400〜450℃程度の低温熱処理をおこなう。そして、図示省略したたとえばポリイミド膜よりなる絶縁保護膜で被覆する。ここまでで、ウェハ表面側のプロセスが完了する(図2参照)。
【0012】
ついで、FZウェハ11の裏面を研磨し(バックラップ)、所望の厚さのn-ドリフト層1とする(図3参照)。そして、その研磨面よりリンおよびボロンを順次イオン注入し、フィールドストップ層となるイオン注入領域18およびコレクタ層となるイオン注入領域19を設ける(図4参照)。その後、活性化熱処理をおこない、n+フィールドストップ層8およびp+コレクタ層9を形成する(図5参照)。活性化熱処理としては、波長が240nm〜1070nmで、かつ半値幅が100ns〜500nsのパルスレーザー、たとえばYAGレーザーの第3高調波を用いたパルスレーザーによるレーザーアニールをおこなう。
【0013】
また、このレーザーアニールと低温での電気炉アニール(たとえば420℃で1時間)とを組み合わせてもよい。その後、p+コレクタ層9の側面に、アルミニウム層、チタン層、ニッケル層および金層の4層からなるコレクタ電極10を形成し、図1に示す構成となる。そして、エミッタ電極7の表面には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。コレクタ電極10は、はんだを介して固定部材に接続される。
【0014】
つぎに、本発明者らが実際に図1に示す構成のFS−IGBTを作製しておこなった検証内容について説明する。以下の実施例1〜2、従来例1〜3および参考例を用意した。
【0015】
(実施例1)
実施例1は、n+フィールドストップ層8およびp+コレクタ層9を形成する際の活性化熱処理として、パルスレーザーによるレーザーアニールのみをおこなったものである。その際、波長が355nmで半値幅が100nsのYAGの第3高調波(YAG3ω)を用い、周波数を500Hzとし、一回の照射エリアを約1mm角として50%のオーバーラップで照射した。また、活性化熱処理前のイオン注入条件は、リンについてはドーズ量が1×1013cm-2で、加速電圧が240keVで、傾斜角は0度であった。ボロンについてはドーズ量が1×1015cm-2で、加速電圧が45keVで、傾斜角は0度であった。
【0016】
(実施例2)
実施例2は、n+フィールドストップ層8およびp+コレクタ層9を形成する際の活性化熱処理として、420℃で1時間の電気炉アニールをおこなった後に、パルスレーザーによるレーザーアニールをおこなったものである。レーザーアニールの照射条件、およびリンとボロンのイオン注入条件は上記実施例1と同じである。
【0017】
(従来例1)
従来例1は、n+フィールドストップ層8およびp+コレクタ層9を形成する際の活性化熱処理として、420℃で1時間の電気炉アニールのみをおこなったものである。リンとボロンのイオン注入条件は上記実施例1と同じである。
【0018】
(従来例2)
従来例2は、n+フィールドストップ層8およびp+コレクタ層9を形成する際の活性化熱処理として、半値幅の短いエキシマレーザーを用いたパルスレーザーによるレーザーアニールのみをおこなったものである。その際、波長が308nmで半値幅が49nsのXeClレーザーを用い、周波数を100Hzとし、一回の照射エリアを約1mm角として90%のオーバーラップで照射した。リンとボロンのイオン注入条件は上記実施例1と同じである。
【0019】
(従来例3)
従来例3は、n+フィールドストップ層8およびp+コレクタ層9を形成する際の活性化熱処理として、420℃で1時間の電気炉アニールをおこなった後に、半値幅の短いエキシマレーザーを用いたパルスレーザーによるレーザーアニールをおこなったものである。レーザーアニールの照射条件は上記従来例2と同じであり、リンとボロンのイオン注入条件は上記実施例1と同じである。
【0020】
(参考例)
参考例は、n+フィールドストップ層8およびp+コレクタ層9を形成する際の活性化熱処理として、900℃で30分間の電気炉アニールのみをおこなったものである。リンとボロンのイオン注入条件は上記実施例1と同じである。
【0021】
図6は、上記実施例1〜2、従来例1〜3および参考例について、広がり抵抗法(SR)により測定したウェハ裏面側の濃度分布を示す図である。ただし、いずれも4層構造のコレクタ電極10を除いて測定した結果である。図6から明らかなように、実施例1では、p+コレクタ層9のピーク濃度は2.5×1019cm-3であり、n+フィールドストップ層8の濃度は3×1016cm-3である。実施例2では、p+コレクタ層9のピーク濃度は3×1019cm-3であり、n+フィールドストップ層8の濃度は1.5×1016cm-3である。
【0022】
それに対して、従来例1では、p+コレクタ層9のピーク濃度は5×1017cm-3であり、n+フィールドストップ層8の濃度は3.5×1015cm-3である。従来例2では、p+コレクタ層9のピーク濃度は8×1018cm-3であり、n+フィールドストップ層8はまったく活性化されていない。従来例3では、p+コレクタ層9のピーク濃度は1.3×1019cm-3であり、n+フィールドストップ層8の濃度は4×1015cm-3である。
【0023】
以上の結果より、実施例1および実施例2は、p+コレクタ層9およびn+フィールドストップ層8の両ピーク濃度とも、高温電気炉アニールをおこなった参考例と同レベルであり、p+コレクタ層9およびn+フィールドストップ層8の両層とも活性化が促進されたことがわかる。また、p+コレクタ層9の拡散深さについては、実施例1のほうが実施例2よりも深くなっている。また、実施例2のp+コレクタ層9の拡散深さは従来例3と同程度である。従来例2および3においては、半値幅の短いパルスレーザー照射によるアニールの効果はn+フィールドストップ層8までほとんど及んでいないことがわかる。
【0024】
つぎに、本発明者らは、実施例1に対して、パルスレーザーの半値幅のみを変化させて半値幅の影響を調べた。実施例1の半値幅が100nsであるのに対して、半値幅を250nsと500nsにした。図7は、それらの試料について広がり抵抗法(SR)により測定したウェハ裏面側の濃度分布を示す図である。図7より、パルスレーザーの半値幅を増加させることによって、上述した参考例のように高濃度を維持したまま拡散深さを増加させることができることがわかる。つまり、半値幅を長くするほど、n+フィールドストップ層8の深さ方向の活性化を図ることができる。したがって、電気炉アニールをおこなわずにn+フィールドストップ層8を活性化させることができるので、ウェハ表面側の構造に熱的影響や熱応力の影響をできるだけ与えずに、所望の特性を有するデバイスを作製することができる。
【0025】
また、本発明者らは、実施例2に対しても同様にパルスレーザーの半値幅のみを250nsと500nsに変化させて半値幅の影響を調べた。図8は、それらの試料について広がり抵抗法(SR)により測定したウェハ裏面側の濃度分布を示す図である。図8より、実施例1に対する半値幅の影響(図7参照)と同様の結果が得られたことがわかる。
【0026】
ところで、本発明方法は上述したFS−IGBTに限らず、NPT−IGBTの製造にも適用できる。図9は、本発明方法を適用して製造される半導体装置の他の例であるNPT−IGBTの断面構造を示す図である。図9に示すように、このNPT−IGBTは、FZウェハよりなるn-ドリフト層21の表面にp+ベース領域22、n+エミッタ領域23、ゲート絶縁膜24、ゲート電極25、層間絶縁膜26およびエミッタ電極27が形成され、n-ドリフト層21の裏面にp+コレクタ層29およびコレクタ電極30が形成されている。p+コレクタ層29を形成するためにFZウェハの裏面にボロンをイオン注入した後の活性化熱処理の際に、波長が240nm〜1070nmで、かつ半値幅が100ns〜500nsのパルスレーザー、たとえばYAGレーザーの第3高調波を用いたパルスレーザーによるレーザーアニールをおこなうか、またはそれにたとえば420℃で1時間の電気炉アニールを組み合わせておこなう。
【0027】
上述した実施の形態によれば、レーザーアニールで用いるレーザー光の半値幅が従来よりも長いため、従来よりもウェハの深いところまでアニール効果が及び、より深くまでイオン注入層の活性化が促進される。したがって、高温での電気炉アニールをおこなわずに済むので、ウェハ表面側の構造に影響を与えることなく、安定した低オン電圧動作を実現するデバイス特性の良好な半導体装置が得られる。
【0028】
以上において本発明は種々変更可能である。たとえば、レーザーアニールをおこなった後に電気炉アニールをおこなう構成としてもよいし、パルスレーザーの半値幅は100ns〜500nsの範囲であれば、100ns、250nsまたは500ns以外でもよい。また、上述した説明においてp型とn型を逆にしてもよい。さらには、プレナー型のIGBTに限らず、ウェハ表面に狭く深い溝を形成し、その溝の側面にMOSFETを形成したトレンチ型のIGBTにも本発明を適用することができる。
【0029】
【発明の効果】
本発明によれば、レーザーアニールで用いるレーザー光の半値幅が従来よりも長いため、従来よりもウェハの深いところまでアニール効果が及び、より深くまでイオン注入層の活性化が促進される。この方法は、電気炉アニールを必要としないため薄型デバイスの作製に有効である。また、このレーザーアニールと低温での電気炉アニールを組み合わせることによって、より一層活性化が促進される。したがって、本発明は、ウェハ表面側の構造に影響を与えることなく、安定した低オン電圧動作を実現するデバイス特性の良好な半導体装置が得られるという効果を奏する。
【図面の簡単な説明】
【図1】本発明にかかる半導体装置の製造方法を適用して製造される半導体装置の構造を示す縦断面図である。
【図2】図1に示す半導体装置の製造途中の構造を示す縦断面図である。
【図3】図1に示す半導体装置の製造途中の構造を示す縦断面図である。
【図4】図1に示す半導体装置の製造途中の構造を示す縦断面図である。
【図5】図1に示す半導体装置の製造途中の構造を示す縦断面図である。
【図6】本発明者らが検証をおこなった結果を示すウェハ裏面側の濃度の分布を示す濃度分布図である。
【図7】本発明者らが検証をおこなった結果を示すウェハ裏面側の濃度の分布を示す濃度分布図である。
【図8】本発明者らが検証をおこなった結果を示すウェハ裏面側の濃度の分布を示す濃度分布図である。
【図9】本発明にかかる半導体装置の製造方法を適用して製造される半導体装置の他の構造を示す縦断面図である。
【符号の説明】
1,21 n-ドリフト層
2,22 p+ベース領域
3,23 n+エミッタ領域
4,24 ゲート絶縁膜
5,25 ゲート電極
6,26 層間絶縁膜
7,27 エミッタ電極
8 n+フィールドストップ層
9,29 p+コレクタ層
10,30 コレクタ電極
11 FZウェハ
Claims (3)
- 第1導電型の半導体基板の一方の主面側に選択的に形成された第2導電型のベース領域と、前記ベース領域に選択的に形成された第1導電型のエミッタ領域と、前記半導体基板の、前記エミッタ領域と前記ベース領域とに挟まれた領域の上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の他方の主面に形成された第2導電型のコレクタ層と、前記コレクタ層と前記半導体基板との間に形成された、前記半導体基板よりも高い不純物濃度を有する第1導電型のフィールドストップ層と、を備えた半導体装置の製造方法であって、
前記半導体基板の一方の主面に、前記半導体装置の表面側構造である前記ベース領域、前記エミッタ領域、前記ゲート絶縁膜および前記ゲート電極を形成する形成工程と、
前記形成工程後、前記半導体基板の他方の主面に第1導電型および第2導電型の不純物イオンを注入するイオン注入工程と、
前記イオン注入工程後、前記半導体基板の他方の主面に、波長が240nm〜1070nmで、かつ半値幅が100ns〜500nsのパルスレーザーを照射し、第1導電型の前記フィールドストップ層と第2導電型の前記コレクタ層とを形成する活性化熱処理工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記パルスレーザーはYAGレーザーの第3高調波であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記イオン注入工程後であって、前記レーザー照射前に、低温での電気炉アニールをおこなう工程を有することを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241953A JP4967205B2 (ja) | 2001-08-09 | 2001-08-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241953A JP4967205B2 (ja) | 2001-08-09 | 2001-08-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003059856A JP2003059856A (ja) | 2003-02-28 |
JP4967205B2 true JP4967205B2 (ja) | 2012-07-04 |
Family
ID=19072307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001241953A Expired - Lifetime JP4967205B2 (ja) | 2001-08-09 | 2001-08-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4967205B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4043865B2 (ja) * | 2002-07-05 | 2008-02-06 | 住友重機械工業株式会社 | レーザ照射を用いた半導体装置の製造方法 |
JP3960174B2 (ja) * | 2002-09-09 | 2007-08-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
DE102004030268B4 (de) | 2003-06-24 | 2013-02-21 | Fuji Electric Co., Ltd | Verfahren zum Herstellen eines Halbleiterelements |
JP4590880B2 (ja) * | 2003-06-24 | 2010-12-01 | 富士電機システムズ株式会社 | 半導体素子の製造方法 |
JP5034153B2 (ja) * | 2004-03-18 | 2012-09-26 | 富士電機株式会社 | 半導体素子の製造方法 |
JP2006351659A (ja) * | 2005-06-14 | 2006-12-28 | Toyota Motor Corp | 半導体装置の製造方法 |
WO2007015388A1 (ja) | 2005-08-03 | 2007-02-08 | Phoeton Corp. | 半導体装置の製造方法および半導体装置の製造装置 |
JP5087828B2 (ja) | 2005-08-26 | 2012-12-05 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5201305B2 (ja) * | 2006-07-03 | 2013-06-05 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2008085050A (ja) | 2006-09-27 | 2008-04-10 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4900944B2 (ja) * | 2007-01-15 | 2012-03-21 | 富士電機株式会社 | 電力変換装置および電力変換用の半導体装置 |
DE102008003953A1 (de) | 2007-02-28 | 2008-09-04 | Fuji Electric Device Technology Co. Ltd. | Verfahren zur Herstellung eines Halbleiterelements |
JP5365009B2 (ja) | 2008-01-23 | 2013-12-11 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5668270B2 (ja) | 2008-12-11 | 2015-02-12 | 富士電機株式会社 | 半導体素子の製造方法 |
JP5556431B2 (ja) | 2010-06-24 | 2014-07-23 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5660880B2 (ja) * | 2010-12-20 | 2015-01-28 | 住友重機械工業株式会社 | レーザアニール方法 |
DE112012000501T5 (de) | 2011-01-18 | 2013-10-24 | Fuji Electric Co., Ltd. | Verfahren zur Herstellung eines rückwärts sperrenden Halbleiterelements |
JP5621621B2 (ja) * | 2011-01-24 | 2014-11-12 | 三菱電機株式会社 | 半導体装置と半導体装置の製造方法 |
JP5751106B2 (ja) * | 2011-09-20 | 2015-07-22 | 株式会社デンソー | 半導体装置の製造方法 |
CN103578980A (zh) * | 2012-07-19 | 2014-02-12 | 无锡华润上华半导体有限公司 | 场终止绝缘栅双极型晶体管的制备方法 |
CN104517836B (zh) * | 2013-09-26 | 2018-01-23 | 无锡华润上华科技有限公司 | 场截止型绝缘栅双极型晶体管的制备方法 |
TWI521570B (zh) * | 2013-09-27 | 2016-02-11 | 財團法人工業技術研究院 | 半導體結構及其製造方法 |
JP6482180B2 (ja) * | 2014-03-25 | 2019-03-13 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
CN109075042B (zh) * | 2016-04-27 | 2023-11-14 | 住友重机械工业株式会社 | 激光退火方法及激光退火装置 |
JP7375340B2 (ja) * | 2019-06-12 | 2023-11-08 | サンケン電気株式会社 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567132A (en) * | 1978-11-15 | 1980-05-21 | Toshiba Corp | Method for manufacturing semiconductor device |
JPS56146231A (en) * | 1980-03-31 | 1981-11-13 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
JPS59181531A (ja) * | 1983-03-31 | 1984-10-16 | Oki Electric Ind Co Ltd | 拡散領域の形成方法 |
JPH02303025A (ja) * | 1989-05-17 | 1990-12-17 | Sony Corp | 半導体装置の製造方法 |
JP3211394B2 (ja) * | 1992-08-13 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
JP2000349042A (ja) * | 1999-06-03 | 2000-12-15 | Toshiba Corp | 半導体素子の製造方法と製造装置 |
-
2001
- 2001-08-09 JP JP2001241953A patent/JP4967205B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003059856A (ja) | 2003-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4967205B2 (ja) | 半導体装置の製造方法 | |
JP4590880B2 (ja) | 半導体素子の製造方法 | |
WO2013108911A1 (ja) | 半導体装置およびその製造方法 | |
US7485920B2 (en) | Process to create buried heavy metal at selected depth | |
US6559023B2 (en) | Method of fabricating a semiconductor device with phosphorous and boron ion implantation, and by annealing to control impurity concentration thereof | |
JP3277533B2 (ja) | 半導体装置の製造方法 | |
CN106981511B (zh) | 半导体装置及其制造方法 | |
JP2006351659A (ja) | 半導体装置の製造方法 | |
US8420512B2 (en) | Method for manufacturing semiconductor device | |
JPH1027807A (ja) | 半導体デバイス製造方法 | |
JP2009524227A (ja) | 酸素含有半導体ウェハの処理方法、および半導体素子 | |
JPWO2011096326A1 (ja) | 半導体素子の製造方法および半導体素子の製造装置 | |
JP2007123300A (ja) | 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法 | |
JP7243744B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7135387B2 (en) | Method of manufacturing semiconductor element | |
JP2010212530A (ja) | 半導体素子の製造方法 | |
JP3885598B2 (ja) | 半導体装置の製造方法 | |
JP4043865B2 (ja) | レーザ照射を用いた半導体装置の製造方法 | |
US6649981B2 (en) | High breakdown voltage semiconductor device | |
JP5034153B2 (ja) | 半導体素子の製造方法 | |
JP3919591B2 (ja) | 半導体装置の製造方法 | |
JP5201305B2 (ja) | 半導体装置の製造方法 | |
JP5692241B2 (ja) | 逆阻止型半導体素子の製造方法 | |
JP6801775B2 (ja) | 半導体装置の製造方法 | |
JPH0677155A (ja) | 半導体基板の熱処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4967205 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |