JP2003059856A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003059856A JP2003059856A JP2001241953A JP2001241953A JP2003059856A JP 2003059856 A JP2003059856 A JP 2003059856A JP 2001241953 A JP2001241953 A JP 2001241953A JP 2001241953 A JP2001241953 A JP 2001241953A JP 2003059856 A JP2003059856 A JP 2003059856A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- laser
- semiconductor device
- annealing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
ェハ表面側に形成した構造に影響を及ぼすことなく、ウ
ェハ裏面から深い領域まで十分に活性化させること。 【解決手段】 FZウェハ11の表面に半導体装置の表
面側構造を形成し、FZウェハの11裏面に不純物イオ
ンを注入した後、波長が240nm〜1070nmで、
かつ半値幅が100ns〜500nsのパルスレーザー
を用いたレーザーアニール、またはそのレーザーアニー
ルと低温での電気炉アニールを組み合わせて、注入イオ
ンの活性化熱処理をおこなう。パルスレーザーとして、
たとえばYAGレーザーの第3高調波を用いる。
Description
方法に関し、特にウェハ裏面から注入した不純物イオン
の活性化熱処理をおこなう半導体装置の製造方法に関す
る。
活性化熱処理をおこなうことによって製造される半導体
装置として、ノンパンチスルー型の絶縁ゲート型バイポ
ーラトランジスタ(以下、NPT−IGBTとする)ま
たはフィールドストップ型の絶縁ゲート型バイポーラト
ランジスタ(以下、FS−IGBTとする)が知られて
いる。NPT−IGBTは、n-ドリフト層を構成する
FZウェハの表面にベース、エミッタおよびゲートの表
面構造を形成した後、所望のウェハ厚までFZウェハの
裏面を研磨(バックラップ)し、その研磨面からボロン
を注入し、活性化熱処理をおこなってコレクタ層を形成
し、コレクタ電極を形成するというプロセスによって製
造される。
様にしてウェハ裏面の研磨までおこなった後、FZウェ
ハの研磨面からリンおよびボロンを順次注入し、活性化
熱処理をおこなってn+フィールドストップ層およびコ
レクタ層を形成し、コレクタ電極を形成するというプロ
セスによって製造される。いずれの場合も、活性化熱処
理としておこなわれるのは、たとえば420℃で1時間
の電気炉アニールか、波長が240nm〜1070nm
で半値幅が100nsよりも短いパルスレーザーによる
レーザーアニールか、それらの組み合わせである。
た従来の低温での電気炉アニールや、短い半値幅のレー
ザー照射によるアニールでは、ウェハ裏面から、たとえ
ばFS−IGBTの場合にはn+フィールドストップ層
までの深い領域まで十分に不純物イオンを活性化させる
ことができないという問題点がある。
れたものであって、ウェハ表面側の構造に影響を及ぼす
ことなく、ウェハ裏面から深い領域まで十分に不純物イ
オンを活性化させることができる半導体装置の製造方法
を提供することを目的とする。
め、本発明にかかる半導体装置の製造方法は、ウェハ表
面に半導体装置の表面側構造を形成し、ウェハ裏面に不
純物イオンを注入した後、波長が240nm〜1070
nmで、かつ半値幅が100ns〜500nsのパルス
レーザーを用いたレーザーアニール、またはそのレーザ
ーアニールと低温での電気炉アニールを組み合わせて、
注入イオンの活性化熱処理をおこなう。パルスレーザー
として、たとえばYAGレーザーの第3高調波を用い
る。
いるレーザー光の半値幅が100ns〜500nsであ
り、従来(<100ns)よりも長いため、従来よりも
ウェハの深いところまでアニール効果が及ぶ。
いて図面を参照しつつ詳細に説明する。図1は、本発明
方法を適用して製造される半導体装置の一例であるFS
−IGBTの断面構造を示す図である。図1に示すよう
に、このFS−IGBTは、n-ドリフト層1の表面に
p+ベース領域2、n+エミッタ領域3、ゲート絶縁膜
4、ゲート電極5、層間絶縁膜6およびエミッタ電極7
が形成されている。
ドストップ層8、p+コレクタ層9およびコレクタ電極
10が形成されている。FS−IGBTはFZウェハを
用いて作製されており、全体の厚さは150μm〜20
0μm程度である。FZウェハの部分はn-ドリフト層
1を構成する。たとえば600V耐圧のFS−IGBT
では、n-ドリフト層1の厚さは100μm程度であ
る。p+コレクタ層9は、高ドーズ量の浅いp+拡散層よ
りなっている。
に示す構成のFS−IGBTの製造プロセスについて説
明する。まず、n型のFZウェハ11の表面上に、たと
えば二酸化シリコンよりなるゲート絶縁膜4とたとえば
多結晶シリコンよりなるゲート電極5を形成する。そし
て、その表面にたとえばBPSGよりなる層間絶縁膜6
を形成する。
ベース領域2を形成し、このp+ベース領域2内にn+エ
ミッタ領域3を形成する。このn+エミッタ領域3に接
触するようにたとえばアルミ・シリコン膜よりなるエミ
ッタ電極7を形成する。その後、エミッタ電極7の安定
した接合性と低抵抗配線を実現するため、400〜45
0℃程度の低温熱処理をおこなう。そして、図示省略し
たたとえばポリイミド膜よりなる絶縁保護膜で被覆す
る。ここまでで、ウェハ表面側のプロセスが完了する
(図2参照)。
(バックラップ)、所望の厚さのn-ドリフト層1とす
る(図3参照)。そして、その研磨面よりリンおよびボ
ロンを順次イオン注入し、フィールドストップ層となる
イオン注入領域18およびコレクタ層となるイオン注入
領域19を設ける(図4参照)。その後、活性化熱処理
をおこない、n+フィールドストップ層8およびp+コレ
クタ層9を形成する(図5参照)。活性化熱処理として
は、波長が240nm〜1070nmで、かつ半値幅が
100ns〜500nsのパルスレーザー、たとえばY
AGレーザーの第3高調波を用いたパルスレーザーによ
るレーザーアニールをおこなう。
気炉アニール(たとえば420℃で1時間)とを組み合
わせてもよい。その後、p+コレクタ層9の側面に、ア
ルミニウム層、チタン層、ニッケル層および金層の4層
からなるコレクタ電極10を形成し、図1に示す構成と
なる。そして、エミッタ電極7の表面には、アルミワイ
ヤ電極が超音波ワイヤボンディング装置により固着され
る。コレクタ電極10は、はんだを介して固定部材に接
続される。
成のFS−IGBTを作製しておこなった検証内容につ
いて説明する。以下の実施例1〜2、従来例1〜3およ
び参考例を用意した。
ストップ層8およびp+コレクタ層9を形成する際の活
性化熱処理として、パルスレーザーによるレーザーアニ
ールのみをおこなったものである。その際、波長が35
5nmで半値幅が100nsのYAGの第3高調波(Y
AG3ω)を用い、周波数を500Hzとし、一回の照
射エリアを約1mm角として50%のオーバーラップで
照射した。また、活性化熱処理前のイオン注入条件は、
リンについてはドーズ量が1×1013cm-2で、加速電
圧が240keVで、傾斜角は0度であった。ボロンに
ついてはドーズ量が1×1015cm-2で、加速電圧が4
5keVで、傾斜角は0度であった。
ストップ層8およびp+コレクタ層9を形成する際の活
性化熱処理として、420℃で1時間の電気炉アニール
をおこなった後に、パルスレーザーによるレーザーアニ
ールをおこなったものである。レーザーアニールの照射
条件、およびリンとボロンのイオン注入条件は上記実施
例1と同じである。
ストップ層8およびp+コレクタ層9を形成する際の活
性化熱処理として、420℃で1時間の電気炉アニール
のみをおこなったものである。リンとボロンのイオン注
入条件は上記実施例1と同じである。
ストップ層8およびp+コレクタ層9を形成する際の活
性化熱処理として、半値幅の短いエキシマレーザーを用
いたパルスレーザーによるレーザーアニールのみをおこ
なったものである。その際、波長が308nmで半値幅
が49nsのXeClレーザーを用い、周波数を100
Hzとし、一回の照射エリアを約1mm角として90%
のオーバーラップで照射した。リンとボロンのイオン注
入条件は上記実施例1と同じである。
ストップ層8およびp+コレクタ層9を形成する際の活
性化熱処理として、420℃で1時間の電気炉アニール
をおこなった後に、半値幅の短いエキシマレーザーを用
いたパルスレーザーによるレーザーアニールをおこなっ
たものである。レーザーアニールの照射条件は上記従来
例2と同じであり、リンとボロンのイオン注入条件は上
記実施例1と同じである。
ップ層8およびp+コレクタ層9を形成する際の活性化
熱処理として、900℃で30分間の電気炉アニールの
みをおこなったものである。リンとボロンのイオン注入
条件は上記実施例1と同じである。
および参考例について、広がり抵抗法(SR)により測
定したウェハ裏面側の濃度分布を示す図である。ただ
し、いずれも4層構造のコレクタ電極10を除いて測定
した結果である。図6から明らかなように、実施例1で
は、p+コレクタ層9のピーク濃度は2.5×1019c
m-3であり、n+フィールドストップ層8の濃度は3×
1016cm-3である。実施例2では、p+コレクタ層9
のピーク濃度は3×1019cm-3であり、n+フィール
ドストップ層8の濃度は1.5×1016cm-3である。
タ層9のピーク濃度は5×1017cm-3であり、n+フ
ィールドストップ層8の濃度は3.5×1015cm-3で
ある。従来例2では、p+コレクタ層9のピーク濃度は
8×1018cm-3であり、n+フィールドストップ層8
はまったく活性化されていない。従来例3では、p+コ
レクタ層9のピーク濃度は1.3×1019cm-3であ
り、n+フィールドストップ層8の濃度は4×1015c
m-3である。
は、p+コレクタ層9およびn+フィールドストップ層8
の両ピーク濃度とも、高温電気炉アニールをおこなった
参考例と同レベルであり、p+コレクタ層9およびn+フ
ィールドストップ層8の両層とも活性化が促進されたこ
とがわかる。また、p+コレクタ層9の拡散深さについ
ては、実施例1のほうが実施例2よりも深くなってい
る。また、実施例2のp +コレクタ層9の拡散深さは従
来例3と同程度である。従来例2および3においては、
半値幅の短いパルスレーザー照射によるアニールの効果
はn+フィールドストップ層8までほとんど及んでいな
いことがわかる。
て、パルスレーザーの半値幅のみを変化させて半値幅の
影響を調べた。実施例1の半値幅が100nsであるの
に対して、半値幅を250nsと500nsにした。図
7は、それらの試料について広がり抵抗法(SR)によ
り測定したウェハ裏面側の濃度分布を示す図である。図
7より、パルスレーザーの半値値を増加させることによ
って、上述した参考例のように高濃度を維持したまま拡
散深さを増加させることができることがわかる。つま
り、半値幅を長くするほど、n+フィールドストップ層
8の深さ方向の活性化を図ることができる。したがっ
て、電気炉アニールをおこなわずにn+フィールドスト
ップ層8を活性化させることができるので、ウェハ表面
側の構造に熱的影響や熱応力の影響をできるだけ与えず
に、所望の特性を有するデバイスを作製することができ
る。
同様にパルスレーザーの半値幅のみを250nsと50
0nsに変化させて半値幅の影響を調べた。図8は、そ
れらの試料について広がり抵抗法(SR)により測定し
たウェハ裏面側の濃度分布を示す図である。図8より、
実施例1に対する半値幅の影響(図7参照)と同様の結
果が得られたことがわかる。
GBTに限らず、NPT−IGBTの製造にも適用でき
る。図9は、本発明方法を適用して製造される半導体装
置の他の例であるNPT−IGBTの断面構造を示す図
である。図9に示すように、このNPT−IGBTは、
FZウェハよりなるn-ドリフト層21の表面にp+ベー
ス領域22、n+エミッタ領域23、ゲート絶縁膜2
4、ゲート電極25、層間絶縁膜26およびエミッタ電
極27が形成され、n-ドリフト層21の裏面にp+コレ
クタ層29およびコレクタ電極30が形成されている。
p+コレクタ層29を形成するためにFZウェハの裏面
にボロンをイオン注入した後の活性化熱処理の際に、波
長が240nm〜1070nmで、かつ半値幅が100
ns〜500nsのパルスレーザー、たとえばYAGレ
ーザーの第3高調波を用いたパルスレーザーによるレー
ザーアニールをおこなうか、またはそれにたとえば42
0℃で1時間の電気炉アニールを組み合わせておこな
う。
ニールで用いるレーザー光の半値幅が従来よりも長いた
め、従来よりもウェハの深いところまでアニール効果が
及び、より深くまでイオン注入層の活性化が促進され
る。したがって、高温での電気炉アニールをおこなわず
に済むので、ウェハ表面側の構造に影響を与えることな
く、安定した低オン電圧動作を実現するデバイス特性の
良好な半導体装置が得られる。
る。たとえば、レーザーアニールをおこなった後に電気
炉アニールをおこなう構成としてもよいし、パルスレー
ザーの半値幅は100ns〜500nsの範囲であれ
ば、100ns、250nsまたは500ns以外でも
よい。また、上述した説明においてp型とn型を逆にし
てもよい。さらには、プレナー型のIGBTに限らず、
ウェハ表面に狭く深い溝を形成し、その溝の側面にMO
SFETを形成したトレンチ型のIGBTにも本発明を
適用することができる。
いるレーザー光の半値幅が従来よりも長いため、従来よ
りもウェハの深いところまでアニール効果が及び、より
深くまでイオン注入層の活性化が促進される。この方法
は、電気炉アニールを必要としないため薄型デバイスの
作製に有効である。また、このレーザーアニールと低温
での電気炉アニールを組み合わせることによって、より
一層活性化が促進される。したがって、本発明は、ウェ
ハ表面側の構造に影響を与えることなく、安定した低オ
ン電圧動作を実現するデバイス特性の良好な半導体装置
が得られるという効果を奏する。
て製造される半導体装置の構造を示す縦断面図である。
縦断面図である。
縦断面図である。
縦断面図である。
縦断面図である。
ハ裏面側の濃度の分布を示す濃度分布図である。
ハ裏面側の濃度の分布を示す濃度分布図である。
ハ裏面側の濃度の分布を示す濃度分布図である。
て製造される半導体装置の他の構造を示す縦断面図であ
る。
Claims (4)
- 【請求項1】 ウェハ表面に半導体装置の表面側構造を
形成する形成工程と、 ウェハ裏面に不純物イオンを注入するイオン注入工程
と、 前記ウェハ裏面に、波長が240nm〜1070nm
で、かつ半値幅が100ns〜500nsのパルスレー
ザーを照射するレーザー照射工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項2】 前記パルスレーザーはYAGレーザーの
第3高調波であることを特徴とする請求項1に記載の半
導体装置の製造方法。 - 【請求項3】 前記イオン注入工程後であって、前記レ
ーザー照射工程前に、低温での電気炉アニールをおこな
う工程を有することを特徴とする請求項1または2に記
載の半導体装置の製造方法。 - 【請求項4】 前記レーザー照射工程後であって、前記
形成工程の前に、低温での電気炉アニールをおこなう工
程を有することを特徴とする請求項1または2に記載の
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241953A JP4967205B2 (ja) | 2001-08-09 | 2001-08-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241953A JP4967205B2 (ja) | 2001-08-09 | 2001-08-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003059856A true JP2003059856A (ja) | 2003-02-28 |
JP4967205B2 JP4967205B2 (ja) | 2012-07-04 |
Family
ID=19072307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001241953A Expired - Lifetime JP4967205B2 (ja) | 2001-08-09 | 2001-08-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4967205B2 (ja) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039984A (ja) * | 2002-07-05 | 2004-02-05 | Sumitomo Heavy Ind Ltd | レーザ照射を用いた半導体装置の製造方法 |
JP2004103763A (ja) * | 2002-09-09 | 2004-04-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2005223301A (ja) * | 2003-06-24 | 2005-08-18 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2005268487A (ja) * | 2004-03-18 | 2005-09-29 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法および半導体素子の製造装置 |
US7135387B2 (en) | 2003-06-24 | 2006-11-14 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor element |
JP2006351659A (ja) * | 2005-06-14 | 2006-12-28 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2008016466A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
JP2008171294A (ja) * | 2007-01-15 | 2008-07-24 | Fuji Electric Device Technology Co Ltd | 電力変換装置および電力変換用の半導体装置 |
US7517777B2 (en) | 2005-08-26 | 2009-04-14 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device formed by the method |
US7776660B2 (en) | 2006-09-27 | 2010-08-17 | Renesas Technology Corp. | Manufacturing method of a semiconductor device |
US7807554B2 (en) | 2007-02-28 | 2010-10-05 | Fuji Electric Systems Co., Ltd. | Method of manufacturing semiconductor element |
US7943534B2 (en) | 2005-08-03 | 2011-05-17 | Phoeton Corp. | Semiconductor device manufacturing method and semiconductor device manufacturing system |
US8084814B2 (en) | 2008-01-23 | 2011-12-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of producing the same |
JP2012134228A (ja) * | 2010-12-20 | 2012-07-12 | Sumitomo Heavy Ind Ltd | レーザアニール方法及びレーザアニール装置 |
WO2012099080A1 (ja) * | 2011-01-18 | 2012-07-26 | 富士電機株式会社 | 逆阻止型半導体素子の製造方法 |
JP2012156207A (ja) * | 2011-01-24 | 2012-08-16 | Mitsubishi Electric Corp | 半導体装置と半導体装置の製造方法 |
JP2013065790A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | 半導体装置の製造方法 |
US8420512B2 (en) | 2008-12-11 | 2013-04-16 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
WO2014012425A1 (zh) * | 2012-07-19 | 2014-01-23 | 无锡华润上华半导体有限公司 | 场终止igbt的制造方法 |
WO2015043386A1 (zh) * | 2013-09-26 | 2015-04-02 | 无锡华润上华半导体有限公司 | 场截止型绝缘栅双极型晶体管的制备方法 |
CN104517838A (zh) * | 2013-09-27 | 2015-04-15 | 财团法人工业技术研究院 | 半导体结构及其制造方法 |
WO2015146757A1 (ja) * | 2014-03-25 | 2015-10-01 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
US9418852B2 (en) | 2010-06-24 | 2016-08-16 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device |
WO2017188166A1 (ja) * | 2016-04-27 | 2017-11-02 | 住友重機械工業株式会社 | レーザアニール方法及びレーザアニール装置 |
JP2020202321A (ja) * | 2019-06-12 | 2020-12-17 | サンケン電気株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567132A (en) * | 1978-11-15 | 1980-05-21 | Toshiba Corp | Method for manufacturing semiconductor device |
JPS56146231A (en) * | 1980-03-31 | 1981-11-13 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
JPS59181531A (ja) * | 1983-03-31 | 1984-10-16 | Oki Electric Ind Co Ltd | 拡散領域の形成方法 |
JPH02303025A (ja) * | 1989-05-17 | 1990-12-17 | Sony Corp | 半導体装置の製造方法 |
JPH0669149A (ja) * | 1992-08-13 | 1994-03-11 | Sony Corp | 半導体装置の製造方法 |
JP2000349042A (ja) * | 1999-06-03 | 2000-12-15 | Toshiba Corp | 半導体素子の製造方法と製造装置 |
-
2001
- 2001-08-09 JP JP2001241953A patent/JP4967205B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567132A (en) * | 1978-11-15 | 1980-05-21 | Toshiba Corp | Method for manufacturing semiconductor device |
JPS56146231A (en) * | 1980-03-31 | 1981-11-13 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
JPS59181531A (ja) * | 1983-03-31 | 1984-10-16 | Oki Electric Ind Co Ltd | 拡散領域の形成方法 |
JPH02303025A (ja) * | 1989-05-17 | 1990-12-17 | Sony Corp | 半導体装置の製造方法 |
JPH0669149A (ja) * | 1992-08-13 | 1994-03-11 | Sony Corp | 半導体装置の製造方法 |
JP2000349042A (ja) * | 1999-06-03 | 2000-12-15 | Toshiba Corp | 半導体素子の製造方法と製造装置 |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039984A (ja) * | 2002-07-05 | 2004-02-05 | Sumitomo Heavy Ind Ltd | レーザ照射を用いた半導体装置の製造方法 |
JP2004103763A (ja) * | 2002-09-09 | 2004-04-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP4590880B2 (ja) * | 2003-06-24 | 2010-12-01 | 富士電機システムズ株式会社 | 半導体素子の製造方法 |
JP2005223301A (ja) * | 2003-06-24 | 2005-08-18 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
US7135387B2 (en) | 2003-06-24 | 2006-11-14 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor element |
DE102004030268B4 (de) * | 2003-06-24 | 2013-02-21 | Fuji Electric Co., Ltd | Verfahren zum Herstellen eines Halbleiterelements |
JP2005268487A (ja) * | 2004-03-18 | 2005-09-29 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法および半導体素子の製造装置 |
JP2006351659A (ja) * | 2005-06-14 | 2006-12-28 | Toyota Motor Corp | 半導体装置の製造方法 |
US7943534B2 (en) | 2005-08-03 | 2011-05-17 | Phoeton Corp. | Semiconductor device manufacturing method and semiconductor device manufacturing system |
US7517777B2 (en) | 2005-08-26 | 2009-04-14 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device formed by the method |
JP2008016466A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
US7776660B2 (en) | 2006-09-27 | 2010-08-17 | Renesas Technology Corp. | Manufacturing method of a semiconductor device |
JP2008171294A (ja) * | 2007-01-15 | 2008-07-24 | Fuji Electric Device Technology Co Ltd | 電力変換装置および電力変換用の半導体装置 |
US7807554B2 (en) | 2007-02-28 | 2010-10-05 | Fuji Electric Systems Co., Ltd. | Method of manufacturing semiconductor element |
US8084814B2 (en) | 2008-01-23 | 2011-12-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of producing the same |
US10068998B2 (en) | 2008-01-23 | 2018-09-04 | Fuji Electric Co., Ltd. | Semiconductor device and method of producing the same |
US8420512B2 (en) | 2008-12-11 | 2013-04-16 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
US9418852B2 (en) | 2010-06-24 | 2016-08-16 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device |
JP2012134228A (ja) * | 2010-12-20 | 2012-07-12 | Sumitomo Heavy Ind Ltd | レーザアニール方法及びレーザアニール装置 |
WO2012099080A1 (ja) * | 2011-01-18 | 2012-07-26 | 富士電機株式会社 | 逆阻止型半導体素子の製造方法 |
CN103329255A (zh) * | 2011-01-18 | 2013-09-25 | 富士电机株式会社 | 反向阻断型半导体元件的制造方法 |
JPWO2012099080A1 (ja) * | 2011-01-18 | 2014-06-30 | 富士電機株式会社 | 逆阻止型半導体素子の製造方法 |
US8853009B2 (en) | 2011-01-18 | 2014-10-07 | Fuji Electric Co., Ltd. | Method for manufacturing reverse-blocking semiconductor element |
JP5692241B2 (ja) * | 2011-01-18 | 2015-04-01 | 富士電機株式会社 | 逆阻止型半導体素子の製造方法 |
JP2012156207A (ja) * | 2011-01-24 | 2012-08-16 | Mitsubishi Electric Corp | 半導体装置と半導体装置の製造方法 |
JP2013065790A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | 半導体装置の製造方法 |
WO2014012425A1 (zh) * | 2012-07-19 | 2014-01-23 | 无锡华润上华半导体有限公司 | 场终止igbt的制造方法 |
WO2015043386A1 (zh) * | 2013-09-26 | 2015-04-02 | 无锡华润上华半导体有限公司 | 场截止型绝缘栅双极型晶体管的制备方法 |
CN104517838A (zh) * | 2013-09-27 | 2015-04-15 | 财团法人工业技术研究院 | 半导体结构及其制造方法 |
WO2015146757A1 (ja) * | 2014-03-25 | 2015-10-01 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
JP2015185693A (ja) * | 2014-03-25 | 2015-10-22 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
US10115595B2 (en) | 2014-03-25 | 2018-10-30 | Sumitomo Heavy Industries, Ltd. | Method of manufacturing semiconductor device and semiconductor device |
WO2017188166A1 (ja) * | 2016-04-27 | 2017-11-02 | 住友重機械工業株式会社 | レーザアニール方法及びレーザアニール装置 |
KR20180134924A (ko) * | 2016-04-27 | 2018-12-19 | 스미도모쥬기가이고교 가부시키가이샤 | 레이저어닐링방법 및 레이저어닐링장치 |
JPWO2017188166A1 (ja) * | 2016-04-27 | 2019-03-07 | 住友重機械工業株式会社 | レーザアニール方法及びレーザアニール装置 |
KR102371864B1 (ko) | 2016-04-27 | 2022-03-07 | 스미도모쥬기가이고교 가부시키가이샤 | 레이저어닐링방법 및 레이저어닐링장치 |
JP2020202321A (ja) * | 2019-06-12 | 2020-12-17 | サンケン電気株式会社 | 半導体装置 |
JP7375340B2 (ja) | 2019-06-12 | 2023-11-08 | サンケン電気株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4967205B2 (ja) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4967205B2 (ja) | 半導体装置の製造方法 | |
JP5741716B2 (ja) | 半導体装置およびその製造方法 | |
JP6037012B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4590880B2 (ja) | 半導体素子の製造方法 | |
US7485920B2 (en) | Process to create buried heavy metal at selected depth | |
CN101256948B (zh) | 半导体元件的制造方法 | |
JP2006351659A (ja) | 半導体装置の製造方法 | |
JPH1027807A (ja) | 半導体デバイス製造方法 | |
US7135387B2 (en) | Method of manufacturing semiconductor element | |
US8420512B2 (en) | Method for manufacturing semiconductor device | |
JP2007123300A (ja) | 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法 | |
JP2010171057A (ja) | 半導体装置およびその製造方法 | |
JPWO2011096326A1 (ja) | 半導体素子の製造方法および半導体素子の製造装置 | |
JP2010212530A (ja) | 半導体素子の製造方法 | |
JP3885598B2 (ja) | 半導体装置の製造方法 | |
JP4043865B2 (ja) | レーザ照射を用いた半導体装置の製造方法 | |
JP5034153B2 (ja) | 半導体素子の製造方法 | |
JP2009283636A (ja) | 半導体装置の製造方法 | |
JPH09232332A (ja) | 半導体装置 | |
JP5500573B2 (ja) | 半導体不純物の活性化方法 | |
JP5201305B2 (ja) | 半導体装置の製造方法 | |
JP6801775B2 (ja) | 半導体装置の製造方法 | |
JPH0927613A (ja) | 半導体装置の製法 | |
TWI521570B (zh) | 半導體結構及其製造方法 | |
JPS641925B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4967205 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |