JP2004103763A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004103763A JP2004103763A JP2002262499A JP2002262499A JP2004103763A JP 2004103763 A JP2004103763 A JP 2004103763A JP 2002262499 A JP2002262499 A JP 2002262499A JP 2002262499 A JP2002262499 A JP 2002262499A JP 2004103763 A JP2004103763 A JP 2004103763A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- electrode
- conductivity type
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】高濃度のp型コレクタ層を形成するために、裏面より、冷却イオン注入12を行い、つぎに、長時間の低温アニールを行って、裏面の多結晶層を最表面まで再結晶化して、再結晶層32とする。再結晶層とすることで、pコレクタ層の活性化率を高め、正孔の注入効率を高め低オン電圧特性と、コレクタ電極との良好なコンタクト性を確保する。
【選択図】 図7
Description
【発明の属する技術分野】
この発明は、IGBT(絶縁ゲート型バイポーラトランジスタ)などの半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、コンピュータや通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を構成するように結びつけて、1チップ上に集積して形成した集積回路(以下、ICと称す)が多用されている。このようなICの中で、電力用半導体素子を含むものはパワーICと呼ばれている。
【0003】
IGBTは、MOSFETの高速スイッチングおよび電圧駆動特性と、バイポーラトランジスタの低オン電圧特性を兼ね備えた電力用の半導体素子である。
IGBTは、汎用インバータ、ACサーボや無停電電源(UPS)、スイッチング電源などの産業分野をはじめ、電子レンジ、炊飯器、ストロボなどの民生機器分野への応用が拡大してきている。さらに、新しいデバイス構造で、より低オン電圧のものが開発され、応用装置の低損失化や高効率化が図られてきている。
【0004】
IGBTの素子構造には、パンチスルー型、ノンパンチスルー型、そしてフィールドストップ型などがある。そして、現在量産されているIGBTは、一部オーディオ・パワー・アンプ用のpチャネル型を除いて、ほぼ全て、nチャネル型の縦型二重拡散構造となっている。以下に、nチャネル型IGBTを例に挙げて各構造について説明する。
【0005】
パンチスルー型は、エピタキシャル基板と言われる基板を用いて製作される。エピタキシャル基板は、p+ 支持基板上にnバッファ層となるn+ 層とその上へn活性層となるn− 層をエピタキシャル成長で形成した基板であり、パンチスルー型は、n活性層中の空乏層がnバッファ層に到達する構造である。例えば、耐圧600V系に対しては、n活性層の厚さは100μmで十分であるが、p+ 支持基板部を含むと総厚さは300μmから400μmになる。
【0006】
この総厚さを減らすために、エピタキシャル基板を用いずに、安価なFZ(Floating Zone)基板を用いて、チップの低コスト化を図った、低ドーズ量で浅いp+ コレクタ層を採用したノンパンチスルー型IGBT(NPT−IGBT)およびフィールドストップ型IGBT(FS−IGBT)が開発された。つぎに、これらのIGBTについて説明する。
【0007】
図10は、低ドーズ量で、拡散深さが浅いp型コレクタ層を採用したノンパンチスルー型IGBTの要部断面図である。この図は1/2セルを示している。以下、ノンパンチスルー型IGBTをNPT−IGBTと称す。
NPT−IGBTは、厚いp+ 支持基板があるエピタキシャル基板を用いないので、基板の総厚さはパンチスルー型よりも大幅に薄くなる。この構造では、低ドーズ量で拡散深さが浅いp型コレクタ層58の濃度と層厚で、p型コレクタ層58からnドリフト層(FZ−n基板51)への正孔の注入効率を制御できるので、ライフタイム制御をせずに高速スイッチングが可能である。しかし、正孔の注入効率がパンチスルー型より小さいため、nドリフト層(FZ−n基板51)での伝導度変調の程度が弱くなり、パンチスルー型と比べてオン電圧はやや高めとなる。しかし、前記したように、エピタキシャル基板を用いずに、安価なFZ基板を用いているため、チップの低コスト化を図ることができる。尚、図中の52はpベース層、53はnエミッタ層、54はゲート酸化膜、55はゲート電極、56は層間絶縁膜、57はエミッタ電極である。
【0008】
図11は、フィールドストップ型IGBTの要部断面図である。基本構造は、パンチスルー型IGBTと同じであるが、やはりエピタキシャル基板は用いずにFZ基板を用いて基板の総厚さを150μmから200μmとしている。パンチスルー型と同じく活性層は600V耐圧に応じて100μm程度にしてあり、空乏化させる。そのため、活性層下にはn+ 層(nバッファ層81)を設ける。コレクタ側は、低ドーズ量の浅いp+ 拡散層を低注入のp型コレクタ層58として用いる。これにより、NPT−IGBTの場合と同様にライフタイム制御は不要である。(さらに、オン電圧の低減を目的として、チップ表面に狭く深い溝を形成し、その側面にMOSFETを形成したトレンチIGBTの構造をこのフィールドストップ(FS)型IGBTと組み合わせた構造のものもある。)また、設計の最適化を図るなどにより、最近は総厚さの低減が進んできている。
【0009】
しかし、これら基板を用いた薄層のIGBTを実現するために、裏面バックラップや裏面からのイオン注入、裏面熱処理などが必要になるため製造プロセスの技術的課題も多い。
〔従来例〕
以下、NPT−IGBTを中心に述べていく。従来例1は、通常のイオン注入(室温イオン注入)と電気炉による熱処理(低温アニール)により活性化を図った場合、従来例2は、冷却(コールド)イオン注入と電気炉による熱処理(低温アニール)により活性化を図った場合である。
〔従来例1〕
図12から図16は、従来例1のNPT−IGBTの製造方法であり、工程順に示した要部工程断面図である。
【0010】
(1)FZ−n基板51a(FZ法で製作したn型基板)の表面側にゲート酸化膜54(ここでは、SiO2 )と多結晶シリコン(Poly−Si)からなるゲート電極55を堆積、加工、その表面に層間絶縁膜56(BPSG:ボロンドープリンガラス)を堆積し、加工し、絶縁ゲート構造が作られる。
(2)FZ−n基板51aにp型ベース層52(p+ )を形成した後に、このp型ベース層52の表面層にn型エミッタ層53を形成する。
(3)n型エミッタ層53に接するようにアルミ・シリコン膜からなる表面電極(エミッタ電極57)を形成する。アルミ・シリコン膜は、安定した接合性を低抵抗配線を実現するために、その後、400〜500℃程度の低温で熱処理される(図12)。さらに、図12には表記しないが、表面を覆うようにポリイミド膜からなる絶縁保護膜を形成する。
〔ここまで、表面側のプロセスが完了〕
(4)次に裏面側より、所望の厚さまでFZ−n基板51aをバックラップしてFZ−n基板51とする(図13)。
(5)次に、高濃度のp型コレクタ層58(p+ 層)を形成するために、B+ (ボロン61)、1×1015cm−2、45keV、傾斜角0度で、室温イオン注入72(通常のイオン注入)を行う(図14)。つぎに、420℃、1hrの短時間で低温アニールを電気炉80で行う(図15)。
(6)その後、高濃度のp型コレクタ層58(p+ 層)上に、アルミニウム層、チタン層、ニッケル層、金層の4層からなる裏面電極(コレクタ電極59)を形成する(図16)。
最後に、
(7)表面電極層(コレクタ電極59)の表面には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着され、もう一方の裏面電極側は、はんだ層を介して固定部材に接続される(図示せず)。
【0011】
図20中で示した(従来例1)は、このようにして製作されたNPT−IGBTの広がり抵抗法(SR)により測定した裏面拡散層の不純物濃度分布図である(4層の裏面電極は除いて測定)。
p+ 層(p型コレクタ層58)のピーク濃度は、5×1016cm−3と低く、活性化(活性化率1%)が図れていない。そのため所定の注入効率が得られず、良好な特性を有するデバイスを得ることは困難であり、またp型コレクタ層58とコレクタ電極59との良好なコンタクトは得られない。
【0012】
つぎに、この活性化率を向上する方法として、発明者らが開示した製造方法(特許文献1参照)について説明する。
〔従来例2〕
図17から図19は、従来例2のNPT−IGBTの要部製造工程断面図である。
【0013】
従来例1の図14から図16に相当する工程において、高濃度のp型コレクタ層58(p+ 層)を形成するために、p+ 層のイオン注入をB+ (ボロン61)、1×1015cm−2、45keV、傾斜角0度で、液体窒素温度(−196℃)で冷却(コールド)イオン注入を行う(図17)。つぎに、420℃、1hrの短時間で低温アニールを電気炉80で行う(図18)。つぎに、従来例1の図18の工程と同様に、高濃度のp型コレクタ層58(p+ 層)上に、アルミニウム層、チタン層、ニッケル層、金層の4層からなる裏面電極(コレクタ電極59)を形成する(図19)。
【0014】
図20中の(従来例2)は、このようにして製作されるNPT−IGBTの広がり抵抗法(SR)により測定した裏面拡散層の不純物濃度分布図である(4層の裏面電極は除いて測定)。
p+ 層(p型コレクタ層58)のピーク濃度は、1.4×1019cm−3と高くなり、p層が活性化(活性化率9%)されていることがわかる。
【0015】
【特許文献1】特願2001−103388号公報
【0016】
【発明が解決しようとする課題】
しかし、この従来例2においては、10%程度の活性化を得ることができるが、冷却イオン注入と1時間程度の電気炉などによる短時間の低温アニールでは、多結晶層(アモルファス状のものと結晶状のものが混在した層)が表面に存在し、この多結晶層は活性化率が低いために、裏面拡散層(p型コレクタ層58)の表面付近では活性化した不純物の濃度が低くなる(3.5×1012cm−3)。そのため、裏面電極(コレクタ電極59)との良好なコンタクトを得ることは困難であり、そのため低オン電圧特性を得ることは困難である。但し、前記の10%程度の活性化率は、良好な正孔の注入効率が得られるので高速スイッチング特性は得られる。
【0017】
この発明の目的は、裏面拡散層の活性化を図り、かつ裏面拡散層の表面濃度を高くし、所定の注入効率と裏面電極との良好なコンタクトを得ることで、低オン電圧特性と高速スイッチング特性を有する半導体装置の製造方法を提供することにある。
【0018】
【課題を解決するための手段】
前記の目的を達成するために、ドリフト層を形成する第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域およびその第1電極と、前記基板の第2主面の最表面側に形成された第2導電型高不純物濃度層および第2電極とを備えた半導体装置の製造方法において、
前記基板の前記第1主面側に前記素子活性領域および前記第1電極を形成し、しかる後、前記第2主面から冷却イオン注入で第2導電型不純物を導入する工程と、その後、低温アニール処理を施して前記第2導電型不純物を活性化する工程と、表面に形成された多結晶層を除去して第2導電型高不純物層を形成する工程とを有する製造方法とする。
【0019】
また、ドリフト層を形成する第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域およびその第1電極と、前記基板の第2主面の最表面側に形成された第2導電型高不純物濃度層および第2電極とを備えた半導体装置の製造方法において、
前記基板の前記第1主面側に前記素子活性領域および前記第1電極を形成し、しかる後、前記第2主面から冷却イオン注入で第2導電型不純物を導入する工程と、その後、低温アニール処理を施して前記第2導電型不純物を活性化し、且つ、表面に形成された多結晶層を単結晶化して第2導電型高不純物層を形成する工程とを有する製造方法とする。
【0020】
また、前記基板の前記第1主面側に前記素子活性領域および前記第1電極を形成した後、前記基板の第2主面側を所定の厚さまで削り落とし、その後、前記第2主面から冷却イオン注入で第2導電型不純物を導入する工程を含むとよい。
また、前記低温アニール処理をレーザー光を用いたレーザーアニールで行うとよい。
【0021】
また、前記ドリフト層と前記第2導電型高不純物層とに挟まれた第1導電型高不純物バッファ層を形成する工程を含んでもよい。
〔作用〕
冷却イオン注入した場合、室温イオン注入と異なり、打ち込まれた領域には多結晶層が形成される。この多結晶層は、アニールによって、徐々に単結晶化が進み再結晶層が形成される。この単結晶化によって、打ち込まれた不純物が、格子間位置から移動してSi原子と置換して置換型不純物となり、活性化する。従来例2のように、低温アニールの場合、1時間程度の短時間では、再結晶化が完全に進まずに多結晶層が表面に残る。
【0022】
そのため、短時間の低温アニールの場合には、表面の多結晶層を除去することで、再結晶化した高濃度の裏面拡散層(p型コレクタ層)を表面に露出させて、この高濃度の裏面拡散層と裏面電極(コレクタ電極)とを接触させるために、良好なコンタクトを得ることができる。
また、低温アニールの温度を15時間以上と長くすることで、多結晶層を表面まで再結晶化して、裏面拡散層(p型コレクタ層)の表面濃度を高め、裏面電極(コレクタ電極)との良好なオーミック性を得ることができる。
【0023】
また、レーザーアニールは、活性領域箇所の表面(エミッタ電極、n型エミッタ層、p型ベース層など)を加熱することなく、裏面拡散層(p型コレクタ層)近傍のみを局部的に加熱できる。また、その加熱温度は1000℃程度と高温にできるために、裏面拡散層(p型コレクタ層)の活性化率を高め、多結晶層31を最表面まで再結晶化できて、裏面電極(コレクタ電極)との良好なコンタクトを得ることができる。
【0024】
【発明の実施の形態】
〔実施例1〕
図1から図6は、この発明の第1実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。図1、図2、図6は、従来例1の図12、図13、図16とそれぞれ同じである。この半導体装置はNPT−IGBTを例として挙げた。
(1)FZ−n基板1a(FZ法で製作したn型基板)の表面側にゲート酸化膜4(ここでは、SiO2 )と多結晶シリコン(Poly−Si)からなるゲート電極5を堆積、加工、その表面に層間絶縁膜6(BPSG:ボロンドープリンガラス)を堆積し、加工し、絶縁ゲート構造が作られる。
(2)FZ−n基板1aにp型ベース層2(p+ )を形成した後に、このp型ベース層2の表面層にn型エミッタ層3を形成する。
(3)n型エミッタ層3に接するようにアルミ・シリコン膜からなる表面電極(エミッタ電極7)を形成する。アルミ・シリコン膜は、安定した接合性を低抵抗配線を実現するために、その後、400〜500℃程度の低温で熱処理される。
さらに、図2には表記しないが、表面を覆うようにポリイミド膜からなる絶縁保護膜を形成する(図1)。
〔ここまでで、表面側のプロセスが完了〕
(4)次に裏面側より、所望の厚さまでFZ−n基板1aをバックラップする。
ラップ後はFZ−n基板1となる(図2)。
(5)次に高濃度のp型コレクタ層8(p+ 層)を形成するために、裏面より、B+ (ボロン11)を、1×1015cm−2、45keV、傾斜角0度の条件で、液体窒素温度(−196℃)において冷却イオン注入12を行う(図3)。
【0025】
続いて、電気炉30により熱処理(アニール)を行う。熱処理は、420℃の低温アニールであり、アニール時間は1hrである。この低温アニールにより、冷却イオン注入12で形成された多結晶層31が再結晶化して、再結晶層32を形成するが、低温アニールの時間が短いために、最表面に多結晶層31が残留する(図4)。
【0026】
その後、HF処理(HF:H2 O=1:20、エッチング時間40s)を行い、110nm程度最表面に形成された多結晶層31を除去し、再結晶層32である高濃度の不純物層を表面に露出させる(図5)。
なお、ここではHF処理(ウエットエッチング)により最表面の多結晶層31を除去する場合の例を示したが、CF4 によるプラズマアッシャー処理やイオンビームエッチングなどのドライエッチングや機械的研磨など、表面の多結晶層31を除去できる方法であればどの方法を用いても構わない。しかし、多結晶層31を除去した後の表面は結晶性が確保されている必要がある。
(6)その後、高濃度のp型コレクタ層8(p+ 層)上に、アルミニウム層、チタン層、ニッケル層、金層の4層からなる裏面電極であるコレクタ電極9を形成する(図6)。
最後に、
(7)エミッタ電極7の表面には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着され、もう一方のコレクタ電極9は、はんだ層を介して固定部材に接続される(図示せず)。
【0027】
このように、多結晶層32を除去することで、高濃度のp型コレクタ層8を露出させ、この高濃度のp型コレクタ層上にコレクタ電極9を形成できるので良好なコンタクトを得ることができる。
また、低温アニールでの活性化率を高めるためには、前記の冷却イオン注入の温度を0℃以下の温度で行うとよいが、−50℃以下の温度でその効果は顕著になる(実施例では一例として−196℃の温度で行った)。この温度が0℃を超える高い温度では、室温イオン注入と同じように、活性化率は数%と低くなってしまう。
【0028】
また、低温アニール温度は、表面電極(エミッタ電極7)に影響を及ぼさない500℃以下の温度がよく、また、裏面拡散層(p型コレクタ層8)と裏面電極(コレクタ電極9)とのコンタクト性を確保するためには350℃以上がよい。
そのため、低温アニールは、350℃〜500℃の範囲の温度で行うとよい。また、低温アニール時間は1時間から5時間程度とし、この時間で、再結晶化されずに残った最表面層の多結晶層を前記の方法で除去することで、裏面拡散層(p型コレクタ層8)の表面濃度を高め、裏面電極(コレクタ電極9)との良好なコンタクトを確保することができる。
【0029】
図20中の(実施例1)は、このようにして製作されるNPT−IGBTの広がり抵抗法(SR)により測定した裏面拡散層の不純物濃度分布図である(4層の裏面電極は除いて測定)。
p+ 層(p型コレクタ層8)のピーク濃度は、1.4×1019cm−3と高く、表面濃度も6.5×1017cm−3まで向上することがわかる。この方法によれば、p+ 層全体の濃度を高くでき、また、表面濃度も高くできるため裏面電極と良好なコンタクトができる。NPT−IGBTの場合、良好な正孔注入が行われ、低オン電圧特性と高速スイッチング特性が得られる。
〔実施例2〕
図7、図8は、この発明の第2実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。
【0030】
第1実施例との違いは、低温アニールの時間を15時間と長時間行い、多結晶層31を完全に再結晶化(単結晶化)する点にある。
第1実施例の図3の工程と同様に、高濃度のp型コレクタ層8(p+ 層)を形成するために、裏面より、B+ (ボロン11)を、1×1015cm−2、45keV、傾斜角0度の条件で、液体窒素温度(−196℃)において冷却イオン注入12を行う。
【0031】
続いて、電気炉により低温アニールを420℃で15時間行い、多結晶層を完全に再結晶化してp型コレクタ層8となる再結晶層32を形成する。15時間という長時間の低温アニールで、最表面まで再結晶化される(図7)。
続いての工程は、第1実施例の図6の工程と同じように、p型コレクタ層8上にコレクタ電極を形成する(図8)。
【0032】
冷却イオン注入は液体窒素温度(−196℃)で行ったが、前記したように、0℃以下の温度で行なっても同様の効果が得られる。特に前記したように−50℃以下でその効果は顕著となる。また、低温アニールの温度を420℃としたが、350℃〜500℃の範囲であれば構わない。
図21は、アニール時間と再結晶化層(再結晶層)の厚みの関係を示す図である。アニール温度は、350℃、420℃、500℃である。
【0033】
この再結晶層は、室温イオン注入では見られず、冷却イオン注入で見られる現象である。実測から、冷却イオン注入で形成された表面の多結晶層の厚みは、アニール時間を長くすることにより、その厚みが薄くなることが判った。つまり、多結晶下の再結晶層が拡大していくことが判った。
図21から、従来例2の1hrアニールの場合に比べ、15hrアニールでは、再結晶化が充分に図れていることがわかる。また、15hrの長時間アニールでは、アニール温度によらず再結晶化が図られる。再結晶化が図られることで、裏面とのコンタクト性が向上し、低オン電圧特性が得られる。
【0034】
図20中の(実施例2)は、このようにして製作されるNPT−IGBTの広がり抵抗法(SR)により測定した裏面拡散層の不純物濃度分布図である(4層の裏面電極は除いて測定)。
p+ 層(p型コレクタ層8)のピーク濃度は、1.1×1020cm−3と高く、表面濃度も2.3×1017cm−3まで向上することがわかる。この方法によれば、p+ 層の濃度も高く維持でき、p+ 層の表面濃度も高くなるため裏面電極(コレクタ電極9)とのコンタクトも良好に保てる。活性化率も86%の高い値が得られる。NPT−IGBTの場合、良好な正孔注入が行なわれて、低オン電圧特性と高速スイッチング特性が得られる。
〔実施例3〕
図9は、この発明の第3実施例の半導体装置の要部製造工程断面図である。
【0035】
第2実施例との違いは、低温アニールをレーザーアニールで行うことで、多結晶層31を再結晶化(単結晶化)する点である。この図は、レーザーアニールのみで再結晶化している状態を示している。
第1実施例の図3の工程と同様に、高濃度のp型コレクタ層8(p+ 層)を形成するために、裏面より、B+ (ボロン11)を、1×1015cm−2、45keV、傾斜角0度の条件で、液体窒素温度(−196℃)において冷却イオン注入12を行う。
【0036】
続いて、図4と同様に電気炉アニールを420℃で、1〜5時間の条件(従来例2と同じ条件)で行った後に、表面の多結晶層31を再結晶化するために、レーザー光33を用いてレーザーアニールを行う。レーザーアニールの条件は、XeClエキシマレーザー(波長:308nm、半値幅50nm、周波数100Hz、一回の照射エリアを約1mm角として90%オーバーラップで照射)で行う。このレーザーアニールにおけるレーザー光33の移動により、多結晶層31が再結晶層32となる。このように、基板1を固定してレーザー光33を移動して照射しても、逆に基板1を移動してレーザー光33を固定して照射してもどちらでも構わない。
【0037】
このように、第1実施例で残留した多結晶層31をレーザーアニールで再結晶化することで、高濃度のp型コレクタ層を形成することができる。その結果、高い正孔の注入効率と、コレクタ電極9との良好なコンタクトが得られる。
また、前記したように多結晶層31が薄い場合(1μm程度以下)には、前記したようにレーザーアニールの前に電気炉アニールを行わず、レーザーアニールのみで多結晶層31の再結晶化を図ることもできる。
【0038】
前記したように、冷却イオン注入は0℃以下で行うとよい。また、レーザーの波長は、短すぎると加熱深さが浅くなり、長くなると加熱エネルギーが小さくなるので、230nm〜600nmの範囲がよい。
図20中の(実施例3)は、このようにして製作されるNPT−IGBTの広がり抵抗法(SR)により測定した裏面拡散層の不純物濃度分布図である(4層の裏面電極は除いて測定)。
【0039】
p+ 層(p型コレクタ層8)のピーク濃度は、5.2×1019cm−3と高く、表面濃度も1.3×1019cm−3になる。活性化率も72%まで向上する。エキシマレーザーの効果により最表面のイオン注入層を瞬時に再結晶化することができる。この方法によれば、p+ 層の濃度も高くでき、表面濃度も高くなるため裏面電極(コレクタ電極9)との良好なコンタクトを確保できる。NPT−IGBTの場合、良好な正孔注入が行なわれて、低オン電圧特性と高速スイッチング特性が得られる。
【0040】
尚、ここでは、XeClについて説明したが、他にもKrF(波長248nm)、XeF(波長351nm)や固体レーザーのYAG2ω(YAGの第2高調波)(波長532nm)、YAG3ω(YAGの第3高調波)でも同様の効果を得ることができる。
また、ここでは、NPT−IGBTを例にとって説明したが、本方法は、nバッファ層を有するFS−IGBTのp+ 層の活性化にもそのまま利用できることは明らかである。その場合、電気炉アニールを先におこなった後にレーザー照射をおこなう、あるいは、レーザー照射をおこなった後に、電気炉アニールをおこなう等、電気炉アニールとレーザーアニールを併用してもよい。
【0041】
前記の各実施例ではNPT−IGBTを例として挙げたが、n型バッファ層を有するFS−IGBTにも本発明は適用できる。また、この他に、MOSサイリスタなど他の構造の半導体装置の裏面拡散層の活性化に、本発明が有効であることは勿論である。
【0042】
【発明の効果】
この発明では、1)冷却イオン注入を用いて、低温活性化のために低温アニールを行った後、最表面の多結晶層を除去する。2)冷却イオン注入を用いて、低温活性化のための低温アニールを長時間おこない最表面の多結晶層を完全に再結晶化させる。3)冷却イオン注入を用いて、低温活性化および最表面の多結晶層を再結晶化させるためにレーザーアニールを用いる。などの手段を講じることで、
素子の表面側(エミッタ電極など)に影響を与えることなく、裏面拡散層の不純物濃度を高めることができて、正孔の注入効率の適正化と裏面電極との良好なコンタクトを図ることができる。
【0043】
その結果、安定した低オン電圧特性を有する半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図1】この発明の第1実施例の半導体装置の要部製造工程断面図
【図2】図1に続く、この発明の第1実施例の半導体装置の要部製造工程断面図
【図3】図2に続く、この発明の第1実施例の半導体装置の要部製造工程断面図
【図4】図3に続く、この発明の第1実施例の半導体装置の要部製造工程断面図
【図5】図4に続く、この発明の第1実施例の半導体装置の要部製造工程断面図
【図6】図5に続く、この発明の第1実施例の半導体装置の要部製造工程断面図
【図7】この発明の第2実施例の半導体装置の要部製造工程断面図
【図8】図7に続く、この発明の第2実施例の半導体装置の要部製造工程断面図
【図9】この発明の第3実施例の半導体装置の要部製造工程断面図
【図10】作用を説明する要部製造工程断面図
【図11】図10に続く、作用を説明する要部製造工程断面図
【図12】従来例1のNPT−IGBTの要部製造工程断面図
【図13】図14に続く、従来例1のNPT−IGBTの要部製造工程断面図
【図14】図16に続く、従来例1のNPT−IGBTの要部製造工程断面図
【図15】図17に続く、従来例1のNPT−IGBTの要部製造工程断面図
【図16】図18に続く、従来例1のNPT−IGBTの要部製造工程断面図
【図17】従来例2のNPT−IGBTの要部製造工程断面図
【図18】図19に続く、従来例2のNPT−IGBTの要部製造工程断面図
【図19】図20に続く、従来例2のNPT−IGBTの要部製造工程断面図
【図20】ピーク濃度と拡散深さの関係図(p型コレクタ層のプロフィル図)
【図21】再結晶化層(再結晶層)の厚みとアニール時間との関係を示す図
【符号の説明】
1 FZ−n基板(ラップ後)
1a FZ−n基板(ラップ後)
2 p型ベース層
3 n型エミッタ層
4 ゲート酸化膜
5 ゲート電極
6 層間絶縁膜
7 エミッタ電極
8 p型コレクタ層
9 コレクタ電極
11 ボロン
12 冷却イオン注入
30 電気炉
31 多結晶層
32 再結晶層
33 レーザー光
Claims (5)
- ドリフト層を形成する第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域およびその第1電極と、前記基板の第2主面の最表面側に形成された第2導電型高不純物濃度層および第2電極とを備えた半導体装置の製造方法において、
前記基板の前記第1主面側に前記素子活性領域および前記第1電極を形成し、しかる後、前記第2主面から冷却イオン注入で第2導電型不純物を導入する工程と、その後、低温アニール処理を施して前記第2導電型不純物を活性化する工程と、表面に形成された多結晶層を除去して第2導電型高不純物層を形成する工程とを有することを特徴とする半導体装置の製造方法。 - ドリフト層を形成する第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域およびその第1電極と、前記基板の第2主面の最表面側に形成された第2導電型高不純物濃度層および第2電極とを備えた半導体装置の製造方法において、
前記基板の前記第1主面側に前記素子活性領域および前記第1電極を形成し、しかる後、前記第2主面から冷却イオン注入で第2導電型不純物を導入する工程と、その後、低温アニール処理を施して前記第2導電型不純物を活性化し、且つ、表面に形成された多結晶層を単結晶化して第2導電型高不純物層を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記基板の前記第1主面側に前記素子活性領域および前記第1電極を形成した後、前記基板の第2主面側を所定の厚さまで削り落とし、しかる後、前記第2主面から冷却イオン注入で第2導電型不純物を導入する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記低温アニール処理をレーザー光を用いたレーザーアニールで行うことを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
- 前記ドリフト層と前記第2導電型高不純物層とに挟まれた第1導電型高不純物バッファ層を形成する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002262499A JP3960174B2 (ja) | 2002-09-09 | 2002-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002262499A JP3960174B2 (ja) | 2002-09-09 | 2002-09-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004103763A true JP2004103763A (ja) | 2004-04-02 |
JP3960174B2 JP3960174B2 (ja) | 2007-08-15 |
Family
ID=32262529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002262499A Expired - Fee Related JP3960174B2 (ja) | 2002-09-09 | 2002-09-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3960174B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173366A (ja) * | 2004-12-16 | 2006-06-29 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
JP2010529646A (ja) * | 2007-05-31 | 2010-08-26 | クリー インコーポレイテッド | n型炭化ケイ素基板を少なくとも部分的に除去することによって炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素パワーデバイス |
JP2011204817A (ja) * | 2010-03-25 | 2011-10-13 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
JP2012156207A (ja) * | 2011-01-24 | 2012-08-16 | Mitsubishi Electric Corp | 半導体装置と半導体装置の製造方法 |
JP2013030539A (ja) * | 2011-07-27 | 2013-02-07 | Hitachi Ltd | 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578568A (en) * | 1978-12-08 | 1980-06-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5715420A (en) * | 1980-06-30 | 1982-01-26 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
JPS5884424A (ja) * | 1981-11-14 | 1983-05-20 | Nec Home Electronics Ltd | 半導体装置の製造方法 |
JPS60148113A (ja) * | 1984-01-12 | 1985-08-05 | Nec Corp | 半導体装置の製造方法 |
JPS62501320A (ja) * | 1984-11-26 | 1987-05-21 | ヒユ−ズ・エアクラフト・カンパニ− | 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法 |
JPH03126264A (ja) * | 1989-10-12 | 1991-05-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH05243555A (ja) * | 1991-12-27 | 1993-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH0637030A (ja) * | 1992-07-16 | 1994-02-10 | Hitachi Ltd | 半導体基板への添加物イオン注入方法、電極形成方法およびそのための装置 |
JP2001160559A (ja) * | 1999-12-01 | 2001-06-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2003059856A (ja) * | 2001-08-09 | 2003-02-28 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
2002
- 2002-09-09 JP JP2002262499A patent/JP3960174B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578568A (en) * | 1978-12-08 | 1980-06-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5715420A (en) * | 1980-06-30 | 1982-01-26 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
JPS5884424A (ja) * | 1981-11-14 | 1983-05-20 | Nec Home Electronics Ltd | 半導体装置の製造方法 |
JPS60148113A (ja) * | 1984-01-12 | 1985-08-05 | Nec Corp | 半導体装置の製造方法 |
JPS62501320A (ja) * | 1984-11-26 | 1987-05-21 | ヒユ−ズ・エアクラフト・カンパニ− | 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法 |
JPH03126264A (ja) * | 1989-10-12 | 1991-05-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH05243555A (ja) * | 1991-12-27 | 1993-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH0637030A (ja) * | 1992-07-16 | 1994-02-10 | Hitachi Ltd | 半導体基板への添加物イオン注入方法、電極形成方法およびそのための装置 |
JP2001160559A (ja) * | 1999-12-01 | 2001-06-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2003059856A (ja) * | 2001-08-09 | 2003-02-28 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173366A (ja) * | 2004-12-16 | 2006-06-29 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
JP2010529646A (ja) * | 2007-05-31 | 2010-08-26 | クリー インコーポレイテッド | n型炭化ケイ素基板を少なくとも部分的に除去することによって炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素パワーデバイス |
US8866150B2 (en) | 2007-05-31 | 2014-10-21 | Cree, Inc. | Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts |
JP2011204817A (ja) * | 2010-03-25 | 2011-10-13 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
JP2012156207A (ja) * | 2011-01-24 | 2012-08-16 | Mitsubishi Electric Corp | 半導体装置と半導体装置の製造方法 |
JP2013030539A (ja) * | 2011-07-27 | 2013-02-07 | Hitachi Ltd | 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3960174B2 (ja) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5703536B2 (ja) | 半導体素子の製造方法 | |
JP4590880B2 (ja) | 半導体素子の製造方法 | |
US6759301B2 (en) | Semiconductor device and method for manufacturing the same | |
JP3684962B2 (ja) | 半導体装置の製造方法 | |
JPH0669149A (ja) | 半導体装置の製造方法 | |
WO2011096326A1 (ja) | 半導体素子の製造方法および半導体素子の製造装置 | |
JP5668270B2 (ja) | 半導体素子の製造方法 | |
CN102315107B (zh) | 制造半导体器件的方法 | |
US7135387B2 (en) | Method of manufacturing semiconductor element | |
JP2003059856A (ja) | 半導体装置の製造方法 | |
JP2010212530A (ja) | 半導体素子の製造方法 | |
JP5160001B2 (ja) | 半導体装置の製造方法 | |
JP5839768B2 (ja) | 半導体装置の製造方法 | |
JP2007036211A (ja) | 半導体素子の製造方法 | |
JP5034153B2 (ja) | 半導体素子の製造方法 | |
JP2005142288A (ja) | 半導体装置とその製造方法 | |
JP2005317570A (ja) | 半導体素子の製造方法 | |
JP2001156299A (ja) | 半導体装置及びその製造方法 | |
JP3960174B2 (ja) | 半導体装置の製造方法 | |
KR20020053713A (ko) | 반도체장치 | |
JP7155759B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5228308B2 (ja) | 半導体装置の製造方法 | |
JP5445563B2 (ja) | 半導体装置の製造方法 | |
JP2006086414A (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
JP2009123967A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3960174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |