JPS5884424A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5884424A JPS5884424A JP56182718A JP18271881A JPS5884424A JP S5884424 A JPS5884424 A JP S5884424A JP 56182718 A JP56182718 A JP 56182718A JP 18271881 A JP18271881 A JP 18271881A JP S5884424 A JPS5884424 A JP S5884424A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- wafer
- recrystallized
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体素子のａｍｍ極Ｏオー（ツタコンタタ
トを改善することを鵬的とした製造方法Ｋｌｌする。
トを改善することを鵬的とした製造方法Ｋｌｌする。
トランジスタやサイリスタなどの半導体装置の型費な特
性の７つに中導体素子轟１電極のす−ずツクコンタ！）
特性があゐ・このす−（ツタコ／メＩトの従来問題点を
、例えば第１図に示すエビメキシャルトランジスタの半
導体素子１１）で説明すると、これは１１２図乃至箇７
■に示す要領で製造される。
性の７つに中導体素子轟１電極のす−ずツクコンタ！）
特性があゐ・このす−（ツタコ／メＩトの従来問題点を
、例えば第１図に示すエビメキシャルトランジスタの半
導体素子１１）で説明すると、これは１１２図乃至箇７
■に示す要領で製造される。
まず幡−図に示すシリコン単結晶の一墓ナプストレート
（りを用意すゐ、このサブストレート（２）は例えばＣ
Ｚ法で製造される・搏ち石萬属為つぼ内でシリコンをり
ンなどのＭ臘不純物と共に加熱溶解し、溶けたシリコン
内にシリコン単結晶を作る種結晶を挿入して核の［にシ
リコン単結晶を成長させながら、棟線Ｉｉ＆を徐々に引
き上げてシリコン単結晶柱を作ってから、このシリコン
単結晶柱をスライスしてすプストレート（！１を製造す
る・この場合、サブストレートｔりの菖十層（組はりン
等のシリコンに対するｌＩ！１ＩＩＩ＠界で決まる不純
物一度を有す、サブストレート（創は機械的調度を得る
九め少し厚目に形成される・次に第３図に示すように９
ブストレート偉１上に比較的低一度の「飄単結晶エビ！
キシャル層（以下ｒ層と称す）（４）を成長させで、を
層１３１と１層両の二層卿造の半導体ウェーハ（以下単
につニー−と称す）（１１を形成する・このウェーハ１
１１０表裏ＩＩＮに酸化膜（・１（１）を形成して、第
１図に示すよう〈表面の酸化膜（６）を選択的に除去し
てから１層ｍ）内にＰｆｉ不純物を選択拡散して１層（
３）を形成する。再び表１ｉＫ酸化膜１１を形成してか
ら、更にこの酸化ｌＩ＋６）を選択的に除去して、第Ｊ
ＦＩＪに示すように１層園内に夏層（釦を選択拡散し、
次に第４図に示すように表面の酸化膜（６）を選択的に
除去して１層（組と電層１８１上にベース及びエミッタ
の各電極−ａｌｌをムｌ蒸着等で形成する、而して、Ｎ
中層の格４ＷＪ破繍位置まで切ＰＡ除去してウェーハｆ
ｉ＋の薄板化を行ってから、８７図に示すようにウェー
ハ裏面ＫＲレクタの電極（Ｉ！ｌを例えはａｒ−Ｍｉ
−ａｍ −Ａｇ の願次蒸着で形成する。後は１１２
図の破線箇所を切断すれば第１図の半導体素子＋１＋が
複数個一括して得られる。
（りを用意すゐ、このサブストレート（２）は例えばＣ
Ｚ法で製造される・搏ち石萬属為つぼ内でシリコンをり
ンなどのＭ臘不純物と共に加熱溶解し、溶けたシリコン
内にシリコン単結晶を作る種結晶を挿入して核の［にシ
リコン単結晶を成長させながら、棟線Ｉｉ＆を徐々に引
き上げてシリコン単結晶柱を作ってから、このシリコン
単結晶柱をスライスしてすプストレート（！１を製造す
る・この場合、サブストレートｔりの菖十層（組はりン
等のシリコンに対するｌＩ！１ＩＩＩ＠界で決まる不純
物一度を有す、サブストレート（創は機械的調度を得る
九め少し厚目に形成される・次に第３図に示すように９
ブストレート偉１上に比較的低一度の「飄単結晶エビ！
キシャル層（以下ｒ層と称す）（４）を成長させで、を
層１３１と１層両の二層卿造の半導体ウェーハ（以下単
につニー−と称す）（１１を形成する・このウェーハ１
１１０表裏ＩＩＮに酸化膜（・１（１）を形成して、第
１図に示すよう〈表面の酸化膜（６）を選択的に除去し
てから１層ｍ）内にＰｆｉ不純物を選択拡散して１層（
３）を形成する。再び表１ｉＫ酸化膜１１を形成してか
ら、更にこの酸化ｌＩ＋６）を選択的に除去して、第Ｊ
ＦＩＪに示すように１層園内に夏層（釦を選択拡散し、
次に第４図に示すように表面の酸化膜（６）を選択的に
除去して１層（組と電層１８１上にベース及びエミッタ
の各電極−ａｌｌをムｌ蒸着等で形成する、而して、Ｎ
中層の格４ＷＪ破繍位置まで切ＰＡ除去してウェーハｆ
ｉ＋の薄板化を行ってから、８７図に示すようにウェー
ハ裏面ＫＲレクタの電極（Ｉ！ｌを例えはａｒ−Ｍｉ
−ａｍ −Ａｇ の願次蒸着で形成する。後は１１２
図の破線箇所を切断すれば第１図の半導体素子＋１＋が
複数個一括して得られる。
或は、別の製造方法として１１７図及び第り図に示す方
法がある・これは、ｍＪ図のＭ膚（ＩＪ’ｒの形成前に
ウェーハ渇）の裏面酸化膜（７）を除去して、Ｎ層（■
）の形成と同時にウェーハ裏画何から４゛の１１１ｇを
形成する（１ｇ／図）０次にウェーハ表面にベースとエ
イツメの電極０Ｑ１０１１を形成してから、第り図の一
層（３）の破線位置まで切削除去して、ｗ！Ｉｌ−図と
同様にウェーハＪ１．１ｉｉＫ冨レタタの電極静を形成
する・ とζろで、半導体素子（１）の裏面電ｔＵのオー（ツタ
コンタクトは１層（３）の不純物負度か高い程良好であ
る。しかし、前述したようＫＭ＋層の不純物一度は第２
図のサブストレート（創のｗ＃ＯＮ１ｍ不純物のシリコ
ンへの１ｉｉｄ１１１！限界で決まり。
法がある・これは、ｍＪ図のＭ膚（ＩＪ’ｒの形成前に
ウェーハ渇）の裏面酸化膜（７）を除去して、Ｎ層（■
）の形成と同時にウェーハ裏画何から４゛の１１１ｇを
形成する（１ｇ／図）０次にウェーハ表面にベースとエ
イツメの電極０Ｑ１０１１を形成してから、第り図の一
層（３）の破線位置まで切削除去して、ｗ！Ｉｌ−図と
同様にウェーハＪ１．１ｉｉＫ冨レタタの電極静を形成
する・ とζろで、半導体素子（１）の裏面電ｔＵのオー（ツタ
コンタクトは１層（３）の不純物負度か高い程良好であ
る。しかし、前述したようＫＭ＋層の不純物一度は第２
図のサブストレート（創のｗ＃ＯＮ１ｍ不純物のシリコ
ンへの１ｉｉｄ１１１！限界で決まり。
例えばＭｌｊｊｌ不純物にリンを使った場合の鎖度は７
ｘ）ｇＵ ａｔｏｍ＠ ／♂か限界である。この員度は
裏面電極（１！ｌのオーミツクコンタクトを確保するに
必要な最少の値であるが、安全なオー電ツタ性を得るに
は不十分であり、そのため内Ｓ抵抗が増して発熱が多く
なった）、裏ｉｉｒ電極・！ｌが剥離し易いといった問
題があった。
ｘ）ｇＵ ａｔｏｍ＠ ／♂か限界である。この員度は
裏面電極（１！ｌのオーミツクコンタクトを確保するに
必要な最少の値であるが、安全なオー電ツタ性を得るに
は不十分であり、そのため内Ｓ抵抗が増して発熱が多く
なった）、裏ｉｉｒ電極・！ｌが剥離し易いといった問
題があった。
このようなオーミツク性の改善策として１例えばｖｇｙ
図のウェーハ１１１０Ｍ＋＋層峙を残してその上に直Ｉ
ＩｋＫ１１ｃ極を形成することも考えられゐ・しかし、
これでは一層Ｉを含む一層１＄１の厚さが大きくな襲、
必要以上に内部抵抗が増して特性が愚＜＊＊、画も−→
層ＩＩは金属に比べ熱伝導性や導電性が愚く、発熱の大
１＆Ｊｉ（因になる。また、クエーハ簿）を薄板化して
から一層ｉｌｌにＭ！Ｉｉ不純物を拡散してＭ＋＋層を
形成することも考えられるが、＾讃ｇＫ拡散することが
離しく、１７ｔ、との種拡散作業時にウェーハｆ’Ｉｌ
が反ったクーれることがあ多、好盲しくなかった。
図のウェーハ１１１０Ｍ＋＋層峙を残してその上に直Ｉ
ＩｋＫ１１ｃ極を形成することも考えられゐ・しかし、
これでは一層Ｉを含む一層１＄１の厚さが大きくな襲、
必要以上に内部抵抗が増して特性が愚＜＊＊、画も−→
層ＩＩは金属に比べ熱伝導性や導電性が愚く、発熱の大
１＆Ｊｉ（因になる。また、クエーハ簿）を薄板化して
から一層ｉｌｌにＭ！Ｉｉ不純物を拡散してＭ＋＋層を
形成することも考えられるが、＾讃ｇＫ拡散することが
離しく、１７ｔ、との種拡散作業時にウェーハｆ’Ｉｌ
が反ったクーれることがあ多、好盲しくなかった。
本発明はかかゐ関題点に−みてなされたもので、半導体
ウェーハ裏面に高濃度の一導電溢の液状率＃１１１１ｖ
ＩＪを塗着し、ξれを加Ｍ溶解させて牟導体つェーハ裏
１１ＴＫ高盪度のシリコン単結晶の再結晶化層を形成し
て裏＠電極を形成する製造方法を提供する０例えば、上
記エピタキシャルトランジスタの製造に本発明を適用し
え場合は、鴫ツノ図乃至１１／Ｊｌｌに示す各工程で行
われる。
ウェーハ裏面に高濃度の一導電溢の液状率＃１１１１ｖ
ＩＪを塗着し、ξれを加Ｍ溶解させて牟導体つェーハ裏
１１ＴＫ高盪度のシリコン単結晶の再結晶化層を形成し
て裏＠電極を形成する製造方法を提供する０例えば、上
記エピタキシャルトランジスタの製造に本発明を適用し
え場合は、鴫ツノ図乃至１１／Ｊｌｌに示す各工程で行
われる。
即ち、筐ず協ぶ図或は第２図における破線箇所を切削し
て、第７Ｑ図に示すような裏面電極形成直前のウェー−
１Ｉｌを用意して、このウェーハ（ＩＩの舅＋層（１）
が露出する裏面上にＨｉｉ図に示すように十分篇濃度Ｏ
Ｉ＋＋）のＭｉｌｌ不純物を含む液状不純物層←）を等
厚に塗着する。こ０層着は例えはウェーハｉｌ＋を裏面
を上にして回転テーブル上に真空吸着で固定し、ウェー
ハｉｌｌ ｔ）１層面中央部上に所定の液状不純物を滴
下して、回転テーブルでウェーハｔ６１をその中心部を
中心に高速回転させて、液状不純物を遠心力で９ニー−
裏面周辺部へ拡けることによシ簡単に行えゐ・次に、ウ
ェーハ（Ｉ）を加熱して液状不純物層（へ）を乾燥固化
したのち或いはそのまま第１コ噸に示すように不純物層
←）に１例えばレーザー光・瘤を走査させながら照射し
て、不純物層←）を集中的に＾温加熱する・すると１層
ｍの表層部に不純物層←）と同じ高鏡度（ｌＩ＋＋）の
シリコン単結晶の再結晶化層ｃ′ｂ）が形成される・こ
の時、ウェーハ（Ｉｌの内部の加熱は少ないのて内部で
の不純物拡散の心配はない・また、不純物層←）の集中
加熱はレーザー光ｌｌｓの走査以外に高出力のツラツシ
凰ランプによる瞬間的−斉加熱方式勢を採用することも
可能である・ 再結晶化層（至）の形成が兜了す石と、？！結晶化層に
）上に残った不純物層←）を除去してから・第１Ｊ図に
示すように１ｇ″＋の再結晶化層に）上に裏面電極１１
ｆｆｉを形成する・この電極ａｔＩは従来同様に例えば
Ｃｒ −１ｉ１− ａｎ−ムｇの順次蒸着で形成される
。このようにすると電極−のオー（ツタ；ンタクトは再
結晶化層−）−ｆｉ−→層であるから十分に良好なもの
が得られる・しかも、従来のイオンインプラｙテーシ１
ン法で不純物イオンｔ−高一度に浸入し九のちレーず−
アニールする方法に比較して、格段に容易でしか一安ｍ
Ｋ″″ｔ’ｌる利点もある・ 尚、本発明はエビメキシャル半導体装置にのみ限定され
るものではなく、他の一般の半導体装置にも上記要領で
適用できゐ・ 以上説明したように、本発＠Ｆｉ牛導体ウェーハ裏面を
高濃度不純物の塗布と加熱処履で高濃度の再結晶化層で
形成し、その上に電極を加酸したので、電極のオー建ツ
クコンメタトが十分に大きく安定に確保され、特性の安
定した高信頼度の半導体装置が提供できる。
て、第７Ｑ図に示すような裏面電極形成直前のウェー−
１Ｉｌを用意して、このウェーハ（ＩＩの舅＋層（１）
が露出する裏面上にＨｉｉ図に示すように十分篇濃度Ｏ
Ｉ＋＋）のＭｉｌｌ不純物を含む液状不純物層←）を等
厚に塗着する。こ０層着は例えはウェーハｉｌ＋を裏面
を上にして回転テーブル上に真空吸着で固定し、ウェー
ハｉｌｌ ｔ）１層面中央部上に所定の液状不純物を滴
下して、回転テーブルでウェーハｔ６１をその中心部を
中心に高速回転させて、液状不純物を遠心力で９ニー−
裏面周辺部へ拡けることによシ簡単に行えゐ・次に、ウ
ェーハ（Ｉ）を加熱して液状不純物層（へ）を乾燥固化
したのち或いはそのまま第１コ噸に示すように不純物層
←）に１例えばレーザー光・瘤を走査させながら照射し
て、不純物層←）を集中的に＾温加熱する・すると１層
ｍの表層部に不純物層←）と同じ高鏡度（ｌＩ＋＋）の
シリコン単結晶の再結晶化層ｃ′ｂ）が形成される・こ
の時、ウェーハ（Ｉｌの内部の加熱は少ないのて内部で
の不純物拡散の心配はない・また、不純物層←）の集中
加熱はレーザー光ｌｌｓの走査以外に高出力のツラツシ
凰ランプによる瞬間的−斉加熱方式勢を採用することも
可能である・ 再結晶化層（至）の形成が兜了す石と、？！結晶化層に
）上に残った不純物層←）を除去してから・第１Ｊ図に
示すように１ｇ″＋の再結晶化層に）上に裏面電極１１
ｆｆｉを形成する・この電極ａｔＩは従来同様に例えば
Ｃｒ −１ｉ１− ａｎ−ムｇの順次蒸着で形成される
。このようにすると電極−のオー（ツタ；ンタクトは再
結晶化層−）−ｆｉ−→層であるから十分に良好なもの
が得られる・しかも、従来のイオンインプラｙテーシ１
ン法で不純物イオンｔ−高一度に浸入し九のちレーず−
アニールする方法に比較して、格段に容易でしか一安ｍ
Ｋ″″ｔ’ｌる利点もある・ 尚、本発明はエビメキシャル半導体装置にのみ限定され
るものではなく、他の一般の半導体装置にも上記要領で
適用できゐ・ 以上説明したように、本発＠Ｆｉ牛導体ウェーハ裏面を
高濃度不純物の塗布と加熱処履で高濃度の再結晶化層で
形成し、その上に電極を加酸したので、電極のオー建ツ
クコンメタトが十分に大きく安定に確保され、特性の安
定した高信頼度の半導体装置が提供できる。
第７図は半導体素子の一例を示す断面図、第２図乃至第
り図Ｆｉ第７図の半導体素子の従来調造方法を説明する
ための各工程での中導体つェーへ部分断面図、烙７０図
乃至第１Ｊ図は本発明の詳細な説明するための各ｌ−で
の半導体ウェー八部分断面図である。 （暴）・・半導体９エーハ、−φ・電極、−・・レーダ
ー光、←）・ｅ（液状）不純物層、（至）・・再結晶化
層・
り図Ｆｉ第７図の半導体素子の従来調造方法を説明する
ための各工程での中導体つェーへ部分断面図、烙７０図
乃至第１Ｊ図は本発明の詳細な説明するための各ｌ−で
の半導体ウェー八部分断面図である。 （暴）・・半導体９エーハ、−φ・電極、−・・レーダ
ー光、←）・ｅ（液状）不純物層、（至）・・再結晶化
層・
Claims (1)
- １１） シリコン単結晶の半導体ウェー＾轟面の一導
電鳳層上く、よ）高貴度の同−導電臘の液状不純物層を
塗布する工程、不純物層をレーず−光照射等で集中加熱
して半導体ウェーハ裏腹にシリコン単結晶よ）も高濃度
の再結晶化層を形成する工程、及び再緒島化層上に金属
蒸着法で電１を形成する工程を有することを特徴とする
半導体装置の製造方法・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182718A JPS5884424A (ja) | 1981-11-14 | 1981-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182718A JPS5884424A (ja) | 1981-11-14 | 1981-11-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5884424A true JPS5884424A (ja) | 1983-05-20 |
Family
ID=16123221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56182718A Pending JPS5884424A (ja) | 1981-11-14 | 1981-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103763A (ja) * | 2002-09-09 | 2004-04-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
-
1981
- 1981-11-14 JP JP56182718A patent/JPS5884424A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103763A (ja) * | 2002-09-09 | 2004-04-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071494B1 (fr) | Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions | |
| US3664896A (en) | Deposited silicon diffusion sources | |
| US4468853A (en) | Method of manufacturing a solar cell | |
| TWI331367B (en) | Method of manufacturing semiconductor device | |
| JPS5884424A (ja) | 半導体装置の製造方法 | |
| JPS61208829A (ja) | 半導体装置の製造方法 | |
| US3290189A (en) | Method of selective diffusion from impurity source | |
| US3771028A (en) | High gain, low saturation transistor | |
| JPS58116722A (ja) | 半導体装置の製造方法 | |
| JPS5826671B2 (ja) | テイデンアツダイオ−ドノセイゾウホウホウ | |
| JPH0691159B2 (ja) | 半導体装置の製造方法 | |
| JPS6129538B2 (ja) | ||
| JPS5834915A (ja) | 半導体装置の製造方法 | |
| JP2725000B2 (ja) | 半導体装置の製造方法 | |
| JPS6191961A (ja) | 半導体装置の製造方法 | |
| JPS60154609A (ja) | 半導体装置の製造方法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JPH01239093A (ja) | 結晶成長方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS6083321A (ja) | 半導体装置の製造方法 | |
| JPS6137773B2 (ja) | ||
| JPS6265324A (ja) | 半導体装置の製造方法 | |
| JPS59172279A (ja) | ＺｎＳ発光素子 | |
| JPS5891673A (ja) | 半導体装置の製造方法 | |
| JPS5578571A (en) | Manufacture of semiconductor device |