JP2010529646A - ｎ型炭化ケイ素基板を少なくとも部分的に除去することによって炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素パワーデバイス - Google Patents

ｎ型炭化ケイ素基板を少なくとも部分的に除去することによって炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素パワーデバイス Download PDF

Info

Publication number
JP2010529646A
JP2010529646A JP2010510279A JP2010510279A JP2010529646A JP 2010529646 A JP2010529646 A JP 2010529646A JP 2010510279 A JP2010510279 A JP 2010510279A JP 2010510279 A JP2010510279 A JP 2010510279A JP 2010529646 A JP2010529646 A JP 2010529646A
Authority
JP
Japan
Prior art keywords
silicon carbide
type silicon
layer
epitaxial layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010510279A
Other languages
English (en)
Other versions
JP2010529646A5 (ja
JP5847398B2 (ja
Inventor
カンティ ダース ムリナル
チャン チンチュン
エム．クレイトン ジュニア ジョン
ドノフリオ マシュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2010529646A publication Critical patent/JP2010529646A/ja
Publication of JP2010529646A5 publication Critical patent/JP2010529646A5/ja
Application granted granted Critical
Publication of JP5847398B2 publication Critical patent/JP5847398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

炭化ケイ素パワーデバイスが、ｎ型炭化ケイ素基板上でｐ型炭化ケイ素エピタキシャル層を形成すること、および、そのｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成することによって作製される。ｎ型炭化ケイ素基板は、ｐ型炭化ケイ素エピタキシャル層を露出するように、少なくとも部分的に除去される。オーミック接触部が、露出されているｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上で形成される。ｎ型炭化ケイ素基板を少なくとも部分的に除去すること、および、ｐ型炭化ケイ素エピタキシャル層上でオーミック接触部を形成することによって、ｐ型基板を使用することの欠点を低減する、または解消することができる。関連の構造もまた述べられている。

Description

本発明は、ＯＮＲ／ＤＡＲＰＡによって授与された契約番号Ｎ０００１４−０５−Ｃ−０２０２の元で、政府支援と共になされた。政府は、本発明におけるある種の権利を有することができる。
本発明は、パワーデバイスを作製する方法、および得られるデバイスに関し、より詳細には、炭化ケイ素パワーデバイス、および炭化ケイ素パワーデバイスを作製する方法に関する。
パワーデバイスは、大電流を搬送し、高電圧をサポートするために、広く使用されている。現代のパワーデバイスは、しばしば単結晶シリコン半導体材料から作製される。１つの広く使用されているパワーデバイスは、電力用金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。パワーＭＯＳＦＥＴでは、介在する絶縁体によって半導体表面から分離されているゲート電極に制御信号が供給され、この絶縁体は、それだけには限らないが二酸化ケイ素とすることができる。導電は多数キャリアの輸送を通じて行われ、バイポーラトランジスタの動作に使用される少数キャリア注入は存在しない。パワーＭＯＳＦＥＴは、優れた安全動作領域を提供することができ、単位セル構造で並列化することができる。
当業者には周知のように、パワーＭＯＳＦＥＴは、横型構造または縦型構造を含むことができる。横型構造では、ドレイン端子、ゲート端子、ソース端子が、基板の同じ表面上にある。対照的に、縦型構造では、ソースとドレインが基板の反対側の表面上にある。
１つの広く使用されているシリコンパワーＭＯＳＦＥＴは、２重拡散プロセスを使用して作製される２重拡散ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）である。これらのデバイスでは、ｐベース領域とｎ＋ソース領域がマスク内の共通の開口を介して拡散される。ｐベース領域は、ｎ+ソースより深くドライブインされる。ｐベース領域とｎ+ソース領域との横方向拡散の差により、表面チャネル領域が形成される。ＤＭＯＳＦＥＴを含むパワーＭＯＳＦＥＴの概要は教科書（非特許文献１参照）、特に「Ｐｏｗｅｒ ＭＯＳＦＥＴ」という名称の第７章に見出すことができ、その開示は、本明細書に完全に記載されている場合と同じく、その全体を参照により本明細書に組み込む。
別のタイプの広く使用されているパワーデバイスは、バイポーラ接合トランジスタ（ＢＪＴ）である。ＢＪＴは、一般に、互いに近接する２つの反対のｐ−ｎ接合を有する半導体材料を含み、したがって「ｎ−ｐ−ｎ」または「ｐ−ｎ−ｐ」トランジスタと呼ばれることがある。動作時には、電流キャリアが、エミッタと呼ばれる、ｐ−ｎ接合の一方に隣接する第１の導電型の半導体材料の領域に入る。大部分の電荷キャリアは、コレクタと呼ばれる、他方のｐ−ｎ接合に隣接する第１の導電型の半導体材料の領域から出る。コレクタおよびエミッタの第１の導電型とは反対の第２の導電型を有する、ベースとして知られる半導体材料の小さな部分が、コレクタとエミッタの間に配置される。ＢＪＴの２つのｐ−ｎ接合は、コレクタがベースと出会う所、およびベースがエミッタと出会う所に形成される。
電流がベースに注入された、またはベースから抽出されたとき、ＢＪＴがｎ−ｐ−ｎであるか、それともｐ−ｎ−ｐであるかに応じて、エミッタからコレクタに移動することができる電荷キャリア、すなわち電子または正孔の流れに影響を及ぼすことができる。典型的には、ベースに印加される小さな電流により、それに比例するより大きな、ＢＪＴを通過する電流を制御することができ、電子回路の構成要素としての有用性をＢＪＴにもたらす。ＢＪＴの構造および動作上の詳細は、文献で論じられており（たとえば、非特許文献２参照）、その内容は、その全体が記載されている場合と同じく、参照により本明細書に組み込む。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、制御入力用のパワーＭＯＳＦＥＴとスイッチとしてのバイポーラパワートランジスタとを単一のデバイス内で組み合わせることによって、パワーＭＯＳＦＥＴの駆動ゲート特性をＢＪＴの高電流および低飽和電圧と組み合わせることができる、別のタイプのパワーデバイスである。ＩＧＢＴの概要は、上記で引用した教科書（非特許文献１参照）、特に「Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ」という名称の第８章に見出すことができ、その開示は、本明細書に完全に記載されている場合と同じく、その全体を参照により本明細書に組み込む。
また、パワーデバイスにおける最近の開発成果は、パワーデバイスへの炭化ケイ素（ＳｉＣ）デバイスの使用の調査を含んでいた。炭化ケイ素は、シリコンに比べて、広いバンドギャップ、より低い誘電率、高い絶縁破壊電界強度、高い熱伝導率、高い飽和電子ドリフト速度を有する。これらの特性により、炭化ケイ素パワーデバイスは、従来のシリコンをベースとするパワーデバイスより高い温度、高い電力レベル、および／または低い比オン抵抗で動作することが可能になる可能性がある。シリコンデバイスに勝る炭化ケイ素デバイスの優位性の理論解析は、出版物に見出される（たとえば、非特許文献３参照）。炭化ケイ素で作製されたパワーＭＯＳＦＥＴは、「Ｐｏｗｅｒ ＭＯＳＦＥＴ ｉｎ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ」という名称の、本発明の譲受人に譲渡されたＰａｌｍｏｕｒの米国特許（特許文献１参照）に記載されている。炭化ケイ素で作製された他のパワーデバイスが米国特許に記載されている（特許文献２、３、４、５、６参照）。
米国特許第５５０６４２１号明細書 米国特許第７１１８９７０号明細書 米国特許第７０７４６４３号明細書 米国特許第７０２６６５０号明細書 米国特許第６９７９８６３号明細書 米国特許第６９５６２３８号明細書 米国特許第７１２５７８６号明細書 米国特許第６９４６７３９号明細書 米国特許第６６４９４９７号明細書 米国特許第６５１５３０３号明細書 米国特許第６４７５８８９号明細書 米国特許出願公開第２００５／０１５１１３８号明細書 米国特許出願公開第２００７／００６６０３９号明細書 米国特許出願公開第２００５／０１０４０７２号明細書
"Power Semiconductor Devices" by B. J. Baliga, published by PWS Publishing Company, 1996 Solid State Electronic Devices by B. Streetman (2nd edition (1980), chapter 7) Bhatnagar et al. entitled "Comparison of 6H-SiC, 3C-SiC and Si for Power Devices", IEEE Transactions on Electron Devices, Vol. 40, 1993, pp. 645 655
炭化ケイ素ＩＧＢＴは、非常に高い遮断電圧が望ましいとき極めて望ましいものとなる可能性がある。具体的には、ＤＭＯＳＦＥＴなどユニポーラパワーデバイスのオン抵抗は一般に遮断電圧の２乗だけ増大するため、非常に高い遮断電圧のときＩＧＢＴデバイスを提供することが望ましい可能性がある。炭化ケイ素デバイスについては、この遷移点は、伝導損とスイッチング損失を共に考慮したとき約１０ｋＶで発生する可能性がある。当業者には周知のように、ＤＭＯＳＦＥＴなどユニポーラデバイスは、基板とエピタキシャルドリフト領域の間に接合を追加することによって、ＩＧＢＴなどバイポーラデバイスに変換することができる。たとえば、ユニポーラｎチャネルＤＭＯＳＦＥＴ構造は、基板がｎ型からｐ型に切り替えられたときバイポーラになることができる。そのように形成されたｐ−ｎ接合はオン状態で順方向バイアスされ、低濃度ドープされた領域に少数キャリアを注入し、その導電率を増大する、すなわち「導電率変調」として知られる現象である。したがって、ｐチャネルＩＧＢＴは、たとえば４Ｈ炭化ケイ素のｎ型基板上で作製し、ｎ型基板とｐ型ドリフト領域の間にｐ−ｎ接合を設けることができる。
また、ｎチャネルＩＧＢＴを提供することが望ましい可能性がある。というのは、このデバイスは、そのｐチャネル対応物より低いオン抵抗および／または高い遮断電圧をもたらすことができるからである。さらに、ｎチャネルデバイスは、それらの正の電圧極性および従来のパワーＭＯＳＦＥＴに対する類似性があるので、システムの観点から見てより魅力的なものとなる可能性がある。残念ながら、ｎチャネルＩＧＢＴを作製するために使用することができるはずの４Ｈ炭化ケイ素ｐ型基板は、一般に、ＩＧＢＴ内で良好に動作するための品質および導電率を共に欠いている。
本発明のいくつかの実施形態は、ｎ型炭化ケイ素基板上でｐ型炭化ケイ素エピタキシャル層を形成すること、および、そのｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成することによって、炭化ケイ素パワーデバイスを作製する。ｎ型炭化ケイ素基板は、ｐ型炭化ケイ素エピタキシャル層を露出するように、少なくとも部分的に除去される。オーミック接触部が、露出されているｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上で形成される。したがって、ｎ型炭化ケイ素基板を少なくとも部分的に除去すること、および、ｐ型炭化ケイ素エピタキシャル層上でオーミック接触部を形成することによって、ｐ型基板を使用することの潜在的な欠点を低減する、または解消することができる。
多数の技法を使用し、ｐ型炭化ケイ素エピタキシャル層を露出するように、ｎ型炭化ケイ素基板を少なくとも部分的に除去することができる。たとえば、いくつかの実施形態では、ビア内でｐ型炭化ケイ素エピタキシャル層を露出するように、ｎ型炭化ケイ素基板を通って少なくとも１つのビアがエッチングされる。次いで、オーミック接触部がその少なくとも１つのビア内で形成される。他の実施形態では、ｎ型炭化ケイ素基板全体が除去される。他の実施形態では、ｎ型炭化ケイ素基板を薄くすることができ、次いで、その薄くされたｎ型炭化ケイ素基板を通って少なくとも１つのビアをエッチングすることができる。
いくつかの実施形態では、ｎ型炭化ケイ素基板全体を除去する、ｎ型炭化ケイ素基板を薄くする、かつ／またはビアをエッチングする前に、炭化ケイ素パワーデバイスがキャリア基板に接着される。次いで、ｎ型炭化ケイ素基板全体を除去した、ｎ型炭化ケイ素基板を薄くした、かつ／またはビアをエッチングした後で、炭化ケイ素パワーデバイス構造をキャリア基板から剥離することができる。
多数の技法を使用し、露出されているｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上でオーミック接触部を形成することができる。いくつかの実施形態では、露出されているｐ型炭化ケイ素エピタキシャル層の少なくとも一部がメタライゼーションされ、次いでそのメタライゼーションされた少なくとも一部がレーザアニールされる。他の実施形態では、メタライゼーションすることは、露出されているｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上で、アルミニウムを含む第１の層と、チタンを含む第２の層と、ニッケルを含む第３の層とを順次形成することによって実施することができる。他の実施形態では、アルミニウムを含む単一の層を設け、レーザアニールすることができる。
本発明の様々な実施形態によれば、様々なタイプの炭化ケイ素パワーデバイス構造をｐ型炭化ケイ素エピタキシャル層上で形成することができる。たとえば、いくつかの実施形態では、ｐ型炭化ケイ素パワーデバイス（たとえば、ｐチャネルまたはｐベースデバイス）をｐ型炭化ケイ素エピタキシャル層上で形成することができる。他の実施形態では、間にｐ−ｎ接合を形成するようにｐ型エピタキシャル炭化ケイ素層上でｎ型炭化ケイ素層を直接エピタキシャル形成することによって、ｎ型炭化ケイ素パワーデバイス（たとえば、ｎチャネルまたはｎベースデバイス）がｐ型炭化ケイ素エピタキシャル層上で形成される。
本発明の他の実施形態では、ｐ型炭化ケイ素エピタキシャル層上で形成される炭化ケイ素パワーデバイス構造はｎチャネル炭化ケイ素ＤＭＯＳＦＥＴであり、その結果、そのｎチャネル炭化ケイ素ＤＭＯＳＦＥＴおよびｐ型炭化ケイ素エピタキシャル層がｎチャネル炭化ケイ素ＩＧＢＴをもたらす。このｎチャネルＩＧＢＴ作製プロセスのいくつかの実施形態では、ｎ型炭化ケイ素基板を少なくとも部分的に除去する前に、ＤＭＯＳＦＥＴをｐ型炭化ケイ素エピタキシャル層上で作製することができる。これらの実施形態では、ｎ型炭化ケイ素基板は、少なくとも部分的に除去され、オーミック接触部を、上記で述べた３層構造を使用して、またレーザアニールによって形成することができる。さらに、上述のキャリア基板の接着および剥離をも使用することができる。しかし、他の実施形態では、ｐ型炭化ケイ素エピタキシャル層を露出するようにｎ型炭化ケイ素基板を少なくとも部分的に除去することは、ｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成している間に、かつ／または形成する前に実施することができる。
本発明のいくつかの実施形態による炭化ケイ素パワーデバイスは、第１および第２の反対側の面を含むｐ型炭化ケイ素エピタキシャル層を備える。炭化ケイ素パワーデバイス構造が、ｐ型炭化ケイ素エピタキシャル層の第２の面上にある。オーミック接触部が、ｐ型炭化ケイ素エピタキシャル層の第１の面の少なくとも一部分の上に直接ある。いくつかの実施形態では、ｎ型炭化ケイ素基板もまた、ｐ型炭化ケイ素層の第１の面の少なくとも一部分を露出するように基板を通って延びる少なくとも１つのビアを含む第１の面上にある。これらの実施形態では、オーミック接触部は、その少なくとも１つのビア内で、また露出されているｐ型炭化ケイ素層の少なくとも一部分の上に直接延びる。オーミック接触部は、金属接点を含むことができ、そのレーザアニールされた部分を含むことができる。単一の層の接点、または上述のような３層接点をも設けることができる。
いくつかの実施形態では、炭化ケイ素パワーデバイス構造は、ｐ型炭化ケイ素エピタキシャル層の第２の面上に直接、ｎチャネル炭化ケイ素ＤＭＯＳＦＥＴ構造を備え、その結果、そのｎチャネル炭化ケイ素ＤＭＯＳＦＥＴおよびｐ型炭化ケイ素エピタキシャル層がｎチャネル炭化ケイ素ＩＧＢＴをもたらす。しかし、他の実施形態では、他のｎ型またはｐ型炭化ケイ素パワーデバイス構造を、ｐ型炭化ケイ素エピタキシャル層上に設けることができる。他の実施形態では、炭化ケイ素パワーデバイス構造は、間にｐ−ｎ接合を形成するように、ｐ型エピタキシャル炭化ケイ素層の第２の面上に直接、ｎ型炭化ケイ素エピタキシャル層を備える。
本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 裏側オーミック接触部、および本発明の様々な実施形態によるその作成方法を示す、本発明の様々な実施形態による炭化ケイ素パワーデバイスの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態によるｎチャネル炭化ケイ素ＩＧＢＴの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態によるｎチャネル炭化ケイ素ＩＧＢＴの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態によるｎチャネル炭化ケイ素ＩＧＢＴの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態によるｎチャネル炭化ケイ素ＩＧＢＴの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態によるｎチャネル炭化ケイ素ＩＧＢＴの横断面図である。 本発明の様々な実施形態による中間作製ステップ中の、本発明の様々な実施形態によるｎチャネル炭化ケイ素ＩＧＢＴの横断面図である。 本発明の様々な実施形態による４Ｈ炭化ケイ素ｐチャネルＩＧＢＴのターンオン特性とｎチャネルＩＧＢＴのターンオン特性の比較を示すグラフである。 本発明の様々な実施形態による４Ｈ炭化ケイ素ｐチャネルＩＧＢＴのターンオン特性とｎチャネルＩＧＢＴのターンオン特性の比較を示すグラフである。 本発明の様々な実施形態によるｎチャネル炭化ケイ素ＩＧＢＴの順方向導通を示すグラフである。 本発明の様々な実施形態によるｎチャネル炭化ケイ素ＩＧＢＴの順方向遮断を示すグラフである。 本発明の様々な実施形態によるＩＧＢＴウェハに関する歩留まりの図である。
以下、本発明の実施形態が示されている添付の図面を参照して、本発明の実施形態についてより完全に述べる。しかし、本発明は、多数の様々な形態で実施することができるものであり、本明細書で述べられている実施形態に限定されると解釈すべきでない。それどころか、これらの実施形態は、この開示が徹底した完全なものとなるように、かつ本発明の範囲を当業者に完全に伝えるように提供されている。同様の符号は、全体を通して同様の要素を指す。
様々な要素について述べるために、第１、第２などの用語が本明細書において使用される可能性があるが、これらの要素は、これらの用語によって限定されるべきでないことを理解されたい。これらの用語は、ある要素を、別の要素から区別するために使用されるにすぎない。たとえば、本発明の範囲から逸脱することなしに、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書では、「および／または」という用語は、関連の列挙された項目のうちの１つまたは複数の、任意の、およびすべての組合せを含む。
本明細書で使用される術語は、特定の実施形態について述べるためのものにすぎず、本発明を限定するものではないものとする。本明細書では、「ａ」「ａｎ」「ｔｈｅ」という単数形は、別段文脈で明らかに示されない限り、複数形をも含むものとする。「ｃｏｍｐｒｉｓｅｓ（備える、含む）」「ｃｏｍｐｒｉｓｉｎｇ（備える、含む）」「ｉｎｃｌｕｄｅｓ（含む）」および／または「ｉｎｃｌｕｄｉｎｇ（含む）」という用語は、本明細書で使用されるとき、述べられている特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことをさらに理解されたい。対照的に、「ｃｏｎｓｉｓｔｉｎｇ ｏｆ（からなる）」は、本明細書で使用されるとき、述べられている特徴、整数、ステップ、動作、要素、および／または構成要素を指定し、追加の特徴、整数、ステップ、動作、要素、および／または構成要素を排除する。さらに、「ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ（本質的にからなる）」は、本明細書で使用されるとき、述べられている数の特徴、整数、ステップ、動作、要素、および／または構成要素を指定し、述べられている特徴、整数、ステップ、動作、要素、および／または構成要素の基本的かつ新規な特徴に実質的に影響を及ぼさない微量の不純物または他の材料を除いて、追加の特徴、整数、ステップ、動作、要素、および／または構成要素を排除する。
別段規定されていない限り、本明細書で使用される（技術用語および科学用語を含む）用語すべては、本発明が属する技術分野の当業者によって共通に理解されるものと同じ意味を有する。本明細書で使用される用語は、本明細書の文脈および関連の技術分野におけるそれらの意味に一致する意味を有するものと解釈すべきであり、本明細書に明確に規定されていない限り、理想化された意味で、または過度に形式的な意味で解釈されないことをさらに理解されたい。
層、領域、または基板など、ある要素が別の要素「上（ｏｎ）」にある、または別の要素「上に（ｏｎｔｏ）」延びると称されるとき、その要素は、他方の要素上に直接ある、または他方の要素上に直接延びることができ、あるいは介在する要素が存在してもよいことを理解されたい。対照的に、ある要素が別の要素「上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、または別の要素「上に直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延びると称されるとき、介在する要素は存在しない。また、ある要素が別の要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」または「結合される（ｃｏｕｐｌｅｄ）」と称されるとき、その要素は、他方の要素に直接接続され、または結合されても、介在する要素が存在してもよいことを理解されたい。対照的に、ある要素が別の要素に「直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」または「直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」と称されるとき、介在する要素は存在しない。
本明細書では、「ｂｅｌｏｗ（下方）」または「ａｂｏｖｅ（上方）」または「ｕｐｐｅｒ（上部）」または「ｌｏｗｅｒ（下部）」または「ｈｏｒｉｚｏｎｔａｌ（水平）」または「ｌａｔｅｒａｌ（横型、横方向）」または「ｖｅｒｔｉｃａｌ（縦型）」など相対的な用語は、図に例示されているように、ある要素、層、または領域の、別の要素、層、または領域に対する関係について述べるために使用されることがある。これらの用語は、図に示されている向きに加えて、デバイスの様々な向きを包含することが意図されていることを理解されたい。
本明細書では、本発明の実施形態について、本発明の理想化された実施形態（および中間構造）の概略図である横断面図を参照して述べられている。図面内の層の厚さおよび領域は、見やすくするために誇張されることがある。さらに、たとえば製造技法および／または公差の結果として、図の形状からの変動を予想すべきである。したがって、本発明の実施形態は、本明細書に示されている領域の特定の形状に限定されると解釈すべきでなく、たとえば製造に起因する形状の逸脱を含めるべきである。たとえば、矩形として示されている注入領域は、一般に、丸みのある、もしくは湾曲したフィーチャ、および／またはその縁部で、注入領域から非注入領域への不連続の変化ではない、注入濃度の勾配を有することになる。同様に、注入によって形成される埋込み領域では、その埋込み領域と注入が行われる表面との間の領域内で何らかの注入が生じる可能性がある。したがって、図に示されている領域は、事実上概略的なものであり、それらの形状は、デバイスのある領域の実際の形状を示すことが意図されておらず、本発明の範囲を限定しないものとする。
本発明の一部の実施形態について、ｎ型またはｐ型など、ある導電型を有するものとして特徴付けられる半導体層および／または領域を参照して述べられており、その導電型は、その層および／または領域内の多数キャリア濃度を指す。したがって、ｎ型材料は、負に荷電した電子の多数平衡濃度を有し、一方、ｐ型材料は、正に荷電した正孔の多数平衡濃度を有する。一部の材料は、（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）「＋」または「−」を用いて指定され、別の層または領域に比べて、多数キャリアの相対的に大きい（＋）、または小さい（−）濃度を示すことがある。しかし、そのような記法は、ある層または領域内における多数キャリアまたは少数キャリアの特定の濃度の存在を暗示しない。
図１Ａ〜１Ｇは、本発明の様々な実施形態による炭化ケイ素パワーデバイスを作成する方法、および本発明の様々な実施形態に従って作成された炭化ケイ素パワーデバイスの横断面図である。次に図１Ａを参照すると、ｐ型炭化ケイ素エピタキシャル層１２０がｎ型炭化ケイ素基板１１０上で形成されている。ｎ型炭化ケイ素基板は、いくつかの実施形態では、４Ｈ炭化ケイ素ｎ型基板とすることができる。しかし、他の実施形態では、他の炭化ケイ素ポリタイプを使用することができる。ｐ型炭化ケイ素エピタキシャル層１２０は、所望の設計に応じて、様々な厚さおよびドーピングレベルを有することができる。炭化ケイ素パワーデバイス構造１３０は、ｎ型炭化ケイ素基板１１０に隣接する炭化ケイ素エピタキシャル層１２０の第１の面１２０ａに対向する、ｐ型炭化ケイ素エピタキシャル層１２０の第２の面１２０ｂ上で作成される。本明細書では、「炭化ケイ素パワーデバイス構造」という用語を使用し、完全な炭化ケイ素パワーデバイスのプリカーサまたは完全な炭化ケイ素パワーデバイスそれ自体を作成することができることを示すことを理解されたい。炭化ケイ素パワーデバイスは、それだけには限らないが、炭化ケイ素ショットキーダイオード、ＭＯＳＦＥＴ、ＢＪＴ、ＰｉＮダイオード、ＩＧＢＴ、サイリスタ、および／または縦型ＪＦＥＴを含むことができる。ｎ型炭化ケイ素基板１１０、ｐ型炭化ケイ素エピタキシャル層、および炭化ケイ素パワーデバイス構造１３０の設計および作製は当業者には周知であり、本明細書ではこれ以上述べる必要はない。
次に図１Ｂ、図１Ｄ、図１Ｆを参照すると、ｐ型炭化ケイ素エピタキシャル層１２０の第１の面１２０ａを露出するように、図１Ａのｎ型炭化ケイ素基板１１０が少なくとも部分的に除去されている。多数の技法を使用し、ｐ型炭化ケイ素エピタキシャル層１２０を露出するように、ｎ型炭化ケイ素基板１１０を少なくとも部分的に除去することができる。具体的には、図１Ｂでは、ｎ型炭化ケイ素基板全体が除去される。図１Ｄでは、ビア内でｐ型炭化ケイ素エピタキシャル層１２０を露出するように、ｎ型炭化ケイ素基板１１０を貫通して少なくとも１つのビア１１２がエッチングされる。別法として、図１Ｆでは、ｎ型炭化ケイ素基板１１０が薄くされ、次いで、ビア１１２内でｐ型炭化ケイ素エピタキシャル層１２０を露出するように、ｎ型炭化ケイ素基板１１０’’を貫通して少なくとも１つのビア１１２がエッチングされる。研削および／またはエッチングによって炭化ケイ素基板を少なくとも部分的に除去するための技法は、米国特許（特許文献７、８、９、１０、１１参照）および米国特許出願公開（特許文献１２、１３参照）に記載されており、それらの開示は、本明細書に完全に記載されている場合と同じく、その全体を参照により本明細書に組み込み、本明細書ではこれ以上述べる必要はない。
次に図１Ｃ、図１Ｅ、図１Ｇを参照すると、オーミック接触部が、露出されているｐ型炭化ケイ素エピタキシャル層１２０の少なくとも一部の上で形成されている。たとえば、図１Ｃでは、オーミック接触部１４０が、ｐ型炭化ケイ素エピタキシャル層の露出された第１の面１２０ａ上で直接形成される。図１Ｅでは、オーミック接触部１４０’が、エッチングされたｎ型炭化ケイ素基板１１０’内に形成されたビア１１２内で形成される。最後に、図１Ｇでは、オーミック接触部１４０’’が、エッチングされ薄くされたｎ型炭化ケイ素基板１１０’’のビア内で形成される。図１Ｅおよび図１Ｇでは、オーミック接触部１４０’および１４０’’は、図のようにビアを越えて延びることができる。いくつかの実施形態では、オーミック接触部は、露出されているｐ型炭化ケイ素エピタキシャル層１２０の少なくとも一部でメタライゼーションすることによって形成することができる。
図２Ａ〜２Ｇは、本発明の他の実施形態による方法および構造の横断面図である。図２Ａ〜２Ｇは、図２Ｂ、図２Ｄ、図２Ｆに示されているように、ｎ型炭化ケイ素基板を少なくとも部分的に除去する前に、ガラスおよび／またはサファイア基板２１０などキャリア基板に炭化ケイ素パワーデバイス構造１３０が接着されることを除いて、図１Ａ〜１Ｇに対応する。キャリア基板２１０は、剛性を与えるために、ならびに／あるいは、ｎ型炭化ケイ素基板１１０を少なくとも部分的に除去している間に、かつ／または除去した後でデバイスの取り扱いを容易にするために使用することができる。図２Ｂ、図２Ｄ、図２Ｆに示されているように、少なくとも部分的に基板を除去した後で、図２Ｃ、図２Ｅ、図２Ｇに示されているように、キャリア基板２１０を剥離することができる。他の実施形態では、剥離は、デバイス全体が完成した後で、またはｎ型炭化ケイ素基板１１０を少なくとも部分的に除去した後のプロセス内の他のステップで行われてもよい。
図３Ａ〜３Ｇは、本発明の他の実施形態による炭化ケイ素パワーデバイスを作製する方法、および本発明の他の実施形態に従ってそのように作製された炭化ケイ素パワーデバイスの横断面図である。具体的には、図３Ａ〜３Ｇでは、炭化ケイ素パワーデバイス構造は、炭化ケイ素ＭＯＳＦＥＴ構造を、またいくつかの実施形態では、ｎチャネル炭化ケイ素ＤＭＯＳＦＥＴ構造３３０を含む。当業者には周知のように、ＤＭＯＳＦＥＴ構造は、そのドレインとしてｎ型ドリフト領域または他のｎ型領域を含む。したがって、ｐ型炭化ケイ素エピタキシャル層１２０はｐ−ｎ接合を形成し、ｎチャネル炭化ケイ素ＤＭＯＳＦＥＴ構造３３０とｐ型炭化ケイ素エピタキシャル層１２０の組合せは、ｎチャネル炭化ケイ素ＩＧＢＴ構造をもたらす。図３Ａ〜３Ｇの他の実施形態では、図２Ａ〜２Ｇで述べたように、キャリア基板を使用することができる。簡単にするために、これらの実施形態の説明は繰り返さない。ｎチャネルＩＧＢＴでは、ｐ型炭化ケイ素エピタキシャル層１２０は「インジェクタ」層とも呼ばれる。当業者には周知のように、インジェクタ層１２０は、ＤＭＯＳＦＥＴ３３０のｎ型ドレイン構造（ドリフト領域および／またはバッファ層）とｐ−ｎ接合を形成し、このｐ−ｎ接合は、オン状態で順方向バイアスされ、低濃度ドープされた領域に少数キャリアを注入し、その導電率を増大する、すなわち導電率変調として知られる現象である。
図４Ａ〜４Ｇは、本発明の他の実施形態による炭化ケイ素パワーデバイスを作製する方法、および本発明の他の実施形態に従って作製された炭化ケイ素パワーデバイスの横断面図である。図４Ａ〜４Ｇでは、炭化ケイ素パワーデバイス４３０を形成するプロセスの一部として、間にｐ−ｎ接合を形成するように、ｎ型炭化ケイ素層４３０ａがｐ型エピタキシャル炭化ケイ素層１２０上で直接形成される。ｎ型炭化ケイ素層４３０ａは、たとえばｎチャネルもしくはｐチャネルパワーＭＯＳＦＥＴまたは他のｎ型もしくはｐ型炭化ケイ素パワーデバイス構造４３０のドリフト領域、バッファ層、および／または他の従来のｎ型層として機能することができる。また、キャリア基板は、図２Ａ〜２Ｇに関連して上述したように使用することができるが、簡単にするために、その説明は繰り返さない。
本発明の他の実施形態による炭化ケイ素パワーデバイスを作製する方法、および本発明の他の実施形態に従って作製された炭化ケイ素パワーデバイスの横断面図である。図５Ａ〜５Ｇは、図５Ｂ、図５Ｄ、図５Ｆでｎ型炭化ケイ素基板１１０が少なくとも部分的に除去される後まで、炭化ケイ素パワーデバイス５３０がエピタキシャル形成されない点で、図１Ａ〜１Ｇから図４Ａ〜４Ｇと対比することができる。炭化ケイ素パワーデバイス５３０が、炭化ケイ素基板１１０を少なくとも部分的に除去した後で形成される、図２Ａ〜２Ｇから図４Ａ〜４Ｇに対する類似の実施形態をも提供することができる。また、図１Ａ〜１Ｇおよび図５Ａ〜５Ｇは２つの極端なものを示すことを、当業者なら理解するであろう。具体的には、図１Ａ〜１Ｇでは、パワーデバイス構造が基板除去前に形成され、一方、図５Ａ〜５Ｇでは、パワーデバイス構造が基板除去後に形成される。他の実施形態では、炭化ケイ素パワーデバイス構造を、基板除去前に部分的に形成し、次いで基板除去後に完成させることができる。換言すれば、ｎ型炭化ケイ素基板を少なくとも部分的に除去することは、ｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成する前、形成した後、および／または形成している間に実施することができる。
図６は、本発明の様々な実施形態による炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素デバイスの横断面図である。図６は、図３Ｃのオーミック接触部１４０に対応することができるオーミック接触部６４０の追加の詳細が示されていることを除いて、図３Ｃに対応する。具体的には、図６では、アルミニウム（Ａｌ）を含む第１の層６４２と、チタン（Ｔｉ）を含む第２の層６４４と、ニッケル（Ｎｉ）を含む第３の層６４６とを含む多層オーミック接触部６４０が設けられる。いくつかの実施形態では、第１の層は、本質的にアルミニウムからなり、約２００Åの厚さを有することができ、第２の層６４４は、本質的にチタンからなり、約１００Åの厚さを有することができ、第３の層６４６は、本質的にニッケルからなり、約４００Åの厚さを有することができる。
さらに、やはり図６に示されているように、３層のＡｌ／Ｔｉ／Ｎｉスタック６４０が堆積された後で、そのオーミック接触部に対してレーザアニールを実施することができる。レーザアニールは、レーザビーム６１０をオーミック接触部スタック６４０の上で走査することによって実施することができる。別法として、パルスレーザビームを送り、レーザアニールされるオーミック接触部スタック６４０の面上で、諸領域（たとえば点）のアレイまたは格子を形成することができる。レーザアニールは、オーミック接触部を高温アニールする必要を回避するように、オーミック接触部６４０がパワーデバイス３３０の後で形成されるとき特に有益となる可能性がある。炭化ケイ素のためのオーミック接触部のレーザアニールについては、Ｓｌａｔｅｒ，Ｊｒ．らの「Ｌｏｃａｌｉｚｅｄ Ａｎｎｅａｌｉｎｇ ｏｆ Ｍｅｔａｌ−Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｏｈｍｉｃ Ｃｏｎｔａｃｔｓ ａｎｄ Ｄｅｖｉｃｅｓ Ｓｏ Ｆｏｒｍｅｄ」という名称の米国特許出願公開（特許文献１４参照）に記載されており、その開示は、本明細書に完全に記載されている場合と同じく、その全体を参照により本明細書に組み込む。
図６に示されている３層スタック６４０は、レーザアニールプロセスで特に処理しやすい可能性がある。具体的には、アルミニウム層６４２は、ｐ型炭化ケイ素層１２０のための良好なオーミック接触部を形成する。しかし、アルミニウムは、たとえば約５００Åを超える厚さで反射性となる可能性があり、その結果、レーザビーム６１０はアルミニウムで反射され、ｐ型炭化ケイ素エピタキシャル層１２０とアルミニウム層６４２の間の接合を貫通することができず、高品質のオーミック接触部を形成することができない。しかし、アルミニウム６４２、チタン６４４、ニッケル６４６の組合せは、ｐ型炭化ケイ素エピタキシャル層１２０との接合をレーザが通過することを可能にする構造をもたらすことができることが判明している。どの動作理論にも縛られることを望まないが、オーミック接触部６４０の品質を高めながら、アルミニウム層６４２は、レーザビーム６１０に対して半透明になるように十分に薄いもの、たとえば厚さ約５００Å未満とすることができ、ニッケル層６４６もまた、レーザビーム６１０に対して半透明になるように十分に薄いもの、たとえば約５００Å未満とすることができるように思われる。具体的には、レーザビーム６１０は、ｐ型炭化ケイ素層１２０とアルミニウム層６４２の間の界面に加えて、ニッケル層６４６内で吸収される可能性がある。これは、ニッケル層６４６を少なくとも部分的に溶融させる可能性があり、これは、より低い融点のアルミニウム層６４２の少なくとも一部を溶融する可能性がある。中間のチタン層６４４は、接着および耐食性を向上させることができる。
本発明の他の実施形態では、図６に関連して上述したように、単一のアルミニウム層６４２を使用し、レーザアニールすることができる。具体的には、いくつかの実施形態では、約２５０Å、またいくつかの実施形態では約２７６Åの厚さを有する、アルミニウムを含む単一の層６４２を設けることができる。レーザアニールは、いくつかの実施形態では単位面積あたり５パルスで、４．０Ｊ／ｃｍ2から約２．５Ｊ／ｃｍ2の密度で実施し、オーミック接触部を生成することができる。いくつかの実施形態では、約３．５Ｊ／ｃｍ2から約２．５Ｊ／ｃｍ2のより低いフルエンスで、より良好なオーミック接触部を生成することができる。接触抵抗は、３層のＡｌ／Ｔｉ／Ｎｉスタック６４０によって生じるものと同様の範囲内となる可能性がある。したがって、本発明のいくつかの実施形態は、アルミニウムを含む単一の層６４２を使用し、次いでそれをレーザアニールして、ｐ型炭化ケイ素層１２０のためのオーミック接触部を提供することができる。
また、図６の実施形態は、図１Ｃ、図２Ｃ、図３Ｃ、図４Ｃ、図５Ｃのオーミック接触部１４０の実施形態に使用することができること、また、図１Ｅ、図２Ｅ、図３Ｅ、図４Ｅ、図５Ｅのオーミック接触部１４０’および／または図１Ｇ、２Ｇ、３Ｇ、４Ｇ、５Ｇのオーミック接触部１４０’’に使用することができることを、当業者なら理解するであろう。
上記で指摘したように、図１Ａ〜６はまた、本発明の様々な実施形態による炭化ケイ素パワーデバイスを示す。これらのデバイスは、それぞれ第１および第２の対向する面１２０ａ、１２０ｂを含むｐ型炭化ケイ素エピタキシャル層１２０を含む。炭化ケイ素パワーデバイス構造１３０、３３０、４３０、または５３０は、ｐ型炭化ケイ素エピタキシャル層１２０の第２の面１２０ｂ上に設けられる。オーミック接触部１４０、１４０’、１４０’’、または６４０は、ｐ型炭化ケイ素エピタキシャル層の第１の面１２０ａの少なくとも一部分の上に直接設けられる。また、いくつかの実施形態は、ｐ型炭化ケイ素層の第１の面１２０ａの少なくとも一部分を露出するように基板を貫通して延びる少なくとも１つのビア１１２を含む炭化ケイ素基板１１０’、１１０’’を含み、オーミック接触部１４０’、１４０’’は、その少なくともビア内で、また露出されているｐ型炭化ケイ素エピタキシャル層１２０の第１の面１２０ａの少なくとも一部の上で直接延びる。やはり図６に示されているように、いくつかの実施形態では、オーミック接触部は、レーザアニールされた部分をその中に含む金属接点を含む。レーザアニールされた部分をその中に含む金属接点は、図６に示されている第１の層６４２、第２の層６４４、第３の層６４６を、または上述の単一の層６４２を備えることができる。
図７Ａ〜７Ｅは、概して図３Ａ〜３Ｃに示されていた、本発明の詳細な実施形態による、ｎチャネルＩＧＢＴのための作製方法、およびそのように作製されたＩＧＢＴデバイスの横断面図である。形成されるｎチャネルＩＧＢＴは、上記で引用した米国特許（特許文献２、３、４、５、６参照）に記載されているｎチャネルＤＭＯＳＦＥＴ３３０のための作製プロセスを使用することができる。
次に図７Ａを参照すると、ｐ＋インジェクタ層とも呼ばれるｐ＋炭化ケイ素エピタキシャル層１２０を、約１５μｍの厚さに成長させ、１×１０9ｃｍ-3の密度でアルミニウムをドープすることができる。ｐ＋インジェクタ層１２０は、４Ｈ、ｎ型の８°軸外し低マイクロパイプ密度（ＭＰＤ）炭化ケイ素基板１１０上でエピタキシャル成長させることができる。次いで、ｎ型炭化ケイ素バッファ層７１０を、ｐ＋炭化ケイ素インジェクタ１２０上で、約２μｍの厚さに成長させ、約４×１０16ｃｍ-3で窒素をドープすることができる。次いで、ｎ型炭化ケイ素遮断層７２０を、ｎ型炭化ケイ素バッファ層７１０上で、約１２０μｍの厚さにエピタキシャル成長させ、約３×１０14ｃｍ-3のレベルで窒素をドープすることができる。次いで、炭化ケイ素遮断層７２０の露出された表面は、この層の約２０μｍを研削除去してこの層を厚さ約１００μｍまで薄くし、この層を研磨することによって、平坦化することができる。得られるｎ型炭化ケイ素遮断層７２０がこのデバイスのｎドリフト領域を形成することができる。
次に図７Ｂを参照すると、たとえば上記で引用した米国特許に記載されているように、炭化ケイ素ｎ−ＤＭＯＳＦＥＴ３３０が作製される。ｐウェル７３２が、たとえばアルミニウムを使用して、約５×１０14ｃｍ-2および３６０ｋｅＶの最高エネルギーで、かつ約６５０℃の温度で注入される。ｐ領域が、たとえばホウ素を使用して、約４．４７×１０13ｃｍ-2の合計ドーズ量および１８０ｋｅＶの最高エネルギーで、室温にて注入される。次いで、ＪＦＥＴ領域７３４が、窒素を使用して、約４．９×１０11ｃｍ-2の合計ドーズ量および約３６０ｋｅＶの最高エネルギーで、室温にて注入される。次いで、高温注入活性化アニールを、アルゴン内、約１６５０℃で約５分間実施することができる。次いで、Ｎエピタキシャル再成長領域７３６が、たとえば、約１２００Åの厚さおよび約１×１０16ｃｍ-3のドーズ量になるように窒素内でエピタキシャル成長を実施することによって形成される。次いで、ｎ＋ソース領域７３８が、たとえば窒素内で、約２×１０15ｃｍ-2の合計ドーズ量および約１３０ｋｅＶの最高エネルギーで、約６５０℃にて形成される。次いで、ｐ＋本体領域７４２が、たとえばアルミニウムを使用して、８．２×１０14ｃｍ-2の合計ドーズ量および約３００ｋｅＶの最高エネルギーで、約６５０℃にて注入される。次いで、再成長層７３６を、図のように、メサを実現するようにエッチングすることができる。ｎ＋チャネルストップ注入が、窒素を使用して、約２×１０14ｃｍ-2の合計ドーズ量および約１８０ｋｅＶの最高エネルギーで、室温にて実施される。次いで、高温注入活性化アニールを、アルゴン内で、約１６５０℃で約５分間実施することができる。次いで、フィールド酸化物を、たとえば高温酸化物を使用して、約８０００Åの厚さで堆積することができる。次いで、ゲート酸化物７４６が、たとえば以下のパラメータ、すなわち１１７５℃ドライＯ2３時間３０分、１１７５℃Ａｒ１時間、９５０℃ウェットＯ2３時間、１１７５℃ＮＯ２時間の元で成長される。次いで、ゲート金属が、たとえば、ホウ素をドープされた約４０００Åの多結晶シリコンを使用して堆積される。次いで、たとえば、約１５０Å／４００Åの厚さでＡｌ／Ｎｉを使用して、ゲート金属７４８を形成するようにメタライゼーションを実施することができ、次いで、たとえば約５００Åのニッケルを使用して、ソース接点７５２を形成するようにｎオーミックメタライゼーションを実施することができる。次いで、ラピッドサーマルアニール炉内で、約２分間、アルゴン内で約８２５℃にて、オーミック接触部アニールを実施することができる。次いで、オーバレイヤ金属堆積（図示せず）を、たとえば約４μｍのアルミニウムを使用して行うことができる。次いで、約８μｍのポリイミドのスピンオンスクラッチコーティング（図示せず）を付着させることができる。図７Ｂに関連して述べたステップは、ｎ−ＤＭＯＳＦＥＴデバイスの作製の当業者には周知であり、設計目的、および／または設計に含めるべき他の特徴に応じてかなり変わる可能性があることを理解されたい。
次に図７Ｃを参照すると、次いで、たとえばフォトレジスト８１０および／または他の保護材料の保護層を付着させることができ、次いで、その構造を、支持用にキャリアウェハ２１０に接着することができる。
次に図７Ｄを参照すると、ｐ＋炭化ケイ素エピタキシャル層１２０の第１の面１２０ａを露出するように、ｎ炭化ケイ素基板１１０が研削されている。
次いで、図７Ｅを参照すると、オーミック接触部６４０が、ｐ＋炭化ケイ素エピタキシャル層１２０の第１の面１２０ａ上で形成される。図６に関連して上述したように、オーミック接触部６４０は、厚さ約２００Åのアルミニウムを含む第１の層６４２と、厚さ約１００Åのチタンを含む第２の層６４４と、厚さ約４００Åのニッケルを含む第３の層６４６とを含むことができる。次いで、レーザアニール６１０が上述のように実施される。また、約１０００Åのチタン、約５００Åの白金、および約９０００Åの金を追加することによって、裏側オーバレイヤメタライゼーションを実施することができる（図示せず）。
最後に、図７Ｆに示されているように、この構造がキャリアウェハから剥離され、フォトレジスト８１０の層および／または他の接着層を除去することができる。
次に、本発明の様々な実施形態についてさらに論じる。具体的には、ユニポーラパワーデバイスのオン抵抗は一般に遮断電圧の２乗だけ増大するため、非常に高い遮断電圧のときバイポーラデバイスへの技術切替えが望ましい可能性がある。炭化ケイ素デバイスについては、この遷移点は、一般に、伝導損とスイッチング損失を共に考慮したとき約１０ｋＶで発生する。ユニポーラｎチャネルＤＭＯＳＦＥＴ構造は、基板がｎ型からｐ型に切り替えられたとき、バイポーラになる。このｐ−ｎ接合はオン状態で順方向バイアスされ、低濃度ドープされた遮断層に少数キャリアを注入し、その導電率を増大する、すなわち導電率変調として知られる現象である。残念ながら、一般に、４Ｈ ＳｉＣ ｐ型基板は、一般に、これに関して動作するための品質および導電率を共に欠いている。したがって、たとえば２００６年６月２９日に出願された「Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｓｗｉｔｃｈｉｎｇ Ｄｅｖｉｃｅｓ Ｉｎｃｌｕｄｉｎｇ Ｐ−Ｔｙｐｅ Ｃｈａｎｎｅｌｓ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆｏｒｍｉｎｇ ｔｈｅ Ｓａｍｅ」という名称の米国特許仮出願第６０／８１７２９６号明細書に記載されているように、４Ｈ炭化ケイ素ｎ型基板上で作製されたｐチャネルＩＧＢＴが開発されており、その開示は、本明細書に完全に記載されている場合と同じく、その全体を参照により本明細書に組み込む。
従来のｎチャネルシリコンＩＧＢＴは、一般に、シリコン材料の限界により、炭化ケイ素デバイスが動作する約１０ｋＶ範囲の上方で実用可能でない。さらに、従来のｎチャネル炭化ケイ素ＤＭＯＳＦＥＴは、そのユニポーラ性により、約１０ｋＶ遮断電圧の上方で甚だしい伝導損を被る可能性がある。
対照的に、本発明の同じ実施形態によれば、ｐ型基板を用いて、上述の問題を低減または解消することによって、ｎチャネルＩＧＢＴを提供することができる。それどころか、従来のｎドリフト／バッファ層がｐ＋エピ層上で成長される。基板は研削によって除去することができ、研削プロセスは、ｐ＋エピ層上で停止することができる。裏側オーミック接触部は、オーバレイヤ堆積前にレーザアニールによって作製することができる。
ｐチャネル炭化ケイ素ＩＧＢＴは、本発明のいくつかの実施形態によるｎチャネル炭化ケイ素ＩＧＢＴと比較することができる。図８Ａおよび図８Ｂは、４Ｈ炭化ケイ素ｐチャネルＩＧＢＴとｎチャネルＩＧＢＴのターンオン特性を比較する。図８に示されているように、ｎチャネルＩＧＢＴは、成熟した４Ｈ ＳｉＣ ＤＭＯＳＦＥＴ技術からの恩恵の結果として、より低い差動オン抵抗、および完全な１０ｋＶ遮断を示す。したがって、本発明のいくつかの実施形態によるｎチャネル ＳｉＣ ＩＧＢＴにより、成熟したＳｉＣ ｎチャネルＭＯＳＦＥＴプロセスからその技術が導出されるため、そのｐチャネル対応物に比べて、より低いオン抵抗、およびより高い遮断電圧を提供することができる。ｎチャネルＩＧＢＴの導通および遮断特性が図９および図１０に示されている。図９は、５ボルトの閾値電圧で４アンペアを搬送することができる大面積ｎ−ＩＧＢＴの順方向導通を示す。図１０は、図９の同じデバイスの順方向遮断電圧を示し、１０ｋＶでの低い漏れ電流を示す。また、ｎチャネルの遺産により、図１１に示されているように、良好なウェハ歩留まりがもたらされ、図１１では、１０００８、１００１１、１００２１、１００３４、１００１３、９７７１、９９４５、８００４、９７１０、８８６７、９２７４、９０２８の符号が付けられた方形が、２７％の遮断歩留まりを有する１０ｋＶ可能なデバイスを提供する。さらに、これらのｎチャネルデバイスは、それらの正の電圧極性および従来のパワーＭＯＳＦＥＴに対する類似性があるので、システムの観点から見てより魅力的なものとなる可能性がある。また、図７Ａ〜７Ｆは、ｎチャネルＩＧＢＴを示すことを理解されたい。しかし、ｐ型炭化ケイ素エピタキシャル層を使用する他のデバイスが、本発明の実施形態による方法および構造から受益することができる。
したがって、本発明のいくつかの実施形態は、高品質のデバイスを作製するためのプラットフォームとして「誤った極性（ｗｒｏｎｇ ｐｏｌａｒｉｔｙ）」基板を使用する。次いで、「誤った極性」基板は、その作用を低減する、または解消するために、少なくとも部分的に除去される。
図面および明細書では、本発明の実施形態が開示されており、特定の用語が使用されているが、それらは一般的かつ説明の意味でのみ使用され、限定するために使用されておらず、本発明の範囲は、以下の特許請求の範囲に述べられている。

Claims (36)

  1. 炭化ケイ素パワーデバイスを作製する方法であって、
    ｎ型炭化ケイ素基板上でｐ型炭化ケイ素エピタキシャル層を形成すること、
    前記ｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成すること、
    前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を少なくとも部分的に除去すること、および、
    露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上でオーミック接触部を形成すること
    を含むことを特徴とする方法。
  2. 前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を少なくとも部分的に除去することは、ビア内で前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を貫通して少なくとも１つのビアをエッチングすることを含み、
    露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上でオーミック接触部を形成することは、前記少なくとも１つのビア内でオーミック接触部を形成することを含むことを特徴とする請求項１に記載の方法。
  3. 前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を少なくとも部分的に除去することは、ｎ型炭化ケイ素基板全体を除去することを含むことを特徴とする請求項１に記載の方法。
  4. ビア内で前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を貫通して少なくとも１つのビアをエッチングすることの前に、前記ｎ型炭化ケイ素基板を薄くすることが先行し、ビア内で前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を貫通して少なくとも１つのビアをエッチングすることは、ビア内で前記ｐ型炭化ケイ素エピタキシャル層を露出するように、薄くされた前記ｎ型炭化ケイ素基板を貫通して少なくとも１つのビアをエッチングすることを含むことを特徴とする請求項２に記載の方法。
  5. 露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上でオーミック接触部を形成することは、
    露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部をメタライゼーションすること、および、
    前記メタライゼーションの少なくとも一部をレーザアニールすること
    を含むことを特徴とする請求項１に記載の方法。
  6. 露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部をメタライゼーションすることは、露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上で、アルミニウムを含む第１の層と、チタンを含む第２の層と、ニッケルを含む第３の層とを順次形成することを含むことを特徴とする請求項５に記載の方法。
  7. 露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部をメタライゼーションすることは、露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上で、アルミニウムを含む層を形成することを含むことを特徴とする請求項５に記載の方法。
  8. 前記ｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成することは、前記ｐ型炭化ケイ素エピタキシャル層上でｎチャネル炭化ケイ素ＤＭＯＳＦＥＴ構造を形成し、それにより、前記ｐ型炭化ケイ素エピタキシャル層上の前記ｎチャネル炭化ケイ素ＤＭＯＳＦＥＴ構造がｎチャネル炭化ケイ素ＩＧＢＴ構造をもたらすことを含むことを特徴とする請求項１に記載の方法。
  9. 前記ｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成することは、前記ｐ型炭化ケイ素エピタキシャル層上でｐ型炭化ケイ素パワーデバイス構造を形成することを含むことを特徴とする請求項１に記載の方法。
  10. ｎ型炭化ケイ素基板全体を除去することの前に、前記炭化ケイ素パワーデバイス構造をキャリア基板に接着することが先行し、ｎ型炭化ケイ素基板全体を除去することの後に、前記炭化ケイ素パワーデバイス構造を前記キャリア基板から剥離することが続くことを特徴とする請求項３に記載の方法。
  11. 前記ｎ型炭化ケイ素基板を薄くすることの前に、前記炭化ケイ素パワーデバイス構造をキャリア基板に接着することが先行し、前記ｎ型炭化ケイ素基板を薄くすることの後に、前記炭化ケイ素パワーデバイス構造を前記キャリア基板から剥離することが続くことを特徴とする請求項４に記載の方法。
  12. 前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を少なくとも部分的に除去することは、前記ｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成している間に、かつ／または形成する前に実施されることを特徴とする請求項１に記載の方法。
  13. 前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を少なくとも部分的に除去することは、ビア内で前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を貫通して少なくとも１つのビアをエッチングすることを含み、
    露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上でオーミック接触部を形成することは、前記少なくとも１つのビア内でオーミック接触部を形成することを含むことを特徴とする請求項８に記載の方法。
  14. 前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を少なくとも部分的に除去することは、前記ｎ型炭化ケイ素基板全体を除去することを含むことを特徴とする請求項８に記載の方法。
  15. ビア内で前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を貫通して少なくとも１つのビアをエッチングすることの前に、前記ｎ型炭化ケイ素基板を薄くすることが先行し、ビア内で前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を貫通して少なくとも１つのビアをエッチングすることは、ビア内で前記ｐ型炭化ケイ素エピタキシャル層を露出するように、薄くされた前記ｎ型炭化ケイ素基板を貫通して少なくとも１つのビアをエッチングすることを含むことを特徴とする請求項１４に記載の方法。
  16. 露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上でオーミック接触部を形成することは、
    露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部をメタライゼーションすること、および、
    前記メタライゼーションの少なくとも一部をレーザアニールすること
    を含むことを特徴とする請求項８に記載の方法。
  17. 露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部をメタライゼーションすることは、露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上で、アルミニウムを含む第１の層と、チタンを含む第２の層と、ニッケルを含む第３の層とを順次形成することを含むことを特徴とする請求項１６に記載の方法。
  18. 露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部をメタライゼーションすることは、露出されている前記ｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上で、アルミニウムを含む層を形成することを含むことを特徴とする請求項１６に記載の方法。
  19. ｎ型炭化ケイ素基板全体を除去することの前に、前記炭化ケイ素パワーデバイスをキャリア基板に接着することが先行し、ｎ型炭化ケイ素基板全体を除去することの後に、前記炭化ケイ素パワーデバイスを前記キャリア基板から剥離することが続くことを特徴とする請求項１４に記載の方法。
  20. 前記ｎ型炭化ケイ素基板を薄くすることの前に、前記炭化ケイ素パワーデバイスをキャリア基板に接着することが先行し、前記ｎ型炭化ケイ素基板を薄くすることの後に、前記炭化ケイ素パワーデバイスを前記キャリア基板から剥離することが続くことを特徴とする請求項１５に記載の方法。
  21. 前記ｐ型炭化ケイ素エピタキシャル層を露出するように、前記ｎ型炭化ケイ素基板を少なくとも部分的に除去することは、前記ｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素ＤＭＯＳＦＥＴ構造を形成した後で実施されることを特徴とする請求項８に記載の方法。
  22. 前記ｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイスを形成することは、間にｐ−ｎ接合を形成するように前記ｐ型エピタキシャル炭化ケイ素層上でｎ型炭化ケイ素層を直接エピタキシャル形成することを含むことを特徴とする請求項１に記載の方法。
  23. 第１および第２の反対側の面を含むｐ型炭化ケイ素エピタキシャル層と、
    前記ｐ型炭化ケイ素エピタキシャル層の前記第２の面上の炭化ケイ素パワーデバイス構造と、
    前記ｐ型炭化ケイ素エピタキシャル層の前記第１の面の少なくとも一部分の上に直接あるオーミック接触部と
    を備えることを特徴とする炭化ケイ素パワーデバイス。
  24. 前記ｐ型炭化ケイ素層の前記第１の面の少なくとも前記一部分を露出するように基板を通って延びる少なくとも１つのビアを含む、前記第１の面上のｎ型炭化ケイ素基板をさらに備え、
    前記オーミック接触部は、前記少なくとも１つのビア内で、また露出されている前記ｐ型炭化ケイ素層の前記第１の面の少なくとも前記一部分の上に直接延びることを特徴とする請求項２３に記載のデバイス。
  25. 前記オーミック接触部は金属接点を含むことを特徴とする請求項２３に記載のデバイス。
  26. 前記金属接点は、レーザアニールされた部分をその中に含むことを特徴とする請求項２５に記載のデバイス。
  27. レーザアニールされた部分をその中に含む前記金属接点は、前記ｐ型炭化ケイ素層の前記第１の面上に直接あるアルミニウムを含む第１の層と、前記第１の層上のチタンを含む第２の層と、前記第２の層上のニッケルを含む第３の層とを含むことを特徴とする請求項２６に記載のデバイス。
  28. レーザアニールされた部分をその中に含む前記金属接点は、前記ｐ型炭化ケイ素層の前記第１の面上に直接あるアルミニウムを含む層を含むことを特徴とする請求項２６に記載のデバイス。
  29. 前記炭化ケイ素パワーデバイス構造は、前記ｐ型炭化ケイ素エピタキシャル層の前記第２の面上に直接、ｎチャネル炭化ケイ素ＤＭＯＳＦＥＴ構造を備え、その結果、前記ｎチャネル炭化ケイ素ＤＭＯＳＦＥＴ構造およびｐ型炭化ケイ素エピタキシャル層がｎチャネル炭化ケイ素ＩＧＢＴ構造をもたらすことを特徴とする請求項２３に記載のデバイス。
  30. 前記炭化ケイ素パワーデバイス構造は、前記ｐ型炭化ケイ素エピタキシャル層上のｐ型炭化ケイ素パワーデバイス構造を備えることを特徴とする請求項２４に記載のデバイス。
  31. 前記ｐ型炭化ケイ素層の前記第１の面の少なくとも前記一部分を露出するように基板を貫通して延びる少なくとも１つのビアを含む、前記第１の面上のｎ型炭化ケイ素基板をさらに備え、
    前記オーミック接触部は、前記少なくとも１つのビア内で、また露出されている前記ｐ型炭化ケイ素層の前記第１の面の少なくとも前記一部分の上に直接延びることを特徴とする請求項２９に記載のデバイス。
  32. 前記オーミック接触部は金属接点を含むことを特徴とする請求項２９に記載のデバイス。
  33. 前記金属接点は、レーザアニールされた部分をその中に含むことを特徴とする請求項３２に記載のデバイス。
  34. レーザアニールされた部分をその中に含む前記金属接点は、前記ｐ型炭化ケイ素層の前記第１の面上に直接あるアルミニウムを含む第１の層と、前記第１の層上のチタンを含む第２の層と、前記第２の層上のニッケルを含む第３の層とを含むことを特徴とする請求項３３に記載のデバイス。
  35. レーザアニールされた部分をその中に含む前記金属接点は、前記ｐ型炭化ケイ素層の前記第１の面上に直接あるアルミニウムを含む層を含むことを特徴とする請求項３３に記載のデバイス。
  36. 前記炭化ケイ素パワーデバイス構造は、間にｐ−ｎ接合を形成するように前記ｐ型エピタキシャル炭化ケイ素層の前記第２の面上に直接あるｎ型炭化ケイ素エピタキシャル層を備えることを特徴とする請求項２３に記載のデバイス。
JP2010510279A 2007-05-31 2008-03-31 ｎ型炭化ケイ素基板を少なくとも部分的に除去することによって炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素パワーデバイス Active JP5847398B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/756,020 US8866150B2 (en) 2007-05-31 2007-05-31 Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US11/756,020 2007-05-31
PCT/US2008/004239 WO2008156516A2 (en) 2007-05-31 2008-03-31 Methods of fabricating silicon carbide power devices by at least partially removing an n-type silicon carbide substrate, and silicon carbide power devices so fabricated

Publications (3)

Publication Number Publication Date
JP2010529646A true JP2010529646A (ja) 2010-08-26
JP2010529646A5 JP2010529646A5 (ja) 2012-03-01
JP5847398B2 JP5847398B2 (ja) 2016-01-20

Family

ID=40087218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010510279A Active JP5847398B2 (ja) 2007-05-31 2008-03-31 ｎ型炭化ケイ素基板を少なくとも部分的に除去することによって炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素パワーデバイス

Country Status (4)

Country Link
US (1) US8866150B2 (ja)
EP (1) EP2149154B1 (ja)
JP (1) JP5847398B2 (ja)
WO (1) WO2008156516A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253115A (ja) * 2011-06-01 2012-12-20 Mitsubishi Electric Corp エピタキシャルウエハおよびその製造方法、半導体装置およびその製造方法
WO2013094297A1 (ja) 2011-12-22 2013-06-27 住友電気工業株式会社 半導体装置およびその製造方法
WO2013099424A1 (ja) 2011-12-29 2013-07-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014063948A (ja) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
WO2016030963A1 (ja) * 2014-08-26 2016-03-03 株式会社日立製作所 ４ｈ－ＳｉＣ 絶縁ゲートバイポーラトランジスタ、その製造方法、および電力変換装置
WO2017158747A1 (ja) * 2016-03-16 2017-09-21 株式会社日立製作所 エピタキシャル基板の製造方法および半導体装置の製造方法
US10559664B2 (en) 2016-03-22 2020-02-11 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer
JP2022508324A (ja) * 2018-12-07 2022-01-19 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 縦型炭化珪素パワーｍｏｓｆｅｔおよびｉｇｂｔならびにその製造方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
KR101529331B1 (ko) 2006-08-17 2015-06-16 크리 인코포레이티드 고전력 절연 게이트 바이폴라 트랜지스터
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
JP5443908B2 (ja) * 2009-09-09 2014-03-19 株式会社東芝 半導体装置の製造方法
US8563986B2 (en) * 2009-11-03 2013-10-22 Cree, Inc. Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8786024B2 (en) * 2010-04-15 2014-07-22 Yoshitaka Sugawara Semiconductor device comprising bipolar and unipolar transistors including a concave and convex portion
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2012028565A (ja) * 2010-07-23 2012-02-09 Kansai Electric Power Co Inc:The バイポーラ半導体素子の製造方法およびバイポーラ半導体素子
JP5668414B2 (ja) * 2010-11-01 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
US10367089B2 (en) * 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
CN103918079B (zh) 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
JP5751113B2 (ja) * 2011-09-28 2015-07-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN103151262A (zh) * 2011-12-07 2013-06-12 无锡华润华晶微电子有限公司 平面型绝缘栅双极型晶体管及其制备方法
US8730629B2 (en) * 2011-12-22 2014-05-20 General Electric Company Variable breakdown transient voltage suppressor
JP2013235891A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
US9911838B2 (en) 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
US10115815B2 (en) * 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
US9530844B2 (en) * 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
US10062749B2 (en) * 2013-06-18 2018-08-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
JP6189131B2 (ja) * 2013-08-01 2017-08-30 株式会社東芝 半導体装置およびその製造方法
JP6230323B2 (ja) * 2013-08-01 2017-11-15 株式会社東芝 半導体装置
JP2015041638A (ja) * 2013-08-20 2015-03-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6197995B2 (ja) * 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置
JP6046010B2 (ja) * 2013-09-09 2016-12-14 株式会社東芝 半導体装置及びその製造方法
US9437756B2 (en) 2013-09-27 2016-09-06 Sunpower Corporation Metallization of solar cells using metal foils
CN104810282B (zh) * 2014-01-26 2019-05-14 国家电网公司 一种采用n型碳化硅衬底制作n沟道igbt器件的方法
WO2015155806A1 (ja) * 2014-04-09 2015-10-15 三菱電機株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
US10103540B2 (en) * 2014-04-24 2018-10-16 General Electric Company Method and system for transient voltage suppression devices with active control
US20150364550A1 (en) 2014-06-16 2015-12-17 Infineon Technologies Ag Optimized layer for semiconductor
US9780206B2 (en) 2015-02-27 2017-10-03 Purdue Research Foundation Methods of reducing the electrical and thermal resistance of SiC substrates and devices made thereby
WO2018012510A1 (ja) * 2016-07-15 2018-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
US10332876B2 (en) * 2017-09-14 2019-06-25 Infineon Technologies Austria Ag Method of forming compound semiconductor body
CN108039367B (zh) * 2017-11-27 2020-09-25 西安理工大学 一种基于n长基区碳化硅晶闸管及其制作方法
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
CN111199972B (zh) * 2018-11-16 2023-05-16 比亚迪半导体股份有限公司 集成级联器件及其制备方法
RU188684U1 (ru) * 2019-01-10 2019-04-22 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Силовое полупроводниковое устройство на основе карбида кремния
CN113140633B (zh) * 2020-01-17 2022-05-24 张清纯 一种半导体器件及其制造方法
US11282927B2 (en) 2020-06-02 2022-03-22 Cree, Inc. Contact structures for semiconductor devices
US11843061B2 (en) 2020-08-27 2023-12-12 Wolfspeed, Inc. Power silicon carbide based semiconductor devices with improved short circuit capabilities and methods of making such devices
DE102021204298A1 (de) * 2021-04-29 2022-11-03 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements und vertikales Leistungshalbleiterbauelement
CN113555282B (zh) * 2021-06-15 2023-08-08 扬州国扬电子有限公司 Mos控制晶闸管的制造方法及mos控制晶闸管
US20230006049A1 (en) * 2021-06-30 2023-01-05 Hunan Sanan Semiconductor Co., Ltd. Silicon carbide power device with an enhanced junction field effect transistor region
WO2023224603A1 (en) * 2022-05-17 2023-11-23 Vishay Siliconix Llc Mosfet device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102604A (ja) * 1995-10-06 1997-04-15 Oki Electric Ind Co Ltd 半導体装置
JP2004103763A (ja) * 2002-09-09 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2005175174A (ja) * 2003-12-10 2005-06-30 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタの製造方法
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
WO2007035333A1 (en) * 2005-09-16 2007-03-29 Cree, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) * 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP4026339B2 (ja) * 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
WO2005048363A2 (en) * 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
US7414268B2 (en) * 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US20060267021A1 (en) * 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102604A (ja) * 1995-10-06 1997-04-15 Oki Electric Ind Co Ltd 半導体装置
JP2004103763A (ja) * 2002-09-09 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2005175174A (ja) * 2003-12-10 2005-06-30 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタの製造方法
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
WO2007035333A1 (en) * 2005-09-16 2007-03-29 Cree, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253115A (ja) * 2011-06-01 2012-12-20 Mitsubishi Electric Corp エピタキシャルウエハおよびその製造方法、半導体装置およびその製造方法
US9153661B2 (en) 2011-12-22 2015-10-06 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
WO2013094297A1 (ja) 2011-12-22 2013-06-27 住友電気工業株式会社 半導体装置およびその製造方法
US8866262B2 (en) 2011-12-22 2014-10-21 Sumitomo Electric Industries, Ltd. Vertical semiconductor device having silicon carbide substrate
WO2013099424A1 (ja) 2011-12-29 2013-07-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US8728877B2 (en) 2011-12-29 2014-05-20 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device with a single crystal substrate
JP2014063948A (ja) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
WO2016030963A1 (ja) * 2014-08-26 2016-03-03 株式会社日立製作所 ４ｈ－ＳｉＣ 絶縁ゲートバイポーラトランジスタ、その製造方法、および電力変換装置
WO2017158747A1 (ja) * 2016-03-16 2017-09-21 株式会社日立製作所 エピタキシャル基板の製造方法および半導体装置の製造方法
US10559664B2 (en) 2016-03-22 2020-02-11 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer
JP2022508324A (ja) * 2018-12-07 2022-01-19 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 縦型炭化珪素パワーｍｏｓｆｅｔおよびｉｇｂｔならびにその製造方法
JP7100769B2 (ja) 2018-12-07 2022-07-13 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 縦型炭化珪素パワーｍｏｓｆｅｔおよびｉｇｂｔならびにその製造方法
US11967616B2 (en) 2018-12-07 2024-04-23 Hitachi Energy Ltd Vertical silicon carbide power MOSFET and IGBT and a method of manufacturing the same

Also Published As

Publication number Publication date
US20080296771A1 (en) 2008-12-04
WO2008156516A2 (en) 2008-12-24
JP5847398B2 (ja) 2016-01-20
EP2149154B1 (en) 2018-04-25
WO2008156516A3 (en) 2009-04-30
US8866150B2 (en) 2014-10-21
EP2149154A2 (en) 2010-02-03

Similar Documents

Publication Publication Date Title
JP5847398B2 (ja) ｎ型炭化ケイ素基板を少なくとも部分的に除去することによって炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素パワーデバイス
JP5732253B2 (ja) 絶縁ゲートバイポーラ導電トランジスタ（ｉｂｃｔ）および関連する製作方法
US7705362B2 (en) Silicon carbide devices with hybrid well regions
JP5771678B2 (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
JP5559530B2 (ja) 接合障壁ショットキー整流器およびその製造方法
US7414268B2 (en) High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) Methods of fabricating silicon carbide devices having smooth channels
JP3502371B2 (ja) 半導体素子
JP2013008996A (ja) シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法
US20060261346A1 (en) High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7391057B2 (en) High voltage silicon carbide devices having bi-directional blocking capabilities
JP5119146B2 (ja) 双方向阻止能力を有する高電圧炭化珪素デバイス及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101029

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101028

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140611

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151125

R150 Certificate of patent or registration of utility model

Ref document number: 5847398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250