JP5119146B2 - 双方向阻止能力を有する高電圧炭化珪素デバイス及びその作製方法 - Google Patents

Description

本発明は、電力半導体デバイス及びそれに関連する電力半導体デバイスの作製方法に関し、より詳細には、高電圧炭化珪素デバイス及びそれに関連する高電圧炭化珪素デバイスの作製方法に関する。

電力デバイスは、大電流を運び高電圧に耐えるために広く使用されている。現代の電力デバイスは、一般に、単結晶シリコン半導体材料から作製されている。電力デバイスの１つの型は、サイリスタである。サイリスタは、オフ状態からオン状態に、またはその反対に切り換えることができる双安定電力半導体デバイスである。サイリスタ、大電力バイポーラ接合型トランジスタ（「ＨＰＢＪＴ」）または電力金属酸化膜半導体電界効果トランジスタ（「ＭＯＳＦＥＴ」）などの電力半導体デバイスは、大量の電流を制御または通電しかつ高電圧を阻止することができる半導体デバイスである。

サイリスタは、一般に知られており、従来、陽極、陰極、およびゲートの３つの端子を有する。サイリスタは、ゲートと陰極の両端間に短い電流パルスを加えることによってオンになる。いったんサイリスタがオンになると、ゲートは、デバイスをオフにする制御を失う可能性がある。オフにすることは、陽極と陰極の両端間に逆方向電圧を加えることによって達成される。しかしながら、特別に設計されたゲートターンオフサイリスタ（「ＧＴＯ」）は一般に、逆方向ゲートパルスによってオフにされる。ＧＴＯサイリスタは一般に、あるトリガ入力により伝導を始め、その後ダイオードのような動作をする。

サイリスタは、過渡電流、ｄｉ／ｄｔおよびｄｖ／ｄｔ性能の点で、非常に頑丈な（ｒｕｇｇｅｄ）デバイスである。従来のシリコンサイリスタの順方向電圧（Ｖ_Ｆ）降下は約１．５Ｖから２Ｖであり、いくつかの比較的大電力のデバイスで、約３Ｖである。したがって、サイリスタは、大量の電流を制御または通電し、また効果的に高電圧を阻止することができる（すなわち、電圧スイッチ）。Ｖ_Ｆは任意の所与の電流においてデバイスのオン状態電力損失を決定するが、スイッチング電力損失が、高い動作周波数でデバイス接合温度に影響を及ぼす支配的な要素になる可能性がある。このために、従来のサイリスタを使用して可能なスイッチング周波数は、多くの他の電力デバイスと比較して制限される可能性がある。

サイリスタの２つのパラメータは、（任意の所与の半導体材料のバンドギャップの特性である）拡散電位と、固有オン抵抗（すなわち、デバイスがオンしたときの線形領域におけるデバイスの抵抗）である。サイリスタに加えられた所与の電圧に対して単位面積当たりに大きな電流を供給するために、サイリスタの固有オン抵抗は一般にできるだけ小さい。固有オン抵抗が小さいほど、所与の電流定格でＶ_Ｆ降下が小さくなる。所与の半導体材料の最小Ｖ_Ｆは、その材料の拡散電位（電圧）である。

シリコン制御整流器（「ＳＣＲ」）などのいくつかの従来のサイリスタは、シリコン（Ｓｉ）またはガリウム砒素（ＧａＡｓ）で製造されることがある。しかし、ＳｉまたはＧａＡｓで形成されたサイリスタには、少数キャリア寿命およびドリフト領域の厚さなどのＳｉまたはＧａＡｓ材料自体に起因するある特定の性能限界がある可能性がある。固有オン抵抗への最も大きな寄与要素は、サイリスタの厚い低濃度ドープドリフト領域の抵抗である。ＭＯＳＦＥＴなどの多数キャリアデバイスでは、固有オン抵抗は、ドーピング濃度と低濃度ドープドリフト層の厚さによって決定される。少数キャリア（または、バイポーラ）デバイスでは、キャリア、すなわち電子と正孔の両方がこのドリフト層に注入され、固有オン抵抗を実質的に減少させる。この効果は、導電率変調と呼ばれる。サイリスタの定格電圧が増すにつれて、一般にドリフト領域の厚さが増し、ドリフト領域のドーピングが減少する。導電率変調が有効であるためには、非常に長い少数キャリア寿命が必要とされる。同時に、ドリフト層の体積が増すので、ドリフト層に蓄積されるキャリアの量が増加する。したがって、スイッチング時間および周波数を決定する、ドリフト層の過剰キャリアを除去するのに必要な時間は、阻止電圧定格が高いデバイスほど劇的に増す可能性がある。

電力デバイスの開発努力には、電力デバイスに炭化珪素（ＳｉＣ）デバイスを使用することがあった。炭化珪素は、シリコンに比べて、広いバンドギャップ、小さな誘電率、高い降伏電界強度、高い熱伝導率、および高い飽和電子ドリフト速度を有する。これらの特性によって炭化珪素電力デバイスは、従来のシリコンをベースにした電力デバイスよりも高い温度、高い電力レベルで、かつ小さな固有オン抵抗および高いスイッチング周波数で動作することができる。炭化珪素デバイスがシリコンデバイスより優れていることの理論的解析は、例えば非特許文献１に見出され、この開示は、あたかもその全体が記載されたかのように参照により本明細書に組み込まれる。炭化珪素で作製されたサイリスタは、特許文献１に記載されており、この開示は、あたかもその全体が記載されたかのように参照により本明細書に組み込まれる。

米国特許第５，５３９，２１７号明細書 米国特許出願第＿＿＿号（クライアント照会番号Ｐ０４７５）明細書 米国特許出願第１０／６８６，７９５号明細書 米国特許第６，７７０，９１１号明細書 Bhatnagar et al., Comparison of 6H-SiC, 3C-SiC and Si for Power Devices, IEEE Transactions on Electron Devices, Vol. 40, 1993, pp. 645-655 S. M. Sze, Physics of Semiconductor Devices, pp. 229〜234 S. M. Sze, Physics of Semiconductor Devices, pp. 196〜198

炭化珪素の潜在的な利点にもかかわらず、サイリスタなどの電力デバイスを炭化珪素で作製することは困難である可能性がある。例えば、これらの高電圧デバイスは一般に、約３００から約４００μｍの厚さを有する高濃度ドープｎ型伝導性炭化珪素基板の上の低濃度ドープエピタキシャル層を使用して形成される。使用可能なアクセプタ種（アルミニウムおよびホウ素）がキャリア凍結（ｃａｒｒｉｅｒ ｆｒｅｅｚｅ ｏｕｔ）を引き起こす可能性のある深いエネルギー準位を持つために、低抵抗率ｐ型炭化珪素基板は使用できない可能性がある。したがって、ｎ型基板をもっぱら使用することで、使用可能な高電圧デバイスの極性が限定される可能性がある。例えば、ｐチャネル絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）およびｐｎｐｎサイリスタのみが使用可能である可能性がある。さらに、使用可能なデバイスは、一方向で電圧を阻止することができるだけである可能性がある。

さらに、基板−エピタキシャル層界面に阻止接合を形成するために、平面縁終端（ｐｌａｎａｒ ｅｄｇｅ ｔｅｒｍｉｎａｔｉｏｎ）構造が形成される可能性があり、または、デバイス縁部での早すぎる降伏の可能性を軽減するために、縁面取り（ｅｄｇｅ ｂｅｖｅｌｉｎｇ）プロセスが使用される可能性がある。デバイスの裏面に平面縁終端構造を形成することは、厚さ３００から４００μｍの基板を除去した後で大規模な処理が必要とされる可能性があるので、実施するのが困難で高価である可能性がある。縁面取りは、基板のエッチングまたはデバイス側壁の研削（ｇｒｉｄｉｎｇ）／研磨（ｐｏｌｉｓｈｉｎｇ）を含むことがあり、これらはまた、電圧阻止エピタキシャル層が一般に基板よりも遥かに薄いために困難である可能性がある。

本発明のいくつかの実施形態は、高電圧炭化珪素（ＳｉＣ）デバイスを提供する。第１の伝導型を有する第１のＳｉＣ層が、第２の伝導型を有する電圧阻止ＳｉＣ基板の第１の表面に設けられる。ＳｉＣの第１の領域が、第１のＳｉＣ層の上に設けられ、第２の伝導型を有する。ＳｉＣの第２の領域が、第１のＳｉＣ層の中に設けられ、第１の伝導型を有し、ＳｉＣの第１の領域に近接している。第１の伝導型を有する第２のＳｉＣ層が、電圧阻止ＳｉＣ基板の第２の表面に設けられる。ＳｉＣの第３の領域が、第２のＳｉＣ層の上に形成され、第２の伝導型を有する。ＳｉＣの第４の領域が、第２のＳｉＣ層の中に設けられ、第１の伝導型を有し、ＳｉＣの第３の領域に近接している。第１および第２のコンタクトが、ＳｉＣの第１および第３の領域の上にそれぞれ設けられる。

本発明のさらなる実施形態では、第３および第４のコンタクトを、ＳｉＣの第２および第４の領域の上にそれぞれ設けてもよい。第１および第３のコンタクトに電気的に接続する第１の金属被覆層を、第１および第３のコンタクトの上に設けてもよい。第２および第４のコンタクトに電気的に接続する第２の金属被覆層を、第２および第４のコンタクトの上に設けてもよい。本発明の特定の実施形態では、第１および第２の被覆層は、デバイスが光に応答してオンになるように、光がデバイスに入ることができるようにパターン形成してもよい。

本発明のさらに他の実施形態では、電圧阻止基板は、双方向電圧阻止層であり、斜縁終端（ｂｅｖｅｌ ｅｄｇｅ ｔｅｒｍｉｎａｔｉｏｎ）構造を有してもよい。本発明の特定の実施形態では、電圧阻止基板は、ボウル成長基板であってもよい。斜縁終端構造は、電圧阻止基板の第１の表面と第１のＳｉＣ層との間に第１の阻止接合を、電圧阻止基板の第２の表面と第２のＳｉＣ層との間に第２の阻止接合を与えてもよい。本デバイスは、第１の阻止接合において約２．７Ｖの電圧降下を有してもよい。ＳｉＣの第１の領域の下の第１のＳｉＣ層の抵抗は、第１のＳｉＣ層中の小さな横方向電流Ｉ_ｌが２．７Ｖの電圧降下を生じることができるほどに十分大きくてもよく、この２．７Ｖの電圧降下はサイリスタをオンにトリガすることができる。

本発明のいくつかの実施形態では、電圧阻止基板は、約１．０×１０^１５ｃｍ^−３のキャリア濃度を有する４Ｈ−ＳｉＣ高純度基板であってもよい。電圧阻止基板は、約１００μｍを超える厚さを有してもよい。

本発明のさらなる実施形態では、第１の伝導型は、ｐ型ＳｉＣであってもよく、第２の伝導型はｎ型ＳｉＣであってもよい。本発明の他の実施形態では、第１の伝導型は、ｎ型ＳｉＣであってもよく、第２の伝導型はｐ型ＳｉＣであってもよい。

本発明のさらに他の実施形態では、第１および第２のＳｉＣ層は、約１．０×１０^１５ｃｍ^−３から約１．０×１０^１９ｃｍ^−３のキャリア濃度を有してもよい。ＳｉＣの第１および第３の領域は、約１．０×１０^１６ｃｍ^−３から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有してもよい。ＳｉＣの第２および第４の領域は、約１．０×１０^１７ｃｍ^−３から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有してもよい。

本発明のいくつかの実施形態では、第１および第２のＳｉＣ層は、約０．１μｍから約２０．０μｍの厚さを有してもよい。ＳｉＣの第１および第３の領域は、約０．１μｍから約１０．０μｍの厚さを有してもよい。ＳｉＣの第２および第４の領域は、第１のＳｉＣ層および第２のＳｉＣ層の中に約０．１μｍから約２．０μｍそれぞれ延在してもよい。

本発明のさらなる実施形態では、ＳｉＣデバイスは、サイリスタであってもよい。ＳｉＣの第１および第３の領域はサイリスタの陽極領域であってもよく、ＳｉＣの第２および第４の領域はサイリスタのゲート領域であってもよい。

本発明のさらに他の実施形態は、炭化珪素（ＳｉＣ）サイリスタを提供する。第１の伝導型を有する第１のＳｉＣ層が、第２の伝導型を有する電圧阻止ＳｉＣ基板の第１の表面に設けられる。第１のＳｉＣ陽極領域が、第１のＳｉＣ層の上に設けられ、第２の伝導型を有している。第１のＳｉＣゲート領域が、第１のＳｉＣ層の中に設けられ、第１の伝導型を有し、第１のＳｉＣ陽極領域に近接している。第１の伝導型を有する第２のＳｉＣ層が、電圧阻止ＳｉＣ基板の第２の表面に設けられる。第２のＳｉＣ陽極領域が、第２のＳｉＣ層の上に設けられ、第２の伝導型を有している。第２のＳｉＣゲート領域が、第２のＳｉＣ層の中に設けられ、第１の伝導型を有し、第２のＳｉＣ陽極領域に近接している。第１、第２、第３および第４のコンタクトが、第１および第２のＳｉＣ陽極領域および第１および第２のＳｉＣゲート領域の上にそれぞれ設けられる。

本発明は、主に高電圧デバイスおよびサイリスタに関連して上に説明したが、高電圧デバイスおよびサイリスタを作製する方法も本明細書で提供される。

ここで、本発明は添付図面を参照して以下でより完全に説明され、図面には本発明の実施形態が示されている。しかしながら、この発明は、多くの異なる形態で具体化される可能性があり、本明細書で述べられる実施形態に限定されるものとして解釈すべきでない。むしろ、これらの実施形態は、この開示が完全になり本発明の範囲を当業者に十分に伝えるように提供されている。図面では、層および領域の大きさ及び相対的な大きさは、明瞭性のために誇張されることがある。理解されることであろうが、エレメントまたは層が、別のエレメントまたは層の「上に」存在し、または、別のエレメントまたは層に「接続」または「結合」されていると言及されるとき、それは、別のエレメントまたは層の上に直接に存在し、または別のエレメントまたは層に直接に「接続」または「結合」されていてもよく、または介在するエレメントまたは層が存在してもよい。対照的に、エレメントが、別のエレメントまたは層の「上に直接に」存在し、または別のエレメントまたは層に「直接に接続」または「直接に結合」されていると言及されるとき、介在するエレメントまたは層は存在しない。全体を通して、同様の数字は同様のエレメントを指す。本明細書で使用されるとき、用語「および／または」は、１つまたは複数の関連付けて列挙された項目のあらゆる組合せを含む。

理解されることであろうが、第１、第２などの用語は、本明細書で、様々なエレメント、部品、領域、層および／または部分を説明するために使用されることがあるが、これらのエレメント、部品、領域、層および／または部分は、これらの用語によって限定されるべきでない。これらの用語は、１つのエレメント、部品、領域、層または部分を別のエレメント、部品、領域、層または部分と区別するために使用されるだけである。したがって、以下で述べられる第１のエレメント、部品、領域、層または部分は、本発明の教示から逸脱することなく第２のエレメント、部品、領域、層または部分と呼ぶことができたものである。

さらに、「より下の」または「底の」、および「より上の」または「一番上の」などの相対的な用語は、本明細書で、図に示されるように１つのエレメントの別のエレメントに対する関係を説明するために使用されることがある。理解されることであろうが、相対的な用語は、図に描かれた向きのほかにデバイスの異なる向きを包含することが意図されている。例えば、図のデバイスがひっくり返されると、他のエレメントの「下の」側にあると説明されたエレメントが、他のエレメントの「上の」側に向けられる。したがって、「より下の」という例示的用語は、図の特定の向きに応じて「より下の」と「より上の」の両方の向きを包含する。同様に、ある図中のデバイスがひっくり返されると、他のエレメントの「下」または「真下」と説明されたエレメントは、そのとき、その他のエレメントの「上」に向けられる。したがって、「下の」または「真下の」という例示的用語は、上と下の両方の向きを包含する。

本発明の実施形態は、本明細書で、本発明の理想化された実施形態の概略的な図である断面図を参照して説明される。したがって、例えば製造技術および／または公差の結果としての図の形状からの変化は、予想されることである。したがって、本発明の実施形態は、本明細書に図示された領域の特定の形状に限定されるものとして解釈すべきでなく、例えば製造に起因する形状のずれを含むべきである。例えば、長方形として図示された注入領域は、一般に、注入領域から非注入領域への２値的な変化ではなく、その縁部に曲線状の特徴および／または注入濃度の傾斜を有している。同様に、注入で形成された埋込み領域は、埋込み領域と注入が生じる表面との間の領域にいくらかの注入を生じる可能性がある。したがって、図示された領域は、本質的に概略的であり、その形状はデバイスの領域の正確な形状を図示する意図でなく、また本発明の範囲を限定する意図でない。

本発明の実施形態は、様々な層／領域について特定の極性の伝導型に言及して説明される。しかし、当業者は理解するように、領域／層の極性は、反対の極性のデバイスを設けるために逆にしてもよい。例えば、「第１の伝導型」および「第２の伝導型」という用語は、ｎまたはｐ型のような反対の伝導型を意味するが、本明細書で説明され図示される各実施形態は、その相補的な実施形態も含む。

本発明のいくつかの実施形態は、本明細書で述べられるような炭化珪素電圧阻止基板を備えることができるサイリスタおよび／または他の電力デバイスを提供する。したがって、本発明の実施形態はサイリスタに言及して説明されるが、本発明の実施形態は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）または他のそのような高電圧電力デバイスなどの他のデバイスで使用してもよい。

本発明のいくつかの実施形態に従って、高電圧電力デバイスが、電圧阻止基板の上に設けられる。したがって、電圧阻止ｐｎ接合とキャリア注入ｐｎ接合を、電圧阻止基板の第１の表面および第２の反対の表面に炭化珪素層を形成することによって設けてもよい。すなわち、電圧阻止基板は、双方向阻止能力を有する高電圧デバイスの供給を可能にする可能性がある。さらに、本明細書で述べられる本発明のいくつかの実施形態によると、基板の約３００から約４００μｍを除去することは、斜面終端構造を設けるためにもはや必要でない可能性があり、したがって、多方向での電圧阻止すなわち双方向デバイスを可能にする。双方向デバイス、例えば双方向サイリスタは、一般に、正と負の両方の陽極電圧に対してオン状態とオフ状態を有し、したがって、高電圧ＡＣ用途で有用である可能性がある。双方向サイリスタは、例えば非特許文献２に述べられおり、この内容は、あたかもその全体が記載されたかのように参照により本明細書に組み込まれる。

さらに、ｐｎ阻止接合の位置（すなわち、電圧阻止基板とその上に形成される層との間）は明確である可能性があり、電圧阻止層（基板）がデバイスの厚さの大部分を占めるので、縁面取りプロセスは、また、本発明のいくつかの実施形態に従って簡単化される可能性がある。したがって、本発明のいくつかの実施形態によると、高電圧デバイスをｎ型および／またはｐ型炭化珪素基板の上に設けることができ、このことは、本明細書でさらに述べられるように高電圧デバイスで使用可能な極性を増やすことができる。

本明細書で使用する「電圧阻止基板」は、高電圧デバイス用の双方向電圧阻止層を提供することができるｎ型またはｐ型の高純度炭化珪素基板を意味する。本発明のいくつかの実施形態では、電圧阻止基板は、約１．０×１０^１５ｃｍ^−３のキャリア濃度および約１００μｍを超える厚さを有する４Ｈ−ＳｉＣ基板であってもよい。電圧阻止基板および電圧阻止基板の作製方法に関する詳細は、２００５年２月７日に出願されたＰｒｏｃｅｓｓ ｆｏｒ Ｐｒｏｄｕｃｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ Ｈａｖｉｎｇ Ｉｎｃｒｅａｓｅｄ Ｍｉｎｏｒｉｔｙ Ｃａｒｒｉｅｒ Ｌｉｆｅｔｉｍｅｓという名称の特許文献２に述べられており、この開示は、あたかもその全体が記載さえれたかのように参照により本明細書に組み込まれる。

ここで図１を参照して、本発明のいくつかの実施形態に従った高電圧炭化珪素デバイスについて検討する。図１に示されるように、炭化珪素（ＳｉＣ）電圧阻止基板１０を設けてもよい。上で述べられたように、基板１０の極性は、３Ｃ、２Ｈ、４Ｈ、６Ｈまたは１５Ｒのポリタイプを有するｎ型またはｐ型ＳｉＣであってもよい。ただ例示の目的だけのために、図１に示された本発明の実施形態に従って検討されるデバイスは、ｐ型ＳｉＣ基板１０を備え、したがってｐｎｐｎデバイスが本明細書で検討される。本発明のいくつかの実施形態では、基板１０は、約１．０×１０^１５ｃｍ^−３のキャリア濃度および約１００μｍを超える厚さを有する高純度４Ｈ−ＳｉＣ基板であってもよい。

本発明のいくつかの実施形態では、基板１０は、ボウル（ｂｏｕｌｅ）成長基板であってもよい。ボウル成長基板は、特許文献３に述べられており、この開示は、あたかもその全体が記載されたかのように参照により本明細書に組み込まれる。

図１にさらに示されるように、ＳｉＣの第１の層１４は、基板１０の第１の表面１０Ａに設けてもよい。ＳｉＣの第１の層１４は、ｐ型またはｎ型のＳｉＣエピタキシャル層または注入層であってもよい。当業者には知られているように、炭化珪素のドープ領域は、エピタキシャル成長および／または注入によって形成してもよい。例えば、炭化珪素のｐ型領域は、ｐ型ドーパントの存在する状態でのエピタキシャル成長によって、またはアンドープ（ｕｎｄｏｐｅｄ）の、ｐ型またはｎ型エピタキシャル層にｐ型ドーパントを注入することによって形成してもよい。エピタキシャル成長で生じる構造は、注入で生じるものと異なる。したがって、「エピタキシャル領域または層」および「注入領域または層」という用語は、炭化珪素の異なる領域を構造的に区別する。

図１に示された本発明の実施形態に従って、ＳｉＣの第１の層１４は、ｐ型基板１０の上に設けられたｎ型エピタキシャル層であってもよい。ｎ型ＳｉＣエピタキシャル層１４は、約１．０×１０^１５から約１．０×１０^１９ｃｍ^−３のキャリア濃度および約０．１から約２０．０μｍの厚さを有してもよい。

ＳｉＣの第２の層１２は、基板１０の第２の表面１０Ｂに設けてもよい。ＳｉＣの第２の層１２は、ｐ型またはｎ型ＳｉＣエピタキシャル層または注入層であってもよい。図１に示された本発明の実施形態に従って、ＳｉＣの第２の層１２は、ｐ型基板１０の第２の表面１０Ｂに設けられたｎ型エピタキシャル層であってもよい。ｎ型ＳｉＣエピタキシャル層１２は、約１．０×１０^１５から約１．０×１０^１９ｃｍ^−３のキャリア濃度および約０．１から約２０．０μｍの厚さを有してもよい。

ＳｉＣの第１の領域２２および第２の領域２３を、ＳｉＣの第１の層１４およびＳｉＣの第２の層１２にそれぞれ設けてもよい。図１に示された本発明の実施形態では、ＳｉＣの第１の領域２２および第２の領域２３は、ＳｉＣのｐ^＋領域であってもよく、本発明のいくつかの実施形態に従ったサイリスタの陽極指状部（ａｎｏｄｅ ｆｉｎｇｅｒ）／陽極領域となることができる。本明細書で使用される「ｐ^＋」または「ｎ^＋」は、同じ若しくは他の層または基板の隣接した領域または他の領域に存在するよりも高いキャリア濃度で特徴づけられる領域を意味する。同様に「ｐ⁻」または「ｎ⁻」は、同じ若しくは他の層または基板の隣接した領域または他の領域に存在するよりも低いキャリア濃度で特徴づけられる領域を意味する。ＳｉＣの第１および第２のｐ^＋領域２２および２３は、約１．０×１０^１６から約１．０×１０^２１ｃｍ^−３のキャリア濃度および約０．１から約１０．０μｍの厚さを有してもよい。

ＳｉＣの第３および第４の領域２０および２１は、ＳｉＣの第１の層１４およびＳｉＣの第２の層１２にそれぞれ設けてもよい。図１に示された本発明の実施形態では、ＳｉＣの第３の領域２０および第４の領域２１は、ＳｉＣのｎ^＋領域であってもよく、本発明のいくつかの実施形態に従ったサイリスタのゲート領域となることができる。ＳｉＣのｎ^＋領域２０は、約１．０×１０^１７から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有してもよく、ＳｉＣの第１の層１４またはＳｉＣの第２の層１２の中に約０．１から約２．０μｍ延在してもよい。ＳｉＣの第１の層１４の上のｐ^＋領域２２およびＳｉＣの第２の層１２の上のｐ^＋領域２３は、それらの間の重なりが最小限であるか、または重なりがないように形成されるべきである。したがって、図１に示されるように、逆並列（ａｎｔｉｐａｒａｌｌｅｌ）接続の２つのｐｎｐｎ構造が形成される可能性がある。

第１から第４のオーミックコンタクト２６、２７、２８および２９が、ＳｉＣの第３および第４の領域２０および２１ならびにＳｉＣの第１および第２の領域２２および２３にそれぞれ設けられる。本明細書で使用される「オーミックコンタクト」は、それに関連したインピーダンスが、実質的に全ての予想される動作周波数（すなわち、オーミックコンタクトに関連したインピーダンスは全ての動作周波数で実質的に同じである）および電流で、インピーダンス＝Ｖ／Ｉの関係で実質的に与えられるコンタクトを意味し、ここでＶはコンタクトの両端間の電圧であり、Ｉは電流である。第１および第２のオーミックコンタクト２６および２７は、本発明のいくつかの実施形態に従ったサイリスタのゲートコンタクトとなることができる。同様に、第３および第４のオーミックコンタクト２８および２９は、本発明のいくつかの実施形態に従ったサイリスタの陽極コンタクトとなることができる。本発明のいくつかの実施形態では、ＳｉＣの第３および第４のｎ^＋領域２０および２１の上に設けられた第１および第２のオーミックコンタクト２６および２７には、例えばニッケル（Ｎｉ）コンタクトをそれぞれ含めることができる。さらに、ＳｉＣの第１および第２のｐ^＋領域２２および２３の上に設けられた第３および第４のオーミックコンタクト２８および２９には、例えば、アルミニウム（Ａｌ）／チタン（Ｔｉ）コンタクトなどのＡｌベースのコンタクトを含めることができる。理解されることであろうが、これらの金属は例示の目的のためにのみ与えられ、他の適切な金属を本発明の範囲を逸脱することなく使用してもよい。

第１の金属被覆層３０を第１および第３のオーミックコンタクト２６および２８の上にそれぞれ設けてもよく、さらに第２の金属被覆層３１を第２および第４のオーミックコンタクト２７および２９の上にそれぞれ設けてもよい。図１に示されるように、第１の金属被覆層３０は、第１および第３のオーミックコンタクト２６および２８を電気的に接続する。さらに、第２の金属被覆層３１は、第２および第４のオーミックコンタクト２７および２９を電気的に接続する。金属被覆層３０および３１は、例えば、金、銀、アルミニウム、白金および／または銅を含んでもよい。他の適切な高導電性金属を、被覆層に使用してもよい。図１の構造には、ＳｉＣの第１の領域２２とＳｉＣの第１の層１４との間の接合に約２．７Ｖよりも大きな電圧降下がある可能性がある。したがって、ＳｉＣの第１の領域２２の下の第１のＳｉＣ層１４の抵抗は、小さな横方向電流Ｉ_ｌにより第１の領域と第２の領域との間に２．７Ｖの電圧降下がもたらされるほどに十分に大きくなければならない。このことで、サイリスタをトリガしてオンにさせることができる。当業者は理解するように、第１および第２の被覆層３０および３１の存在は、半田付けおよび／またはワイヤボンディングにいっそう適したデバイスを提供することができる。

本発明のいくつかの実施形態において、本デバイスは、ブレークオーバ電圧よりも大きな電圧を加えることによってオンになるように設計してもよい。本発明のこれらの実施形態において、被覆層３０は、パターン形成されていなくてもよい。しかし、本デバイスが光学的にオンになる（光作動する）ように設計される本発明の実施形態では、第１および第２の被覆層３０および３１は、光がデバイスに入ることができるようにパターン形成されてもよい。例えば、本発明のいくつかの実施形態に従った光作動サイリスタの平面図が図４に示されている。図４に示されるように、被覆層３０、３１は、デバイスが光に応答してオンになるように、光が被覆層３０、３１を通過してデバイスの中に入ることができるようにパターン形成されている。光作動デバイスは、特許文献４で検討されており、この開示は、あたかもその全体が記載されたかのように参照により本明細書に組み込まれる。

図１にさらに示されているように、デバイスの縁部（ｅｄｇｅ）は、本発明のいくつかの実施形態に従って面取りされてもよい。縁面取りプロセスは、斜縁終端構造を実現するように行われてもよい。本発明のいくつかの実施形態に従って、ｐｎ阻止接合を、基板１０の第１の表面１０ＡとＳｉＣの第１の層１４との間および基板１０の第２の表面１０ＢとＳｉＣの第２の層１２との間に設けてもよい。縁面取りは、例えば非特許文献３に詳細に述べられており、この内容は、あたかもその全体が記載されたかのように参照により本明細書に組み込まれる。

理解されることであろうが、図１に関連して述べられた本発明の実施形態はｐｎｐｎサイリスタを含むが、本発明の実施形態はこの構成に限定されない。例えば、反対の伝導型を有するデバイスを設けることもできる。特に、本発明の範囲から逸脱することなく、ｎ型ＳｉＣ基板１０、基板１０の第１の表面１０Ａの上のＳｉＣの第１のｐ型層１４、基板１０の第２の表面１０Ｂの上のＳｉＣのｐ型層１２、ＳｉＣの第１および第２のｎ^＋領域２２および２３、およびＳｉＣの第３および第４のｐ^＋領域２０および２１を有するデバイスを設けることができる。

図１に関連して上で述べられたように、本発明のいくつかの実施形態に従ったデバイスは、双方向電圧阻止層を提供することができる電圧阻止基板の上に設けてもよい。電圧阻止基板にデバイスを設けることで、ｐ型またはｎ型伝導性基板を有する高電圧電力デバイスの提供が可能になる可能性があり、このことは、そのようなデバイスの使用可能な極性を増加することができる。さらに、基板の表面とその上に生成された層との間のｐｎ接合は、比較的容易に識別可能である可能性があり、このことは、本明細書で述べられるように多方向で阻止することができるデバイスの提供を可能にする可能性がある。

電圧阻止４Ｈ−ＳｉＣ基板を使用することで、例えば、双方向サイリスタの設計および作製が可能になる可能性がある。上で述べられたように、図１の２端子構造は、光学的にトリガしてもよく、またはブレークオーバ電圧よりも大きな電圧を加えてトリガしてもよい。本デバイスは、陽極電圧が減少したとき、または電流レベルが図３のグラフに示されるような保持電流Ｉ_ｈｏｌｄより下に下がったときにオフになるように構成してもよい。図３にさらに示されるように、本発明のいくつかの実施形態に従った双方向サイリスタは、正または負の両方の陽極電圧（Ｖ）に関してオン状態およびオフ状態を持つことができ、したがって、高電圧ＡＣ用途での使用を可能にする。

ここで図２Ａから２Ｈを参照して、本発明のいくつかの実施形態に従って、電圧阻止基板上に例えばサイリスタなどの電力デバイスを作製する際の処理ステップを考察する。図２Ａに示されるように、ＳｉＣの第１の層１４が、炭化珪素（ＳｉＣ）電圧阻止基板１０の第１の表面１０Ａに形成される。ＳｉＣ基板１０は、ｎ型またはｐ型炭化珪素としてもよい。例示の目的だけのために、図２Ａから２ＨのＳｉＣ基板１０は、ｐ型ＳｉＣ基板である。本発明のいくつかの実施形態では、基板１０は、約１．０×１０^１５ｃｍ^−３のキャリア濃度および約１００μｍを超える厚さを有する高純度４ＨＳｉＣ基板としてもよい。本発明のいくつかの実施形態では、電圧阻止基板は、特許文献２に論じられている方法を使用して作製してもよく、この開示は参照により本明細書に組み込まれている。

本発明の範囲から逸脱することなく、ＳｉＣの第１の層１４は、ｐ型またはｎ型炭化珪素層とすることができ、基板１０の第１の表面１０Ａに成長するか、基板１０の第１の表面１０Ａに注入してもよい。ＳｉＣの第１の層１４がｎ型注入領域である場合、例えば、窒素イオンまたは燐イオンを注入してもよい。他方で、ＳｉＣの第１の層がｐ型注入領域である場合、例えば、Ａｌイオンまたはホウ素（Ｂ）イオンを注入してもよい。図２Ａから２Ｈに関連して論じられる本発明の実施形態では、ＳｉＣの第１の層１４は、ｐ型基板１０の第１の表面１０Ａに形成されたｎ型エピタキシャル層としてもよい。ｎ型ＳｉＣエピタキシャル層１４は、約１．０×１０^１５から約１．０×１０^１９ｃｍ^−３のキャリア濃度および約０．１から約２０．０μｍの厚さを有してもよい。

ＳｉＣの第２の層１２は、基板１０の第２の表面１０Ｂに形成してもよい。ＳｉＣの第２の層１２は、ｐ型またはｎ型ＳｉＣとすることができ、基板の第２の表面１０Ｂに成長するか、基板１０の第２の表面１０Ｂに注入してもよい。図２Ａから２Ｈに示される本発明の実施形態によると、ＳｉＣの第２の層１２は、ｐ型基板１０の第２の表面１０Ｂに設けられたｎ型エピタキシャル層とすることができる。ｎ型ＳｉＣエピタキシャル層１２は、約１．０×１０^１５から約１．０×１０^１９ｃｍ^−３のキャリア濃度および約０．１から約２０．０μｍの厚さを有してもよい。

ＳｉＣの第３の層１６は、ＳｉＣの第１の層１４の上に形成してもよい。ＳｉＣの第３の層１６は、ｐ型またはｎ型ＳｉＣとすることができ、ＳｉＣの第１の層１４の表面に成長するか、ＳｉＣの第１の層１４の表面に注入してもよい。図２Ａから２Ｈに示される本発明の実施形態によると、ＳｉＣの第３の層１６は、ＳｉＣの第１の層１４の表面に設けられたｐ^＋エピタキシャル層としてもよい。ＳｉＣの第３の層１６は、約１．０×１０^１６から約１．０×１０^２１ｃｍ^−３のキャリア濃度および約０．１から約１０．０μｍの厚さを有してもよい。

ＳｉＣの第４の層１８は、ＳｉＣの第２の層１２の上に形成してもよい。ＳｉＣの第４の層１８は、ｐ型またはｎ型ＳｉＣとすることができ、ＳｉＣの第２の層１２の表面に成長するか、ＳｉＣの第２の層１２の表面に注入してもよい。図２Ａから２Ｈに示される本発明の実施形態によると、ＳｉＣの第４の層１８は、ＳｉＣの第２の層１２の表面に設けられたｐ^＋エピタキシャル層としてもよい。ＳｉＣの第４の層１８は、約１．０×１０^１６から約１．０×１０^２１ｃｍ^−３のキャリア濃度および約０．１から約１０．０μｍの厚さを有してもよい。

ここで図２Ｂおよび２Ｃを参照すると、ＳｉＣの第１の領域２２は、ＳｉＣの第１の領域２２の位置に対応するマスク層１００に従ってＳｉＣの第３の層１６をパターン形成することによって形成することができる。したがって、ＳｉＣの第１の領域２２は、ＳｉＣの第１の層１４の上に設けられる。上述したように、ＳｉＣの第１の領域２２は、本発明のいくつかの実施形態に従ったサイリスタの陽極指状部／陽極領域を提供することができる。

図２Ｃにさらに示されるように、ＳｉＣの第２の領域２０は、ＳｉＣの第１の層１４に注入してもよい。、注入をＳｉＣの第２の領域２０に集中するようにイオン注入マスク（図示せず）を設けてもよい。図２Ｃに示された本発明の実施形態では、ＳｉＣの第２の領域２０は、ＳｉＣのｎ^＋領域であってもよく、したがって、注入イオンを、例えば、窒素イオンまたは燐イオンとすることができる。ＳｉＣの第２の領域２０は、本発明のいくつかの実施形態に従ったサイリスタのゲート領域となることができる。ＳｉＣのｎ^＋領域２０は、約１．０×１０^１７から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有してもよく、注入領域は、ＳｉＣの第１の層１４の中に約０．１から約２．０μｍ延在してもよい。

ここで図２Ｄおよび２Ｅを参照すると、ＳｉＣの第３の領域２３は、ＳｉＣの第３の領域２３の位置に対応するマスク層１１０に従ってＳｉＣの第４の層１８をパターン形成することによって形成してもよい。したがって、ＳｉＣの第３の領域２３は、ＳｉＣの第２の層１２の上に設けられる。上述したように、ＳｉＣの第３の領域２３は、本発明のいくつかの実施形態に従ったサイリスタの陽極指状部／陽極領域を提供することができる。

図２Ｅにさらに示されるように、ＳｉＣの第４の領域２１は、ＳｉＣの第２の領域１２に注入してもよい。注入をＳｉＣの第４の領域２１に集中するようにイオン注入マスク（図示せず）を設けてもよい。図２Ｅに示された本発明の実施形態では、ＳｉＣの第４の領域２１は、ＳｉＣのｎ^＋領域であってもよく、したがって、注入イオンを、例えば、窒素イオンまたは燐イオンとすることができる。ＳｉＣの第４の領域２１は、本発明のいくつかの実施形態に従ったサイリスタのゲート領域となることができる。ＳｉＣのｎ^＋領域２１は、約１．０×１０^１７から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有してもよく、注入領域は、ＳｉＣの第２の層１２の中に約０．１から約２．０μｍ延在してもよい。

ここで図２Ｆを参照して、第１、第２、第３および第４のコンタクト２６、２７、２８および２９をそれぞれ設けるために、ＳｉＣの第２および第４の領域２０および２１、ならびにＳｉＣの第１および第３の領域２２および２３の上に金属を堆積してもよい。当業者によって理解されることであろうが、酸化物層をデバイスの表面に形成してもよく、さらに第１、第２、第３および第４のコンタクト２６、２７、２８および２９に対応する窓をこの酸化物層に開けてもよい。したがって、金属を窓に堆積してもよい。上で述べたように、ｎ^＋領域のオーミックコンタクトのためにニッケル（Ｎｉ）を堆積してもよく、またｐ^＋領域のオーミックコンタクトのためにＡｌ／ＴｉのようなＡｌベースの金属化合物を堆積してもよい。第１および第２のオーミックコンタクト２６および２７は、本発明のいくつかの実施形態に従ったサイリスタのゲートコンタクトとなることができ、第３および第４のオーミックコンタクト２８および２９は陽極コンタクトとなることができる。いったん金属が堆積されると、堆積された金属は、不活性雰囲気中で約５００から約１２００℃の温度でアニールしてもよい。

ここで図２Ｇを参照すると、第１の金属被覆層３０を設けるためにオーミックコンタクト２６および２８の上に金属を堆積してもよい。同様に、第２の金属被覆層３１を設けるためにオーミックコンタクト２７および２９の上に金属を堆積してもよい。金属被覆層３０および３１は、例えば、金、銀、アルミニウム、白金および／または銅を含んでもよい。他の適切な高導電性金属を被覆層に使用してもよい。第１の被覆層３０は、オーミックコンタクト２６および２７を電気的に接続することができ、第２の被覆層３１はオーミックコンタクト２７および２８を電気的に接続することができる。デバイスが光学的にオンされる本発明の実施形態では、光が被覆層３０および３１を通過してデバイスの中に入ってデバイスをオンにすることができるように、被覆層３０および３１をパターン形成してもよい。例示のパターンが図４の平面図に示されている。

図２Ｈに示されているように、本発明のいくつかの実施形態に従って、デバイスの縁部を面取りしてもよい。面取りは、例えば、プラズマエッチングまたは機械的研削によって行ってもよい。縁面取りプロセスは、斜縁終端構造を実現するように行ってもよい。本発明のいくつかの実施形態に従って、ｐｎ阻止接合を、基板１０の第１の表面１０ＡとＳｉＣの第１の層１４との間、および基板１０の第２の表面１０ＢとＳｉＣの第２の層１２との間に生設けてもよい。縁面取りは、例えば非特許文献３に詳細に述べられており、この内容は、参照により本明細書に組み込まれる。縁面取りプロセス中に生じた可能性のある、デバイス表面のどんな損傷も修復するために、犠牲酸化物層（図示せず）をデバイス表面に形成し、そして除去してもよい。

当業者によって理解されることであろうが、本発明の実施形態に従った高電圧デバイスの作製における処理ステップは、本明細書で特定の順序で述べたが、図２Ａから２Ｈのステップの順序は、本発明の範囲から逸脱することなく変えることができる。したがって、本発明は、本明細書で述べられた工程のシーケンスそのものに限定されるものと解釈すべきでなく、本開示に照らして当業者に明らかになる他の作製シーケンスを包含する意図である。

図面および明細書には、本発明の代表的な好ましい実施形態が開示され特定の用語が使用されているが、これらの用語は、制限する目的でなく一般的記述的な意味でだけ使用されており、本発明の範囲は、添付の特許請求の範囲に記載されている。

本発明のいくつかの実施形態に従った例えばサイリスタなどの高電圧炭化珪素デバイスを示す断面図である。 本発明のいくつかの実施形態に従った図１の例えばサイリスタなどの高電圧炭化珪素デバイスの作製における処理ステップを示す断面図である。 本発明のいくつかの実施形態に従った図１の例えばサイリスタなどの高電圧炭化珪素デバイスの作製における処理ステップを示す断面図である。 本発明のいくつかの実施形態に従った図１の例えばサイリスタなどの高電圧炭化珪素デバイスの作製における処理ステップを示す断面図である。 本発明のいくつかの実施形態に従った図１の例えばサイリスタなどの高電圧炭化珪素デバイスの作製における処理ステップを示す断面図である。 本発明のいくつかの実施形態に従った図１の例えばサイリスタなどの高電圧炭化珪素デバイスの作製における処理ステップを示す断面図である。 本発明のいくつかの実施形態に従った図１の例えばサイリスタなどの高電圧炭化珪素デバイスの作製における処理ステップを示す断面図である。 本発明のいくつかの実施形態に従った図１の例えばサイリスタなどの高電圧炭化珪素デバイスの作製における処理ステップを示す断面図である。 本発明のいくつかの実施形態に従った図１の例えばサイリスタなどの高電圧炭化珪素デバイスの作製における処理ステップを示す断面図である。 本発明のいくつかの実施形態に従ったサイリスタの正と負の両方の陽極電圧でのオン状態およびオフ状態を示すグラフを示す図である。 本発明のいくつかの実施形態に従った光作動（光トリガ）サイリスタを示す平面図である。

Claims (45)

1. 高電圧炭化珪素（ＳｉＣ）デバイスであって、
   第２の伝導型を有する電圧阻止ＳｉＣ基板の第１の表面上の第１の伝導型を有する第１のＳｉＣ層と、
   前記第１のＳｉＣ層の上にあり前記第２の伝導型を有するＳｉＣの第１の領域と、
   前記第１のＳｉＣ層の中にあり、前記第１の伝導型を有し、前記ＳｉＣの第１の領域に近接し、かつ該第１の領域から間隔を空けて配置されたＳｉＣの第２の領域と、
   前記電圧阻止ＳｉＣ基板の第２の表面上の前記第１の伝導型を有する第２のＳｉＣ層と、
   前記第２のＳｉＣ層の上にあり前記第２の伝導型を有するＳｉＣの第３の領域と、
   前記第２のＳｉＣ層の中にあり、前記第１の伝導型を有し、前記ＳｉＣの第３の領域に近接し、かつ該３の領域から間隔を空けて配置されたＳｉＣの第４の領域と、
   前記ＳｉＣの第１の領域および前記ＳｉＣの第３の領域の上にそれぞれある第１のコンタクトおよび第２のコンタクトと
   を備えることを特徴とする高電圧炭化珪素（ＳｉＣ）デバイス。
2. 前記ＳｉＣの第２の領域および前記ＳｉＣの第４の領域の上にそれぞれある第３のコンタクトおよび第４のコンタクトと、
   前記第１のコンタクトおよび前記第３のコンタクトの上にあり、前記第１のコンタクトおよび前記第３のコンタクトを電気的に接続する第１の金属被覆層と、
   前記第２のコンタクトおよび前記第４のコンタクトの上にあり、前記第２のコンタクトおよび前記第４のコンタクトを電気的に接続する第２の金属被覆層と
   をさらに備えることを特徴とする請求項１に記載のデバイス。
3. 前記第１の被覆層および前記第２の被覆層は、光が前記デバイスに入ることができるようにパターン形成され、前記デバイスが前記光に応答してオンになることを特徴とする請求項２に記載のデバイス。
4. 前記電圧阻止基板は、双方向電圧阻止層であり、斜縁終端構造を有することを特徴とする請求項１に記載のデバイス。
5. 前記電圧阻止基板は、ボウル成長基板であることを特徴とする請求項４に記載のデバイス。
6. 前記斜縁終端構造は、
   前記電圧阻止基板の前記第１の表面と前記第１のＳｉＣ層との間に第１の阻止接合を備え、
   前記電圧阻止基板の前記第２の表面と前記第２のＳｉＣ層との間に第２の阻止接合を備えることを特徴とする請求項４に記載のデバイス。
7. 前記デバイスは、前記第１の阻止接合において約２．７Ｖの電圧降下を有することを特徴とする請求項６に記載のデバイス。
8. 前記ＳｉＣの第１の領域の下の前記第１のＳｉＣ層の抵抗は、前記第１のＳｉＣ層中の無視できるほどの横方向電流Ｉ_ｌのみによって、前記第１の領域と前記第２の領域との間に２．７Ｖの電圧降下を生じることができるほどに大きいことを特徴とする請求項１に記載のデバイス。
9. 前記電圧阻止基板は、約１．０×１０^１５ｃｍ^−３のキャリア濃度を有する４Ｈ−ＳｉＣ高純度基板を備えることを特徴とする請求項１に記載のデバイス。
10. 前記電圧阻止基板は、約１００μｍを超える厚さを有することを特徴とする請求項９に記載のデバイス。
11. 前記第１の伝導型は、ｐ型ＳｉＣを含み、前記第２の伝導型はｎ型ＳｉＣを含むことを特徴とする請求項１に記載のデバイス。
12. 前記第１の伝導型は、ｎ型ＳｉＣを含み、前記第２の伝導型はｐ型ＳｉＣを含むことを特徴とする請求項１に記載のデバイス。
13. 前記第１のＳｉＣ層および第２のＳｉＣ層は、約１．０×１０^１５ｃｍ^−３から約１．０×１０^１９ｃｍ^−３のキャリア濃度を有し、
    前記ＳｉＣの第１の領域および前記ＳｉＣの第３の領域は、約１．０×１０^１６ｃｍ^−３から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有し、
    前記ＳｉＣの第２の領域および前記ＳｉＣの第４の領域は、約１．０×１０^１７ｃｍ^−３から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有することを特徴とする請求項１に記載のデバイス。
14. 前記第１のＳｉＣ層および前記第２のＳｉＣ層は、約０．１μｍから約２０．０μｍの厚さを有し、
    前記ＳｉＣの第１の領域および前記ＳｉＣの第３の領域は、約０．１μｍから約１０．０μｍの厚さを有し、
    前記ＳｉＣの第２の領域および前記ＳｉＣの第４の領域は、前記第１のＳｉＣ層および前記第２のＳｉＣ層の中にそれぞれ約０．１μｍから約２．０μｍ延在することを特徴とする請求項１に記載のデバイス。
15. 前記ＳｉＣデバイスは、サイリスタを備え、前記ＳｉＣの第１の領域および前記ＳｉＣの第３の領域は、前記サイリスタの陽極領域を備え、前記ＳｉＣの第２の領域および前記ＳｉＣの第４の領域は、前記サイリスタのゲート領域を備えることを特徴とする請求項１に記載のデバイス。
16. 前記高電圧炭化珪素（ＳｉＣ）デバイスは、ＳｉＣサイリスタを備え、前記ＳｉＣの第１の領域は、第１のＳｉＣ陽極領域を備え、前記ＳｉＣの第２の領域は、第１のＳｉＣゲート領域を備え、前記ＳｉＣの第３の領域は、第２のＳｉＣ陽極領域を備え、前記ＳｉＣの第４の領域は、第２のゲート領域を備え、前記第１のコンタクトおよび前記第２のコンタクトは、前記第１のＳｉＣゲート領域および前記第２のＳｉＣゲート領域の上にあり、さらに前記デバイスは、前記第１のＳｉＣ陽極領域および前記第２のＳｉＣ陽極領域の上に第３のコンタクトおよび第４のコンタクトをそれぞれ備えることを特徴とする請求項１に記載のデバイス。
17. 前記第１のコンタクトおよび前記第３のコンタクトの上にあり、前記第１のコンタクトおよび前記第３のコンタクトを電気的に接続する第１の金属被覆層と、
    前記第２のコンタクトおよび前記第４のコンタクトの上にあり、前記第２のコンタクトおよび前記第４のコンタクトを電気的に接続する第２の金属被覆層と
    をさらに備えることを特徴とする請求項１６に記載のデバイス。
18. 前記第１の被覆層および前記第２の被覆層は、光が前記デバイスに入ることができるようにパターン形成され、前記デバイスが前記光に応答してオンになることを特徴とする請求項１７に記載のデバイス。
19. 前記電圧阻止基板は、双方向電圧阻止層であり、斜縁終端構造を有することを特徴とする請求項１６に記載のデバイス。
20. 前記電圧阻止基板は、ボウル成長基板であることを特徴とする請求項１９に記載のデバイス。
21. 前記斜縁終端構造は、
    前記電圧阻止基板の前記第１の表面と前記第１のＳｉＣ層との間に第１の阻止接合を備え、
    前記電圧阻止基板の前記第２の表面と前記第２のＳｉＣ層との間に第２の阻止接合を備えることを特徴とする請求項１９に記載のデバイス。
22. 前記デバイスは、前記第１の阻止接合において約２．７Ｖの電圧降下を有することを特徴とする請求項２１に記載のデバイス。
23. 前記第１のＳｉＣ陽極領域の下の前記第１のＳｉＣ層の抵抗は、前記第１のＳｉＣ層中の無視できるほどの横方向電流Ｉ_ｌのみによって、前記第１の領域と前記第２の領域との間に２．７Ｖの電圧降下を生じることができるほどに大きいことを特徴とする請求項１６に記載のデバイス。
24. 高電圧炭化珪素（ＳｉＣ）デバイスを形成する方法であって、
    第２の伝導型を有する電圧阻止ＳｉＣ基板の第１の表面上に第１の伝導型を有する第１のＳｉＣ層を形成するステップと、
    前記第１のＳｉＣ層の上にあり前記第２の伝導型を有するＳｉＣの第１の領域を形成するステップと、
    前記第１のＳｉＣ層の中にあり、前記第１の伝導型を有し、前記ＳｉＣの第１の領域に近接し、かつ該第１の領域から間隔を空けて配置されたＳｉＣの第２の領域を形成するステップと、
    前記電圧阻止ＳｉＣ基板の第２の表面上に前記第１の伝導型を有する第２のＳｉＣ層を形成するステップと、
    前記第２のＳｉＣ層の上にあり前記第２の伝導型を有するＳｉＣの第３の領域を形成するステップと、
    前記第２のＳｉＣ層の中にあり、前記第１の伝導型を有し、前記ＳｉＣの第３の領域に近接し、かつ該第３の領域から間隔を空けて配置されたＳｉＣの第４の領域を形成するステップと、
    前記ＳｉＣの第１の領域および前記ＳｉＣの第３の領域の上に第１のコンタクトおよび第２のコンタクトをそれぞれ形成するステップと
    を含むことを特徴とする方法。
25. 前記ＳｉＣの第２の領域および前記ＳｉＣの第４の領域の上に第３のコンタクトおよび第４のコンタクトをそれぞれ形成するステップと、
    前記第１のコンタクトおよび前記第３のコンタクトの上に、前記第１のコンタクトおよび前記第３のコンタクトを電気的に接続する第１の金属被覆層を形成するステップと、
    前記第２のコンタクトおよび前記第４のコンタクトの上に、前記第２のコンタクトおよび前記第４のコンタクトを電気的に接続する第２の金属被覆層を形成するステップと
    をさらに含むことを特徴とする請求項２４に記載の方法。
26. 前記デバイスが光に応答してオンになるように、前記光が前記デバイスに入ることができるように前記第１の被覆層および前記第２の被覆層をパターン形成するステップをさらに含むことを特徴とする請求項２５に記載の方法。
27. 前記ＳｉＣデバイスの側壁に対して斜縁終端プロセスを行うステップをさらに含むことを特徴とする請求項２４に記載の方法。
28. 前記斜縁終端プロセスは、プラズマエッチングおよび機械研削のうちの１つを含むことを特徴とする請求項２７に記載の方法。
29. 前記斜縁終端プロセスの後に、
    犠牲酸化物層を前記デバイスの表面に形成するステップ、および、
    前記斜縁終端プロセスによって生じたどんな損傷も除去するように前記犠牲酸化物層を除去するステップ
    が続くことを特徴とする請求項２８に記載の方法。
30. 前記第１、第２、第３および第４のコンタクトを形成するステップは、
    前記ＳｉＣの第１の領域および前記ＳｉＣの第３の領域の上に第１の金属を堆積させるステップと、
    前記ＳｉＣの第２の領域および前記ＳｉＣの第４の領域の上に第２の金属を堆積させるステップと、
    前記堆積された第１の金属および第２の金属を不活性雰囲気中で約５００℃から約１２００℃の温度でアニールするステップと
    を含むことを特徴とする請求項２５に記載の方法。
31. 前記電圧阻止基板は、約１．０×１０^１５ｃｍ^−３のキャリア濃度を有する４Ｈ−ＳｉＣ高純度基板を備えることを特徴とする請求項２４に記載の方法。
32. 前記電圧阻止基板は、約１００μｍを超える厚さを有することを特徴とする請求項３１に記載の方法。
33. 前記第１の伝導型は、ｐ型ＳｉＣを含み、前記第２の伝導型はｎ型ＳｉＣを含むことを特徴とする請求項２４に記載の方法。
34. 前記第１の伝導型は、ｎ型ＳｉＣを含み、前記第２の伝導型はｐ型ＳｉＣを含むことを特徴とする請求項２４に記載の方法。
35. 前記ＳｉＣの第１の領域を形成するステップは、
    前記第１のＳｉＣ層の上にあり前記第２の伝導型を有する第３のＳｉＣ層を形成するステップと、
    前記ＳｉＣの第１の領域を設けるように前記第３のＳｉＣ層をパターン形成するステップとを含み、
    前記ＳｉＣの第３の領域を形成するステップは、
    前記第２のＳｉＣ層の上にあり前記第２の伝導型を有する第４のＳｉＣ層を形成するステップと、
    前記ＳｉＣの第３の領域を設けるように前記第４のＳｉＣ層をパターン形成するステップとを含むことを特徴とする請求項２４に記載の方法。
36. 前記第１のＳｉＣ層および前記第２のＳｉＣ層は、約１．０×１０^１５ｃｍ^−３から約１．０×１０^１９ｃｍ^−３のキャリア濃度を有し、
    前記第３のＳｉＣ層および前記第４のＳｉＣ層は、約１．０×１０^１６ｃｍ^−３から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有することを特徴とする請求項３５に記載の方法。
37. 前記第１のＳｉＣ層および前記第２のＳｉＣ層は、約０．１μｍから約２０．０μｍの厚さを有し、
    前記第３のＳｉＣ層および前記第４のＳｉＣ層は、約０．１μｍから約１０．０μｍの厚さを有することを特徴とする請求項３５に記載の方法。
38. 前記ＳｉＣデバイスは、サイリスタを備え、前記ＳｉＣの第１の領域および前記ＳｉＣの第３の領域は、前記サイリスタの陽極領域を備え、前記ＳｉＣの第２の領域および前記ＳｉＣの第４の領域は、前記サイリスタのゲート領域を備えることを特徴とする請求項２４に記載の方法。
39. 前記ＳｉＣの第２の領域を形成するステップは、
    前記ＳｉＣの第１の層の中に約０．１μｍから約２．０μｍ延在する前記第２のＳｉＣ領域を設けるように前記ＳｉＣの第１の層にイオンを注入するステップであって、前記イオンは、約１．０×１０^１７ｃｍ^−３から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有するステップを含み、
    前記ＳｉＣの第４の領域を形成するステップは、
    前記ＳｉＣの第２の層の中に約０．１μｍから約２．０μｍ延在する前記第４のＳｉＣ領域を設けるように前記ＳｉＣの第２の層にイオンを注入するステップであって、前記イオンは、約１．０×１０^１７ｃｍ^−３から約１．０×１０^２１ｃｍ^−３のキャリア濃度を有するステップを含むことを特徴とする請求項２４に記載の方法。
40. 前記電圧阻止ＳｉＣ基板は、第２の伝導型を有する電圧阻止ＳｉＣエピ層を備えることを特徴とする請求項１に記載のデバイス。
41. 前記電圧阻止ＳｉＣ基板は、第２の伝導型を有する電圧阻止ＳｉＣエピ層を備えることを特徴とする請求項１６に記載のサイリスタ。
42. 前記電圧阻止ＳｉＣ基板は、第２の伝導型を有する電圧阻止ＳｉＣエピ層を備えることを特徴とする請求項２４に記載の方法。
43. 前記第１の領域の側壁は前記第１のＳｉＣ層によって覆われず、
    前記第３の領域の側壁は前記第２のＳｉＣ層によって覆われないことを特徴とする請求項１に記載のデバイス。
44. 前記第１のコンタクトは前記第２の領域と接さず、前記第３のコンタクトは前記第１の領域と接さず、
    前記第２のコンタクトは前記第４の領域と接さず、前記第４のコンタクトは前記第３の領域と接しないことを特徴とする請求項２に記載のデバイス。
45. 前記第１の領域の側壁は前記第１のＳｉＣ層によって覆われず、
    前記第３の領域の側壁は前記第２のＳｉＣ層によって覆われないことを特徴とする請求項２４に記載の方法。

Images