JP3146694B2 - 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 - Google Patents

炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法

Info

Publication number
JP3146694B2
JP3146694B2 JP30143992A JP30143992A JP3146694B2 JP 3146694 B2 JP3146694 B2 JP 3146694B2 JP 30143992 A JP30143992 A JP 30143992A JP 30143992 A JP30143992 A JP 30143992A JP 3146694 B2 JP3146694 B2 JP 3146694B2
Authority
JP
Japan
Prior art keywords
conductivity type
layer
silicon carbide
gate electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30143992A
Other languages
English (en)
Other versions
JPH06151860A (ja
Inventor
勝典 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP30143992A priority Critical patent/JP3146694B2/ja
Priority to US08/149,824 priority patent/US5384270A/en
Publication of JPH06151860A publication Critical patent/JPH06151860A/ja
Application granted granted Critical
Publication of JP3146694B2 publication Critical patent/JP3146694B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/148—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、主材料に炭化けい素
(SiＣ) を用いたSiＣ ＭＯＳＦＥＴの製造方法に関す
る。
【０００２】
【従来の技術】大電流、高耐圧を制御するパワー半導体
素子の材料としては、従来シリコン単結晶が用いられて
いる。パワー半導体素子にはいくつかの種類があり、用
途にあわせてそれらが使い分けられているのが現状であ
る。例えばバイポーラトランジスタは、電流密度を多く
とれるものの、高速でのスイッチングができず、数ｋHz
が使用限界である。一方パワーＭＯＳＦＥＴは、大電流
はとれないものの、数ＭHzまでの高速で使用できる。し
かしながら、市場では大電流と高速性を兼ね備えたパワ
ーデバイスの要求が強く、バイポーラトランジスタやパ
ワーＭＯＳＦＥＴなどの改良に力が注がれ、ほぼ材料限
界に近いところまで開発が進んできた。パワー半導体素
子の観点からの材料検討も行われ、IEEE Electron Devi
ce Letters、Vol 10(1989)p.455 にBeligaにより、また
IEEE Transactions on Electron Devices 、Vol 36(198
9)p.181 にShenaiらにより報告されているように、GaA
s、ダイヤモンド、SiＣが材料としての利点が大きいと
考えられている。しかしGaAsは、すでにショットキーダ
イオードに適用されているものの、シリコンのように高
品質の絶縁膜が得られないことから、ＭＯＳを中心とす
るゲート駆動デバイスへの適用は困難である。またダイ
ヤモンドは、大口径単結晶を人工的につくることができ
ず、導電形の制御が困難で、半導体的な使用はむつかし
い。一方SiＣは、単結晶をつくることが可能で、これま
ですでに直径１インチのウエーハが市販されており、さ
らに２インチへと移行しつつある。そして、導電形の制
御も可能で、かつ熱酸化によりシリコンと同様に絶縁膜
としてのSiＯ2 を成長させることができることが他材料
と比較して、特に有利である。これらの観点から、すで
にJ.Appl.Phys.、Vol 64(1988)p.2168にPalmour らによ
り、あるいはProceedings ofthe IEEE、Vol 79(1991)p.
677 にDavis らによりＭＯＳＦＥＴなどのトランジスタ
を試作した報告がなされ、ＭＯＳ動作が確認されてい
る。
【０００３】
【発明が解決しようとする課題】これまで一般に用いら
れているＭＯＳＦＥＴは、すべて横方向に電流を流すタ
イプのもので、大電流を必要とするパワー半導体素子に
はそのまま適用できない。シリコンを用いたたて型パワ
ーＭＯＳＦＥＴは、図２に示すように、ｎベース層21の
表面層にｐベース領域22を形成し、その表面層に形成し
たｎ+ ソース領域23とｎ層21の露出部とにはさまれた部
分24にｎチャネルを形成するために表面上にゲート絶縁
膜25を介してゲート電極26を設けたものである。そして
電流を、ｎ + ソース領域23とｐベース領域22に共通に接
触するソース電極27から、ｎ層21の裏面側のｎ+ バッフ
ァ層28に接触するドレイン電極29へ流す構造となってお
り、チップ全面を利用してたて方向に電流が流れるよう
に工夫されている。このＭＯＳＦＥＴは、ゲート電極26
に電圧を印加することで、表面領域24にｎチャネルを形
成し、ソース電極27とドレイン電極29とが導通する。こ
のＭＯＳＦＥＴが高電圧を阻止できるようにすること
は、逆電圧の印加されるｐベース領域22とｎベース層21
の間の接合の一方の層であるｎベース層21の厚さを厚く
することにより可能である。
【０００４】しかし、図２のような構造をSiＣ素子にそ
のまま適用するには大きな問題がある。SiＣは化学的に
安定な性質をもっており、結晶の結合の強さもSiに比較
すると強いことが利点であるが、そのため一方では不純
物の拡散がほとんどない。すなわち、Siに対しては基本
技術となっているドナー、アクセプタの不純物拡散がSi
Ｃでは極めて困難であり、1700℃でもほとんど拡散が見
られないことが、Journal of the Electrochemical Soc
iety、Vol 119(1972)p.1355 にAddamiano らにより、ま
たSov. Phys. Semicond.、Vol 9 (1976)p.820 にGusev
らにより報告されている。
【０００５】図２に示したSiのパワーＭＯＳＦＥＴの製
造の場合は、ｐベース領域22は、ゲート電極26をマスク
として、不純物をイオン注入したのち、高温熱処理によ
って拡散させることにより形成される。この技術は、セ
ルフアライン二重拡散と呼ばれ、高品質の素子を形成す
る重要な技術であるが、SiＣ素子へは上述の理由によっ
てそのままには適用できない。
【０００６】本発明の目的は、上述の問題を解決し、不
純物拡散によらないSiＣ ＭＯＳＦＥＴの製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、ＳｉＣからなる第一導電形の半導体層
の表面層に選択的に第二導電形のベース領域が、その第
二導電形ベース領域の表面層に選択的に第一導電形のソ
ース領域がそれぞれ形成され、その第一導電形ソース領
域と第一導電形半導体層露出部との間にはさまれた第二
導電形ベース領域の表面上に絶縁膜を介してゲート電極
が設けられるＳｉＣ ＭＯＳＦＥＴの製造のために、端
部に傾斜面を有するゲート電極を形成したのち、ゲート
電極をマスクの少なくとも一部として第一導電形半導体
層のゲート電極に覆われない領域および傾斜面直下の領
域に不純物イオンを注入し、熱処理して第二導電形ベー
ス領域を形成するものとする。また別の本発明は、炭化
けい素からなる第一導電形の半導体基板上に形成された
第二導電形炭化けい素層と、その第二導電形炭化けい素
層の表面層に選択的に形成された第一導電形のソース領
域と、第二導電形炭化けい素層に選択的にその表面から
第一導電形の半導体基板に達する第一導電形層と、第一
導電形ソース領域と第一導電形層との間にはさまれた第
二導電形炭化けい素層の表面上に絶縁膜を介してゲート
電極が設けられる炭化けい素ＭＯＳＦＥＴとする。ま
た、このような構造のＳｉＣＭＯＳＦＥＴの製造のため
に、第一導電形炭化けい素基板上に第二導電形の炭化け
い素層をエピタキシャル成長させ、その第二導電形炭化
けい素層に選択的に、不純物イオンを注入し、熱処理し
て第一導電形基板部分に達する第一導電形層を形成す
る。また、第一導電形ソース領域の形成および第一導電
形層を形成する際の不純物イオン注入の際にゲート電極
をマスクの少なくとも一部とすることが有効である。
【０００８】
【作用】イオン化した不純物を高エネルギーに加速し
て、半導体基体内に打込むイオン注入に、加速エネルギ
ーにより打込み深さを制御することができるため、拡散
を利用しないで所定の導電形の所定の深さの領域を基体
内に形成することができる。そして、注入の際のマスク
としてゲート電極を用いるセルフアライン技術も適用で
き、高性能化が可能である。またゲート電極の端部に傾
斜面を形成することにより、イオン注入によって形成さ
れた領域の界面を曲面化して電界集中を回避することが
でき、高耐圧化も可能である。あるいは、エピタキシャ
ル成長技術とイオン注入技術の併用により、エピタキシ
ャル層の一部を第二導電形のベース領域として残し、イ
オン注入された領域を第一導電形半導体層の表面層とす
ることによってもたて型ＭＯＳＦＥＴの構造を形成する
ことができる。
【０００９】
【実施例】以下、図を引用して本発明の実施例について
述べる。図１(a) 〜(g) に示した実施例では、先ずｎ形
SiＣ基板１の表面に熱酸化によりSiＯ2 膜２を形成する
〔同図(a) 〕。基板１としては、図示しないがドレイン
電極とオーム性接触を形成するｎ+ サブストレート上に
ｎ形エピタキシャル層を成長させたものが適している。
そして、SiＯ2 膜２の上にスパッタリング法あるいはＣ
ＶＤ法による多結晶シリコンあるいは金属からなる電極
層30を形成し〔同図(b) 〕、エッチングによるパターニ
ングによってゲート電極３を形成する〔同図(c) 〕。こ
のとき、ゲート電極３の端部に基板１の面に対して60℃
以下の傾斜面４を形成する。この傾斜面４の傾斜角は、
等方性エッチングを行うか、電極層30の表面にArあるい
はAsイオンを注入することによりダメージを加えた後エ
ッチングするなどの方法で調整することができる。次い
で、ゲート電極３をマスクとしてAlあるいはほう素など
のｐ型不純物５を領域６へイオン注入する〔同図
(d)〕。このとき、傾斜面４の下のゲート電極３の厚さ
に応じてSiＣ基板１のその直下の領域にも不純物が導入
される。このあと1700℃程度に熱処理することにより、
注入された不純物を活性化してｐベース領域７とする
〔同図(e) 〕。次に、ゲート電極３および図示しないレ
ジスト膜をマスクとしてｐベース領域７の表面からＮ、
As、Ｐなどのｎ型不純物のイオン注入を行い、前記と同
様の熱処理を行ってｎ+ ソース領域８を形成する〔同図
(f) 〕。さらに、SiＯ2 膜３を開口し、ソース電極９を
形成することによりSiＣ ＭＯＳＦＥＴのＭＯＳ部がで
き上がる〔同図(g) 〕。この製造方法のポイントとなる
のは、ｐベース領域３を不純物の熱拡散により広げるの
ではなく、イオン注入の飛程で制御するところにあり、
イオン注入の飛程は、例えば加速電圧100 ｋＶのときに
0.３mm程度である。
【００１０】図１と共通の部分に同一の符号を付した図
３(a) 〜(h) に示した実施例では、基板としてｎ形Ｓｉ
Ｃサブストレート10の上にｐ形ＳｉＣ層11をエピタキシ
ャル成長したものを用い〔同図(a) 〕、その上に図１
(a) 、(b) と同様にＳｉＯ2 膜２を介して電極層30を形
成する〔同図(b) 、(c) 〕。次いで電極層30からゲート
電極３のパターニングを行うが、このとき、ゲート電極
３はｎチャネルを形成すべき領域の上のみにとどめる
〔同図(d) 〕。次いで、ゲート電極３の一方の側に連結
されるフォトレジスト膜14を形成し、このレジスト膜14
およびゲート電極３をマスクとしてｎ型不純物15をイオ
ン注入する。そして注入されたｎ型不純物16を熱処理に
よって活性化し、ｐ形エピタキシャル層11の一部をｎ形
層12としてｎ形サブストレート10と共にｎドレイン領域
とする。同図(e) 〕。さらに図１(f)、(g)と同様に、ゲ
ート電極３をマスクの一部としてのｎ型不純物イオンの
注入、熱処理によりｎ+ ソース領域８を形成し〔同図
(g) 〕、ソース電極９を形成すればＳｉＣ ＭＯＳＦＥ
ＴのＭＯＳ部ができ上がる〔同図(h) 〕。この実施例
は、ＳｉＣではイオン注入されたｎ型不純物の活性化が
ｐ型不純物の活性化に比較して容易である点を利用して
いる。
【００１１】
【発明の効果】本発明によれば、SiＣ ＭＯＳＦＥＴの
製造を、SiＣではほとんど不可能な不純物の拡散によら
ないで、不純物イオンの注入活性化のみを利用してセル
フアライン技術で所定の導電形領域を形成する方法を採
用することにより、工業的に可能にすることができた。
【図面の簡単な説明】
【図１】本発明の一実施例のSiＣ ＭＯＳＦＥＴのＭＯ
Ｓ部作製工程を(a) ないし(g)の順に示す断面図
【図２】SiパワーＭＯＳＦＥＴの断面図
【図３】本発明の別の実施例のSiＣ ＭＯＳＦＥＴのＭ
ＯＳ部作製工程を(a) ないし(h) の順に示す断面図
【符号の説明】 １ ｎ形ＳｉＣ基板 ２ ＳｉＯ2 膜 ３ ゲート電極 ４ 傾斜面 ５ ｐ型不純物イオン ６ イオン注入領域 ７ ｐ領域 ８ ｎ+ ソース領域 ９ ソース電極 １０ ｎ形ＳｉＣサブストレート １１ ｐ形ＳｉＣエピタキシャル層 １２ ｎ形層 １４ フォトマスク膜 １５ ｎ型不純物イオン １６ 注入ｎ型不純物

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】炭化けい素からなる第一導電形の半導体層
    の表面層に選択的に第二導電形のベース領域が、その第
    二導電形ベース領域の表面層に選択的に第一導電形のソ
    ース領域がそれぞれ形成され、その第一導電形ソース領
    域と第一導電形半導体層露出部との間にはさまれた第二
    導電形ベース領域の表面上に絶縁膜を介してゲート電極
    が設けられる炭化けい素ＭＯＳＦＥＴの製造のために、
    端部に傾斜面を有するゲート電極を形成したのち、ゲー
    ト電極をマスクの少なくとも一部として第一導電形半導
    体層のゲート電極に覆われない領域および傾斜面直下の
    領域に不純物イオンを注入し、熱処理して第二導電形ベ
    ース領域を形成することを特徴とする炭化けい素ＭＯＳ
    ＦＥＴの製造方法。
  2. 【請求項２】炭化けい素からなる第一導電形の半導体基
    板上に形成された第二導電形炭化けい素層と、その第二
    導電形炭化けい素層の表面層に選択的に形成された第一
    導電形のソース領域と、第二導電形炭化けい素層に選択
    的にその表面から第一導電形の半導体基板に達する第一
    導電形層と、第一導電形ソース領域と第一導電形層との
    間にはさまれた第二導電形炭化けい素層の表面上に絶縁
    膜を介してゲート電極が設けられることを特徴とする炭
    化けい素ＭＯＳＦＥＴ。
  3. 【請求項３】炭化けい素からなる第一導電形の半導体基
    板上に形成された第二導電形炭化けい素層と、その第二
    導電形炭化けい素層の表面層に選択的に形成された第一
    導電形のソース領域と、第二導電形炭化けい素層に選択
    的にその表面から第一導電形の半導体層に達する第一導
    電形層と、第一導電形ソース領域と第一導電形層との間
    にはさまれた第二導電形炭化けい素層の表面上に絶縁膜
    を介してゲート電極が設けられる炭化けい素ＭＯＳＦＥ
    Ｔの製造方法において、第一導電形炭化けい素基板上に
    第二導電形の炭化けい素層をエピタキシャル成長させ、
    その第二導電形炭化けい素層に選択的に、不純物イオン
    を注入し、熱処理して第一導電形基板部分に達する第一
    導電形層を形成することを特徴とする炭化けい素ＭＯＳ
    ＦＥＴの製造方法。
  4. 【請求項４】第一導電形層を形成する不純物イオン注入
    の際にゲート電極をマスクの少なくとも一部とする請求
    項３記載の炭化けい素ＭＯＳＦＥＴの製造方法。
  5. 【請求項５】 ゲート電極をマスクの少なくとも一部とし
    て第二導電形ベース領域の表面から選択的に不純物イオ
    ンを注入し、熱処理して第一導電形ソース領域を形成す
    ることを特徴とする請求項１記載の炭化けい素ＭＯＳＦ
    ＥＴの製造方法。
  6. 【請求項６】 ゲート電極をマスクの少なくとも一部とし
    て第二導電形炭化けい素層の表面から選択的に不純物イ
    オンを注入し、熱処理して第一導電形ソース領域を形成
    することを特徴とする請求項３記載の炭化けい素ＭＯＳ
    ＦＥＴの製造方法。
JP30143992A 1992-11-12 1992-11-12 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 Expired - Lifetime JP3146694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30143992A JP3146694B2 (ja) 1992-11-12 1992-11-12 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US08/149,824 US5384270A (en) 1992-11-12 1993-11-10 Method of producing silicon carbide MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30143992A JP3146694B2 (ja) 1992-11-12 1992-11-12 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法

Publications (2)

Publication Number Publication Date
JPH06151860A JPH06151860A (ja) 1994-05-31
JP3146694B2 true JP3146694B2 (ja) 2001-03-19

Family

ID=17896907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30143992A Expired - Lifetime JP3146694B2 (ja) 1992-11-12 1992-11-12 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法

Country Status (2)

Country Link
US (1) US5384270A (ja)
JP (1) JP3146694B2 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4325804C3 (de) * 1993-07-31 2001-08-09 Daimler Chrysler Ag Verfahren zum Herstellen von hochohmigem Siliziumkarbid
US5576230A (en) * 1994-09-02 1996-11-19 Texas Instruments Incorporated Method of fabrication of a semiconductor device having a tapered implanted region
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
US5849620A (en) * 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
SE9503631D0 (sv) * 1995-10-18 1995-10-18 Abb Research Ltd A method for producing a semiconductor device comprising an implantation step
US6150671A (en) * 1996-04-24 2000-11-21 Abb Research Ltd. Semiconductor device having high channel mobility and a high breakdown voltage for high power applications
SE9602407D0 (sv) * 1996-06-19 1996-06-19 Abb Research Ltd A method for producing a channel region layer in a voltage controlled semiconductor device
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
EP1065726B1 (en) 1998-03-19 2010-01-13 Hitachi, Ltd. Silicon carbide junction-gate field effect transistor
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
JP4595139B2 (ja) * 1998-10-29 2010-12-08 株式会社デンソー 炭化珪素半導体装置の製造方法
US6504176B2 (en) * 2000-04-06 2003-01-07 Matshushita Electric Industrial Co., Ltd. Field effect transistor and method of manufacturing the same
US6429041B1 (en) * 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP4961633B2 (ja) * 2001-04-18 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
KR100446954B1 (ko) * 2001-09-22 2004-09-01 한국전기연구원 탄화규소 반도체 소자의 제조방법
JP4097417B2 (ja) * 2001-10-26 2008-06-11 株式会社ルネサステクノロジ 半導体装置
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
WO2004097914A1 (ja) 2003-04-25 2004-11-11 Sumitomo Electric Industries, Ltd. 半導体装置の製造方法
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
EP1742271A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Power field effect transistor and manufacturing method thereof
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
WO2008020911A2 (en) 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP2009200335A (ja) * 2008-02-22 2009-09-03 Sumitomo Electric Ind Ltd 基板、エピタキシャル層付基板および半導体装置
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5725024B2 (ja) 2010-12-22 2015-05-27 住友電気工業株式会社 炭化珪素半導体装置の製造方法
DE102011002468A1 (de) 2011-01-05 2012-07-05 Robert Bosch Gmbh Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
JP2013110331A (ja) 2011-11-24 2013-06-06 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN105226083A (zh) * 2015-09-21 2016-01-06 中国电子科技集团公司第五十五研究所 一种带角度注入的自对准mos沟道的制备方法
CN108063087B (zh) * 2017-11-29 2019-10-29 北京燕东微电子有限公司 一种角度可控的SiC衬底缓坡刻蚀方法
JP7456776B2 (ja) * 2020-01-16 2024-03-27 日清紡マイクロデバイス株式会社 炭化珪素半導体装置の製造方法
CN112086360B (zh) * 2020-09-27 2022-04-05 江苏东海半导体股份有限公司 一种SiC平面MOSFET及其自对准工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762806A (en) * 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
JPS6347983A (ja) * 1986-08-18 1988-02-29 Sharp Corp 炭化珪素電界効果トランジスタ
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
CA1313571C (en) * 1987-10-26 1993-02-09 John W. Palmour Metal oxide semiconductor field-effect transistor formed in silicon carbide
JPH0213141A (ja) * 1988-06-30 1990-01-17 Nec Corp 携帯受信装置
JP2670563B2 (ja) * 1988-10-12 1997-10-29 富士通株式会社 半導体装置の製造方法
JPH02291123A (ja) * 1989-04-28 1990-11-30 Sharp Corp 炭化珪素半導体装置
JPH0766971B2 (ja) * 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5216264A (en) * 1989-06-07 1993-06-01 Sharp Kabushiki Kaisha Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact
JP2509713B2 (ja) * 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
JPH05129327A (ja) * 1991-11-01 1993-05-25 Fuji Electric Co Ltd 半導体装置の製造方法
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor

Also Published As

Publication number Publication date
JPH06151860A (ja) 1994-05-31
US5384270A (en) 1995-01-24

Similar Documents

Publication Publication Date Title
JP3146694B2 (ja) 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US7687825B2 (en) Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
JP2812832B2 (ja) 半導体多結晶ダイヤモンド電子デバイス及びその製造方法
US5506421A (en) Power MOSFET in silicon carbide
JP3385938B2 (ja) 炭化珪素半導体装置及びその製造方法
US5963807A (en) Silicon carbide field effect transistor with increased avalanche withstand capability
US7118970B2 (en) Methods of fabricating silicon carbide devices with hybrid well regions
TWI545640B (zh) 具平緩通道之碳化矽裝置之製造方法
JPH08204179A (ja) 炭化ケイ素トレンチｍｏｓｆｅｔ
JP3259485B2 (ja) 炭化けい素たて型ｍｏｓｆｅｔ
JPH1093087A (ja) 横ゲート縦ドリフト領域トランジスタ
JP2000106371A (ja) 炭化珪素半導体装置の製造方法
US6162665A (en) High voltage transistors and thyristors
EP0869558A2 (en) Insulated gate bipolar transistor with reduced electric fields
US6384428B1 (en) Silicon carbide semiconductor switching device
CA1313571C (en) Metal oxide semiconductor field-effect transistor formed in silicon carbide
US6407014B1 (en) Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices
US6150671A (en) Semiconductor device having high channel mobility and a high breakdown voltage for high power applications
Ueda et al. A new vertical double diffused MOSFET—the self-aligned terraced-gate MOSFET
JP2000082810A (ja) 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子
JPH04356966A (ja) 絶縁ゲート型電界効果トランジスタ
EP1908118B1 (en) Method for producing a semiconductor device
EP0890183B1 (en) A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF
JP2008103392A (ja) 半導体装置および半導体装置の製造方法
JPH07307464A (ja) 伝導度変調型電界効果トランジスタ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

EXPY Cancellation because of completion of term