KR100446954B1 - 탄화규소 반도체 소자의 제조방법 - Google Patents

탄화규소 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100446954B1
KR100446954B1 KR10-2001-0058883A KR20010058883A KR100446954B1 KR 100446954 B1 KR100446954 B1 KR 100446954B1 KR 20010058883 A KR20010058883 A KR 20010058883A KR 100446954 B1 KR100446954 B1 KR 100446954B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
oxide film
epitaxy layer
type dopant
ion implantation
Prior art date
Application number
KR10-2001-0058883A
Other languages
English (en)
Other versions
KR20030025711A (ko
Inventor
김남균
방욱
김은동
김상철
서길수
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR10-2001-0058883A priority Critical patent/KR100446954B1/ko
Publication of KR20030025711A publication Critical patent/KR20030025711A/ko
Application granted granted Critical
Publication of KR100446954B1 publication Critical patent/KR100446954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 에피탁시층을 갖는 탄화규소 단결정에서 이온 주입 기법을 이용하여 반도체 소자를 만들 경우에 발생되는 탄화규소 반도체 소자의 표면 결함을 억제하도록 한 탄화규소 반도체 소자의 제조방법에 관한 것으로, 소정의 불순물이 주입된 탄화규소 에피탁시층의 표면에 소정 두께의 표면보호 산화막을 형성시키는 제 1 공정; 및 상기 제 1 공정후에 후열 처리를 행하여 상기 불순물을 활성화시키는 제 2공정을 구비하여, 에피탁시층을 가진 탄화규소에서 이온주입하여 p영역 또는 n영역을 만들 때 그 에피탁시층의 표면에 소정 두께의 표면보호 산화막을 적층시킨 후 고온에서 열처리함으로써, 탄화규소의 표면에는 매크로스텝과 같은 표면 결함이 생성되지 않게 되고, 표면의 매크로스텝이 없는 까닭으로 탄화규소 반도체의 반전층에서의 캐리어 이동도를 향상시킬 수 있다.

Description

탄화규소 반도체 소자의 제조방법{Fabrication method of silicon carbide semiconducting devices}
본 발명은 탄화규소 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 탄화규소 단결정의 표면에 표면보호층을 인위적으로 만들어 주어 이온 주입 및 열처리하는 공정에서 매크로스텝(macrostep)의 생성을 차단하도록 한 탄화규소 반도체 소자의 제조방법에 관한 것이다.
탄화규소 재료에서는 확산계수가 매우 낮아 반도체 제조공정에서 널리 이용되는 확산 공정으로 p형 혹은 n형 도핑 영역을 만드는 것은 거의 불가능하다. 그에 따라, 탄화규소 내의 불순물 분포는 탄화규소 단결정 혹은 단결정 박막층이 생성될 때의 본래적 농도와 분포가 그대로 유지된다고 할 수 있다.
따라서, 탄화규소 MOSFET와 같은 반도체를 제작하기 위해서는 탄화규소 단결정 기판 위에 다양한 농도, 두께, 모양을 갖는 복수의 에피탁시 층을 제조하거나 이온 주입 방법을 널리 채택하고 있다.
이온주입(ion implantation) 기술은 복잡한 구조의 탄화규소 반도체를 제작하는데 가장 유용하게 사용되는 방법이다. 탄화규소 단결정 내에 p형 반도체를 만들기 위해서는 알루미늄(Al)이나 붕소(B) 이온을 주입하고, n형 반도체를 만들기 위해서는 질소(N)나 인(P) 이온을 주입한다. 이온을 주입한 후 표면의 마스크를 제거하고 1100∼1700℃의 온도에서 후열처리하여 도판트(dopant; 불순물)를 충분히활성화시킨다.
그런데, 이렇게 높은 온도에서 에피탁시 층이 있는 탄화규소 단결정을 열처리할 경우 궁극적으로 반도체 표면은 크게 손상되는데, 계단 모양 표면결함 즉 매크로스텝(macrostep)이라 불리우는 결함의 형성이 대표적이다.
계단모양을 한 매크로스텝(macrostep)은 에피탁시 층을 가진 탄화규소 단결정의 표면에서 많이 발견된다. 이는 에피탁시 층이 단결정의 c축 방향에서 약 3.5도 혹은 8도 기울어진 방향으로 성장되기 때문에 비롯된 현상으로서, 고온에서 탄화규소 에피탁시층 표면에서 승화 혹은 분해 반응이 일어나며 이 과정에서 매크로스텝을 형성한다. 즉, 탄화규소 자유표면(free surface)을 도판트 이온의 활성화를 위하여 고온에서 후열처리할 경우 매크로스텝이 쉽게 형성됨을 알 수 있다.
매크로스텝 결함은 탄화규소 MOSFET 소자의 반전층(inversion layer)에서의 캐리어 이동도(carrier mobility)를 이론치의 수 퍼센트 정도로까지 낮추는 등 반도체 소자의 물성을 크게 저하시킨다.
종래의 방법과 같이 도판트 이온을 주입하고 단순히 이온주입 마스크 층을 그대로 두거나 혹은 완전히 제거하여 고온 후열처리로써 도판트를 활성화하여 탄화규소 반도체를 제조할 경우 발생하는 문제점은 첫 번째로 탄화규소 반도체의 표면이 후열처리 공정 동안 손상되어 매크로스텝과 같은 표면결함이 발생한다는 것이고, 두 번째로는 그 이후의 공정에서 게이트 산화막 등을 생성하더라도 우수한 계면특성을 유지하기 어렵다는 것이며, 세 번째로는 궁극적으로 반전층(inversion layer)에서의 캐리어 이동도가 나빠지게 된다는 것이다. 따라서, 온 저항이 작은탄화규소 반도체를 만들 수 없게 된다.
이러한 고온 후열처리 중에 생성되는 매크로스텝 결함을 줄이고자 후열처리를 실란(silane) 가스 분위기 속에서 행하는 방법이 제안되었는데, 이는 탄화규소와 기체 분위기간의 증기압 평형을 맞출 뿐 표면에서의 물질이동을 원천적으로 봉쇄할 수 없어 궁극적으로 매크로스텝과 같은 표면 결함의 생성을 방지할 수 없는 단점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 에피탁시층을 갖는 탄화규소 단결정에서 이온 주입 기법을 이용하여 반도체 소자를 만들 경우에 발생되는 탄화규소 반도체 소자의 표면 결함을 억제하도록 한 탄화규소 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도 1은 본 발명의 실시예 설명에 채용되는 탄화규소 반도체를 제조하기 위한 출발물질의 구조를 나타낸 도면,
도 2는 도 1에 도시된 단결정 기판 표면에 산화막 또는 금속막으로 이온주입 마스크 층을 형성한 도면,
도 3은 p웰을 만들기 위한 이온주입 공정을 나타낸 도면,
도 4는 이온 주입후 마스크 층을 제거한 도면,
도 5는 제조한 표면보호 산화막을 에피탁시층 표면에 덮은 도면,
도 6 및 도 7은 MOSFET 소자의 n소스를 만들기 위한 이온주입 공정을 나타낸 도면,
도 8은 n소스를 고온에서 활성화하기 위해 표면보호 산화막을 올린 도면,
도 9는 본 발명에 의해 완성된 탄화규소 MOSFET의 단면도이다.
※ 도면의 주요부분에 대한 부호의 설명
11 : 탄화규소 단결정 12 : n형 탄화규소 에피탁시층
13 : 마스크 재료 14 : 표면보호 산화막
15 : p형 도판트 16 ; 이온주입용 마스크
17 : n형 도판트 21 : p웰(well)
22 : n웰 30 : 게이트 산화막
31 : 게이트 32 : 전계산화막
40 : 게이트 전극 패드 41 : 소스 전극
42 : 드레인 전극
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 탄화규소 반도체 소자의 제조방법은, 소정의 불순물이 주입된 탄화규소 에피탁시층의 표면에 소정 두께의 표면보호 산화막을 형성시키는 제 1 공정; 및 상기 제 1 공정후에 후열 처리를 행하여 상기 불순물을 활성화시키는 제 2공정을 구비한다.
이하, 본 발명의 실시예에 따른 탄화규소 반도체 소자의 제조방법에 대하여첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 내지 도 8은 본 발명의 실시예에 따른 탄화규소 반도체 소자의 제조방법을 설명하기 위한 도면으로서, 도 9에서와 같은 탄화규소 MOSFET를 제조하는 방법을 설명하기 위한 도면이다.
도 1은 탄화규소 단결정(11) 위에 n형 탄화규소 에피탁시층(12)이 올려진 출발물질을 나타낸다. 그 n형 탄화규소 에피탁시층(12)의 표면에 도 2에서와 같이 이온주입용 마스크 재료(13)인 산화막 혹은 금속막을 도포한 후, 도 3에서와 같이 그 마스크 재료(13)를 사진작업에 의하여 패턴닝한 후 붕소, 알루미늄 등과 같은 p형 도판트(15)를 이온주입한다.
상기 p형 도판트(15) 주입이 완료된 후에는 상기 패턴닝되어 있는 마스크 재료(13)를 제거하고(도 4 참조), 그 p형 도판트(15)를 활성화시키기 위해 고온에서 후열처리를 행한다. 이때, 도 5에서와 같이 탄화규소 에피탁시층 표면에 표면보호 산화막(14)을 형성하고 나서 고온에서 후열처리하여 상기 p형 도판트(15)를 활성화시켜 p-웰(well)을 만든다.
여기서, 상기 표면보호 산화막(14)은, 탄화규소를 900∼1300℃에서 건식 혹은 습식 산화하거나 혹은 기상증착하여 제조하되, 그 제조되는 두께가 최소한 500Å이상(예컨대, 500Å∼30000Å)이 되도록 한다. 이와 같이 하여 제조된 상기 표면보호 산화막(14)은 p형 도판트(15)를 활성화하고자 1100∼1700℃의 온도에서 열처리하여도 탄화규소 표면에 잔존하게 된다. 상기 열산화 또는 기상증착에 의해 형성되는 표면보호 산화막(14)은 상기 열산화 및 기상증착을 병행하여 형성시킬 수도있다.
이렇게 형성된 표면보호 산화막(14)은 고온에서 후열처리하는 동안 탄화규소 표면에서 물질이동이 일어나는 것을 인위적으로 억제하게 된다. 즉, 상기 표면보호 산화막(14)은 탄화규소 표면과 고온분위기 기체 간의 승화(sublination)에 의한 물질이동을 방해하는 완충막 역할을 할 뿐만 아니라 표면의 각 지점간의 물질이동을 또한 억제하게 된다.
상기 고온 열처리 공정 동안 표면이 손상받거나 매크로스텝이 생성되지 않도록 하기 위하여 만들고자 하는 표면 열산화막 혹은 혹은 기상증착 산화막은 일반적인 반도체 제조공정 장비와 기술을 이용하여 용이하게 만들 수 있다. 또한, 이와 같이 하여 만들어진 상기 표면보호 산화막(14)은 사진작업 및 건식과 습식을 포함한 식각공정에 의하여 선택적 혹은 전면적으로 제거될 수 있다. 더구나, p-well을 제작한 후 n-well을 제작하기 위한 이온주입 공정에서 이러한 산화막은 이온주입 마스크 재료로서도 사용될 수 있는 이점이 있다.
그리고, 상기 p형 도판트(15)를 활성화하는 방법은 다음과 같다. (1) 이온주입된 탄화규소를 시편 홀더(도시 생략) 속에 삽입한 후 고온용 챔버(도시 생략)에 넣는다. 고온용 챔버에 아르곤 가스 또는 불활성 가스 분위기를 채우고 난 후 가능한 빠른 속도로 챔버를 가열하여 활성화 온도까지 승온시키며, 활성화 온도에서 일정시간을 유지한 후 가능한 빠른 속도로 냉각한다. 이온주입된 p형 도판트가 활성화되는 정도는 도달한 1100∼1700℃의 온도 범위에서 온도가 높을수록 그리고 유지시간이 길수록 높아진다. (2) 탄화규소 웨이퍼는 흑연 또는 탄화규소 다결정체로만들어진 폐쇄형 시편 홀더에 넣고 고온용 챔버에 넣는다. 시편 홀더는 탄화규소 웨이퍼와 고온용 챔버간의 물질이동을 최소화하고 아울러 그 내부의 온도를 균일하게 유지한다.
이후, 도 6에서와 같이 상기 p형 도판트(15)가 활성화되어 p웰(21)이 되면 이온주입용 마스크(16)를 사진작업 등에 의해 패터닝한 후 n형 도판트(17)를 그 p웰(21)에 이온 주입하여 MOSFET의 n 소스(source) 영역을 만든다. 그 n 소스 영역(22; n웰)이 만들어지면 도 7에서와 같이 n형 이온주입을 위한 마스크(16)를 제거하고, 도 8에서와 같이 탄화규소 에피탁시층 표면에 표면보호 산화막(14)을 형성시켜 이를 고온에서 열처리하여 n형 도판트를 활성화시킨다.
혹은, p형 도판트(15)를 이온 주입한 후에 n형 도판트(17)를 주입하여 도 7에서와 같이 이온주입을 위한 마스크(16)를 제거하고, 도 8에서와 같이 탄화규소 에피탁시층 표면에 표면보호 산화막(14)을 형성시켜 이를 고온에서 열처리하여 p형과 n형 도판트를 동시에 활성화시키는 방법도 선택할 수 있다.
이후, 게이트 산화막, 게이트, 게이트 전극 패드, 전계산화막, 소스 전극, 드레인 전극 등의 제조 공정을 거치게 되면 최종적으로 도 9에서와 같은 완성된 탄화규소 MOSFET가 된다. 도 9에서, 참조부호 30은 게이트 산화막이고, 참조부호 31은 게이트이며, 참조부호 32는 전계산화막이고, 참조부호 40은 게이트 전극 패드이며, 참조부호 41은 소스 전극이고, 참조부호 42는 드레인 전극이다.
이상 상세히 설명한 바와 같이 본 발명에 따르면, 에피탁시층을 가진 탄화규소에서 이온주입하여 p영역 또는 n영역을 만들 때 그 에피탁시층의 표면에 소정 두께의 표면보호 산화막을 형성시킨 후 고온에서 열처리함으로써, 탄화규소의 표면에는 매크로스텝과 같은 표면 결함이 생성되지 않게 되고, 표면의 매크로스텝이 없는 까닭으로 탄화규소 반도체의 계면준위를 낮추어 캐리어 이동도를 향상시킬 수 있다.
또한, 본 발명에서의 표면보호 산화막은 열산화 방법 혹은 기상증착방법 등과 같은 일반적인 반도체 제조공정으로 제조할 수 있어 공정 적합성이 뛰어나며, 또한 후열처리가 끝난 다음에는 잔류한 표면보호 산화막을 사진공정 및 식각공정에 등을 거쳐 상이한 용도로도 활용할 수 있으므로 반도체 제조비용 절감에 기여할 수 있다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

Claims (7)

  1. 탄화규소 반도체 소자를 제조하는 방법에 있어서,
    p형 도판트를 탄화규소 에피탁시층 표면에 이온 주입하고 나서 p형 이온 주입을 위한 마스크를 제거한 후에 상기 탄화규소 에피탁시층 표면에 표면보호 산화막을 형성시켜 이를 고온에서 열처리하여 상기 p형 도판트를 활성화시키고, 이어 n형 도판트를 p웰에 이온 주입하고 나서 n형 이온 주입을 위한 마스크를 제거한 후에 상기 탄화규소 에피탁시층 표면에 표면보호 산화막을 형성시켜 이를 고온에서 열처리하여 상기 n형 도판트를 활성화시키는 공정을 구비하는 것을 특징으로 하는 탄화규소 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 표면보호 산화막은, 탄화규소를 900℃∼1300℃의 온도에서 소정 시간 이상 건식 또는 습식 산화시킴에 의해 형성되고, 그 두께는 500Å∼30000Å인 것을 특징으로 하는 탄화규소 반도체 소자의 제조방법.
  3. 삭제
  4. 제 1항에 있어서,
    상기 표면보호 산화막은, 탄화규소를 900℃∼1300℃의 온도에서 소정 시간 이상 기상증착시킴에 의해 형성되고, 그 두께는 500Å∼30000Å인 것을 특징으로 하는 탄화규소 반도체 소자의 제조방법.
  5. 제 1항에 있어서,
    상기 표면보호 산화막은, 탄화규소를 900℃∼1300℃의 온도에서 소정 시간 이상 열산화 및 기상증착시킴에 의해 형성되고, 그 두께는 500Å∼30000Å인 것을 특징으로 하는 탄화규소 반도체 소자의 제조방법.
  6. 삭제
  7. 탄화규소 반도체 소자를 제조하는 방법에 있어서,
    p형 도판트를 탄화규소 에피탁시층 표면에 이온 주입한 후에 n형 도판트를 이온 주입하고 나서 n형 이온 주입을 위한 마스크를 제거한 후에 상기 탄화규소 에피탁시층 표면에 표면보호 산화막을 형성시키고 이를 고온에서 열처리하여 상기 p형 도판트 및 n형 도판트를 동시에 활성화시키는 공정을 구비하는 것을 특징으로 하는 탄화규소 반도체 소자의 제조방법.
KR10-2001-0058883A 2001-09-22 2001-09-22 탄화규소 반도체 소자의 제조방법 KR100446954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0058883A KR100446954B1 (ko) 2001-09-22 2001-09-22 탄화규소 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0058883A KR100446954B1 (ko) 2001-09-22 2001-09-22 탄화규소 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030025711A KR20030025711A (ko) 2003-03-29
KR100446954B1 true KR100446954B1 (ko) 2004-09-01

Family

ID=27725189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0058883A KR100446954B1 (ko) 2001-09-22 2001-09-22 탄화규소 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100446954B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151860A (ja) * 1992-11-12 1994-05-31 Fuji Electric Co Ltd 炭化けい素ｍｏｓｆｅｔの製造方法
JPH08107223A (ja) * 1994-10-04 1996-04-23 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
KR19990023038A (ko) * 1996-04-18 1999-03-25 모리시따요오이 찌 Sic 소자 및 그 제조방법
JP2000022137A (ja) * 1998-07-07 2000-01-21 Fuji Electric Co Ltd 炭化けい素ｍｏｓ半導体素子の製造方法および炭化けい素ｍｏｓ半導体素子
JP2001068428A (ja) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151860A (ja) * 1992-11-12 1994-05-31 Fuji Electric Co Ltd 炭化けい素ｍｏｓｆｅｔの製造方法
JPH08107223A (ja) * 1994-10-04 1996-04-23 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
KR19990023038A (ko) * 1996-04-18 1999-03-25 모리시따요오이 찌 Sic 소자 및 그 제조방법
JP2000022137A (ja) * 1998-07-07 2000-01-21 Fuji Electric Co Ltd 炭化けい素ｍｏｓ半導体素子の製造方法および炭化けい素ｍｏｓ半導体素子
JP2001068428A (ja) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法

Also Published As

Publication number Publication date
KR20030025711A (ko) 2003-03-29

Similar Documents

Publication Publication Date Title
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
US7718519B2 (en) Method for manufacturing silicon carbide semiconductor element
US7479432B2 (en) CMOS transistor junction regions formed by a CVD etching and deposition sequence
US7314804B2 (en) Plasma implantation of impurities in junction region recesses
US8574979B2 (en) Method for integrating silicon germanium and carbon doped silicon with source/drain regions in a strained CMOS process flow
TWI631603B (zh) 控制硼摻質之固相擴散以形成超淺摻雜區域的方法
US4002501A (en) High speed, high yield CMOS/SOS process
US20080283926A1 (en) Method for integrating silicon germanium and carbon doped silicon within a strained cmos flow
US7479446B2 (en) Semiconductor device and method of manufacturing same
KR20140023960A (ko) 고상 확산에 의해 극히 얕은 도핑 영역을 형성하기 위한 방법
JP4961633B2 (ja) 炭化珪素半導体装置の製造方法
JP3657915B2 (ja) 半導体装置および半導体装置の製造方法
KR20160057522A (ko) 탄화규소 반도체 소자의 제조 방법
KR100446954B1 (ko) 탄화규소 반도체 소자의 제조방법
TW201926572A (zh) 半導體結構的形成方法
KR101316556B1 (ko) 전자 장치 및 전자 장치를 형성하기 위한 방법
CA1131797A (en) Fabrication of a semiconductor device in a simulated epitaxial layer
KR100200743B1 (ko) 반도체장치 제조방법
KR100541705B1 (ko) 반도체소자의 제조방법
JP6853621B2 (ja) 炭化珪素半導体装置の製造方法
KR100756766B1 (ko) 반도체 소자의 제조 방법
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
JPH02291123A (ja) 炭化珪素半導体装置
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100580776B1 (ko) 반도체 소자의 게터링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130802

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee