KR100580776B1 - 반도체 소자의 게터링 방법 - Google Patents

반도체 소자의 게터링 방법 Download PDF

Info

Publication number
KR100580776B1
KR100580776B1 KR1019990048614A KR19990048614A KR100580776B1 KR 100580776 B1 KR100580776 B1 KR 100580776B1 KR 1019990048614 A KR1019990048614 A KR 1019990048614A KR 19990048614 A KR19990048614 A KR 19990048614A KR 100580776 B1 KR100580776 B1 KR 100580776B1
Authority
KR
South Korea
Prior art keywords
gettering
forming
semiconductor device
substrate
silicon wafer
Prior art date
Application number
KR1019990048614A
Other languages
English (en)
Other versions
KR20010045352A (ko
Inventor
조원주
심현숙
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990048614A priority Critical patent/KR100580776B1/ko
Publication of KR20010045352A publication Critical patent/KR20010045352A/ko
Application granted granted Critical
Publication of KR100580776B1 publication Critical patent/KR100580776B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 질소 이온 주입에 의한 매몰층을 기판 표면내에 형성하여 기판의 불순물 제거 능력을 높인 반도체 소자의 게터링 방법에 관한 것으로,실리콘 웨이퍼상에 표면 산화막을 형성하는 단계;상기 표면 산화막이 형성된 실리콘 웨이퍼 표면내에 질소 이온 주입층을 매입 형성하는 단계;열처리 공정으로 상기 질소 이온 주입층의 형태를 바꾸어 게터링 사이트를 만드는 단계;상기 게터링 사이트에 의해 결함 및 오염 성분이 제어되는 실리콘 웨이퍼상에 소자를 형성하는 단계를 포함하여 이루어진다.
게터링

Description

반도체 소자의 게터링 방법{Method for gettering of semiconductor device}
도 1a내지 도 1d는 종래 기술의 반도체 소자의 공정 단면도
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 공정 단면도
도 3은 열처리후의 웨이퍼내에서의 산소 석출량
도면의 주요 부분에 대한 부호의 설명
21. 실리콘 웨이퍼 22. 표면 산화막
23. 질소 이온 주입층 24. 게터링 사이트
25. p형 웰 영역 26. n형 웰 영역
27. 소자 분리층 28a.28b. 게이트 전극
29a.29b.30a.30b. 소오스/드레인
본 발명은 반도체 소자에 관한 것으로, 특히 질소 이온 주입에 의한 매몰층을 기판 표면내에 형성하여 기판의 불순물 제거 능력을 높인 반도체 소자의 게터링 방법에 관한 것이다.
반도체 소자의 제조 공정에 사용되는 기판의 결정 결함 및 불순물을 제어 하기 위한 방법으로 게터링(gettering)이 있다.
게터링은 소자의 특성을 향상시켜 수율 향상을 도모하기 위한 수단으로 디자이스 제조 공정 도중 또는 출발 재료의 상태에서 실리콘 웨이퍼의 결함 또는 유해한 불순물을 불활성화시키는 능력을 갖도록하는 기술이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 게터링 방법에 관하여 설명하면 다음과 같다.
도 1a내지 도 1d는 종래 기술의 반도체 소자의 공정 단면도이다.
도 1a는 기판의 결정 결함 및 불순물을 제어하기 위한 방법중의 하나인 내부 게터링(Intrinsic gettering) 방법을 나타낸 것이다.
내부 게터링 방법은 산소 원자를 이용하여 기판(1) 내부의 불순물을 제거하는 것이다.
도 1a의 (2)는 산소 석출물을 나타낸 것이다.
그리고 도 1b는 외부 게터링(Extrinsic gettering) 방법을 나타낸 것으로, 폴리 실리콘(3)을 기판(1)의 후면(back-side)에 증착하여 폴리 실리콘층을 이용하여 불순물 제거 효과를 갖도록한 것이다.
즉, 폴리 실리콘(3)층을 후면에 얇게 형성한후에 열공정을 거쳐 기판(1)의 불순물을 폴리 실리콘(3)층으로 집합시킨후 폴리 실리콘(3)층을 제거하는 방법이다.
그리고 도 1c는 외부 게터링의 다른 방법을 나타낸 것으로, 보론(Boron)이나 인(Phosphorus)등의 도팬트 원자를 고에너지로 주입하여 매입 이온 주입층(4)을 형성하여 기판(1)에 결함을 만든후 열처리 공정으로 형성되는 2차 결함을 이용하여 불순물을 제거하는 직접 게터링(proximate gettering) 방법을 나타낸 것이다.
그리고 도 1d는 기판(1) 표면에 에피택셜층(5)을 형성하여 불순물의 영향을 최대한 억제한 상기 에피택셜층(5)을 이용하여 소자를 형성하는 방법을 나타낸 것이다.
이와 같은 종래 기술의 게터링 방법은 다음과 같은 문제가 있다.
먼저, 내부 게터링 방법은 결정 성장시에 함유되는 산소 원자를 이용하여 열처리 공정으로 기판 결함을 형성하여 불순물 제어에 이용하는 것이나, 소자의 제조 공정이 다양화됨에 따라 열처리 공정이 복잡해지고 기판에서의 산소 석출 과정이 소자 형성 조건에 따라 달라지므로 소자의 특성 열화를 가져올 수 있다.
이는 웨이퍼의 변형을 가져올수도 있다.
또한, 내부 게터링 방법은 폴리 실리콘층을 증착하고 열처리를 거친후 다시 폴리 실리콘층을 제거하여 공정의 복잡도 및 제조 비용의 증가가 있다.
이는 공정 파티클의 증가 원인이 될수도 있다.
또한, 직접 게터링 방법은 고에너지 이온 주입 장비를 사용하여야 하므로 제조 비용이 증가하고 기판에 주입된 불순물이 전기적으로 활성화되어 소자 특성 변화를 초래할 수 있다.
또한, 에피택셜 성장을 이용하는 방법에서는 에피택셜층에 외부 요인에 의해 오염이 발생하게되면 이를 제거할 수단이 없다.
실제로 에피택셜층의 금속 오염은 에피택셜 성장에 사용하는 장비에 의해 주로 기인하는 것으로 소자의 치명적 불량을 유발할 수 있다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 게터링 방법의 문제를 해결하기 위하여 안출한 것으로, 질소 이온 주입에 의한 매몰층을 기판 표면내에 형성하여 기판의 불순물 제거 능력을 높인 반도체 소자의 게터링 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 게터링 방법은 실리콘 웨이퍼상에 표면 산화막을 형성하는 단계;상기 표면 산화막이 형성된 실리콘 웨이퍼 표면내에 질소 이온 주입층을 매입 형성하는 단계;열처리 공정으로 상기 질소 이온 주입층의 형태를 바꾸어 게터링 사이트를 만드는 단계;상기 게터링 사이트에 의해 결함 및 오염 성분이 제어되는 실리콘 웨이퍼상에 소자를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 게터링 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 공정 단면도이고, 도 3은 열처리후의 웨이퍼내에서의 산소 석출량이다.
본 발명에 따른 게터링 방법은 기판 실리콘 결정의 성장 조건 및 결정 특성을 이용하여 기판에 의한 에피택셜층에서의 오염 제거 능력 및 균일성을 개선시키 는 것에 관한 것이다.
게터링 방법은 크게 두 단계로 나눌 수 있다.
실리콘 웨이퍼 표면내에 질소(Nitrogen) 이온을 주입하는 단계와 이온 주입이 완료된 웨이퍼를 이용하여 소자의 제조 공정을 진행하는 단계로 나눌 수 있다.
먼저, 도 2a에서와 같이, 실리콘 웨이퍼(21)상에 표면 산화막(22)을 형성한다.
그리고 도 2b에서와 같이, 상기 표면 산화막(22)이 형성된 실리콘 웨이퍼(21)표면내에 20KeV ~ 3.3MeV의 이온 주입 에너지로 1×1010 ~ 1×1013cm-2의 도즈량으로 질소 이온을 주입하여 질소 이온 주입층(23)을 형성한다.
이어, 도 2c에서와 같이, 습식 또는 건식 산소 분위기 또는 질소 분위기에서 800 ~ 1200℃의 온도로 열처리 공정을 진행하여 게터링 사이트(24)를 형성한다.
그리고 도 2d에서와 같이, 실리콘 웨이퍼(21)의 소자 격리 영역에 소자 분리층(27)을 형성하고 상기 소자 분리층(27)에 의해 격리된 각각의 활성 영역에 p형 웰 영역(25) 및 n형 웰 영역(26)을 형성한다.
그리고 상기 p형 웰 영역(25)에 게이트 전극(28a) 및 n g형 불순물 이온 주입에 의한 소오스/드레인(29a)(29b)을 형성하여 NMOS 소자를 형성하고, 상기 n형 웰 영역(26)에 게이트 전극(28b) 및 소오스/드레인(30a)(30b)을 형성하여 PMOS 소자를 형성한다.
여기서, 상기의 게터링 사이트(24)를 형성하기 위한 열처리 공정은 소자의 제조 공정중에 진행하여도 된다.
또한, 질소 이온 주입은 소자 형성전에 실시하여도 되고 웰 영역의 형성 전후 또는 채널 영역의 형성 전후 또는 소오스/드레인 형성 전후에 실시하여도 된다.
이와 같은 본 발명은 실리콘 잉곳(Ingot)의 성장 조건 및 질소 이온 주입을 통하여 웨이퍼의 성장 결함 및 2차 결함의 형태를 적절히 조절하여 기판에 의한 에피택셜층의 오염 제거 능력 및 균일성을 높일 수 있다.
본 발명에 사용되는 질소 이온은 전기적으로 불활성의 원자로써 실리콘 웨이퍼내에서는 산소 원자의 석출을 가속시키며, 균일한 밀도의 기판 결함(bulk micro defect)이 형성되는 역할을 한다.
실제로 질소를 도핑한 웨이퍼를 이용하여 256M DRAM의 열처리 공정후의 산소 석출 상태는 도 3에서와 같다.
질소 도핑 웨이퍼에서 산소의 석출량이 웨이퍼 전체에 걸쳐서 높은것을 알 수 있다.
마찬가지로 기판 결함 역시 질소 도핑 웨이퍼에서 매우 발달된 고밀도의 결함(gettering site)이 균일하게 생성된다.
이 기판 결함은 웨이퍼 표면에서의 오염 특히 금속 오염을 제거하는 게터링 역할을 하게된다.
이와 같은 기판 결함은 이온 주입에 의하여 질소 도핑 프로파일을 적절하게 조절하는 것에 의해 게터링 효과가 가장 우수한 깊이에 위치시킬 수 있다.
이는 실제 소자가 형성되는 위치에서 이격된 거리에 게터링 사이트를 형성할 수 있다는 것을 의미하는 것으로 소자 특성의 열화는 없다.
이와 같은 본 발명에 따른 반도체 소자의 게터링 방법은 다음과 같은 효과가 있다.
질소 이온을 매몰 주입하여 질소 이온이 기판 결함의 형성을 증속시키는 것을 이용하는 본 발명의 게터링 방법은 특정한 깊이에서 기판의 분순물을 효과적으로 제거할 수 있으므로 고성능의 소자를 제조하는데 효율적으로 이용될 수 있다.
또한, 단순화된 이온 주입에 의해 기판 불순물을 제어할 수 있으므로 공정의 용이성을 확보하는 효과가 있다.

Claims (5)

  1. 실리콘 웨이퍼 상부에 표면 산화막을 형성하는 단계;
    상기 표면 산화막이 형성된 실리콘 웨이퍼 표면내에 질소 이온 주입층을 형성하는 단계;
    상기 실리콘 웨이퍼상에 소자를 형성하되, 상기 소자를 형성하는 공정중에 열처리 공정을 실시하여 상기 질소 이온 주입층의 형태를 바꾸어 게터링 사이트를 형성하는 단계를 포함하는 반도체 소자의 게터링 방법.
  2. 제 1 항에 있어서, 게터링 사이트를 형성하기 위한 열처리 공정을 습식 또는 건식 산소 분위기 또는 질소 분위기에서 800 ~ 1200℃의 온도로 진행하는 것을 특징으로 하는 반도체 소자의 게터링 방법.
  3. 삭제
  4. 제 1 항에 있어서, 질소 이온 주입 공정을 20KeV ~ 3.3MeV의 이온 주입 에너 지로 1×1010 ~ 1×1013cm-2의 도즈량으로 진행하는 것을 특징으로 하는 반도체 소자의 게터링 방법.
  5. 제 1 항 또는 제 4 항에 있어서, 질소 이온 주입 공정을 소자를 형성하기 위한 웰 영역의 형성 전후 또는 채널 영역의 형성 전후 또는 소오스/드레인 형성 전후에 실시하는 것을 특징으로 하는 반도체 소자의 게터링 방법.
KR1019990048614A 1999-11-04 1999-11-04 반도체 소자의 게터링 방법 KR100580776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990048614A KR100580776B1 (ko) 1999-11-04 1999-11-04 반도체 소자의 게터링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048614A KR100580776B1 (ko) 1999-11-04 1999-11-04 반도체 소자의 게터링 방법

Publications (2)

Publication Number Publication Date
KR20010045352A KR20010045352A (ko) 2001-06-05
KR100580776B1 true KR100580776B1 (ko) 2006-05-15

Family

ID=19618524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048614A KR100580776B1 (ko) 1999-11-04 1999-11-04 반도체 소자의 게터링 방법

Country Status (1)

Country Link
KR (1) KR100580776B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578507A (en) * 1990-04-28 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor device having buried doped and gettering layers
KR970003671A (ko) * 1995-06-24 1997-01-28 김주용 실리콘 웨이퍼 가공방법
KR970030490A (ko) * 1995-11-22 1997-06-26 가네꼬 히사시 실리콘 반도체 기판과 그의 제조방법
KR19990077707A (ko) * 1998-03-09 1999-10-25 와다 다다시 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578507A (en) * 1990-04-28 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor device having buried doped and gettering layers
KR970003671A (ko) * 1995-06-24 1997-01-28 김주용 실리콘 웨이퍼 가공방법
KR970030490A (ko) * 1995-11-22 1997-06-26 가네꼬 히사시 실리콘 반도체 기판과 그의 제조방법
KR19990077707A (ko) * 1998-03-09 1999-10-25 와다 다다시 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼

Also Published As

Publication number Publication date
KR20010045352A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
US5899732A (en) Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device
US5376560A (en) Method for forming isolated semiconductor structures
US5976956A (en) Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device
US8067805B2 (en) Ultra shallow junction formation by epitaxial interface limited diffusion
KR100535953B1 (ko) Ｎ 채널 트랜지스터 및 ｐ 채널 트랜지스터의 성능을 독립적으로 최적화하기 위해 제거가능한 측벽 스페이서를 이용하는 ｃｍｏｓ 제조 방법
KR100654354B1 (ko) 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
WO1988008202A1 (en) Radiation hardened semiconductor device and method of making the same
US6511893B1 (en) Radiation hardened semiconductor device
KR100580776B1 (ko) 반도체 소자의 게터링 방법
JPS60113472A (ja) 半導体装置の製造方法
US6281081B1 (en) Method of preventing current leakage around a shallow trench isolation structure
US6245649B1 (en) Method for forming a retrograde impurity profile
US6767808B2 (en) Method for fabricating semiconductor device
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
CA1131797A (en) Fabrication of a semiconductor device in a simulated epitaxial layer
KR101068135B1 (ko) 반도체소자의 제조방법
KR19990059071A (ko) 반도체 소자의 제조 방법
KR100250751B1 (ko) 반도체 소자의 제조방법
KR100388463B1 (ko) 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법
JPH04196525A (ja) 半導体装置の製造方法
KR19980056177A (ko) 반도체 소자의 제조 방법
JPH06151348A (ja) 半導体装置の製造方法
KR100604046B1 (ko) 반도체 소자의 제조 방법
KR970007825B1 (ko) 실리콘 기판에의 얕은 접합층 형성방법
KR100400781B1 (ko) 피모스 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee