KR100604046B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100604046B1 KR100604046B1 KR1020040115681A KR20040115681A KR100604046B1 KR 100604046 B1 KR100604046 B1 KR 100604046B1 KR 1020040115681 A KR1020040115681 A KR 1020040115681A KR 20040115681 A KR20040115681 A KR 20040115681A KR 100604046 B1 KR100604046 B1 KR 100604046B1
- Authority
- KR
- South Korea
- Prior art keywords
- angle
- ion
- tilt angle
- twist angle
- ions
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 150000002500 ions Chemical class 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- -1 halo ions Chemical class 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229910052796 boron Inorganic materials 0.000 claims abstract description 10
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000002513 implantation Methods 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical group 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 3
- 230000000694 effects Effects 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 description 6
- 238000001802 infusion Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 125000001475 halogen functional group Chemical group 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 실리콘 기판 상에 게이트 산화막과 폴리 실리콘막을 순차적으로 형성하는 단계; 할로 이온과 확장 이온을 순차적으로 주입하는 단계; 급속 열처리 공정을 하는 단계; 스페이서를 형성하는 단계; 붕소 이온을 소정의 분량으로 나누어 입사 이온 빔과 실리콘 기판과의 입사각 틸트각과 뒤틀림각을 변화시키면서 이온을 주입하는 단계; 급속 열처리 어닐로 열처리하고 LDD 영역, 소스/드레인 영역 및 실리사이드 형성 공정을 진행하는 단계로 이루어짐에 기술적 특징이 있고, 이온 주입시 입사 이온 빔과 기판과의 입사 틸트각 및 뒤틀림각을 다양한 각을 변화함으로써, 접합 용량을 감소시켜 반도체 소자의 효율을 향상하는 효과가 있다.
틸트각, 뒤틀림각, 이온 주입
Description
도 1a 내지 도 1e는 종래의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조 방법을 나타내는 공정 단면도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 자세하게는 이온 주입시 입사 이온 빔과 기판과의 입사 틸트각 및 뒤틀림각을 다양한 각으로 변화할 수 있도록 하여 접합 용량을 감소시켜 반도체 소자의 신뢰성 향상을 위한 제조 방법에 관한 것이다.
일반적으로 로직(Logic) 소자의 크기가 감소됨에 따라 HCE(Hot Carrier Effect), SCE(Short Channel Effect) 및 RSCE(Reverse SCE) 등과 같이 소자 작동시 악영향 및 소자 성능 감소를 파생적으로 유도하는 문제점을 해결하기 위해서 틸트(tilt)를 주어 국부적으로 웰 농도를 높여주는 할로(Halo) 이온을 소오스/드레인 영역에 주입시킨다.
도 1a 내지 도 1e는 종래의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다. 도 1a에 도시된 바와 같이, 액티브 영역과 필드 영역으로 정의된 실리콘 기판(5)의 필드 영역에 STI(Shallow Trench Isolation) 공정을 실시하여 소자 격리막(10)을 형성한다. 상기 STI 공정은 반도체 기판(5)의 필드 영역을 선택적으로 제거하여 소정깊이를 갖는 트랜치를 형성한 후 트랜치 내부를 절연막으로 매립하는 기술이다.
이어, 상기 소자 격리막(10)을 포함한 반도체 기판(5)의 전면에 포토레지스트를 도포한 후, 노광 및 현상 공정으로 포토레지스트를 패터닝하여 PMOS 트랜지스터 또는 NMOS 트랜지스터가 형성될 영역을 노출시킨다. 그리고 상기 패터닝된 포토레지스트를 마스크로 이용하여 실리콘 기판(5)의 전면에 n형 또는 p형 불순물 이온을 선택적으로 주입하여 p형 웰(P-type well) 또는 n형 웰(N-type well) 영역을 형성한다.
상기 각 웰 영역은 CMOS 소자를 형성할 때 포토레지스트를 마스크로 이용하여 소자 격리막(10)에 의해 격리된 실리콘 기판(5)의 액티브 영역에 선택적으로 n형 불순물 또는 p형 불순물 이온을 주입하여 n웰 영역과 p웰 영역을 각각 형성하는 것이다.
즉, PMOS 트랜지스터를 형성할 경우 인(P) 또는 비소(As) 이온을 주입하여 n 웰 영역을 형성하고, NMOS 트랜지스터를 형성할 경우 붕소(B) 이온을 주입하여 p웰 영역을 형성한다.
도 1b에 도시된 바와 같이, 실리콘 기판(5)의 전면에 게이트 산화막(15)과 폴리 실리콘막을 순차적으로 형성한 후, 포토 및 식각 공정을 진행하여 상기 폴리 실리콘막 및 게이트 산화막(15)을 선택적으로 제거하여 게이트 전극(20)을 형성한다.
그리고 상기 게이트 전극(20)을 마스크로 이용하여 상기 실리콘 기판(5)의 전면에 얇은 도핑 드레인(Lightly Doped Drain) 이온 주입 공정을 실시하여 상기 게이트 산화막(20) 양측의 실리콘 기판(5) 표면 내에 LDD 영역(15)을 형성한다.
도 1c에 도시된 바와 같이, 게이트 전극(25)을 마스크로 이용하여 실리콘 기판(5)의 전면에 틸트를 주어 불순물 이온을 주입하여 LDD 영역(15) 주변에 할로 영역(30)을 형성한다. 상기 할로 영역(30)을 형성하기 위해 주입되는 이온은 실리콘 기판(5) 또는 각 웰 영역과 동일 도전형을 갖는 붕소 또는 인 등의 불순물 이온이다.
한편, 할로 영역(30)은 소자의 크기가 감소함에 따라 파생적으로 발생하는 문제점의 하나인 HCE(Hot Carrier Effect) 현상을 해결하기 위하여 드레인 영역 중 좀더 낮은 농도 영역을 만들어 국부적으로 전기장이 집중되는 현상을 감소시키기 위해 형성한다.
도 1d에 도시된 바와 같이, 게이트 전극(25)을 포함한 실리콘 기판(5)의 전면에 절연막을 형성한 후, 전면에 에치백 공정을 실시하여 상기 게이트 전극(25)의 양측면에 측벽 스페이서(35)를 형성한다. 상기 측벽 스페이서(35)를 형성하기 위해 사용되는 절연막은 SiN 및 Si3N4 등의 질화물(Nitride) 계열 물질을 사용한다.
그 후, 상기 게이트 전극(25) 및 측벽 스페이서(35)를 마스크로 이용하여 상기 실리콘 기판(5)의 전면에 소오소/드레인용 불순물 이온을 주입하여 게이트 산화막(20) 양측에 소오스/드레인 영역(40)을 형성한다.
도 1e에 도시된 바와 같이, 게이트 전극(25)을 포함한 실리콘 기판(5)의 전면에 고융점 금속막(예를 들면, 코발트 또는 티타늄)을 증착하고, 열처리 공정을 실시하여 노출된 게이트 산화막(20) 및 소오스/드레인 영역(40)이 형성된 실리콘 기판(5)과 고융점 금속을 반응시키어 표면에 금속 실리사이드막(45)을 형성한다.
이어, 상기 게이트 전극(25) 및 실리콘 기판(5)과 반응하지 않는 고융점 금속막은 습식 식각에 의해 제거한다. 이후 공정은 통상적인 콘택 및 배선 공정을 실시하여 소자를 완성한다.
그러나 상기와 같은 종래기술은 반도체 소자가 고속, 고집적화되어 얇은 접합이 요구되어 활성 저항을 낮게 하기 위해 고농도로 이온 주입을 하기 때문에 접합 능력이 증가되어 고속소자의 형성이 어려운 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 이온 주입시 입사 이온 빔과 기판과의 입사 틸트각 및 뒤틀림각을 다 양한 각으로 하여 계단형 접합(Graded Junction)으로 형성하여 접합 용량을 감소시키는 반도체 소자의 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 실리콘 기판 상에 게이트 산화막과 폴리 실리콘막을 순차적으로 형성하는 단계; 할로 이온과 확장 이온을 순차적으로 주입하는 단계; 급속 열처리 공정을 하는 단계; 스페이서를 형성하는 단계; 붕소 이온을 소정의 분량으로 나누어 입사 이온 빔과 실리콘 기판과의 입사각 틸트각과 뒤틀림각을 변화시키면서 이온을 주입하는 단계; 급속 열처리 어닐로 열처리하고 LDD 영역, 소스/드레인 영역 및 실리사이드 형성 공정을 진행하는 단계를 포함하여 이루어진 반도체 소자의 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조 방법을 나타내는 공정 단면도이다. 도 2a와 도 2b에 도시된 바와 같이, 실리콘 기판(100) 상에 게이트 산화막(110)과 폴리 실리콘막(120)을 순차적으로 형성한 후, 포토(130) 및 식각 공정을 진행하여 상기 게이트 산화막(110)과 폴리 실리콘막(120)을 선택적으로 제거하여 게이트 전극을 형성한다.
이후, 할로 이온을 주입한다. 상기 할로 이온은 비소(As+)를 사용한다. 이 때, 주입되는 비소 이온의 주입 에너지는 20keV~50keV이고, 비소 이온 주입량은 3E13ions/cm2~5E14ions/cm2이다. 그 후, 확장 이온을 주입한다. 상기 확장 이온은 이불화 붕소(BF2+)를 사용한다. 이때, 주입되는 이불화 붕소 이온의 주입 에너지는 3keV~10keV이고, 이불화 붕소 이온의 주입량은 1E14ions/cm2~1E15ions/cm2이다.
상기 이온 주입 후, 급속 열처리(Rapid Thermal Processing)로 어닐 공정을 수행한다. 상기 급속 열처리 공정은 N2 분위기에서 공정온도는 700℃~1000℃이고, 공정시간은 5초~50초로 실시한다.
도 2c에 도시된 바와 같이, 스페이서(140)를 형성한다. 상기 스페이서(140)는 100Å~500Å의 두께의 질화물(Nitride)이고, 상기 질화물을 증착한 후, 블랭킷(Blanket) 방법으로 식각한다.
도 2d에 도시된 바와 같이, 깊은 접합(Deep Junction)(150)을 형성하기 위해 이온 주입한다. 상기 이온은 붕소(B+)를 사용하고, 붕소 이온의 주입 에너지는 1keV~20keV이며, 붕소 이온의 주입량은 1E15ions/cm2~1E16ions/cm2로 이온 주입한다.
상기 이온 주입은 입사 이온 빔과 기판과의 입사 틸트각을 다양한 각으로 변화할 수 있어 상기 입사 틸트각을 0도~7도까지 수회에 걸쳐 이온 주입될 분량(Dose)을 나누어 이온 주입한다. 통상 5회 이상을 실시함이 바람직하다.
만약, 주입 에너지가 5keV, 주입량이 5E15ions/cm2, 입사 틸트각이 40도일 때, 붕소 이온을 5회로 나누어 이온 주입을 한다면, 1회=0도, 2회=10도, 3회=20도, 4회=30도, 5회=40도로 입사 틸트각을 변경하면서 이온을 주입한다.
아래 표 1은 이온 주입시 틸트와 뒤틀림의 각을 변경하여 이온 주입하는 조건을 나타낸 것이다.
| Tilt(틸트) | Twist(뒤틀림) | Dose(분량) | |
| 1번째 주입 | 0 | 0 | 전체 용량의 1/10 |
| 2번째 주입 | 2 | 0 | 전체 용량의 1/10 |
| 3번째 주입 | 3 | 0 | 전체 용량의 1/10 |
| 4번째 주입 | 4 | 0 | 전체 용량의 1/10 |
| 5번째 주입 | 7 | 0 | 전체 용량의 1/10 |
| 6번째 주입 | 0 | 90 | 전체 용량의 1/10 |
| 7번째 주입 | 2 | 90 | 전체 용량의 1/10 |
| 8번째 주입 | 3 | 90 | 전체 용량의 1/10 |
| 9번째 주입 | 4 | 90 | 전체 용량의 1/10 |
| 10번째 주입 | 7 | 90 | 전체 용량의 1/10 |
상기 표 1을 참조하면, 1번째~5번째는 뒤틀림의 각은 0이고, 틸트의 각을 가변하면서 이온 주입을 하는 것으로, 1번째 이온 주입시 각은 0, 뒤틀림은 0, 분량은 전체 용량의 1/10로 하고, 5번째 이온 주입시 각은 7, 뒤틀림은 0, 분량은 전체 용량의 1/10로 하며, 6번째~10번째는 뒤틀림의 각은 90이고, 틸트의 각을 가변하면서 이온 주입을 하는 것으로, 6번째 이온 주입시 각은 0, 뒤틀림은 90, 분량은 전체 용량의 1/10로 하고, 10번째 이온 주입시 각은 7, 뒤틀림은 90, 분량은 전체 용량의 1/10으로 이온 주입하는 것을 나타낸다.
이후, 급속 열처리 어닐(Rapid Thermal Annealing)로 열처리 공정하고, LDD(Lightly Doped Drain) 영역과 소스/드레인 영역 및 실리사이드(Silicide) 형성 공정을 순차적으로 진행하는 일련의 과정을 거쳐 반도체 소자의 제조를 완료한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설 명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 제조 방법은 이온 주입시 입사 이온 빔과 기판과의 입사 틸트각 및 뒤틀림각을 다양한 각으로 변화함으로써, 접합 용량을 감소시켜 반도체 소자의 효율을 향상하는 효과가 있다.
Claims (7)
- 반도체 소자의 제조 방법에 있어서,실리콘 기판 상에 게이트 산화막과 폴리 실리콘막을 순차적으로 형성하는 단계;할로 이온과 확장 이온을 순차적으로 주입하는 단계;급속 열처리 공정을 하는 단계;스페이서를 형성하는 단계;붕소 이온을 소정의 분량으로 나누어 입사 이온 빔을 틸트시켜 입사 이온 빔과 실리콘 기판과의 입사각 틸트각과 뒤틀림각을 변화시키면서 이온을 주입하는 단계;급속 열처리 어닐로 열처리하고 LDD 영역, 소스/드레인 영역 및 실리사이드 형성 공정을 진행하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 할로 이온은 비소 이온을 사용하고, 주입 에너지는 20keV~50keV, 주입량은 3E13ions/cm2~5E14ions/cm2로 주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 확장 이온은 이불화 붕소 이온을 사용하고, 주입 에너지는 3keV~10keV, 주입량은 1E14ions/cm2~1E15ions/cm2로 주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 RTP 공정은 N2 분위기에서 공정온도는 700℃~1000℃, 공정시간은 5초~50초로 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 스페이서는 100Å~500Å의 두께의 질화물이고, 블랭킷 방법으로 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 붕소 이온은 주입 에너지가 1keV~20keV, 주입량은 1E15ions/cm2~1E16ions/cm2로 주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 틸트각과 뒤틀림각을 변화시키면서 하는 이온 주입의 조건은틸트각 0, 뒤틀림각 0, 전체 용량의 1/10로 이온 주입하는 제 1단계;틸트각 2, 뒤틀림각 0, 전체 용량의 1/10로 이온 주입하는 제 2단계;틸트각 3, 뒤틀림각 0, 전체 용량의 1/10로 이온 주입하는 제 3단계;틸트각 4, 뒤틀림각 0, 전체 용량의 1/10로 이온 주입하는 제 4단계;틸트각 7, 뒤틀림각 0, 전체 용량의 1/10로 이온 주입하는 제 5단계;틸트각 0, 뒤틀림각 90, 전체 용량의 1/10로 이온 주입하는 제 6단계;틸트각 2, 뒤틀림각 90, 전체 용량의 1/10로 이온 주입하는 제 7단계;틸트각 3, 뒤틀림각 90, 전체 용량의 1/10로 이온 주입하는 제 8단계;틸트각 4, 뒤틀림각 90, 전체 용량의 1/10로 이온 주입하는 제 9단계; 및틸트각 7, 뒤틀림각 90, 전체 용량의 1/10로 이온 주입하는 제 10단계인 것을 특징으로 하는 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115681A KR100604046B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115681A KR100604046B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077040A KR20060077040A (ko) | 2006-07-05 |
| KR100604046B1 true KR100604046B1 (ko) | 2006-07-24 |
Family
ID=37169162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115681A KR100604046B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100604046B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101009397B1 (ko) * | 2008-09-16 | 2011-01-19 | 주식회사 동부하이텍 | 반도체 메모리 소자 제조 방법 |
-
2004
- 2004-12-29 KR KR1020040115681A patent/KR100604046B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060077040A (ko) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098099B1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| US6403426B1 (en) | Method of manufacturing a semiconductor device | |
| US6001738A (en) | Method of forming salicide | |
| JP2000232075A (ja) | 半導体装置の製造方法 | |
| US6265255B1 (en) | Ultra-shallow junction formation for deep sub-micron complementary metal-oxide-semiconductor | |
| US20060046370A1 (en) | Method of manufacturing a transistor with void-free gate electrode | |
| KR100604046B1 (ko) | 반도체 소자의 제조 방법 | |
| US7060547B2 (en) | Method for forming a junction region of a semiconductor device | |
| KR100508867B1 (ko) | ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
| KR100604537B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100604568B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100705233B1 (ko) | 반도체 소자의 제조 방법 | |
| US6194298B1 (en) | Method of fabricating semiconductor device | |
| JP3574613B2 (ja) | 半導体装置の製造方法 | |
| KR100521439B1 (ko) | ｐ채널형 모스 트랜지스터의 제조 방법 | |
| TW426972B (en) | Method of forming the extending junction of source/drain by using Si-B layer in fabricating complementary metal oxide semiconductor field effect transistor | |
| KR100386623B1 (ko) | 반도체 소자의 제조방법 | |
| KR100247816B1 (ko) | 반도체장치의 제조방법 | |
| KR100903279B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100720405B1 (ko) | 반도체 소자의 제조방법 | |
| KR101128699B1 (ko) | 반도체 소자의 제조방법 | |
| KR101132298B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| KR20030057909A (ko) | 반도체 소자의 제조 방법 | |
| KR100702833B1 (ko) | 고속 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |