JP3574613B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3574613B2 JP3574613B2 JP2000279305A JP2000279305A JP3574613B2 JP 3574613 B2 JP3574613 B2 JP 3574613B2 JP 2000279305 A JP2000279305 A JP 2000279305A JP 2000279305 A JP2000279305 A JP 2000279305A JP 3574613 B2 JP3574613 B2 JP 3574613B2
- Authority
- JP
- Japan
- Prior art keywords
- ions
- diffusion layer
- impurity diffusion
- heat treatment
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の超高集積化を実現できる微細な構造を持っていると共に、高速で且つ低消費電力で動作可能なＭＩＳ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の超高集積化に伴って、ＭＩＳ型トランジスタの微細化が要請されており、その実現のためには浅い接合を有するＭＩＳ型トランジスタが求められている。
【０００３】
図１０は、浅い接合を有する従来のＭＩＳ型トランジスタの断面構造を示しており、ｐ型の半導体基板１の上にはゲート絶縁膜２を介してゲート電極３が形成されている。半導体基板１の表面部におけるゲート電極３の両側つまりソース又はドレインとなる領域には、ｎ型の不純物例えばヒ素が拡散されてなり深い接合を持つ高濃度不純物拡散層５、該高濃度不純物拡散層５の内側に位置し、ｎ型の不純物例えばヒ素が拡散されてなり高濃度不純物拡散層５よりも浅い接合を持つエクステンション高濃度不純物拡散層６、及び該エクステンション高濃度不純物拡散層６の下側に位置し、ｐ型の不純物例えばボロンが拡散されてなるポケット不純物拡散層７がそれぞれ形成されている。また、ゲート電極３の側面には絶縁膜からなるサイドウォール８が形成されている。
【０００４】
以下、図１１（ａ）〜（ｅ）を参照しながら、従来のＭＩＳ型トランジスタの製造方法について説明する。
【０００５】
まず、図１１（ａ）に示すように、ｐ型の半導体基板１の上にゲート絶縁膜２を介してポリシリコンからなるゲート電極３を形成する。
【０００６】
次に、ゲート電極３をマスクとして、ｎ型不純物であるヒ素及びｐ型不純物であるボロンを順次イオン注入して、図１１（ｂ）に示すように、ｎ型の高濃度不純物層６Ａ及びｐ型のイオン注入層７Ａをそれぞれ形成する。
【０００７】
次に、半導体基板１の上に全面に亘ってシリコン窒化膜を７００℃程度の温度で堆積した後、該シリコン窒化膜に対して異方性エッチングを行なって、図１１（ｃ）に示すように、ゲート電極３の側面にサイドウォール８を形成する。
【０００８】
次に、ゲート電極２及びサイドウォール８をマスクとしてｎ型の不純物であるヒ素をイオン注入した後、９００℃〜１０００℃程度の温度下で１０秒間程度の熱処理を行なって、図１１（ｄ）に示すように、深い接合を持つｎ型の高濃度不純物拡散層５、該高濃度不純物拡散層５の内側に位置し該高濃度不純物拡散層５よりも浅い接合を持つｎ型のエクステンション高濃度不純物拡散層６、及び該エクステンション高濃度不純物拡散層６の下側に位置するｐ型のポケット不純物拡散層７をそれぞれ形成する。
【０００９】
次に、スパッタリング法により、半導体基板１の上に、１０ｎｍ程度の膜厚を有するコバルト膜及び２０ｎｍ程度の膜厚を有する窒化チタン膜を順次堆積した後、５５０℃程度の温度下で１０秒間程度の熱処理を行ない、その後、窒化チタン膜と未反応のコバルト膜を、硫酸と過酸化水素と水との混合液で選択的にエッチングして除去する。次に、８００℃程度の温度下で１０秒間程度の熱処理を行なって、図１１（ｅ）に示すように、ゲート電極３の表面部及び高濃度不純物拡散層５の表面部に、３０ｎｍ程度の膜厚を有するコバルトシリサイド層９を自己整合的に形成する。
【００１０】
従来のＭＩＳ型トランジスタの製造方法においては、ＭＩＳ型トランジスタの駆動力を向上させるために、エクステンション高濃度不純物拡散層６となるｎ型のイオン注入層６Ａを構成するヒ素イオンの注入エネルギーを低くして、エクステンション高濃度不純物拡散層６の接合を浅くしようとしている。また、この場合、ソース領域とドレイン領域との寄生抵抗を小さくするために、ヒ素イオンの注入ドーズ量を大きくする傾向にある。
【００１１】
【発明が解決しようとする課題】
ところが、ヒ素イオンを高い注入ドーズ量で且つ低い注入エネルギーでイオン注入してｎ型のイオン注入層６Ａを形成すると、サイドウォール８を形成する際の低温の熱処理プロセスすなわち７００℃程度の比較的低温の熱処理によって、ｎ型のイオン注入層６Ａの不純物であるヒ素の過渡増速拡散（ＴＥＤ）が起こってしまい、設計通りの浅い接合を持つエクステンション高濃度不純物拡散層６を形成することができなくなるという問題がある。ここで、過渡増速拡散とは、格子間に過剰に存在する点欠陥と注入された不純物とが相互作用して拡散するため、不純物がその熱平衡状態の拡散係数以上に拡散してしまう現象のことをいう。
【００１２】
図１２は、エクステンション高濃度不純物拡散層６及びポケット不純物拡散層７を構成する不純物の深さ方向（図１０のＡ−Ａ’線に沿う方向）のプロファイルを示している。図１２から分かるように、エクステンション高濃度不純物拡散層６を構成するヒ素の深さ方向の分布は、熱処理時の過度増速拡散の影響で深く拡散している。ポケット不純物拡散層７を構成するボロンも、過度増速拡散の影響を大きく受けて深く拡散し、分布の急峻さを失っている。この図１２からも分かるように、従来の方法では、浅く且つ急峻で短チャネル特性に優れた、エクステンション高濃度不純物拡散層６及びポケット不純物拡散層７を目標通りに形成することは困難である。
【００１３】
前記に鑑み、本発明は、エクステンション高濃度不純物拡散層の接合を浅くして、リーク電流の増大を抑制できる半導体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体領域にゲート電極をマスクとして質量の大きい重イオンを注入して、半導体領域中にアモルファス層を形成する工程と、半導体領域にゲート電極をマスクとして、第１の不純物をイオン注入する工程と、半導体領域に対して４００℃〜５５０℃の温度の第１の熱処理を施して、アモルファス層をクリスタル層に回復させる工程と、半導体領域に対して第２の熱処理を行なうことにより、第１の不純物が拡散されてなり浅い接合を持つ第１導電型のエクステンション高濃度不純物拡散層、及びエクステンション高濃度不純物拡散層の下側に位置し重イオンが拡散されてなる第２導電型のポケット不純物拡散層をそれぞれ形成する工程とを備えている。
【００１５】
第１の半導体装置の製造方法によると、ポケット不純物拡散層を構成する質量の大きい重イオンを注入して、半導体領域にアモルファス層を形成した後、第１の不純物をイオン注入するため、該第１の不純物がチャネリングを起こすことを防止できる。このため、エクステンション高濃度不純物拡散層の接合を浅くすることができるので、トランジスタの駆動力を低減することなく微細化を図ることができる。
【００１６】
また、ポケット不純物拡散層を構成する重イオン及びエクステンション高濃度不純物層を構成する第１の不純物をイオン注入した後に、４００〜５５０℃の温度の熱処理を施して、半導体領域の結晶性を回復し、その後、第１の不純物及び重イオンを活性化して、エクステンション高濃度不純物拡散層及びポケット不純物拡散層を形成するため、エクステンション高濃度不純物拡散層及びポケット不純物拡散層には、アモルファス・クリスタル界面ひいては転位ループ欠陥層が形成されない。このため、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、転位ループ欠陥層に起因するリーク電流を低減することができる。
【００１７】
本発明に係る第２の半導体装置の製造方法は、半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体領域にゲート電極をマスクとして質量の大きい重イオンをアモルファス層が形成されない注入ドーズ量でイオン注入した後、半導体領域に対して高温で短時間の第１の熱処理を行なう工程を複数回繰り返し行なう工程と、半導体領域にゲート電極をマスクとして第１の不純物をイオン注入する工程と、半導体領域に対して第２の熱処理を行なうことにより、第１の不純物が拡散されてなり浅い接合を持つ第１導電型のエクステンション高濃度不純物拡散層、及びエクステンション高濃度不純物拡散層の下側に位置し重イオンが拡散されてなる第２導電型のポケット不純物拡散層をそれぞれ形成する工程とを備えている。
【００１８】
第２の半導体装置の製造方法によると、ポケット不純物拡散層を構成する質量の大きい重イオンをアモルファス層が形成されない程度の注入ドーズ量に分割してイオン注入するため、半導体領域にはアモルファス層が形成されないので、アモルファス・クリスタル界面ひいては転位ループ欠陥層は形成されない。このため、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、転位ループ欠陥層に起因するリーク電流を低減することができる。このように、転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い且つ接合リーク電流の少ない半導体装置を製造することができる。
【００１９】
また、重イオンを注入する度毎の注入ドーズ量は低くなるが、重イオンの注入は複数回行なわれるので、ポケット不純物拡散層の不純物濃度が低下することはない。
【００２０】
また、重イオンの注入毎に、高温で短時間の急速熱処理を施すため、重イオンの注入によって半導体領域の結晶が受けるダメージは、蓄積されることなくその都度回復するので、リーク電流を一層低減することができる。
【００２１】
本発明に係る第３の半導体装置の製造方法は、半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体領域にゲート電極をマスクとして質量の大きい重イオンを注入して、半導体領域中にアモルファス層を形成する工程と、半導体領域にゲート電極をマスクとして、第１の不純物をイオン注入する工程と、半導体領域に対してゲート電極をマスクとしてＩＶ族の元素をイオン注入して、アモルファス層の位置を基板深さ方向に押し下げる工程と、半導体領域に対して第２の熱処理を行なうことにより、第１の不純物が拡散されてなり浅い接合を持つ第１導電型のエクステンション高濃度不純物拡散層、及びエクステンション高濃度不純物拡散層の下側に位置し重イオンが拡散されてなる第２導電型のポケット不純物拡散層をそれぞれ形成する工程とを備えている。
【００２２】
第３の半導体装置の製造方法によると、ポケット不純物拡散層を構成する質量の大きい重イオンをイオン注入して半導体領域中にアモルファス層を形成した後、第１の不純物をイオン注入するため、第１の不純物がチャネリングする事態を防止することができる。このため、エクステンション高濃度不純物拡散層の接合を浅くすることができるので、トランジスタの駆動力を低減することなく微細化を図ることができる。
【００２３】
また、ポケット不純物拡散層を構成する重イオン及びエクステンション高濃度不純物拡散層を構成する第１の不純物をイオン注入した後に、ＩＶ族の元素をイオン注入して、アモルファス層の位置を基板深さ方向に押し下げ、その後、第１の不純物及び重イオンを活性化して、エクステンション高濃度不純物拡散層及びポケット不純物拡散層を形成するため、エクステンション高濃度不純物拡散層及びポケット不純物拡散層には、アモルファス・クリスタル界面ひいては転位ループ欠陥層も形成されない。このため、不純物原子が転位ループ欠陥層に偏析する事態を回避できるので、リーク電流を低減することができる。
【００２４】
本発明に係る第４の半導体装置の製造方法は、半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体領域にゲート電極をマスクとして質量の大きい重イオンをアモルファス層が形成されない注入ドーズ量でイオン注入した後、半導体領域に対して高温で短時間の熱処理を行なう工程を複数回繰り返し行なうことにより、重イオンが拡散されてなる第１導電型のエクステンション高濃度不純物拡散層を形成する工程と、ゲート電極の側面にサイドウォールを形成した後、半導体領域にゲート電極及びサイドウォールをマスクとして不純物をイオン注入する工程と、不純物を活性化することにより、エクステンション高濃度不純物拡散層の外側に位置し、不純物が拡散されてなり深い接合を持つ第１導電型の高濃度不純物拡散層を形成する工程とを備えている。
【００２５】
第４の半導体装置の製造方法によると、エクステンション高濃度不純物拡散層を構成する質量の大きい重イオンをアモルファス層が形成されない注入ドーズ量でイオン注入するため、半導体領域にはアモルファス層が形成されないので、アモルファス層・クリスタル界面ひいては転位ループ欠陥層波形征されない。このため、重イオンが転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、リーク電流を低減することができる。このように、転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い且つ接合リーク電流の少ない半導体装置を製造することができる。
【００２６】
また、重イオンを注入する度毎の注入ドーズ量は低くなるが、重イオンの注入は複数回行なわれるので、ポケット不純物拡散層の不純物濃度が低下することはない。
【００２７】
また、重イオンの注入毎に、高温で短時間の急速熱処理を施すため、重イオンの注入によって半導体領域の結晶が受けるダメージは、蓄積されることなくその都度回復するので、リーク電流を一層低減することができる。
【００２８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係るＭＩＳ型トランジスタの製造方法について、図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）を参照しながら説明する。
【００２９】
まず、図１（ａ）に示すように、ｐ型シリコンからなる半導体基板１００にｐ型の不純物例えばインジウムイオンを、２００ｋｅＶの注入エネルギー及び１×１０１２／ｃｍ２ 程度の注入ドーズ量でイオン注入する。イオン注入の直後に、半導体基板１００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度で１〜１０秒間程度の短時間保持する第１回目の熱処理（高速熱処理：ＲＴＡ）を行なうことにより、半導体基板１００の表面部にチャネル領域となるｐ型の不純物拡散層１０３を形成する。
【００３０】
次に、図１（ｂ）に示すように、半導体基板１００の上に、２．５ｎｍ程度の膜厚を持つゲート絶縁膜１０１を介して、２５０ｎｍ程度の膜厚を持つポリシリコン膜又はポリメタルからなるゲート電極１０２を形成する。
【００３１】
次に、半導体基板１００にゲート電極１０２をマスクにして、ｐ型の不純物例えばインジウムイオンを１５ｋｅＶの注入エネルギー及び１×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入する。このインジウムイオンの注入は、ポケット不純物層を形成するためのものであるが、インジウムイオンのような質量の大きい重イオンの注入により、半導体基板１００中にアモルファス層が形成される。その後、ｎ型の不純物例えばヒ素イオンを１０ｋｅＶの注入エネルギー及び５×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入する。このヒ素イオンの注入はエクステンション高濃度不純物層を形成するためのものである。
【００３２】
このようにして、図１（ｃ）に示すように、半導体基板１００のソース領域又はドレインとなる領域に、ヒ素イオンがドープされてなり浅い接合を持つｎ型のエクステンション高濃度不純物層１０５Ａ及び該エクステンション高濃度不純物層１０５Ａの下側に位置しインジウムイオンがドープされてなるｐ型のポケット不純物層１０６Ａを形成する。ここで、エクステンション高濃度不純物層１０５Ａ又はポケット不純物層１０６Ａと称し、不純物拡散層と称しないのは、これらの不純物層には、まだ熱処理が施されていないからである。
【００３３】
次に、半導体基板１００に対して４００〜５５０℃の極低温の第２回目の熱処理を施して半導体基板１００中に形成されているアモルファス層をクリスタル層に変化させた後（半導体基板１００の結晶性を回復させた後）、１００℃／秒程度の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度で１〜１０秒間程度の短時間保持する第３回目の熱処理（ＲＴＡ）を行なうことにより、図２（ａ）に示すように、半導体基板１００のソース及びドレインとなる領域に、ヒ素イオンが拡散されてなり浅い接合を持つｎ型のエクステンション高濃度不純物拡散層１０５（エクステンション高濃度不純物層１０５Ａに熱処理が施されることにより形成）及び該エクステンション高濃度不純物拡散層１０５の下側に位置しインジウムイオンが拡散されてなるｐ型のポケット不純物拡散層１０６（ポケット不純物層１０６Ａに熱処理が施されることにより形成）を形成する。
【００３４】
次に、半導体基板１００の上に全面に亘って例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積した後、該シリコン窒化膜に対して異方性エッチングを行なうことにより、図２（ｂ）に示すように、ゲート電極１０２の側面にサイドウォール１０７を形成する。尚、シリコン窒化膜に代えてシリコン酸化膜からなるサイドウォール１０７を形成してもよい。
【００３５】
次に、半導体基板１００にゲート電極１０２及びサイドウォール１０７をマスクとして、ｎ型の不純物例えばヒ素イオンを、３０ｋｅＶの注入エネルギー及び３×１０１５／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００〜１５０℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度で１〜１０秒間程度の短時間保持する第４回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板１００のソース領域及びドレイン領域に、ヒ素イオンが拡散されてなり深い接合を持つｎ型の高濃度不純物拡散層１０４を形成する。
【００３６】
第１の実施形態によると、ポケット不純物拡散層１０６を形成するためのインジウムイオンを１×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入して、半導体基板１００中にアモルファス層を形成した後、ヒ素イオンを注入するため、該ヒ素イオンがチャネリングにより、基板の深さ方向に大きく入り込む事態を防止できる。
【００３７】
また、第１の実施形態によると、ポケット不純物拡散層１０６を形成するために、質量数が大きい重イオンであるインジウムイオンを用いると共に、ポケット不純物拡散層１０６を形成するためのイオン注入をエクステンション高濃度不純物拡散層１０５を形成するためのイオン注入の前に行なうため、ポケット不純物拡散層１０６を形成するためのイオン注入が、半導体基板１００を予め非晶質化する効果（プリアモルファス化効果）を含むことになる。よって、チャネリングを防止するプリアモルファス化のためのイオン注入を別途に行なう必要はない。
【００３８】
また、重イオンのイオン注入によるプリアモルファス化効果により、エクステンション高濃度不純物層１０５Ａ、ひいてはエクステンション高濃度不純物拡散層１０５の接合を浅くすることができる。
【００３９】
インジウムのイオン注入によりアモルファス層を形成できる注入ドーズ量としては、５×１０１３／ｃｍ２ 以上であるので、この注入ドーズ量以上のインジウムをイオン注入することにより、ポケット不純物拡散層１０６を形成するためのイオン注入をアモルファス層を形成する工程と兼ねることができる。
【００４０】
また、インジウムイオン及びヒ素イオンの注入後に極低温の第２回目の熱処理を施して、半導体基板１００の結晶性を回復してから、第３回目の熱処理（ＲＴＡ）を施して、エクステンション高濃度不純物拡散層１０５及びポケット不純物拡散層１０６を形成するため、ポケット不純物層１０６Ａを形成するためのイオン注入の直後に形成されたアモルファス・クリスタル界面に形成される転位ループ欠陥層が抑制される。転位ループ欠陥層の形成が抑制されることにより、不純物原子が転位ループ欠陥層に捕獲されて析出してしまうことを抑制することができる。また、転位ループ欠陥層の形成を抑制することは、転位ループに起因する接合リーク電流を抑制することができることになるので、接合深さの浅い且つ接合リーク電流の少ない半導体装置を製造することができる。
【００４１】
また、エクステンション高濃度不純物拡散層１０５及びポケット不純物拡散層１０６を形成するために、極低温の熱処理の後に、第３回目の熱処理を高速・急速で行なうことにより、極低温熱処理で不十分であった活性化を高めることができる。高温・急速の熱処理を施すことにより、不純物イオンの過度増速拡散を抑制し、接合深さを浅く保つと共に活性化を高めようとしているが、高ドーズ量のインジウムイオンの注入の直後に、この高温・急速の熱処理を加えると、転位ループ欠陥層の形成が促進されると共にインジウムの転位ループ欠陥層への析出が増加してしまう。そこで、第１の実施形態のように、極低温の第２回目の熱処理に続いて、高温・急速の第３回目の熱処理を行なうことにより、転位ループ欠陥層の形成及びインジウムの転位ループ欠陥層への析出を抑制しながら、インジウム又は他の不純物からなる拡散層の活性化を高めることが可能になる。
【００４２】
また、半導体基板１００に質量の大きい重イオンであるインジウムイオンを注入して、チャネル領域となるｐ型の不純物拡散層１０３を形成するため、チャネル領域における基板表面に最も近い領域においては不純物濃度が低いためキャリア濃度の移動度が低下しないと共に、チャネル領域における基板の表面から少し深い領域においては急峻な不純物濃度が得られるので、トランジスタの駆動力を低減することなくトランジスタの微細化を図ることができる。
【００４３】
また、質量の大きいインジウムイオンを注入した直後に熱処理（ＲＴＡ）を行なってｐ型の不純物拡散層１０３を形成するため、インジウムイオンの注入によって半導体基板１００の結晶が受けるダメージを速やかに回復することができる。
【００４４】
尚、第１の実施形態においては、チャネル領域となるｐ型の不純物拡散層１０３にはインジウムイオンを注入したが、これに代えて、ボロンイオン又はボロンイオンとインジウムイオンとの両方をイオン注入してもよい。
【００４５】
また、ポケット不純物拡散層１０６の形成にインジウムイオンを用いたが、これに代えて、インジウムよりも質量数が大きい同じ３Ｂ族の元素のイオンを用いてもよい。
【００４６】
また、第３回目の熱処理（図２（ａ）に示す工程）を省略してもよい。この場合には、第４回目の熱処理（図２（ｃ）に示す工程）により、ｎ型のエクステンション高濃度不純物拡散層１０５、ｐ型のポケット不純物拡散層１０６及び高濃度不純物拡散層１０４が同時に形成される。
【００４７】
また、第１の実施形態は、ｎチャネルＭＩＳ型トランジスタであったが、これに代えて、ｐチャネルＭＩＳ型トランジスタでもよい。ｐチャネルＭＩＳ型トランジスタの場合には、ポケット不純物拡散層１０６には不純物イオンとして、アンチモンイオン、又はビスマスイオン等のようにアンチモンイオンよりも重い５Ｂ族の元素のイオンを用いることができる。
【００４８】
（第２の実施形態）
以下、本発明の第２の実施形態に係るＭＩＳ型トランジスタの製造方法について、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）を参照しながら説明する。
【００４９】
まず、図３（ａ）に示すように、ｐ型の半導体基板２００にｐ型の不純物例えばインジウムイオンを、２００ｋｅＶの注入エネルギー及び１×１０１２／ｃｍ２ 程度の注入ドーズ量でイオン注入する。イオン注入の直後に、半導体基板２００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度で１〜１０秒間程度の短時間保持する第１回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板２００の表面部にチャネル領域となるｐ型の不純物拡散層２０３を形成する。
【００５０】
次に、図３（ｂ）に示すように、半導体基板２００の上に、２．５ｎｍ程度の膜厚を持つゲート絶縁膜２０１を介して、２５０ｎｍ程度の膜厚を持つポリシリコン膜又はポリメタルからなるゲート電極２０２を形成する。
【００５１】
次に、半導体基板２００にゲート電極２０２をマスクにして、ｐ型の不純物例えばインジウムイオンを１５ｋｅＶの注入エネルギー及び１×１０１３／ｃｍ２ 以下の注入ドーズ量でイオン注入した後、半導体基板２００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第２回目の熱処理（ＲＴＡ）を行なう。このイオン注入工程及び熱処理工程を例えば合計８回繰り返すことにより、図３（ｃ）に示すように、半導体基板２００の表面部におけるソース領域及びドレイン領域に、インジウムイオンが拡散されてなるポケット不純物拡散層２０６を形成する。
【００５２】
尚、イオン注入工程及び熱処理工程を繰り返す回数は８回でなくてもよいが、インジウムイオンの注入によりアモルファス層が形成されない程度に少量に分割された注入ドーズ量のイオン注入を複数回に分けて行なって、所定の不純物濃度が得られるようにする必要がある。また、複数のイオン注入の各直後に高温短時間の熱処理を施す必要がある。また、便宜上、ここでは、複数回例えば合計８回の熱処理をまとめて第２回目の熱処理と称する。
【００５３】
次に、半導体基板２００にゲート電極２０２をマスクにして、ｎ型の不純物例えばヒ素イオンを１０ｋｅＶの注入エネルギー及び５×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、半導体基板２００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第３回目の熱処理（ＲＴＡ）を行なって、図４（ａ）に示すように、ポケット不純物拡散層２０６の表面部に、ヒ素イオンが拡散されてなり浅い接合を持つエクステンション高濃度不純物拡散層２０５を形成する。
【００５４】
次に、半導体基板２００の上に全面に亘って例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積した後、該シリコン窒化膜に対して異方性エッチングを行なうことにより、図４（ｂ）に示すように、ゲート電極２０２の側面にサイドウォール２０７を形成する。尚、シリコン窒化膜に代えてシリコン酸化膜からなるサイドウォール２０７を形成してもよい。
【００５５】
次に、半導体基板２００にゲート電極２０２及びサイドウォール２０７をマスクとして、ｎ型の不純物例えばヒ素イオンを、３０ｋｅＶの注入エネルギー及び３×１０１５／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第４回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板２００のソース領域及びドレイン領域に、ヒ素イオンが拡散されてなり深い接合を持つｎ型の高濃度不純物拡散層２０４を形成する。
【００５６】
第２の実施形態によると、インジウムイオンの注入工程は、所定の注入ドーズ量が１×１０１３／ｃｍ２ 以下の注入ドーズ量に分割された低ドーズ量のイオン注入を複数回に分けて行なうため、半導体基板２００にはアモルファス層が形成されないので、アモルファス・クリスタル界面は形成されない。また、アモルファス・クリスタル界面付近に形成される転位ループ欠陥層も形成されないので、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避することができる。また、転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い、且つ接合リーク電流の少ない半導体装置を製造することができる。
【００５７】
また、インジウムイオンを分割された低ドーズ量でイオン注入する毎に急速熱処理を施すため、インジウムイオンの注入により半導体基板２００の結晶が受けるダメージをその都度回復することができる。従って、所定のドーズ量を分割して複数回に分けて行なうイオン注入の度毎に注入ダメージが累積されて、半導体基板２００がアモルファス化してしまうことを防止することができる。また、イオン注入毎にダメージを回復させるため、クリスタル層（アモルファス化されていない層）に含まれる結晶欠陥自体も低減されているので、リーク電流を一層低減することができる。
【００５８】
また、半導体基板２００に質量の大きいインジウムイオンを注入して、チャネル領域となるｐ型の不純物拡散層２０３を形成するため、チャネル領域における基板表面に最も近い領域においては不純物濃度が低いためキャリアの移動度が低下しないと共に、チャネル領域における基板の表面から少し深い領域においては急峻な不純物濃度が得られるので、トランジスタの駆動力を低減することなくトランジスタの微細化を図ることができる。
【００５９】
また、質量の大きいインジウムイオンを注入した直後に熱処理（ＲＴＡ）を行なってｐ型の不純物拡散層２０３を形成するため、インジウムイオンの注入に起因して半導体基板２００の結晶が受けるダメージを回復することができる。
【００６０】
尚、第２の実施形態においては、チャネル領域となる不純物拡散層２０３にはインジウムイオンを注入したが、これに代えて、ボロンイオン又はボロンイオンとインジウムイオンとの両方をイオン注入してもよい。
【００６１】
また、第３回目の熱処理（図４（ａ）に示す工程）を省略してもよい。この場合には、第４回目の熱処理（図４（ｃ）に示す工程）により、ｎ型のエクステンション高濃度不純物拡散層２０５及び高濃度不純物拡散層２０４が同時に形成される。
【００６２】
また、ポケット不純物拡散層２０６には、不純物イオンとして、インジウムを用いたが、これに代えて、インジウムよりも質量数の大きい同じ３Ｂ族の元素のイオンを用いてもよい。
【００６３】
また、第２の実施形態は、ｎチャネルＭＩＳ型トランジスタであったが、これに代えて、ｐチャネルＭＩＳ型トランジスタでもよい。ｐチャネルＭＩＳ型トランジスタの場合には、ポケット不純物拡散層２０６には不純物イオンとして、アンチモンイオンを注入することが好ましい。
【００６４】
（第３の実施形態）
以下、本発明の第３の実施形態に係るＭＩＳ型トランジスタの製造方法について、図５（ａ）〜（ｄ）及び図６（ａ）〜（ｃ）を参照しながら説明する。
【００６５】
まず、図５（ａ）に示すように、ｐ型シリコンからなる半導体基板３００にｐ型の不純物例えばインジウムイオンを、２００ｋｅＶの注入エネルギー及び１×１０１２／ｃｍ２ 程度の注入ドーズ量でイオン注入する。イオン注入の直後に、半導体基板３００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第１回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板３００の表面部にチャネル領域となるｐ型の不純物拡散層３０３を形成する。
【００６６】
次に、図５（ｂ）に示すように、半導体基板３００の上に、２．５ｎｍ程度の膜厚を持つゲート絶縁膜３０１を介して、２５０ｎｍ程度の膜厚を持つポリシリコン膜又はポリメタルからなるゲート電極３０２を形成する。
【００６７】
次に、半導体基板３００にゲート電極３０２をマスクにして、ｐ型の不純物例えばインジウムイオンを１５ｋｅＶの注入エネルギー及び１×１０１４／ｃｍ２ 程度（１×１０１６／ｃｍ２ 以下）の注入ドーズ量でイオン注入して、半導体基板３００中にアモルファス層を形成した後、半導体基板３００にゲート電極３０２をマスクにして、ｎ型の不純物例えばヒ素イオンを１０ｋｅＶの注入エネルギー及び５×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入して、図５（ｃ）に示すように、半導体基板３００のソース及びドレインとなる領域に、ヒ素イオンがドープされてなり浅い接合を持つｎ型のエクステンション高濃度不純物層３０５Ａ及び該エクステンション高濃度不純物層４０５Ａの下側に位置しインジウムイオンがドープされてなるｐ型のポケット不純物層３０６Ａを形成する。
【００６８】
次に、図５（ｄ）に示す工程においては、ゲルマニウムイオンを１５０ｋｅＶの注入エネルギー及び１×１０１６／ｃｍ２ 程度の注入ドーズ量でイオン注入する。このようにすると、半導体基板３００中に形成されているアモルファス層は基板深さ方向に押し下げられるので、図７において白抜きの矢印で示すように、アモルファス・クリスタル界面は、アモルファス・クリスタル界面（１） の位置からアモルファス・クリスタル界面（２） の位置までつまり基板深さ方向に移動する。アモルファス・クリスタル界面（２） の位置は、その後に形成される高濃度不純物拡散層３０４と基板との接合位置の近傍に形成される空乏層よりも深い位置まで基板の深さ方向に押し下げられている。これにより、アモルファス・クリスタル界面に転位ループ欠陥層が形成されても、転位ループ欠陥層はソース・ドレインとなる高濃度不純物拡散層３０４とは無関係の位置にあるため、ソース・ドレインとなる高濃度不純物拡散層３０４から基板に流れるリーク電流は増大しない。
【００６９】
次に、半導体基板３００を１００℃／秒程度の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第２回目の熱処理（ＲＴＡ）を行なうことにより、図６（ａ）に示すように、半導体基板３００のソース領域及びドレイン領域に、浅い接合を持つｎ型のエクステンション高濃度不純物拡散層３０５及び該エクステンション高濃度不純物拡散層３０５の下側に位置するｐ型のポケット不純物拡散層３０６を形成する。
【００７０】
次に、半導体基板３００の上に全面に亘って例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積した後、該シリコン窒化膜に対して異方性エッチングを行なうことにより、図６（ｂ）に示すように、ゲート電極３０２の側面にサイドウォール３０７を形成する。尚、シリコン窒化膜に代えてシリコン酸化膜からなるサイドウォール３０７を形成してもよい。
【００７１】
次に、ゲート電極３０２及びサイドウォール３０７をマスクとして、ｎ型の不純物例えばヒ素イオンを、３０ｋｅＶの注入エネルギー及び３×１０１５／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第３回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板３００のソース領域及びドレイン領域に深い接合を持つｎ型の高濃度不純物拡散層３０４を形成する。
【００７２】
第３の実施形態によると、ポケット不純物拡散層３０６を形成するためのインジウムイオンを１×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入して、半導体基板３００中にアモルファス層を形成した後、ヒ素イオンを注入するため、該ヒ素イオンがチャネリングする事態を防止することができる。第３の実施形態においては、ポケット不純物拡散層３０６を形成するために、質量数の大きなインジウムイオンを用い、半導体基板３００を予め非晶質化する効果（アモルファス化効果）を含む。よって、プリアモルファス化のための注入工程を別途行なう必要はない。
【００７３】
また、ポケット不純物拡散層３０６を形成するための重イオンの注入に伴うプリアモルファス化効果により、エクステンション高濃度不純物層１０５Ａひいてはエクステンション高濃度不純物拡散層１０５の接合を浅くすることができる。
【００７４】
尚、インジウムのイオン注入によりアモルファス層を形成できる注入ドーズ量としては、５×１０１３／ｃｍ２ 以上（１×１０１６／ｃｍ２ 以下）であればよい。
【００７５】
また、インジウムイオン及びヒ素イオンの注入後に、ゲルマニウムをイオン注入して、半導体基板３００中に形成されているアモルファス層を基板深さ方向に押し下げてから、第２回目の熱処理（ＲＴＡ）を施して、エクステンション高濃度不純物拡散層３０５及びポケット不純物拡散層３０６を形成するため、アモルファス・クリスタル界面が、トランジスタに電気的な影響を与える領域から離れた状態で熱処理を加えることができる。このため、アモルファス・クリスタル界面の存在下で、急速熱処理を加えても、転位ループ欠陥層は接合付近から離れた位置に形成されるため、リーク電流は抑制される。また、転位ループ欠陥層は、インジウムの高濃度領域から深く離れた位置に存在するので、インジウムイオンが転位ループ欠陥層に析出する事態も抑制される。
【００７６】
尚、半導体基板３００中に形成されているアモルファス層を基板深さ方向に押し下げるためのイオンとしては、ゲルマニウムイオンに代えて、シリコンイオン等のＩＶ族の元素のイオンを用いてもよい。シリコンイオンを用いる場合には、１２０ｋｅＶの注入エネルギー及び１×１０１６／ｃｍ２ 程度の注入ドーズ量でイオン注入することが好ましい。
【００７７】
このように、ＩＶ族の元素をイオン注入すると、ドーパントが電気的に中性であるから、半導体基板３００がｐ型又はｎ型になってソース領域又はドレイン領域が悪影響を受ける事態を回避できる。
【００７８】
また、第３の実施形態によると、エクステンション高濃度不純物拡散層３０５及びポケット不純物拡散層３０６を形成するための第２回目の熱処理は急速熱処理であるため、ヒ素イオン及びインジウムイオンの活性化率を高めることができると共に、ヒ素イオンの過渡増速拡散を防止できるのでエクステンション高濃度不純物拡散層３０５の接合を浅くすることができる。
【００７９】
また、半導体基板３００に質量の大きいインジウムイオンを注入して、チャネル領域となるｐ型の不純物拡散層３０３を形成するため、チャネル領域における基板表面に最も近い領域においては不純物濃度が低いためキャリアの移動度が低下しないと共に、チャネル領域における基板の表面から少し深い領域においては急峻な不純物濃度が得られるので、トランジスタの駆動力を低減することなくトランジスタの微細化を図ることができる。
【００８０】
また、質量の大きいインジウムイオンを注入した直後に熱処理（ＲＴＡ）を行なってｐ型の不純物拡散層３０３を形成するため、インジウムイオンの注入に起因して半導体基板３００の結晶が受けるダメージを回復することができる。
【００８１】
尚、第３の実施形態においては、チャネル領域となるｐ型の不純物拡散層３０３にはインジウムイオンを注入したが、これに代えて、ボロンイオン又はボロンイオンとインジウムイオンとの両方をイオン注入してもよい。
【００８２】
また、ポケット不純物拡散層３０６には、不純物イオンとして、インジウムを用いたが、これに代えて、インジウムよりも質量数の大きい同じ３Ｂ族の元素のイオンを用いてもよい。
【００８３】
また、第２回目の熱処理（図６（ａ）に示す工程）を省略してもよい。この場合には、第３回目の熱処理（図６（ｃ）に示す工程）により、ｎ型のエクステンション高濃度不純物拡散層３０５、ｐ型のポケット不純物拡散層３０６及び高濃度不純物拡散層３０４が同時に形成される。
【００８４】
また、第３の実施形態は、ｎチャネルＭＩＳ型トランジスタであったが、これに代えて、ｐチャネルＭＩＳ型トランジスタでもよい。ｐチャネルＭＩＳ型トランジスタの場合には、ポケット不純物拡散層３０６には不純物イオンとして、アンチモンイオン、又はアンチモンイオンよりも質量数が大きい５Ｂ族の元素のイオンを用いることができる。
【００８５】
（第４の実施形態）
以下、本発明の第４の実施形態に係るＭＩＳ型トランジスタの製造方法について、図８（ａ）〜（ｃ）及び図９（ａ）、（ｂ）を参照しながら説明する。
【００８６】
まず、図８（ａ）に示すように、ｐ型の半導体基板４００にｎ型の不純物例えばヒ素イオンを、１３０ｋｅＶの注入エネルギー及び１×１０１２／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、ｎ型のウエル領域４００ａを形成するために、例えばリンイオンを、２６０ｋｅＶの注入エネルギー及び４×１０１２／ｃｍ２ の注入ドーズ量と、５４０ｋｅＶの注入エネルギー及び１×１０１３／ｃｍ２ の注入ドーズ量とでイオン注入する。
【００８７】
イオン注入の直後に、半導体基板４００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持して第１回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板４００の表面部にチャネル領域となるｎ型の不純物拡散層４０８及びをｎ型のウエル領域４００ａを形成する。
【００８８】
次に、図８（ｂ）に示すように、半導体基板４００の上に、２．５ｎｍ程度の膜厚を持つゲート絶縁膜４０１を介して、２５０ｎｍ程度の膜厚を持つポリシリコン膜又はポリメタルからなるゲート電極４０２を形成する。
【００８９】
次に、半導体基板４００にゲート電極４０２をマスクにして、ｐ型の不純物例えばインジウムイオンを５ｋｅＶの注入エネルギー及び１×１０１３／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００℃／秒程度の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第２回目の熱処理（ＲＴＡ）を行なう。このイオン注入工程及び熱処理工程を例えば合計２０回繰り返すことにより、図８（ｃ）に示すように、半導体基板４００の表面部におけるソース領域及びドレイン領域に、インジウムイオンが拡散されてなり浅い接合を持つｐ型のエクステンション高濃度不純物拡散層４０９を形成する。
【００９０】
尚、イオン注入工程及び熱処理工程を繰り返す回数は２０回でなくてもよいが、インジウムイオンの注入によりアモルファス層が形成されない程度に少量に分割された注入ドーズ量のイオン注入を複数回に分けて行なって、所定の不純物濃度が得られるようにする必要がある。また、複数のイオン注入の各直後に高温短時間の熱処理を施す必要がある。また、便宜上、ここでは、複数回例えば合計２０回の熱処理をまとめて第２回目の熱処理と称する。
【００９１】
次に、半導体基板４００の上に全面に亘って例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積した後、該シリコン窒化膜に対して異方性エッチングを行なうことにより、図９（ａ）に示すように、ゲート電極４０２の側面にサイドウォール４０７を形成する。尚、シリコン窒化膜に代えてシリコン酸化膜からなるサイドウォール４０７を形成してもよい。
【００９２】
次に、ゲート電極４０２及びサイドウォール４０７をマスクとして、ｐ型の不純物例えばボロンイオンを、５ｋｅＶの注入エネルギー及び３×１０１５／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持して第３回目の熱処理（ＲＴＡ）を行なうことにより、図９（ｂ）に示すように、半導体基板４００のソース領域及びドレイン領域に深い接合を持つｐ型の高濃度不純物拡散層４１０を形成する。
【００９３】
第４の実施形態によると、インジウムイオンの注入工程は、所定の注入ドーズ量が１×１０１３／ｃｍ２ 以下の注入ドーズ量に分割された低ドーズ量のイオン注入を複数回に分けて行なうため、半導体基板４００にはアモルファス層が形成されないので、エクステンション高濃度不純物層４０９Ａには、アモルファス・クリスタル界面が形成されない。これにより、５×１０１３／ｃｍ２ よりも大きなドーズ量のインジウムイオンのイオン注入により、アモルファス・クリスタル界面付近に転位ループ欠陥層が形成されないので、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避することができる。このようにして、インジウムからなるエクステンション高濃度不純物拡散層４０９を形成することができる。
【００９４】
また、転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い、且つ接合リーク電流の少ない半導体装置を製造することができる。
【００９５】
また、インジウムイオンを分割して注入する毎に急速熱処理を施すため、インジウムイオンの注入により半導体基板４００の結晶が受けるダメージをその都度回復することができる。従って、所定のドーズ量を分割して複数回に分けて行なうイオン注入の度毎に注入ダメージが累積されて、半導体基板２００がアモルファス化してしまうことを防止することができる。また、イオン中毎にダメージを回復させるため、クリスタル層（アモルファス化されていない層）に含まれる結晶欠陥自体も低減されているので、リーク電流を一層低減することができる。
【００９６】
尚、第４の実施形態においては、チャネル領域となるｎ型の不純物拡散層４０３にはヒ素イオンを注入したが、これに代えて、アンチモンイオンをイオン注入してもよい。
【００９７】
また、エクステンション高濃度不純物拡散層４０９にはインジウムを用いたが、これに代えて、インジウムよりも質量数が大きい同じ３Ｂ族の元素のイオンを用いてもよい。
【００９８】
また、第４の実施形態は、ｐチャネルＭＩＳ型トランジスタであったが、これに代えて、ｎチャネルＭＩＳ型トランジスタでもよい。ｎチャネルＭＩＳ型トランジスタの場合には、エクステンション高濃度不純物拡散層４０９には不純物イオンとして、アンチモンイオン、又はアンチモンよりも質量数の大きい５Ｂ族のイオンを用いてもよい。
【００９９】
【発明の効果】
第１の半導体装置の製造方法によると、第１の不純物がチャネリングを起こす事態を防止できるため、エクステンション高濃度不純物拡散層の接合を浅くすることができるので、トランジスタの駆動力を低減することなく微細化を図ることができる。
【０１００】
また、半導体領域の結晶性を回復した後に、第１の不純物及び重イオンを活性化して、エクステンション高濃度不純物拡散層及びポケット不純物拡散層を形成するため、エクステンション高濃度不純物拡散層及びポケット不純物拡散層には、アモルファス・クリスタル界面ひいては転位ループ欠陥層が形成されない。このため、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、転位ループ欠陥層に起因するリーク電流を低減することができる。
【０１０１】
第２の半導体装置の製造方法によると、半導体領域にアモルファス層が形成されないため、アモルファス・クリスタル界面ひいては転位ループ欠陥層も形成されないので、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できる。このため、転位ループ欠陥層に起因するリーク電流を低減することができるので、重イオンを用いた、接合深さの浅い且つ接合リーク電流の少ない半導体装置を製造することができる。
【０１０２】
また、重イオンの注入毎に、高温で短時間の急速熱処理を施すため、重イオンの注入によって半導体領域の結晶が受けるダメージは、蓄積されることなくその都度回復するので、リーク電流を一層低減することができる。
【０１０３】
第３の半導体装置の製造方法によると、第１の不純物がチャネリングする事態を防止することができるため、エクステンション高濃度不純物拡散層の接合を浅くすることができるので、トランジスタの駆動力を低減することなく微細化を図ることができる。
【０１０４】
また、ＩＶ族の元素をイオン注入してアモルファス層の位置を基板深さ方向に押し下げた後、第１の不純物及び重イオンを活性化して、エクステンション高濃度不純物拡散層及びポケット不純物拡散層を形成するため、エクステンション高濃度不純物拡散層及びポケット不純物拡散層には、アモルファス・クリスタル界面ひいては転位ループ欠陥層が形成されない。このため、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、転位ループ欠陥層に起因するリーク電流を低減することができる。
【０１０５】
第４の半導体装置の製造方法によると、インジウムイオンの注入工程は、所定の注入ドーズ量が分割された低ドーズ量のイオン注入を複数回に分けて行なうため、半導体領域にはアモルファス層が形成されないので、エクステンション高濃度不純物層にはアモルファス・クリスタル界面が形成されない。これにより、アモルファス・クリスタル界面付近に形成される転位ループ欠陥層も形成されないので、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避することができる。
【０１０６】
転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い、且つ接合リーク電流の少ない半導体装置を製造することができる。
【０１０７】
インジウムイオンを分割して注入する毎に急速熱処理を施すため、インジウムイオンの注入により半導体領域が受けるダメージはその都度回復される。従って、所定の注入ドーズ量が分割されて複数回に分けて注入される度毎に注入ダメージが累積されて、半導体領域がアモルファス化してしまうことを防止できる。また、注入毎にダメージを回復させるため、クリスタル層（アモルファス化されていない層）に含まれる結晶欠陥自体も低減されるので、リーク電流を一層低減することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の第１実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の第１実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の第２実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｄ）は本発明の第３実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は本発明の第３実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図７】本発明の第３の実施形態において、半導体領域中に形成されているアモルファス・クリスタル界面が基板深さ方向に移動する状態を示す図である。
【図８】（ａ）〜（ｃ）は本発明の第４実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図９】（ａ）、（ｂ）は本発明の第４実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図１０】従来のＭＩＳ型トランジスタの断面図である。
【図１１】（ａ）〜（ｅ）は従来のＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図１２】従来のＭＩＳトランジスタにおいて、基板表面からの深さと不純物濃度との関係を示す図である。
【符号の説明】
１００ 半導体基板
１０１ ゲート絶縁膜
１０２ ゲート電極
１０３ ｐ型の不純物拡散層
１０４ ｎ型の高濃度不純物拡散層
１０５ ｎ型のエクステンション高濃度不純物拡散層
１０５Ａ ｎ型のエクステンション高濃度不純物層
１０６ ｐ型のポケット不純物拡散層
１０６Ａ ｐ型のポケット不純物層
１０７ サイドウォール
２００ 半導体基板
２０１ ゲート絶縁膜
２０２ ゲート電極
２０３ ｐ型の不純物拡散層
２０４ ｎ型の高濃度不純物拡散層
２０５ ｎ型のエクステンション高濃度不純物拡散層
２０６ ｐ型のポケット不純物拡散層
２０７ サイドウォール
３００ 半導体基板
３０１ ゲート絶縁膜
３０２ ゲート電極
３０３ ｐ型の不純物拡散層
３０４ ｎ型の高濃度不純物拡散層
３０５ ｎ型のエクステンション高濃度不純物拡散層
３０５Ａ ｎ型のエクステンション高濃度不純物層
３０６ ｐ型のポケット不純物拡散層
３０６Ａ ｐ型のポケット不純物層
３０７ サイドウォール
４００ 半導体基板
４０１ ゲート絶縁膜
４０２ ゲート電極
４０７ サイドウォール
４０８ ｎ型の不純物拡散層
４０９ ｐ型のエクステンション高濃度不純物拡散層
４１０ ｐ型の高濃度不純物拡散層
【発明の属する技術分野】
本発明は、半導体集積回路の超高集積化を実現できる微細な構造を持っていると共に、高速で且つ低消費電力で動作可能なＭＩＳ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の超高集積化に伴って、ＭＩＳ型トランジスタの微細化が要請されており、その実現のためには浅い接合を有するＭＩＳ型トランジスタが求められている。
【０００３】
図１０は、浅い接合を有する従来のＭＩＳ型トランジスタの断面構造を示しており、ｐ型の半導体基板１の上にはゲート絶縁膜２を介してゲート電極３が形成されている。半導体基板１の表面部におけるゲート電極３の両側つまりソース又はドレインとなる領域には、ｎ型の不純物例えばヒ素が拡散されてなり深い接合を持つ高濃度不純物拡散層５、該高濃度不純物拡散層５の内側に位置し、ｎ型の不純物例えばヒ素が拡散されてなり高濃度不純物拡散層５よりも浅い接合を持つエクステンション高濃度不純物拡散層６、及び該エクステンション高濃度不純物拡散層６の下側に位置し、ｐ型の不純物例えばボロンが拡散されてなるポケット不純物拡散層７がそれぞれ形成されている。また、ゲート電極３の側面には絶縁膜からなるサイドウォール８が形成されている。
【０００４】
以下、図１１（ａ）〜（ｅ）を参照しながら、従来のＭＩＳ型トランジスタの製造方法について説明する。
【０００５】
まず、図１１（ａ）に示すように、ｐ型の半導体基板１の上にゲート絶縁膜２を介してポリシリコンからなるゲート電極３を形成する。
【０００６】
次に、ゲート電極３をマスクとして、ｎ型不純物であるヒ素及びｐ型不純物であるボロンを順次イオン注入して、図１１（ｂ）に示すように、ｎ型の高濃度不純物層６Ａ及びｐ型のイオン注入層７Ａをそれぞれ形成する。
【０００７】
次に、半導体基板１の上に全面に亘ってシリコン窒化膜を７００℃程度の温度で堆積した後、該シリコン窒化膜に対して異方性エッチングを行なって、図１１（ｃ）に示すように、ゲート電極３の側面にサイドウォール８を形成する。
【０００８】
次に、ゲート電極２及びサイドウォール８をマスクとしてｎ型の不純物であるヒ素をイオン注入した後、９００℃〜１０００℃程度の温度下で１０秒間程度の熱処理を行なって、図１１（ｄ）に示すように、深い接合を持つｎ型の高濃度不純物拡散層５、該高濃度不純物拡散層５の内側に位置し該高濃度不純物拡散層５よりも浅い接合を持つｎ型のエクステンション高濃度不純物拡散層６、及び該エクステンション高濃度不純物拡散層６の下側に位置するｐ型のポケット不純物拡散層７をそれぞれ形成する。
【０００９】
次に、スパッタリング法により、半導体基板１の上に、１０ｎｍ程度の膜厚を有するコバルト膜及び２０ｎｍ程度の膜厚を有する窒化チタン膜を順次堆積した後、５５０℃程度の温度下で１０秒間程度の熱処理を行ない、その後、窒化チタン膜と未反応のコバルト膜を、硫酸と過酸化水素と水との混合液で選択的にエッチングして除去する。次に、８００℃程度の温度下で１０秒間程度の熱処理を行なって、図１１（ｅ）に示すように、ゲート電極３の表面部及び高濃度不純物拡散層５の表面部に、３０ｎｍ程度の膜厚を有するコバルトシリサイド層９を自己整合的に形成する。
【００１０】
従来のＭＩＳ型トランジスタの製造方法においては、ＭＩＳ型トランジスタの駆動力を向上させるために、エクステンション高濃度不純物拡散層６となるｎ型のイオン注入層６Ａを構成するヒ素イオンの注入エネルギーを低くして、エクステンション高濃度不純物拡散層６の接合を浅くしようとしている。また、この場合、ソース領域とドレイン領域との寄生抵抗を小さくするために、ヒ素イオンの注入ドーズ量を大きくする傾向にある。
【００１１】
【発明が解決しようとする課題】
ところが、ヒ素イオンを高い注入ドーズ量で且つ低い注入エネルギーでイオン注入してｎ型のイオン注入層６Ａを形成すると、サイドウォール８を形成する際の低温の熱処理プロセスすなわち７００℃程度の比較的低温の熱処理によって、ｎ型のイオン注入層６Ａの不純物であるヒ素の過渡増速拡散（ＴＥＤ）が起こってしまい、設計通りの浅い接合を持つエクステンション高濃度不純物拡散層６を形成することができなくなるという問題がある。ここで、過渡増速拡散とは、格子間に過剰に存在する点欠陥と注入された不純物とが相互作用して拡散するため、不純物がその熱平衡状態の拡散係数以上に拡散してしまう現象のことをいう。
【００１２】
図１２は、エクステンション高濃度不純物拡散層６及びポケット不純物拡散層７を構成する不純物の深さ方向（図１０のＡ−Ａ’線に沿う方向）のプロファイルを示している。図１２から分かるように、エクステンション高濃度不純物拡散層６を構成するヒ素の深さ方向の分布は、熱処理時の過度増速拡散の影響で深く拡散している。ポケット不純物拡散層７を構成するボロンも、過度増速拡散の影響を大きく受けて深く拡散し、分布の急峻さを失っている。この図１２からも分かるように、従来の方法では、浅く且つ急峻で短チャネル特性に優れた、エクステンション高濃度不純物拡散層６及びポケット不純物拡散層７を目標通りに形成することは困難である。
【００１３】
前記に鑑み、本発明は、エクステンション高濃度不純物拡散層の接合を浅くして、リーク電流の増大を抑制できる半導体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体領域にゲート電極をマスクとして質量の大きい重イオンを注入して、半導体領域中にアモルファス層を形成する工程と、半導体領域にゲート電極をマスクとして、第１の不純物をイオン注入する工程と、半導体領域に対して４００℃〜５５０℃の温度の第１の熱処理を施して、アモルファス層をクリスタル層に回復させる工程と、半導体領域に対して第２の熱処理を行なうことにより、第１の不純物が拡散されてなり浅い接合を持つ第１導電型のエクステンション高濃度不純物拡散層、及びエクステンション高濃度不純物拡散層の下側に位置し重イオンが拡散されてなる第２導電型のポケット不純物拡散層をそれぞれ形成する工程とを備えている。
【００１５】
第１の半導体装置の製造方法によると、ポケット不純物拡散層を構成する質量の大きい重イオンを注入して、半導体領域にアモルファス層を形成した後、第１の不純物をイオン注入するため、該第１の不純物がチャネリングを起こすことを防止できる。このため、エクステンション高濃度不純物拡散層の接合を浅くすることができるので、トランジスタの駆動力を低減することなく微細化を図ることができる。
【００１６】
また、ポケット不純物拡散層を構成する重イオン及びエクステンション高濃度不純物層を構成する第１の不純物をイオン注入した後に、４００〜５５０℃の温度の熱処理を施して、半導体領域の結晶性を回復し、その後、第１の不純物及び重イオンを活性化して、エクステンション高濃度不純物拡散層及びポケット不純物拡散層を形成するため、エクステンション高濃度不純物拡散層及びポケット不純物拡散層には、アモルファス・クリスタル界面ひいては転位ループ欠陥層が形成されない。このため、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、転位ループ欠陥層に起因するリーク電流を低減することができる。
【００１７】
本発明に係る第２の半導体装置の製造方法は、半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体領域にゲート電極をマスクとして質量の大きい重イオンをアモルファス層が形成されない注入ドーズ量でイオン注入した後、半導体領域に対して高温で短時間の第１の熱処理を行なう工程を複数回繰り返し行なう工程と、半導体領域にゲート電極をマスクとして第１の不純物をイオン注入する工程と、半導体領域に対して第２の熱処理を行なうことにより、第１の不純物が拡散されてなり浅い接合を持つ第１導電型のエクステンション高濃度不純物拡散層、及びエクステンション高濃度不純物拡散層の下側に位置し重イオンが拡散されてなる第２導電型のポケット不純物拡散層をそれぞれ形成する工程とを備えている。
【００１８】
第２の半導体装置の製造方法によると、ポケット不純物拡散層を構成する質量の大きい重イオンをアモルファス層が形成されない程度の注入ドーズ量に分割してイオン注入するため、半導体領域にはアモルファス層が形成されないので、アモルファス・クリスタル界面ひいては転位ループ欠陥層は形成されない。このため、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、転位ループ欠陥層に起因するリーク電流を低減することができる。このように、転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い且つ接合リーク電流の少ない半導体装置を製造することができる。
【００１９】
また、重イオンを注入する度毎の注入ドーズ量は低くなるが、重イオンの注入は複数回行なわれるので、ポケット不純物拡散層の不純物濃度が低下することはない。
【００２０】
また、重イオンの注入毎に、高温で短時間の急速熱処理を施すため、重イオンの注入によって半導体領域の結晶が受けるダメージは、蓄積されることなくその都度回復するので、リーク電流を一層低減することができる。
【００２１】
本発明に係る第３の半導体装置の製造方法は、半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体領域にゲート電極をマスクとして質量の大きい重イオンを注入して、半導体領域中にアモルファス層を形成する工程と、半導体領域にゲート電極をマスクとして、第１の不純物をイオン注入する工程と、半導体領域に対してゲート電極をマスクとしてＩＶ族の元素をイオン注入して、アモルファス層の位置を基板深さ方向に押し下げる工程と、半導体領域に対して第２の熱処理を行なうことにより、第１の不純物が拡散されてなり浅い接合を持つ第１導電型のエクステンション高濃度不純物拡散層、及びエクステンション高濃度不純物拡散層の下側に位置し重イオンが拡散されてなる第２導電型のポケット不純物拡散層をそれぞれ形成する工程とを備えている。
【００２２】
第３の半導体装置の製造方法によると、ポケット不純物拡散層を構成する質量の大きい重イオンをイオン注入して半導体領域中にアモルファス層を形成した後、第１の不純物をイオン注入するため、第１の不純物がチャネリングする事態を防止することができる。このため、エクステンション高濃度不純物拡散層の接合を浅くすることができるので、トランジスタの駆動力を低減することなく微細化を図ることができる。
【００２３】
また、ポケット不純物拡散層を構成する重イオン及びエクステンション高濃度不純物拡散層を構成する第１の不純物をイオン注入した後に、ＩＶ族の元素をイオン注入して、アモルファス層の位置を基板深さ方向に押し下げ、その後、第１の不純物及び重イオンを活性化して、エクステンション高濃度不純物拡散層及びポケット不純物拡散層を形成するため、エクステンション高濃度不純物拡散層及びポケット不純物拡散層には、アモルファス・クリスタル界面ひいては転位ループ欠陥層も形成されない。このため、不純物原子が転位ループ欠陥層に偏析する事態を回避できるので、リーク電流を低減することができる。
【００２４】
本発明に係る第４の半導体装置の製造方法は、半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体領域にゲート電極をマスクとして質量の大きい重イオンをアモルファス層が形成されない注入ドーズ量でイオン注入した後、半導体領域に対して高温で短時間の熱処理を行なう工程を複数回繰り返し行なうことにより、重イオンが拡散されてなる第１導電型のエクステンション高濃度不純物拡散層を形成する工程と、ゲート電極の側面にサイドウォールを形成した後、半導体領域にゲート電極及びサイドウォールをマスクとして不純物をイオン注入する工程と、不純物を活性化することにより、エクステンション高濃度不純物拡散層の外側に位置し、不純物が拡散されてなり深い接合を持つ第１導電型の高濃度不純物拡散層を形成する工程とを備えている。
【００２５】
第４の半導体装置の製造方法によると、エクステンション高濃度不純物拡散層を構成する質量の大きい重イオンをアモルファス層が形成されない注入ドーズ量でイオン注入するため、半導体領域にはアモルファス層が形成されないので、アモルファス層・クリスタル界面ひいては転位ループ欠陥層波形征されない。このため、重イオンが転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、リーク電流を低減することができる。このように、転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い且つ接合リーク電流の少ない半導体装置を製造することができる。
【００２６】
また、重イオンを注入する度毎の注入ドーズ量は低くなるが、重イオンの注入は複数回行なわれるので、ポケット不純物拡散層の不純物濃度が低下することはない。
【００２７】
また、重イオンの注入毎に、高温で短時間の急速熱処理を施すため、重イオンの注入によって半導体領域の結晶が受けるダメージは、蓄積されることなくその都度回復するので、リーク電流を一層低減することができる。
【００２８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係るＭＩＳ型トランジスタの製造方法について、図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）を参照しながら説明する。
【００２９】
まず、図１（ａ）に示すように、ｐ型シリコンからなる半導体基板１００にｐ型の不純物例えばインジウムイオンを、２００ｋｅＶの注入エネルギー及び１×１０１２／ｃｍ２ 程度の注入ドーズ量でイオン注入する。イオン注入の直後に、半導体基板１００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度で１〜１０秒間程度の短時間保持する第１回目の熱処理（高速熱処理：ＲＴＡ）を行なうことにより、半導体基板１００の表面部にチャネル領域となるｐ型の不純物拡散層１０３を形成する。
【００３０】
次に、図１（ｂ）に示すように、半導体基板１００の上に、２．５ｎｍ程度の膜厚を持つゲート絶縁膜１０１を介して、２５０ｎｍ程度の膜厚を持つポリシリコン膜又はポリメタルからなるゲート電極１０２を形成する。
【００３１】
次に、半導体基板１００にゲート電極１０２をマスクにして、ｐ型の不純物例えばインジウムイオンを１５ｋｅＶの注入エネルギー及び１×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入する。このインジウムイオンの注入は、ポケット不純物層を形成するためのものであるが、インジウムイオンのような質量の大きい重イオンの注入により、半導体基板１００中にアモルファス層が形成される。その後、ｎ型の不純物例えばヒ素イオンを１０ｋｅＶの注入エネルギー及び５×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入する。このヒ素イオンの注入はエクステンション高濃度不純物層を形成するためのものである。
【００３２】
このようにして、図１（ｃ）に示すように、半導体基板１００のソース領域又はドレインとなる領域に、ヒ素イオンがドープされてなり浅い接合を持つｎ型のエクステンション高濃度不純物層１０５Ａ及び該エクステンション高濃度不純物層１０５Ａの下側に位置しインジウムイオンがドープされてなるｐ型のポケット不純物層１０６Ａを形成する。ここで、エクステンション高濃度不純物層１０５Ａ又はポケット不純物層１０６Ａと称し、不純物拡散層と称しないのは、これらの不純物層には、まだ熱処理が施されていないからである。
【００３３】
次に、半導体基板１００に対して４００〜５５０℃の極低温の第２回目の熱処理を施して半導体基板１００中に形成されているアモルファス層をクリスタル層に変化させた後（半導体基板１００の結晶性を回復させた後）、１００℃／秒程度の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度で１〜１０秒間程度の短時間保持する第３回目の熱処理（ＲＴＡ）を行なうことにより、図２（ａ）に示すように、半導体基板１００のソース及びドレインとなる領域に、ヒ素イオンが拡散されてなり浅い接合を持つｎ型のエクステンション高濃度不純物拡散層１０５（エクステンション高濃度不純物層１０５Ａに熱処理が施されることにより形成）及び該エクステンション高濃度不純物拡散層１０５の下側に位置しインジウムイオンが拡散されてなるｐ型のポケット不純物拡散層１０６（ポケット不純物層１０６Ａに熱処理が施されることにより形成）を形成する。
【００３４】
次に、半導体基板１００の上に全面に亘って例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積した後、該シリコン窒化膜に対して異方性エッチングを行なうことにより、図２（ｂ）に示すように、ゲート電極１０２の側面にサイドウォール１０７を形成する。尚、シリコン窒化膜に代えてシリコン酸化膜からなるサイドウォール１０７を形成してもよい。
【００３５】
次に、半導体基板１００にゲート電極１０２及びサイドウォール１０７をマスクとして、ｎ型の不純物例えばヒ素イオンを、３０ｋｅＶの注入エネルギー及び３×１０１５／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００〜１５０℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度で１〜１０秒間程度の短時間保持する第４回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板１００のソース領域及びドレイン領域に、ヒ素イオンが拡散されてなり深い接合を持つｎ型の高濃度不純物拡散層１０４を形成する。
【００３６】
第１の実施形態によると、ポケット不純物拡散層１０６を形成するためのインジウムイオンを１×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入して、半導体基板１００中にアモルファス層を形成した後、ヒ素イオンを注入するため、該ヒ素イオンがチャネリングにより、基板の深さ方向に大きく入り込む事態を防止できる。
【００３７】
また、第１の実施形態によると、ポケット不純物拡散層１０６を形成するために、質量数が大きい重イオンであるインジウムイオンを用いると共に、ポケット不純物拡散層１０６を形成するためのイオン注入をエクステンション高濃度不純物拡散層１０５を形成するためのイオン注入の前に行なうため、ポケット不純物拡散層１０６を形成するためのイオン注入が、半導体基板１００を予め非晶質化する効果（プリアモルファス化効果）を含むことになる。よって、チャネリングを防止するプリアモルファス化のためのイオン注入を別途に行なう必要はない。
【００３８】
また、重イオンのイオン注入によるプリアモルファス化効果により、エクステンション高濃度不純物層１０５Ａ、ひいてはエクステンション高濃度不純物拡散層１０５の接合を浅くすることができる。
【００３９】
インジウムのイオン注入によりアモルファス層を形成できる注入ドーズ量としては、５×１０１３／ｃｍ２ 以上であるので、この注入ドーズ量以上のインジウムをイオン注入することにより、ポケット不純物拡散層１０６を形成するためのイオン注入をアモルファス層を形成する工程と兼ねることができる。
【００４０】
また、インジウムイオン及びヒ素イオンの注入後に極低温の第２回目の熱処理を施して、半導体基板１００の結晶性を回復してから、第３回目の熱処理（ＲＴＡ）を施して、エクステンション高濃度不純物拡散層１０５及びポケット不純物拡散層１０６を形成するため、ポケット不純物層１０６Ａを形成するためのイオン注入の直後に形成されたアモルファス・クリスタル界面に形成される転位ループ欠陥層が抑制される。転位ループ欠陥層の形成が抑制されることにより、不純物原子が転位ループ欠陥層に捕獲されて析出してしまうことを抑制することができる。また、転位ループ欠陥層の形成を抑制することは、転位ループに起因する接合リーク電流を抑制することができることになるので、接合深さの浅い且つ接合リーク電流の少ない半導体装置を製造することができる。
【００４１】
また、エクステンション高濃度不純物拡散層１０５及びポケット不純物拡散層１０６を形成するために、極低温の熱処理の後に、第３回目の熱処理を高速・急速で行なうことにより、極低温熱処理で不十分であった活性化を高めることができる。高温・急速の熱処理を施すことにより、不純物イオンの過度増速拡散を抑制し、接合深さを浅く保つと共に活性化を高めようとしているが、高ドーズ量のインジウムイオンの注入の直後に、この高温・急速の熱処理を加えると、転位ループ欠陥層の形成が促進されると共にインジウムの転位ループ欠陥層への析出が増加してしまう。そこで、第１の実施形態のように、極低温の第２回目の熱処理に続いて、高温・急速の第３回目の熱処理を行なうことにより、転位ループ欠陥層の形成及びインジウムの転位ループ欠陥層への析出を抑制しながら、インジウム又は他の不純物からなる拡散層の活性化を高めることが可能になる。
【００４２】
また、半導体基板１００に質量の大きい重イオンであるインジウムイオンを注入して、チャネル領域となるｐ型の不純物拡散層１０３を形成するため、チャネル領域における基板表面に最も近い領域においては不純物濃度が低いためキャリア濃度の移動度が低下しないと共に、チャネル領域における基板の表面から少し深い領域においては急峻な不純物濃度が得られるので、トランジスタの駆動力を低減することなくトランジスタの微細化を図ることができる。
【００４３】
また、質量の大きいインジウムイオンを注入した直後に熱処理（ＲＴＡ）を行なってｐ型の不純物拡散層１０３を形成するため、インジウムイオンの注入によって半導体基板１００の結晶が受けるダメージを速やかに回復することができる。
【００４４】
尚、第１の実施形態においては、チャネル領域となるｐ型の不純物拡散層１０３にはインジウムイオンを注入したが、これに代えて、ボロンイオン又はボロンイオンとインジウムイオンとの両方をイオン注入してもよい。
【００４５】
また、ポケット不純物拡散層１０６の形成にインジウムイオンを用いたが、これに代えて、インジウムよりも質量数が大きい同じ３Ｂ族の元素のイオンを用いてもよい。
【００４６】
また、第３回目の熱処理（図２（ａ）に示す工程）を省略してもよい。この場合には、第４回目の熱処理（図２（ｃ）に示す工程）により、ｎ型のエクステンション高濃度不純物拡散層１０５、ｐ型のポケット不純物拡散層１０６及び高濃度不純物拡散層１０４が同時に形成される。
【００４７】
また、第１の実施形態は、ｎチャネルＭＩＳ型トランジスタであったが、これに代えて、ｐチャネルＭＩＳ型トランジスタでもよい。ｐチャネルＭＩＳ型トランジスタの場合には、ポケット不純物拡散層１０６には不純物イオンとして、アンチモンイオン、又はビスマスイオン等のようにアンチモンイオンよりも重い５Ｂ族の元素のイオンを用いることができる。
【００４８】
（第２の実施形態）
以下、本発明の第２の実施形態に係るＭＩＳ型トランジスタの製造方法について、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）を参照しながら説明する。
【００４９】
まず、図３（ａ）に示すように、ｐ型の半導体基板２００にｐ型の不純物例えばインジウムイオンを、２００ｋｅＶの注入エネルギー及び１×１０１２／ｃｍ２ 程度の注入ドーズ量でイオン注入する。イオン注入の直後に、半導体基板２００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度で１〜１０秒間程度の短時間保持する第１回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板２００の表面部にチャネル領域となるｐ型の不純物拡散層２０３を形成する。
【００５０】
次に、図３（ｂ）に示すように、半導体基板２００の上に、２．５ｎｍ程度の膜厚を持つゲート絶縁膜２０１を介して、２５０ｎｍ程度の膜厚を持つポリシリコン膜又はポリメタルからなるゲート電極２０２を形成する。
【００５１】
次に、半導体基板２００にゲート電極２０２をマスクにして、ｐ型の不純物例えばインジウムイオンを１５ｋｅＶの注入エネルギー及び１×１０１３／ｃｍ２ 以下の注入ドーズ量でイオン注入した後、半導体基板２００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第２回目の熱処理（ＲＴＡ）を行なう。このイオン注入工程及び熱処理工程を例えば合計８回繰り返すことにより、図３（ｃ）に示すように、半導体基板２００の表面部におけるソース領域及びドレイン領域に、インジウムイオンが拡散されてなるポケット不純物拡散層２０６を形成する。
【００５２】
尚、イオン注入工程及び熱処理工程を繰り返す回数は８回でなくてもよいが、インジウムイオンの注入によりアモルファス層が形成されない程度に少量に分割された注入ドーズ量のイオン注入を複数回に分けて行なって、所定の不純物濃度が得られるようにする必要がある。また、複数のイオン注入の各直後に高温短時間の熱処理を施す必要がある。また、便宜上、ここでは、複数回例えば合計８回の熱処理をまとめて第２回目の熱処理と称する。
【００５３】
次に、半導体基板２００にゲート電極２０２をマスクにして、ｎ型の不純物例えばヒ素イオンを１０ｋｅＶの注入エネルギー及び５×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、半導体基板２００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第３回目の熱処理（ＲＴＡ）を行なって、図４（ａ）に示すように、ポケット不純物拡散層２０６の表面部に、ヒ素イオンが拡散されてなり浅い接合を持つエクステンション高濃度不純物拡散層２０５を形成する。
【００５４】
次に、半導体基板２００の上に全面に亘って例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積した後、該シリコン窒化膜に対して異方性エッチングを行なうことにより、図４（ｂ）に示すように、ゲート電極２０２の側面にサイドウォール２０７を形成する。尚、シリコン窒化膜に代えてシリコン酸化膜からなるサイドウォール２０７を形成してもよい。
【００５５】
次に、半導体基板２００にゲート電極２０２及びサイドウォール２０７をマスクとして、ｎ型の不純物例えばヒ素イオンを、３０ｋｅＶの注入エネルギー及び３×１０１５／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第４回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板２００のソース領域及びドレイン領域に、ヒ素イオンが拡散されてなり深い接合を持つｎ型の高濃度不純物拡散層２０４を形成する。
【００５６】
第２の実施形態によると、インジウムイオンの注入工程は、所定の注入ドーズ量が１×１０１３／ｃｍ２ 以下の注入ドーズ量に分割された低ドーズ量のイオン注入を複数回に分けて行なうため、半導体基板２００にはアモルファス層が形成されないので、アモルファス・クリスタル界面は形成されない。また、アモルファス・クリスタル界面付近に形成される転位ループ欠陥層も形成されないので、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避することができる。また、転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い、且つ接合リーク電流の少ない半導体装置を製造することができる。
【００５７】
また、インジウムイオンを分割された低ドーズ量でイオン注入する毎に急速熱処理を施すため、インジウムイオンの注入により半導体基板２００の結晶が受けるダメージをその都度回復することができる。従って、所定のドーズ量を分割して複数回に分けて行なうイオン注入の度毎に注入ダメージが累積されて、半導体基板２００がアモルファス化してしまうことを防止することができる。また、イオン注入毎にダメージを回復させるため、クリスタル層（アモルファス化されていない層）に含まれる結晶欠陥自体も低減されているので、リーク電流を一層低減することができる。
【００５８】
また、半導体基板２００に質量の大きいインジウムイオンを注入して、チャネル領域となるｐ型の不純物拡散層２０３を形成するため、チャネル領域における基板表面に最も近い領域においては不純物濃度が低いためキャリアの移動度が低下しないと共に、チャネル領域における基板の表面から少し深い領域においては急峻な不純物濃度が得られるので、トランジスタの駆動力を低減することなくトランジスタの微細化を図ることができる。
【００５９】
また、質量の大きいインジウムイオンを注入した直後に熱処理（ＲＴＡ）を行なってｐ型の不純物拡散層２０３を形成するため、インジウムイオンの注入に起因して半導体基板２００の結晶が受けるダメージを回復することができる。
【００６０】
尚、第２の実施形態においては、チャネル領域となる不純物拡散層２０３にはインジウムイオンを注入したが、これに代えて、ボロンイオン又はボロンイオンとインジウムイオンとの両方をイオン注入してもよい。
【００６１】
また、第３回目の熱処理（図４（ａ）に示す工程）を省略してもよい。この場合には、第４回目の熱処理（図４（ｃ）に示す工程）により、ｎ型のエクステンション高濃度不純物拡散層２０５及び高濃度不純物拡散層２０４が同時に形成される。
【００６２】
また、ポケット不純物拡散層２０６には、不純物イオンとして、インジウムを用いたが、これに代えて、インジウムよりも質量数の大きい同じ３Ｂ族の元素のイオンを用いてもよい。
【００６３】
また、第２の実施形態は、ｎチャネルＭＩＳ型トランジスタであったが、これに代えて、ｐチャネルＭＩＳ型トランジスタでもよい。ｐチャネルＭＩＳ型トランジスタの場合には、ポケット不純物拡散層２０６には不純物イオンとして、アンチモンイオンを注入することが好ましい。
【００６４】
（第３の実施形態）
以下、本発明の第３の実施形態に係るＭＩＳ型トランジスタの製造方法について、図５（ａ）〜（ｄ）及び図６（ａ）〜（ｃ）を参照しながら説明する。
【００６５】
まず、図５（ａ）に示すように、ｐ型シリコンからなる半導体基板３００にｐ型の不純物例えばインジウムイオンを、２００ｋｅＶの注入エネルギー及び１×１０１２／ｃｍ２ 程度の注入ドーズ量でイオン注入する。イオン注入の直後に、半導体基板３００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第１回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板３００の表面部にチャネル領域となるｐ型の不純物拡散層３０３を形成する。
【００６６】
次に、図５（ｂ）に示すように、半導体基板３００の上に、２．５ｎｍ程度の膜厚を持つゲート絶縁膜３０１を介して、２５０ｎｍ程度の膜厚を持つポリシリコン膜又はポリメタルからなるゲート電極３０２を形成する。
【００６７】
次に、半導体基板３００にゲート電極３０２をマスクにして、ｐ型の不純物例えばインジウムイオンを１５ｋｅＶの注入エネルギー及び１×１０１４／ｃｍ２ 程度（１×１０１６／ｃｍ２ 以下）の注入ドーズ量でイオン注入して、半導体基板３００中にアモルファス層を形成した後、半導体基板３００にゲート電極３０２をマスクにして、ｎ型の不純物例えばヒ素イオンを１０ｋｅＶの注入エネルギー及び５×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入して、図５（ｃ）に示すように、半導体基板３００のソース及びドレインとなる領域に、ヒ素イオンがドープされてなり浅い接合を持つｎ型のエクステンション高濃度不純物層３０５Ａ及び該エクステンション高濃度不純物層４０５Ａの下側に位置しインジウムイオンがドープされてなるｐ型のポケット不純物層３０６Ａを形成する。
【００６８】
次に、図５（ｄ）に示す工程においては、ゲルマニウムイオンを１５０ｋｅＶの注入エネルギー及び１×１０１６／ｃｍ２ 程度の注入ドーズ量でイオン注入する。このようにすると、半導体基板３００中に形成されているアモルファス層は基板深さ方向に押し下げられるので、図７において白抜きの矢印で示すように、アモルファス・クリスタル界面は、アモルファス・クリスタル界面（１） の位置からアモルファス・クリスタル界面（２） の位置までつまり基板深さ方向に移動する。アモルファス・クリスタル界面（２） の位置は、その後に形成される高濃度不純物拡散層３０４と基板との接合位置の近傍に形成される空乏層よりも深い位置まで基板の深さ方向に押し下げられている。これにより、アモルファス・クリスタル界面に転位ループ欠陥層が形成されても、転位ループ欠陥層はソース・ドレインとなる高濃度不純物拡散層３０４とは無関係の位置にあるため、ソース・ドレインとなる高濃度不純物拡散層３０４から基板に流れるリーク電流は増大しない。
【００６９】
次に、半導体基板３００を１００℃／秒程度の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第２回目の熱処理（ＲＴＡ）を行なうことにより、図６（ａ）に示すように、半導体基板３００のソース領域及びドレイン領域に、浅い接合を持つｎ型のエクステンション高濃度不純物拡散層３０５及び該エクステンション高濃度不純物拡散層３０５の下側に位置するｐ型のポケット不純物拡散層３０６を形成する。
【００７０】
次に、半導体基板３００の上に全面に亘って例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積した後、該シリコン窒化膜に対して異方性エッチングを行なうことにより、図６（ｂ）に示すように、ゲート電極３０２の側面にサイドウォール３０７を形成する。尚、シリコン窒化膜に代えてシリコン酸化膜からなるサイドウォール３０７を形成してもよい。
【００７１】
次に、ゲート電極３０２及びサイドウォール３０７をマスクとして、ｎ型の不純物例えばヒ素イオンを、３０ｋｅＶの注入エネルギー及び３×１０１５／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第３回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板３００のソース領域及びドレイン領域に深い接合を持つｎ型の高濃度不純物拡散層３０４を形成する。
【００７２】
第３の実施形態によると、ポケット不純物拡散層３０６を形成するためのインジウムイオンを１×１０１４／ｃｍ２ 程度の注入ドーズ量でイオン注入して、半導体基板３００中にアモルファス層を形成した後、ヒ素イオンを注入するため、該ヒ素イオンがチャネリングする事態を防止することができる。第３の実施形態においては、ポケット不純物拡散層３０６を形成するために、質量数の大きなインジウムイオンを用い、半導体基板３００を予め非晶質化する効果（アモルファス化効果）を含む。よって、プリアモルファス化のための注入工程を別途行なう必要はない。
【００７３】
また、ポケット不純物拡散層３０６を形成するための重イオンの注入に伴うプリアモルファス化効果により、エクステンション高濃度不純物層１０５Ａひいてはエクステンション高濃度不純物拡散層１０５の接合を浅くすることができる。
【００７４】
尚、インジウムのイオン注入によりアモルファス層を形成できる注入ドーズ量としては、５×１０１３／ｃｍ２ 以上（１×１０１６／ｃｍ２ 以下）であればよい。
【００７５】
また、インジウムイオン及びヒ素イオンの注入後に、ゲルマニウムをイオン注入して、半導体基板３００中に形成されているアモルファス層を基板深さ方向に押し下げてから、第２回目の熱処理（ＲＴＡ）を施して、エクステンション高濃度不純物拡散層３０５及びポケット不純物拡散層３０６を形成するため、アモルファス・クリスタル界面が、トランジスタに電気的な影響を与える領域から離れた状態で熱処理を加えることができる。このため、アモルファス・クリスタル界面の存在下で、急速熱処理を加えても、転位ループ欠陥層は接合付近から離れた位置に形成されるため、リーク電流は抑制される。また、転位ループ欠陥層は、インジウムの高濃度領域から深く離れた位置に存在するので、インジウムイオンが転位ループ欠陥層に析出する事態も抑制される。
【００７６】
尚、半導体基板３００中に形成されているアモルファス層を基板深さ方向に押し下げるためのイオンとしては、ゲルマニウムイオンに代えて、シリコンイオン等のＩＶ族の元素のイオンを用いてもよい。シリコンイオンを用いる場合には、１２０ｋｅＶの注入エネルギー及び１×１０１６／ｃｍ２ 程度の注入ドーズ量でイオン注入することが好ましい。
【００７７】
このように、ＩＶ族の元素をイオン注入すると、ドーパントが電気的に中性であるから、半導体基板３００がｐ型又はｎ型になってソース領域又はドレイン領域が悪影響を受ける事態を回避できる。
【００７８】
また、第３の実施形態によると、エクステンション高濃度不純物拡散層３０５及びポケット不純物拡散層３０６を形成するための第２回目の熱処理は急速熱処理であるため、ヒ素イオン及びインジウムイオンの活性化率を高めることができると共に、ヒ素イオンの過渡増速拡散を防止できるのでエクステンション高濃度不純物拡散層３０５の接合を浅くすることができる。
【００７９】
また、半導体基板３００に質量の大きいインジウムイオンを注入して、チャネル領域となるｐ型の不純物拡散層３０３を形成するため、チャネル領域における基板表面に最も近い領域においては不純物濃度が低いためキャリアの移動度が低下しないと共に、チャネル領域における基板の表面から少し深い領域においては急峻な不純物濃度が得られるので、トランジスタの駆動力を低減することなくトランジスタの微細化を図ることができる。
【００８０】
また、質量の大きいインジウムイオンを注入した直後に熱処理（ＲＴＡ）を行なってｐ型の不純物拡散層３０３を形成するため、インジウムイオンの注入に起因して半導体基板３００の結晶が受けるダメージを回復することができる。
【００８１】
尚、第３の実施形態においては、チャネル領域となるｐ型の不純物拡散層３０３にはインジウムイオンを注入したが、これに代えて、ボロンイオン又はボロンイオンとインジウムイオンとの両方をイオン注入してもよい。
【００８２】
また、ポケット不純物拡散層３０６には、不純物イオンとして、インジウムを用いたが、これに代えて、インジウムよりも質量数の大きい同じ３Ｂ族の元素のイオンを用いてもよい。
【００８３】
また、第２回目の熱処理（図６（ａ）に示す工程）を省略してもよい。この場合には、第３回目の熱処理（図６（ｃ）に示す工程）により、ｎ型のエクステンション高濃度不純物拡散層３０５、ｐ型のポケット不純物拡散層３０６及び高濃度不純物拡散層３０４が同時に形成される。
【００８４】
また、第３の実施形態は、ｎチャネルＭＩＳ型トランジスタであったが、これに代えて、ｐチャネルＭＩＳ型トランジスタでもよい。ｐチャネルＭＩＳ型トランジスタの場合には、ポケット不純物拡散層３０６には不純物イオンとして、アンチモンイオン、又はアンチモンイオンよりも質量数が大きい５Ｂ族の元素のイオンを用いることができる。
【００８５】
（第４の実施形態）
以下、本発明の第４の実施形態に係るＭＩＳ型トランジスタの製造方法について、図８（ａ）〜（ｃ）及び図９（ａ）、（ｂ）を参照しながら説明する。
【００８６】
まず、図８（ａ）に示すように、ｐ型の半導体基板４００にｎ型の不純物例えばヒ素イオンを、１３０ｋｅＶの注入エネルギー及び１×１０１２／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、ｎ型のウエル領域４００ａを形成するために、例えばリンイオンを、２６０ｋｅＶの注入エネルギー及び４×１０１２／ｃｍ２ の注入ドーズ量と、５４０ｋｅＶの注入エネルギー及び１×１０１３／ｃｍ２ の注入ドーズ量とでイオン注入する。
【００８７】
イオン注入の直後に、半導体基板４００を１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持して第１回目の熱処理（ＲＴＡ）を行なうことにより、半導体基板４００の表面部にチャネル領域となるｎ型の不純物拡散層４０８及びをｎ型のウエル領域４００ａを形成する。
【００８８】
次に、図８（ｂ）に示すように、半導体基板４００の上に、２．５ｎｍ程度の膜厚を持つゲート絶縁膜４０１を介して、２５０ｎｍ程度の膜厚を持つポリシリコン膜又はポリメタルからなるゲート電極４０２を形成する。
【００８９】
次に、半導体基板４００にゲート電極４０２をマスクにして、ｐ型の不純物例えばインジウムイオンを５ｋｅＶの注入エネルギー及び１×１０１３／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００℃／秒程度の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持する第２回目の熱処理（ＲＴＡ）を行なう。このイオン注入工程及び熱処理工程を例えば合計２０回繰り返すことにより、図８（ｃ）に示すように、半導体基板４００の表面部におけるソース領域及びドレイン領域に、インジウムイオンが拡散されてなり浅い接合を持つｐ型のエクステンション高濃度不純物拡散層４０９を形成する。
【００９０】
尚、イオン注入工程及び熱処理工程を繰り返す回数は２０回でなくてもよいが、インジウムイオンの注入によりアモルファス層が形成されない程度に少量に分割された注入ドーズ量のイオン注入を複数回に分けて行なって、所定の不純物濃度が得られるようにする必要がある。また、複数のイオン注入の各直後に高温短時間の熱処理を施す必要がある。また、便宜上、ここでは、複数回例えば合計２０回の熱処理をまとめて第２回目の熱処理と称する。
【００９１】
次に、半導体基板４００の上に全面に亘って例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積した後、該シリコン窒化膜に対して異方性エッチングを行なうことにより、図９（ａ）に示すように、ゲート電極４０２の側面にサイドウォール４０７を形成する。尚、シリコン窒化膜に代えてシリコン酸化膜からなるサイドウォール４０７を形成してもよい。
【００９２】
次に、ゲート電極４０２及びサイドウォール４０７をマスクとして、ｐ型の不純物例えばボロンイオンを、５ｋｅＶの注入エネルギー及び３×１０１５／ｃｍ２ 程度の注入ドーズ量でイオン注入した後、１００℃／秒の昇温レートで９５０〜１０５０℃の高温まで昇温し、該温度下で１〜１０秒間程度の短時間保持して第３回目の熱処理（ＲＴＡ）を行なうことにより、図９（ｂ）に示すように、半導体基板４００のソース領域及びドレイン領域に深い接合を持つｐ型の高濃度不純物拡散層４１０を形成する。
【００９３】
第４の実施形態によると、インジウムイオンの注入工程は、所定の注入ドーズ量が１×１０１３／ｃｍ２ 以下の注入ドーズ量に分割された低ドーズ量のイオン注入を複数回に分けて行なうため、半導体基板４００にはアモルファス層が形成されないので、エクステンション高濃度不純物層４０９Ａには、アモルファス・クリスタル界面が形成されない。これにより、５×１０１３／ｃｍ２ よりも大きなドーズ量のインジウムイオンのイオン注入により、アモルファス・クリスタル界面付近に転位ループ欠陥層が形成されないので、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避することができる。このようにして、インジウムからなるエクステンション高濃度不純物拡散層４０９を形成することができる。
【００９４】
また、転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い、且つ接合リーク電流の少ない半導体装置を製造することができる。
【００９５】
また、インジウムイオンを分割して注入する毎に急速熱処理を施すため、インジウムイオンの注入により半導体基板４００の結晶が受けるダメージをその都度回復することができる。従って、所定のドーズ量を分割して複数回に分けて行なうイオン注入の度毎に注入ダメージが累積されて、半導体基板２００がアモルファス化してしまうことを防止することができる。また、イオン中毎にダメージを回復させるため、クリスタル層（アモルファス化されていない層）に含まれる結晶欠陥自体も低減されているので、リーク電流を一層低減することができる。
【００９６】
尚、第４の実施形態においては、チャネル領域となるｎ型の不純物拡散層４０３にはヒ素イオンを注入したが、これに代えて、アンチモンイオンをイオン注入してもよい。
【００９７】
また、エクステンション高濃度不純物拡散層４０９にはインジウムを用いたが、これに代えて、インジウムよりも質量数が大きい同じ３Ｂ族の元素のイオンを用いてもよい。
【００９８】
また、第４の実施形態は、ｐチャネルＭＩＳ型トランジスタであったが、これに代えて、ｎチャネルＭＩＳ型トランジスタでもよい。ｎチャネルＭＩＳ型トランジスタの場合には、エクステンション高濃度不純物拡散層４０９には不純物イオンとして、アンチモンイオン、又はアンチモンよりも質量数の大きい５Ｂ族のイオンを用いてもよい。
【００９９】
【発明の効果】
第１の半導体装置の製造方法によると、第１の不純物がチャネリングを起こす事態を防止できるため、エクステンション高濃度不純物拡散層の接合を浅くすることができるので、トランジスタの駆動力を低減することなく微細化を図ることができる。
【０１００】
また、半導体領域の結晶性を回復した後に、第１の不純物及び重イオンを活性化して、エクステンション高濃度不純物拡散層及びポケット不純物拡散層を形成するため、エクステンション高濃度不純物拡散層及びポケット不純物拡散層には、アモルファス・クリスタル界面ひいては転位ループ欠陥層が形成されない。このため、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、転位ループ欠陥層に起因するリーク電流を低減することができる。
【０１０１】
第２の半導体装置の製造方法によると、半導体領域にアモルファス層が形成されないため、アモルファス・クリスタル界面ひいては転位ループ欠陥層も形成されないので、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できる。このため、転位ループ欠陥層に起因するリーク電流を低減することができるので、重イオンを用いた、接合深さの浅い且つ接合リーク電流の少ない半導体装置を製造することができる。
【０１０２】
また、重イオンの注入毎に、高温で短時間の急速熱処理を施すため、重イオンの注入によって半導体領域の結晶が受けるダメージは、蓄積されることなくその都度回復するので、リーク電流を一層低減することができる。
【０１０３】
第３の半導体装置の製造方法によると、第１の不純物がチャネリングする事態を防止することができるため、エクステンション高濃度不純物拡散層の接合を浅くすることができるので、トランジスタの駆動力を低減することなく微細化を図ることができる。
【０１０４】
また、ＩＶ族の元素をイオン注入してアモルファス層の位置を基板深さ方向に押し下げた後、第１の不純物及び重イオンを活性化して、エクステンション高濃度不純物拡散層及びポケット不純物拡散層を形成するため、エクステンション高濃度不純物拡散層及びポケット不純物拡散層には、アモルファス・クリスタル界面ひいては転位ループ欠陥層が形成されない。このため、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避できるので、転位ループ欠陥層に起因するリーク電流を低減することができる。
【０１０５】
第４の半導体装置の製造方法によると、インジウムイオンの注入工程は、所定の注入ドーズ量が分割された低ドーズ量のイオン注入を複数回に分けて行なうため、半導体領域にはアモルファス層が形成されないので、エクステンション高濃度不純物層にはアモルファス・クリスタル界面が形成されない。これにより、アモルファス・クリスタル界面付近に形成される転位ループ欠陥層も形成されないので、不純物原子が転位ループ欠陥層に捕獲されて偏析する事態を回避することができる。
【０１０６】
転位ループ欠陥層が形成されないため、リーク電流が低減し、これによって、重イオンを用いた、接合深さの浅い、且つ接合リーク電流の少ない半導体装置を製造することができる。
【０１０７】
インジウムイオンを分割して注入する毎に急速熱処理を施すため、インジウムイオンの注入により半導体領域が受けるダメージはその都度回復される。従って、所定の注入ドーズ量が分割されて複数回に分けて注入される度毎に注入ダメージが累積されて、半導体領域がアモルファス化してしまうことを防止できる。また、注入毎にダメージを回復させるため、クリスタル層（アモルファス化されていない層）に含まれる結晶欠陥自体も低減されるので、リーク電流を一層低減することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の第１実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の第１実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の第２実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｄ）は本発明の第３実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は本発明の第３実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図７】本発明の第３の実施形態において、半導体領域中に形成されているアモルファス・クリスタル界面が基板深さ方向に移動する状態を示す図である。
【図８】（ａ）〜（ｃ）は本発明の第４実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図９】（ａ）、（ｂ）は本発明の第４実施形態に係るＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図１０】従来のＭＩＳ型トランジスタの断面図である。
【図１１】（ａ）〜（ｅ）は従来のＭＩＳ型トランジスタの製造方法の各工程を示す断面図である。
【図１２】従来のＭＩＳトランジスタにおいて、基板表面からの深さと不純物濃度との関係を示す図である。
【符号の説明】
１００ 半導体基板
１０１ ゲート絶縁膜
１０２ ゲート電極
１０３ ｐ型の不純物拡散層
１０４ ｎ型の高濃度不純物拡散層
１０５ ｎ型のエクステンション高濃度不純物拡散層
１０５Ａ ｎ型のエクステンション高濃度不純物層
１０６ ｐ型のポケット不純物拡散層
１０６Ａ ｐ型のポケット不純物層
１０７ サイドウォール
２００ 半導体基板
２０１ ゲート絶縁膜
２０２ ゲート電極
２０３ ｐ型の不純物拡散層
２０４ ｎ型の高濃度不純物拡散層
２０５ ｎ型のエクステンション高濃度不純物拡散層
２０６ ｐ型のポケット不純物拡散層
２０７ サイドウォール
３００ 半導体基板
３０１ ゲート絶縁膜
３０２ ゲート電極
３０３ ｐ型の不純物拡散層
３０４ ｎ型の高濃度不純物拡散層
３０５ ｎ型のエクステンション高濃度不純物拡散層
３０５Ａ ｎ型のエクステンション高濃度不純物層
３０６ ｐ型のポケット不純物拡散層
３０６Ａ ｐ型のポケット不純物層
３０７ サイドウォール
４００ 半導体基板
４０１ ゲート絶縁膜
４０２ ゲート電極
４０７ サイドウォール
４０８ ｎ型の不純物拡散層
４０９ ｐ型のエクステンション高濃度不純物拡散層
４１０ ｐ型の高濃度不純物拡散層
Claims (8)
- 半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程（ａ）と、
前記半導体領域に前記ゲート電極をマスクとして質量の大きい重イオンを注入して、前記半導体領域中にアモルファス層を形成する工程（ｂ）と、
前記工程（ｂ）の後に、前記半導体領域に前記ゲート電極をマスクとして、第１の不純物をイオン注入する工程（ｃ）と、
前記工程（ｃ）の後に、前記半導体領域に対して４００℃〜５５０℃の温度の第１の熱処理を施して、前記アモルファス層をクリスタル層に回復させる工程（ｄ）と、
前記工程（ｄ）の後に、前記ゲート電極の側面にサイドウォールを形成する工程（ｅ）と、
前記工程（ｄ）の後に、前記半導体領域に対して前記重イオン及び前記第１の不純物を活性化するための第２の熱処理を行なうことにより、前記第１の不純物が拡散されてなり浅い接合を持つ第１導電型のエクステンション高濃度不純物拡散層、及び前記エクステンション高濃度不純物拡散層の下側に位置し前記重イオンが拡散されてなる第２導電型のポケット不純物拡散層をそれぞれ形成する工程（ｆ）と備え、
ｎチャンネルＭＩＳ型トランジスタでは、前記ポケット不純物拡散層にインジウムイオン又はインジウムイオンよりも質量数の大きい３Ｂ族の元素イオンを用い、
ｐチャンネルＭＩＳ型トランジスタでは、前記ポケット不純物拡散層にアンチモンイオン又はアンチモンイオンよりも質量数の大きい５Ｂ族の元素イオンを用い、
前記第２の熱処理は、１００℃／秒以上の昇温レートで９５０〜１０５０℃の温度まで昇温し、該温度下で１〜１０秒間保持する急速熱処理であることを特徴とする半導体装置の製造方法。 - 前記工程（ｆ）の第２の熱処理は、前記工程（ｅ）のサイドウォールを形成する前に行い、
前記工程（ｅ）の後に、前記半導体領域に前記ゲート電極及び前記サイドウォールをマスクとして第２の不純物をイオン注入する工程（ｇ）と、
前記工程（ｇ）の後に、前記第２の不純物を活性化する第３の熱処理を行なうことにより、前記エクステンション高濃度不純物拡散層の外側に位置し、前記第２の不純物が拡散されてなり深い接合を持つ第１導電型の高濃度不純物拡散層を形成する工程（ｈ）とをさらに備えていることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記工程（ｅ）の後に、前記半導体領域に前記ゲート電極及び前記サイドウォールをマスクとして第２の不純物をイオン注入する工程（ｇ）を備え、
前記工程（ｇ）の後に、前記工程（ｆ）の第２の熱処理を行なうことにより、前記重イオン及び前記第１の不純物の活性化と同時に前記第２の不純物の活性化を行なって、前記エクステンション高濃度不純物拡散層の外側に位置し、前記第２の不純物が拡散されてなり深い接合を持つ第１導電型の高濃度不純物拡散層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記工程（ｂ）では、重イオンとしてインジウムイオンを用い、５×１０13／ｃｍ2 以上の注入ドーズ量でイオン注入することを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置の製造方法。
- 前記エクステンション高濃度不純物拡散層と前記第２導電型のポケット不純物拡散層とは接していることを特徴とする請求項１〜４のうちのいずれか１項に記載の半導体装置の製造方法。
- 半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程（ａ）と、
前記ゲート電極をマスクとして質量の大きい重イオンを注入して、前記半導体領域中にアモルファス層を形成する工程（ｂ）と、
前記工程（ｂ）の後に、前記半導体領域に前記ゲート電極をマスクとして、第１の不純物をイオン注入する工程（ｃ）と、
前記工程（ｃ）の後に、前記半導体領域に対して前記ゲート電極をマスクとしてＩＶ族の元素をイオン注入して、前記アモルファス層の位置を領域深さ方向に押し下げる工程（ｄ）と、
前記工程（ｄ）の後に、前記半導体領域に対して前記重イオン及び前記第１の不純物を活性化するための第１の熱処理を行なうことにより、前記第１の不純物が拡散されてなり浅い接合を持つ第１導電型のエクステンション高濃度不純物拡散層、及び前記エクステンション高濃度不純物拡散層の下側に位置し重イオンが拡散されてなる第２導電型のポケット不純物拡散層をそれぞれ形成する工程（ｅ）と、
前記工程（ｅ）の後に、前記ゲート電極の側面にサイドウォールを形成する工程（ｆ）とを備え、
ｎチャンネルＭＩＳ型トランジスタでは、前記ポケット不純物拡散層にインジウムイオン又はインジウムイオンよりも質量数の大きい３Ｂ族の元素イオンを用い、
ｐチャンネルＭＩＳ型トランジスタでは、前記ポケット不純物拡散層にアンチモンイオン又はアンチモンイオンよりも質量数の大きい５Ｂ族の元素イオンを用い、
前記第１の熱処理は、１００℃／秒以上の昇温レートで９５０〜１０５０℃の温度まで昇温し、該温度下で１〜１０秒間保持する急速熱処理であることを特徴とする半導体装置の製造方法。 - 前記工程（ｆ）の後に、前記半導体領域に前記ゲート電極及び前記サイドウォールをマスクとして第２の不純物をイオン注入する工程（ｇ）と、
前記工程（ｇ）の後に、前記第２の不純物を活性化する第２の熱処理を行なうことにより、前記エクステンション高濃度不純物拡散層の外側に位置し、前記第２の不純物が拡散されてなり深い接合を持つ第１導電型の高濃度不純物拡散層を形成する工程（ｈ）とをさらに備えていることを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記工程（ｂ）では、重イオンとしてインジウムイオンを用い、５×１０13／ｃｍ2 以上の注入ドーズ量でイオン注入することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000279305A JP3574613B2 (ja) | 1999-09-17 | 2000-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-264136 | 1999-09-17 | ||
| JP26413699 | 1999-09-17 | ||
| JP2000279305A JP3574613B2 (ja) | 1999-09-17 | 2000-09-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001156293A JP2001156293A (ja) | 2001-06-08 |
| JP3574613B2 true JP3574613B2 (ja) | 2004-10-06 |
Family
ID=26546370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000279305A Expired - Fee Related JP3574613B2 (ja) | 1999-09-17 | 2000-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3574613B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821707B2 (ja) | 2001-12-18 | 2006-09-13 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2004289125A (ja) * | 2003-03-04 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7429771B2 (en) | 2004-05-07 | 2008-09-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having halo implanting regions |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200723A (ja) * | 1986-02-28 | 1987-09-04 | Nec Corp | 半導体装置の製造方法 |
| JPH03278430A (ja) * | 1990-03-28 | 1991-12-10 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH0645270A (ja) * | 1992-07-23 | 1994-02-18 | Kawasaki Steel Corp | 半導体基板の熱処理方法 |
| JPH08306915A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH09148570A (ja) * | 1995-11-21 | 1997-06-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH09306862A (ja) * | 1996-05-16 | 1997-11-28 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH1098004A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3314683B2 (ja) * | 1997-09-12 | 2002-08-12 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-09-14 JP JP2000279305A patent/JP3574613B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001156293A (ja) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7091093B1 (en) | Method for fabricating a semiconductor device having a pocket dopant diffused layer | |
| US6372559B1 (en) | Method for self-aligned vertical double-gate MOSFET | |
| JP4493536B2 (ja) | 半導体装置及びその製造方法 | |
| JP2848439B2 (ja) | 半導体装置の製造方法 | |
| US6852610B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6403433B1 (en) | Source/drain doping technique for ultra-thin-body SOI MOS transistors | |
| JPH10189970A (ja) | 半導体素子の製造方法 | |
| JP2008085253A (ja) | 半導体装置の製造方法 | |
| US6734109B2 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
| US6399452B1 (en) | Method of fabricating transistors with low thermal budget | |
| US6432802B1 (en) | Method for fabricating semiconductor device | |
| US7429771B2 (en) | Semiconductor device having halo implanting regions | |
| JP2003188373A (ja) | 半導体装置およびその製造方法 | |
| JP3481223B2 (ja) | 半導体装置の製造方法 | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| US6514829B1 (en) | Method of fabricating abrupt source/drain junctions | |
| JP3574613B2 (ja) | 半導体装置の製造方法 | |
| JP4167381B2 (ja) | 半導体装置の製造方法 | |
| JP3919462B2 (ja) | 半導体装置及びその製造方法 | |
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| JP3535805B2 (ja) | 半導体装置及びその製造方法 | |
| JP3523627B2 (ja) | 半導体装置及びその製造方法 | |
| JP3426573B2 (ja) | 半導体装置及びその製造方法 | |
| US20070105291A1 (en) | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method | |
| KR100604046B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |