JP3314683B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3314683B2 JP3314683B2 JP24806597A JP24806597A JP3314683B2 JP 3314683 B2 JP3314683 B2 JP 3314683B2 JP 24806597 A JP24806597 A JP 24806597A JP 24806597 A JP24806597 A JP 24806597A JP 3314683 B2 JP3314683 B2 JP 3314683B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- semiconductor device
- silicon substrate
- heat treatment
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法関わるものであり、特に微細な能動半導体素子を高性
能に製造する方法に関するものである。
法関わるものであり、特に微細な能動半導体素子を高性
能に製造する方法に関するものである。
【０００２】
【従来の技術】ＭＯＳ型半導体装置の製造工程において
は、不純物を半導体基板に導入する様々な工程が存在
し、この不純物の導入によってトランジスタのソース・
ドレイン領域の形成や、トランジスタの動作しきい値制
御を行っている。そこで、以下では従来の半導体装置の
製造方法について図３を参照しながら説明する。
は、不純物を半導体基板に導入する様々な工程が存在
し、この不純物の導入によってトランジスタのソース・
ドレイン領域の形成や、トランジスタの動作しきい値制
御を行っている。そこで、以下では従来の半導体装置の
製造方法について図３を参照しながら説明する。
【０００３】まず図３（ａ）に示すように、シリコン基
板１００に素子分離領域１１０を形成する。この分離領
域１１０は所謂ＬＯＣＯＳ分離法やトレンチ分離法で作
成することができ、また、必要に応じて分離部分の表面
１１０ａはシリコン基板１００の表面ａと同一の平面に
近く形成してもよい。次にこの状態で残された活性領域
１２０に先ずＢＦ2イオンを注入する。具体的な注入条
件としては、例えば３０ｋｅＶのエネルギーで、ドーズ
量として１×１０13ｃｍ-2程度注入する。この工程が所
謂しきい値制御であり、注入された層は図１（ｂ）に示
すようにＢＦ2ドーピング層１２５となる。なお、図１
（ｂ）に示す工程では、熱酸化等により、ゲート酸化膜
１４０を形成するとともに、ゲート電極１５０を形成し
ている。
板１００に素子分離領域１１０を形成する。この分離領
域１１０は所謂ＬＯＣＯＳ分離法やトレンチ分離法で作
成することができ、また、必要に応じて分離部分の表面
１１０ａはシリコン基板１００の表面ａと同一の平面に
近く形成してもよい。次にこの状態で残された活性領域
１２０に先ずＢＦ2イオンを注入する。具体的な注入条
件としては、例えば３０ｋｅＶのエネルギーで、ドーズ
量として１×１０13ｃｍ-2程度注入する。この工程が所
謂しきい値制御であり、注入された層は図１（ｂ）に示
すようにＢＦ2ドーピング層１２５となる。なお、図１
（ｂ）に示す工程では、熱酸化等により、ゲート酸化膜
１４０を形成するとともに、ゲート電極１５０を形成し
ている。
【０００４】その後図１（ｃ）に示すように、浅いエク
ステンション領域１６０を形成すべくＡｓイオン注入を
ゲート電極１５０をマスクとして行う。具体的な注入条
件としては、例えばＡｓイオンを２０ｋｅＶで５×１０
13ｃｍ-2程度注入する。
ステンション領域１６０を形成すべくＡｓイオン注入を
ゲート電極１５０をマスクとして行う。具体的な注入条
件としては、例えばＡｓイオンを２０ｋｅＶで５×１０
13ｃｍ-2程度注入する。
【０００５】次に図１（ｄ）に示すように、ゲート電極
１５０の側面にＳｉＯ2等の絶縁膜材料からなるサイド
ウォール１７０を形成した後、図１（ｅ）に示すように
ゲート電極１５０及びサイドウォール１７０をマスクと
してＡｓイオンの注入を行って深いソース・ドレイン領
域１８０を形成する。この領域１８０は金属電極とのコ
ンタクト形成時などに利用し、また、電気的抵抗を下げ
るために、金属とシリコンの化合物を形成する時にも必
要となる。
１５０の側面にＳｉＯ2等の絶縁膜材料からなるサイド
ウォール１７０を形成した後、図１（ｅ）に示すように
ゲート電極１５０及びサイドウォール１７０をマスクと
してＡｓイオンの注入を行って深いソース・ドレイン領
域１８０を形成する。この領域１８０は金属電極とのコ
ンタクト形成時などに利用し、また、電気的抵抗を下げ
るために、金属とシリコンの化合物を形成する時にも必
要となる。
【０００６】最後に半導体基板に導入された不純物の活
性化のための熱処理を行うわけであるが、この熱処理は
例えば８００〜９００℃で１時間程度行われる。
性化のための熱処理を行うわけであるが、この熱処理は
例えば８００〜９００℃で１時間程度行われる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体装置の製造方法では、今後の微細化（特に
０．１８μｍルール以降）に伴って下記に示すような問
題点が生じる。
従来の半導体装置の製造方法では、今後の微細化（特に
０．１８μｍルール以降）に伴って下記に示すような問
題点が生じる。
【０００８】上記したように、従来の技術では、ソース
・ドレイン領域の形成のために半導体基板に導入される
不純物元素としてはＡｓを用いている。これは、活性化
の熱処理の際に、ＡｓのほうがＰよりも拡散しにくいた
め、トランジスタを微細化してチャネルの長さが短くな
っても制御性よく所望の特性のトランジスタを形成する
ことができ、また、ＡｓのほうがＰよりも質量が小さい
ため、半導体基板に導入する際に浅く導入することが容
易であることに起因している。
・ドレイン領域の形成のために半導体基板に導入される
不純物元素としてはＡｓを用いている。これは、活性化
の熱処理の際に、ＡｓのほうがＰよりも拡散しにくいた
め、トランジスタを微細化してチャネルの長さが短くな
っても制御性よく所望の特性のトランジスタを形成する
ことができ、また、ＡｓのほうがＰよりも質量が小さい
ため、半導体基板に導入する際に浅く導入することが容
易であることに起因している。
【０００９】しかしながら、不純物を半導体基板に導入
した後の熱処理による活性化の促進という点では、本来
ＰのほうがＡｓよりも容易である。そこで本発明は、活
性化率の高いＰをソース・ドレイン領域形成用に不純物
として導入しつつ、活性化のための熱処理によるＰの拡
散を抑制することのできる半導体装置の製造方法を提供
することを主たる目的とする。
した後の熱処理による活性化の促進という点では、本来
ＰのほうがＡｓよりも容易である。そこで本発明は、活
性化率の高いＰをソース・ドレイン領域形成用に不純物
として導入しつつ、活性化のための熱処理によるＰの拡
散を抑制することのできる半導体装置の製造方法を提供
することを主たる目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の半導体装置の製造方法は、半導体基板にし
きい値制御用の高質量の第１の不純物を導入する工程
と、半導体基板上に形成されたゲート電極を少なくとも
マスクとして半導体基板に第２の不純物として燐を導入
した後、第１の不純物及び第２の不純物の活性化のため
の熱処理を行う工程とを有する構成となっている。
めに本発明の半導体装置の製造方法は、半導体基板にし
きい値制御用の高質量の第１の不純物を導入する工程
と、半導体基板上に形成されたゲート電極を少なくとも
マスクとして半導体基板に第２の不純物として燐を導入
した後、第１の不純物及び第２の不純物の活性化のため
の熱処理を行う工程とを有する構成となっている。
【００１１】また、本発明の半導体装置の製造方法は、
半導体基板にソース・ドレイン間のパンチスルー防止用
の高質量の第１の不純物を導入する工程と、半導体基板
上に形成されたゲート電極を少なくともマスクとして半
導体基板に第２の不純物として燐を導入した後、第１の
不純物及び第２の不純物の活性化のための熱処理を行う
工程とを有する構成となっている。
半導体基板にソース・ドレイン間のパンチスルー防止用
の高質量の第１の不純物を導入する工程と、半導体基板
上に形成されたゲート電極を少なくともマスクとして半
導体基板に第２の不純物として燐を導入した後、第１の
不純物及び第２の不純物の活性化のための熱処理を行う
工程とを有する構成となっている。
【００１２】また、上記の構成において第１の不純物と
しては、例えばインジウムを用いる。
しては、例えばインジウムを用いる。
【００１３】上記の構成により、燐という活性化率が高
いものの、拡散しやすい材料を用いてソース・ドレイン
領域を形成してもＩｎなどの高質量不純物の存在によ
り、燐の拡散を抑制することができる。
いものの、拡散しやすい材料を用いてソース・ドレイン
領域を形成してもＩｎなどの高質量不純物の存在によ
り、燐の拡散を抑制することができる。
【００１４】
【発明の実施の形態】以下本発明の実施の形態における
半導体装置の製造方法について図面を参照しながら説明
する。
半導体装置の製造方法について図面を参照しながら説明
する。
【００１５】（実施の形態１）図１は本発明実施の形態
１における半導体装置の製造方法の製造工程断面図を示
したものである。本実施の形態は、しきい値制御用の不
純物として半導体基板に高質量の不純物としてＩｎをイ
オン注入するものであり、以下では図１を参照しながら
順を追って説明する。
１における半導体装置の製造方法の製造工程断面図を示
したものである。本実施の形態は、しきい値制御用の不
純物として半導体基板に高質量の不純物としてＩｎをイ
オン注入するものであり、以下では図１を参照しながら
順を追って説明する。
【００１６】まず図１（ａ）に示すように、シリコン基
板１００に分離領域１１０を形成する。この分離領域１
１０は所謂ＬＯＣＯＳ分離法やトレンチ分離法で作成す
ることができ、また、必要に応じて分離部分の表面１１
０ａはシリコン基板１００の表面ａと同一の平面に近く
形成してもよい。この状態で、残された活性領域１２０
に先ずしきい値制御用の不純物としてＩｎイオンを注入
する。具体的には、例えば２００ｋｅＶのエネルギー
で、ドーズ量として１×１０13ｃｍ-2程度注入する。注
入された層は図１（ｂ）に示すようにＩｎドーピング層
１８５となる。
板１００に分離領域１１０を形成する。この分離領域１
１０は所謂ＬＯＣＯＳ分離法やトレンチ分離法で作成す
ることができ、また、必要に応じて分離部分の表面１１
０ａはシリコン基板１００の表面ａと同一の平面に近く
形成してもよい。この状態で、残された活性領域１２０
に先ずしきい値制御用の不純物としてＩｎイオンを注入
する。具体的には、例えば２００ｋｅＶのエネルギー
で、ドーズ量として１×１０13ｃｍ-2程度注入する。注
入された層は図１（ｂ）に示すようにＩｎドーピング層
１８５となる。
【００１７】なお、図１（ｂ）に示す工程では、Ｉｎイ
オン注入の前もしくは後に、熱酸化等により、ゲート酸
化膜１４０を形成するとともに、ゲート電極１５０を形
成している。
オン注入の前もしくは後に、熱酸化等により、ゲート酸
化膜１４０を形成するとともに、ゲート電極１５０を形
成している。
【００１８】その後図１（ｃ）に示すように、浅いエク
ステンション領域１６０を形成すべくＡｓイオン注入を
行なう。この場合はＡｓイオンを２０ｋｅＶで５×１０
13ｃｍ-2程度注入する。なお、ここではＡｓイオンの注
入により浅いエクステンション領域１６０を形成した
が、不純物としてはＰを用いてもよい。
ステンション領域１６０を形成すべくＡｓイオン注入を
行なう。この場合はＡｓイオンを２０ｋｅＶで５×１０
13ｃｍ-2程度注入する。なお、ここではＡｓイオンの注
入により浅いエクステンション領域１６０を形成した
が、不純物としてはＰを用いてもよい。
【００１９】次に図１（ｄ）に示すように、ゲート電極
１５０の側面にＳｉＯ2等の絶縁膜材料からなるサイド
ウオール１７０を形成した後、図１（ｅ）に示すように
Ｐイオン注入を行って深いソースドレイン領域１８０を
形成する。このＰイオンの注入の具体的な条件としては
１０ｋｅＶで３×１０15ｃｍ-2程度注入してやる。この
領域１８０は金属電極とのコンタクト形成時などに利用
し、また電気的抵抗を下げる為に、金属とシリコンの化
合物を形成する時にも必要となる。
１５０の側面にＳｉＯ2等の絶縁膜材料からなるサイド
ウオール１７０を形成した後、図１（ｅ）に示すように
Ｐイオン注入を行って深いソースドレイン領域１８０を
形成する。このＰイオンの注入の具体的な条件としては
１０ｋｅＶで３×１０15ｃｍ-2程度注入してやる。この
領域１８０は金属電極とのコンタクト形成時などに利用
し、また電気的抵抗を下げる為に、金属とシリコンの化
合物を形成する時にも必要となる。
【００２０】最後に半導体基板に導入された不純物の活
性化のための熱処理を行うわけであるが、この熱処理は
例えば８５０℃で２時間程度行う。
性化のための熱処理を行うわけであるが、この熱処理は
例えば８５０℃で２時間程度行う。
【００２１】上記のようにして形成されたトランジスタ
の特性を評価したところ、Ｐの拡散深さを抑制すること
ができた。比較例として、しきい値制御用の不純物とし
てＢを導入しつつＰをソース・ドレイン領域形成用の不
純物として導入したものと本実施の形態により形成され
たものとのＰの拡散深さを比較すると、比較例が０．３
μｍの深さであったものを、少なくとも１０％抑えるこ
とができた。
の特性を評価したところ、Ｐの拡散深さを抑制すること
ができた。比較例として、しきい値制御用の不純物とし
てＢを導入しつつＰをソース・ドレイン領域形成用の不
純物として導入したものと本実施の形態により形成され
たものとのＰの拡散深さを比較すると、比較例が０．３
μｍの深さであったものを、少なくとも１０％抑えるこ
とができた。
【００２２】このように、本発明者等によれば、Ｐの拡
散を抑制するためにしきい値制御用の不純物として高質
量の不純物であるＩｎを導入することが極めて有用であ
ることが判明した。これは、先ず、Ｉｎが質量数１１５
と非常に重いために、しきい値制御と言った少ないドー
ズでもＳｉ結晶をアモルファス化する効果が高く、先ず
はＰイオン注入直後の深い分布をできるだけ浅い方向へ
しかも制御性良く作る事ができ、かつ、熱処理時に殆ど
拡散しないＩｎに強く引っ張られてＰの拡散も抑えられ
ることに起因していると考えられる。この点はＩｎＰ等
の化合物半導体を形成することからも分かる様に、Ｉｎ
とＰは化学的に結合性が高くなっていると思われる。
散を抑制するためにしきい値制御用の不純物として高質
量の不純物であるＩｎを導入することが極めて有用であ
ることが判明した。これは、先ず、Ｉｎが質量数１１５
と非常に重いために、しきい値制御と言った少ないドー
ズでもＳｉ結晶をアモルファス化する効果が高く、先ず
はＰイオン注入直後の深い分布をできるだけ浅い方向へ
しかも制御性良く作る事ができ、かつ、熱処理時に殆ど
拡散しないＩｎに強く引っ張られてＰの拡散も抑えられ
ることに起因していると考えられる。この点はＩｎＰ等
の化合物半導体を形成することからも分かる様に、Ｉｎ
とＰは化学的に結合性が高くなっていると思われる。
【００２３】（実施の形態２）図２は本発明実施の形態
２における半導体装置の製造方法の製造工程断面図を示
したものである。本実施の形態は、ポケット注入用の不
純物として半導体基板にＩｎをイオン注入するものであ
り、以下では図２を参照しながら順を追って説明する。
なお、ポケット注入とはＭＯＳトランジスタに於いて、
ソース・ドレイン電極間のショートを抑え短いチャネル
で高性能のトランジスタを製造する為に必須の技術であ
る。
２における半導体装置の製造方法の製造工程断面図を示
したものである。本実施の形態は、ポケット注入用の不
純物として半導体基板にＩｎをイオン注入するものであ
り、以下では図２を参照しながら順を追って説明する。
なお、ポケット注入とはＭＯＳトランジスタに於いて、
ソース・ドレイン電極間のショートを抑え短いチャネル
で高性能のトランジスタを製造する為に必須の技術であ
る。
【００２４】まず図２（ａ）に示すように、シリコン基
板１００に分離領域１１０を作成する。分離領域１１０
は所謂ＬＯＣＯＳ分離法やトレンチ分離法で作成し、ま
た、必要に応じて分離領域の表面１１０ａはシリコン基
板１００の表面ａと同一の平面に近く形成してもよい。
その後、熱酸化等によりゲート酸化膜１４０を形成し、
さらにゲート電極１５０を形成する。
板１００に分離領域１１０を作成する。分離領域１１０
は所謂ＬＯＣＯＳ分離法やトレンチ分離法で作成し、ま
た、必要に応じて分離領域の表面１１０ａはシリコン基
板１００の表面ａと同一の平面に近く形成してもよい。
その後、熱酸化等によりゲート酸化膜１４０を形成し、
さらにゲート電極１５０を形成する。
【００２５】次に残された活性領域１２０に先ずＩｎイ
オンを注入する。具体的には、例えば２００ｋｅＶのエ
ネルギーで、ドーズ量として１×１０13ｃｍ-2程度注入
する。これが所謂ポケット注入であり、注入された層は
図２（ｂ）のポケットＩｎドーピング層１９０となる。
オンを注入する。具体的には、例えば２００ｋｅＶのエ
ネルギーで、ドーズ量として１×１０13ｃｍ-2程度注入
する。これが所謂ポケット注入であり、注入された層は
図２（ｂ）のポケットＩｎドーピング層１９０となる。
【００２６】その後図２（ｃ）に示すように、浅いエク
ステンション領域１６０を形成するためにＡｓイオン注
入を行なう。この場合はＡｓイオンを２０ｋｅＶで５×
１０ 13ｃｍ-2程度注入する。なお、ここではＡｓイオン
の注入により浅いエクステンション領域１６０を形成し
たが、不純物としてはＰを用いてもよい。
ステンション領域１６０を形成するためにＡｓイオン注
入を行なう。この場合はＡｓイオンを２０ｋｅＶで５×
１０ 13ｃｍ-2程度注入する。なお、ここではＡｓイオン
の注入により浅いエクステンション領域１６０を形成し
たが、不純物としてはＰを用いてもよい。
【００２７】更に図２（ｄ）に示すように、ゲート電極
１５０の側面にＳｉＯ2等の絶縁膜材料からなるサイド
ウオール１７０を形成した後、図２（ｅ）に示すよう
に、Ｐイオンの注入を行なって深いソースドレイン領域
１８０を形成する。この領域１８０は金属電極とのコン
タクト形成時などに利用でき、また、電気的抵抗を下げ
る為に、金属とシリコンの化合物を形成する時にも必要
となる。
１５０の側面にＳｉＯ2等の絶縁膜材料からなるサイド
ウオール１７０を形成した後、図２（ｅ）に示すよう
に、Ｐイオンの注入を行なって深いソースドレイン領域
１８０を形成する。この領域１８０は金属電極とのコン
タクト形成時などに利用でき、また、電気的抵抗を下げ
る為に、金属とシリコンの化合物を形成する時にも必要
となる。
【００２８】最後に半導体基板に導入された不純物の活
性化のための熱処理を行うわけであるが、この熱処理は
例えば８５０℃で２時間程度行う。
性化のための熱処理を行うわけであるが、この熱処理は
例えば８５０℃で２時間程度行う。
【００２９】上記のようにして形成されたトランジスタ
の特性を評価したところ、上記した実施の形態１の場合
と同様に、Ｐの拡散深さを抑制することができた。
の特性を評価したところ、上記した実施の形態１の場合
と同様に、Ｐの拡散深さを抑制することができた。
【００３０】このように、本発明者等によれば、Ｐの拡
散を抑制するためポケット注入用の不純物として高質量
の不純物であるＩｎを導入することが極めて有用である
ことが判明した。これは、上記した実施の形態１の場合
と同様に、Ｉｎが質量数１１５と非常に重いために、少
ないドーズでもＳｉ結晶をアモルファス化する効果が高
く、先ずはＰイオン注入直後の深い分布をできるだけ浅
い方向へしかも制御性良く作る事ができ、かつ、熱処理
時に殆ど拡散しないＩｎに強く引っ張られてＰの拡散も
抑えられることに起因していると考えられる。この点は
ＩｎＰ等の化合物半導体を形成することからも分かる様
に、ＩｎとＰは化学的に結合性が高くなっていると思わ
れる。
散を抑制するためポケット注入用の不純物として高質量
の不純物であるＩｎを導入することが極めて有用である
ことが判明した。これは、上記した実施の形態１の場合
と同様に、Ｉｎが質量数１１５と非常に重いために、少
ないドーズでもＳｉ結晶をアモルファス化する効果が高
く、先ずはＰイオン注入直後の深い分布をできるだけ浅
い方向へしかも制御性良く作る事ができ、かつ、熱処理
時に殆ど拡散しないＩｎに強く引っ張られてＰの拡散も
抑えられることに起因していると考えられる。この点は
ＩｎＰ等の化合物半導体を形成することからも分かる様
に、ＩｎとＰは化学的に結合性が高くなっていると思わ
れる。
【００３１】以上本発明の半導体装置の製造方法につい
て実施の形態とともに説明を行ったが、本発明において
は、上記の実施の形態１と実施の形態２を組み合わせて
用いることも可能である。すなわち、ソース・ドレイン
領域形成用にＰを注入するに際して、しきい値制御用の
不純物及びポケット注入用不純物として高質量不純物を
用いてやることができる。なお、この高質量不純物とし
て、上記の実施の形態ではＩｎを用いて説明を行った
が、Ａｌなどを用いることも可能である。
て実施の形態とともに説明を行ったが、本発明において
は、上記の実施の形態１と実施の形態２を組み合わせて
用いることも可能である。すなわち、ソース・ドレイン
領域形成用にＰを注入するに際して、しきい値制御用の
不純物及びポケット注入用不純物として高質量不純物を
用いてやることができる。なお、この高質量不純物とし
て、上記の実施の形態ではＩｎを用いて説明を行った
が、Ａｌなどを用いることも可能である。
【００３２】また、従来しきい値制御用に半導体基板に
導入される不純物としては、Ｂが多く用いられている
が、このＢは、活性化の熱処理の際にゲート電極の両端
部に多く拡散し高濃度ボロン領域を形成する傾向があっ
た。このため、半導体装置の微細化と特性の向上が今後
さらに進むと、ゲート電極の長さが短くなり、実効的に
ゲート電極の下部のボロン濃度が高くなり、結果として
閾値電圧が高くなる逆短チャネル効果が起こってしま
う。しかしながら、本発明のようにＩｎ等の高質量不純
物を用いれば、熱処理を行っても必要以上に拡散が生じ
ないため、Ｂを導入した際に生じる上記のような問題点
を解決することができる。
導入される不純物としては、Ｂが多く用いられている
が、このＢは、活性化の熱処理の際にゲート電極の両端
部に多く拡散し高濃度ボロン領域を形成する傾向があっ
た。このため、半導体装置の微細化と特性の向上が今後
さらに進むと、ゲート電極の長さが短くなり、実効的に
ゲート電極の下部のボロン濃度が高くなり、結果として
閾値電圧が高くなる逆短チャネル効果が起こってしま
う。しかしながら、本発明のようにＩｎ等の高質量不純
物を用いれば、熱処理を行っても必要以上に拡散が生じ
ないため、Ｂを導入した際に生じる上記のような問題点
を解決することができる。
【００３３】
【発明の効果】以上のように本発明によれば、半導体装
置作成時に高質量のイオン注入を実施し、これとソース
・ドレイン領域にＰを注入することを組み合わせること
により、従来では避けられなかった、Ｐの拡散などを抑
制することができ、かつ、高質量による結晶のアモルフ
ァス効果によって、浅く低抵抗の接合を形成でき、高性
能の半導体装置を得ることができる。
置作成時に高質量のイオン注入を実施し、これとソース
・ドレイン領域にＰを注入することを組み合わせること
により、従来では避けられなかった、Ｐの拡散などを抑
制することができ、かつ、高質量による結晶のアモルフ
ァス効果によって、浅く低抵抗の接合を形成でき、高性
能の半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の製
造工程断面図
造工程断面図
【図２】本発明の実施の形態２における半導体装置の製
造工程断面図
造工程断面図
【図３】従来の半導体装置の製造工程断面図
１００ 半導体基板 １１０ 素子分離領域 １２０ 活性領域 １２５ ＢＦ2ドーピング層 １４０ ゲート酸化膜 １５０ ゲート電極 １６０ 浅いエクステンション領域 １７０ サイドウオール １８０ 深いソースドレイン領域 １８５ Ｉｎドーピング層 １９０ ポケットＩｎドーピング層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−250729（ＪＰ，Ａ) 特開 平８−250730（ＪＰ，Ａ) 特開 平９−92822（ＪＰ，Ａ) 特開 平８−306915（ＪＰ，Ａ) 特開 平８−172193（ＪＰ，Ａ) 特開 平４−343437（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336
Claims (2)
- 【請求項１】シリコン基板にしきい値制御用の第１の不
純物としてインジウムまたはアルミニウムを導入してＳ
ｉ結晶をアモルファス化する工程と、前記シリコン基板
上に形成されたゲート電極を少なくともマスクとして前
記シリコン基板に第２の不純物として燐を導入した後、
前記第１の不純物および第２の不純物の活性化のための
熱処理を行う工程とを有する半導体装置の製造方法。 - 【請求項２】シリコン基板にソース・ドレイン間のパン
チスルー防止用の第１の不純物としてインジウムまたは
アルミニウムを導入してＳｉ結晶をアモルファス化する
工程と、前記シリコン基板上に形成されたゲート電極を
少なくともマスクとして前記シリコン基板に第２の不純
物として燐を導入した後、前記第１の不純物および第２
の不純物の活性化のための熱処理を行う工程とを有する
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24806597A JP3314683B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24806597A JP3314683B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187706A JPH1187706A (ja) | 1999-03-30 |
| JP3314683B2 true JP3314683B2 (ja) | 2002-08-12 |
Family
ID=17172693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24806597A Expired - Fee Related JP3314683B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3314683B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091093B1 (en) | 1999-09-17 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device having a pocket dopant diffused layer |
| JP3574613B2 (ja) * | 1999-09-17 | 2004-10-06 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2002076332A (ja) | 2000-08-24 | 2002-03-15 | Hitachi Ltd | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
| JP2002100746A (ja) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP4665141B2 (ja) | 2001-06-29 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP4351638B2 (ja) * | 2003-01-31 | 2009-10-28 | 富士通マイクロエレクトロニクス株式会社 | ｎＭＯＳトランジスタの製造方法 |
| JPWO2004112139A1 (ja) | 2003-06-10 | 2006-09-28 | 富士通株式会社 | 半導体装置とその製造方法 |
| US20050104092A1 (en) | 2003-11-19 | 2005-05-19 | International Business Machiness Corportion | Method of reducing dislocation-induced leakage in a strained-layer field-effect transistor |
-
1997
- 1997-09-12 JP JP24806597A patent/JP3314683B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187706A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100393216B1 (ko) | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 | |
| JPH09135025A (ja) | 半導体装置の製造方法 | |
| JP3314683B2 (ja) | 半導体装置の製造方法 | |
| JP4582837B2 (ja) | 半導体装置の製造方法 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| JP3123465B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| JP3166911B2 (ja) | 半導体装置の製造方法 | |
| JP3949211B2 (ja) | 半導体装置の製造方法 | |
| JP3438395B2 (ja) | 半導体装置の製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JPS62120082A (ja) | 半導体装置及びその製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPH04245642A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100505630B1 (ko) | 상승된 소스/드레인을 갖는 모스 전계 효과 트랜지스터의 제조방법 | |
| JPH0437168A (ja) | 半導体装置及びその製造方法 | |
| KR100546812B1 (ko) | 반도체 소자 제조방법 | |
| KR100623373B1 (ko) | Ｍｏｓ 트랜지스터 형성 방법 | |
| KR100226261B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0964343A (ja) | 半導体装置の製造方法 | |
| JP2010278464A (ja) | 半導体装置の製造方法 | |
| JPS61251171A (ja) | 半導体装置の製造方法 | |
| JPH11154650A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |