JP3123465B2 - Ｍｉｓトランジスタの製造方法 - Google Patents
Ｍｉｓトランジスタの製造方法Info
- Publication number
- JP3123465B2 JP3123465B2 JP09150881A JP15088197A JP3123465B2 JP 3123465 B2 JP3123465 B2 JP 3123465B2 JP 09150881 A JP09150881 A JP 09150881A JP 15088197 A JP15088197 A JP 15088197A JP 3123465 B2 JP3123465 B2 JP 3123465B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- conductivity type
- impurity
- implanted
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 84
- 238000000034 method Methods 0.000 title claims description 52
- 239000012535 impurity Substances 0.000 claims description 97
- 238000010438 heat treatment Methods 0.000 claims description 64
- 239000001257 hydrogen Substances 0.000 claims description 59
- 229910052739 hydrogen Inorganic materials 0.000 claims description 59
- -1 hydrogen ions Chemical class 0.000 claims description 48
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 42
- 238000005468 ion implantation Methods 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 41
- 239000012298 atmosphere Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 34
- 238000002513 implantation Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 47
- 229910052796 boron Inorganic materials 0.000 description 47
- 125000004429 atom Chemical group 0.000 description 30
- 238000009792 diffusion process Methods 0.000 description 30
- 229910052785 arsenic Inorganic materials 0.000 description 24
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 24
- 230000000694 effects Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 18
- 230000003213 activating effect Effects 0.000 description 10
- 230000004913 activation Effects 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＩＳトランジス
タの製造方法に関するものであり、特にＭＩＳトランジ
スタのチャネル領域及びソース・ドレイン領域の形成方
法に関するものである。
タの製造方法に関するものであり、特にＭＩＳトランジ
スタのチャネル領域及びソース・ドレイン領域の形成方
法に関するものである。
【０００２】
【従来の技術】ＭＩＳトランジスタは、金属−絶縁膜−
半導体の３層構造で金属電極に電圧を掛けて、絶縁膜を
介して半導体表面の伝導度を制御するトランジスタであ
り、絶縁膜が酸化シリコンであるＭＯＳ等がある。中で
も、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）
は、半導体集積回路に広く使われている。
半導体の３層構造で金属電極に電圧を掛けて、絶縁膜を
介して半導体表面の伝導度を制御するトランジスタであ
り、絶縁膜が酸化シリコンであるＭＯＳ等がある。中で
も、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）
は、半導体集積回路に広く使われている。
【０００３】以下に、従来の一般的なＭＯＳＦＥＴの製
造方法を説明する。図１３及び図１４には、従来のｎＭ
ＯＳＦＥＴの製造方法を工程順に示したｎＭＯＳＦＥＴ
の断面図を示す。まず、図１３（ａ）に示すように、ｐ
型半導体基板１０１上の素子分離領域にはＬＯＣＯＳ
（Local Oxidation of Silicon）法等によりフィールド
酸化膜１０２を、素子領域には犠牲酸化膜１０３を形成
する。次に図１３（ｂ）に示すように、犠牲酸化膜１０
３を通して素子領域にｎＭＯＳＦＥＴのしきい値電圧を
制御するためのホウ素（Ｂ）をイオン注入し、ｐ-チャ
ネル領域１０４Ａを形成する。一般的なＭＯＳＦＥＴの
製造方法では、しきい値電圧の制御だけでなく短チャネ
ル効果やパンチスルーを抑制するために、数種類の条件
で不純物を何段階かに分けて注入することによりチャネ
ル領域の不純物プロファイルを最適化している。ホウ素
注入によるダメージ回復及びホウ素の活性化を目的とし
て窒素雰囲気中で熱処理を行う。このようにしてｐ-チ
ャネル領域１０４Ａは、活性化されたｐ-チャネル領域
１０４Ｂとなる。さらに犠牲酸化膜１０３をエッチング
除去する。次に図１３（ｃ）に示すように、ゲート酸化
膜１０５、ゲート電極１０６を順次形成する。
造方法を説明する。図１３及び図１４には、従来のｎＭ
ＯＳＦＥＴの製造方法を工程順に示したｎＭＯＳＦＥＴ
の断面図を示す。まず、図１３（ａ）に示すように、ｐ
型半導体基板１０１上の素子分離領域にはＬＯＣＯＳ
（Local Oxidation of Silicon）法等によりフィールド
酸化膜１０２を、素子領域には犠牲酸化膜１０３を形成
する。次に図１３（ｂ）に示すように、犠牲酸化膜１０
３を通して素子領域にｎＭＯＳＦＥＴのしきい値電圧を
制御するためのホウ素（Ｂ）をイオン注入し、ｐ-チャ
ネル領域１０４Ａを形成する。一般的なＭＯＳＦＥＴの
製造方法では、しきい値電圧の制御だけでなく短チャネ
ル効果やパンチスルーを抑制するために、数種類の条件
で不純物を何段階かに分けて注入することによりチャネ
ル領域の不純物プロファイルを最適化している。ホウ素
注入によるダメージ回復及びホウ素の活性化を目的とし
て窒素雰囲気中で熱処理を行う。このようにしてｐ-チ
ャネル領域１０４Ａは、活性化されたｐ-チャネル領域
１０４Ｂとなる。さらに犠牲酸化膜１０３をエッチング
除去する。次に図１３（ｃ）に示すように、ゲート酸化
膜１０５、ゲート電極１０６を順次形成する。
【０００４】次に図１４（ａ）に示すように、ゲート電
極１０６と自己整合的に砒素（Ａｓ）をイオン注入する
ことでソース・ドレインｎ+領域１０７Ａを形成する。
最後に図１４（ｂ）に示すように、注入された砒素によ
り形成されたソース・ドレインｎ+領域１０７Ａを電気
的に十分活性化するために窒素雰囲気中で熱処理を行う
ことにより、活性化されたソース・ドレインｎ+領域１
０７Ｂを形成してｎＭＯＳＦＥＴを完成させる。
極１０６と自己整合的に砒素（Ａｓ）をイオン注入する
ことでソース・ドレインｎ+領域１０７Ａを形成する。
最後に図１４（ｂ）に示すように、注入された砒素によ
り形成されたソース・ドレインｎ+領域１０７Ａを電気
的に十分活性化するために窒素雰囲気中で熱処理を行う
ことにより、活性化されたソース・ドレインｎ+領域１
０７Ｂを形成してｎＭＯＳＦＥＴを完成させる。
【０００５】半導体基板中へ不純物を導入する方法とし
ては、固相拡散法及びプラズマドーピング法等がある。
しかしながら、最も多く用いられている方法は前記イオ
ン注入法である。イオン注入法の長所としては、不純物
プロファイル（濃度分布）及び不純物濃度を再現性よく
形成できることである。そのため、イオン注入法はウェ
ルやソース・ドレインなどの半導体基板中への不純物導
入工程のほとんどに使用されている。
ては、固相拡散法及びプラズマドーピング法等がある。
しかしながら、最も多く用いられている方法は前記イオ
ン注入法である。イオン注入法の長所としては、不純物
プロファイル（濃度分布）及び不純物濃度を再現性よく
形成できることである。そのため、イオン注入法はウェ
ルやソース・ドレインなどの半導体基板中への不純物導
入工程のほとんどに使用されている。
【０００６】一方、イオン注入法の短所として、注入に
よりダメージ領域が発生する問題が挙げられる。ダメー
ジ領域とは、イオンの注入により半導体基板中のＳｉ原
子が結晶格子位置から弾き飛ばされて格子間原子となっ
たＳｉ原子や、結晶格子に生じた空孔が存在する領域の
ことである。しかし、このようにして生成したダメージ
領域は、多くの場合、その後の半導体製造工程で行われ
る熱処理工程によって回復する。そのため、このダメー
ジ領域が原因となる歩留まりの低下は小さく、ダメージ
領域に起因する電気的な異常リークは発生しない。
よりダメージ領域が発生する問題が挙げられる。ダメー
ジ領域とは、イオンの注入により半導体基板中のＳｉ原
子が結晶格子位置から弾き飛ばされて格子間原子となっ
たＳｉ原子や、結晶格子に生じた空孔が存在する領域の
ことである。しかし、このようにして生成したダメージ
領域は、多くの場合、その後の半導体製造工程で行われ
る熱処理工程によって回復する。そのため、このダメー
ジ領域が原因となる歩留まりの低下は小さく、ダメージ
領域に起因する電気的な異常リークは発生しない。
【０００７】また、他の短所としては、イオン注入によ
り結晶格子位置から弾き飛ばされた格子間原子であるＳ
ｉ原子が不純物の異常拡散、即ち増速拡散を助長するこ
とが挙げられる。増速拡散とは、例えばホウ素原子等の
不純物と弾き飛ばされたＳｉ原子とがペアを作ることに
より、それら不純物を含むペアが通常のバルク中の拡散
よりも速く拡散する現象である。この増速拡散は制御す
ることが難しく、かつＭＯＳＦＥＴの電気特性に悪影響
を与える。
り結晶格子位置から弾き飛ばされた格子間原子であるＳ
ｉ原子が不純物の異常拡散、即ち増速拡散を助長するこ
とが挙げられる。増速拡散とは、例えばホウ素原子等の
不純物と弾き飛ばされたＳｉ原子とがペアを作ることに
より、それら不純物を含むペアが通常のバルク中の拡散
よりも速く拡散する現象である。この増速拡散は制御す
ることが難しく、かつＭＯＳＦＥＴの電気特性に悪影響
を与える。
【０００８】半導体集積回路に用いられるＭＯＳＦＥＴ
は、高集積化、微細化、高速化及び低電圧化（低消費電
力化）の要請から、短チャネル効果を抑えつつ、しきい
値電圧を下げる必要がある。しかしながら、図１５に示
す従来のｎＭＯＳＦＥＴにおける逆短チャネル効果曲線
より分かるように、増速拡散は長チャネル領域よりも短
チャネル領域においてしきい値電圧が高くなる、逆短チ
ャネル効果の原因となる。さらに短チャネルでのパンチ
スルーも起こりやすくなる。
は、高集積化、微細化、高速化及び低電圧化（低消費電
力化）の要請から、短チャネル効果を抑えつつ、しきい
値電圧を下げる必要がある。しかしながら、図１５に示
す従来のｎＭＯＳＦＥＴにおける逆短チャネル効果曲線
より分かるように、増速拡散は長チャネル領域よりも短
チャネル領域においてしきい値電圧が高くなる、逆短チ
ャネル効果の原因となる。さらに短チャネルでのパンチ
スルーも起こりやすくなる。
【０００９】この逆短チャネル効果のメカニズムを以下
に説明する。図１６には、チャネル長さが異なる二つの
ｎＭＯＳＦＥＴの断面図を示す。図１６（ａ）には長チ
ャネルのｎＭＯＳＦＥＴの断面図を示す。例えば砒素イ
オン注入によりｎ+拡散領域１１１を形成すると、格子
間Ｓｉ原子が発生してホウ素の増速拡散が起こる。その
場合には、図１６（ａ）に示すようにｎ+拡散領域１１
１周辺のホウ素の濃度が低下する（図１６（ａ）中の１
１２で示した領域）。増速拡散したホウ素は、ｎ+拡散
領域１１１内の欠陥領域に捕獲されるか、あるいは基板
表面のゲート電極１１３Ａの直下のソース・ドレイン端
に蓄積する（図１６（ａ）中の１１４で示した領域）。
に説明する。図１６には、チャネル長さが異なる二つの
ｎＭＯＳＦＥＴの断面図を示す。図１６（ａ）には長チ
ャネルのｎＭＯＳＦＥＴの断面図を示す。例えば砒素イ
オン注入によりｎ+拡散領域１１１を形成すると、格子
間Ｓｉ原子が発生してホウ素の増速拡散が起こる。その
場合には、図１６（ａ）に示すようにｎ+拡散領域１１
１周辺のホウ素の濃度が低下する（図１６（ａ）中の１
１２で示した領域）。増速拡散したホウ素は、ｎ+拡散
領域１１１内の欠陥領域に捕獲されるか、あるいは基板
表面のゲート電極１１３Ａの直下のソース・ドレイン端
に蓄積する（図１６（ａ）中の１１４で示した領域）。
【００１０】一方、図１６（ｂ）には短チャネルのｎＭ
ＯＳＦＥＴの断面図を示す。このように短チャネルにな
ると、相対的にチャネル領域部分のホウ素濃度が高くな
るため（図１６（ｂ）中の１１４で示した領域）、逆短
チャネル効果が起こる。さらにこのような短チャネルの
ｎＭＯＳＦＥＴでは、ホウ素濃度の高い領域１１４の直
下にホウ素濃度の非常に低い領域１１２ができるため、
パンチスルーが起こりやすくなる。つまり増速拡散のた
めに、短チャネル効果の抑制と低しきい値電圧化が難し
くなる。したがって、増速拡散をいかにして抑制するか
が重要になる。
ＯＳＦＥＴの断面図を示す。このように短チャネルにな
ると、相対的にチャネル領域部分のホウ素濃度が高くな
るため（図１６（ｂ）中の１１４で示した領域）、逆短
チャネル効果が起こる。さらにこのような短チャネルの
ｎＭＯＳＦＥＴでは、ホウ素濃度の高い領域１１４の直
下にホウ素濃度の非常に低い領域１１２ができるため、
パンチスルーが起こりやすくなる。つまり増速拡散のた
めに、短チャネル効果の抑制と低しきい値電圧化が難し
くなる。したがって、増速拡散をいかにして抑制するか
が重要になる。
【００１１】以上のように、従来のＭＯＳＦＥＴの製造
方法において、チャネル領域の不純物の増速拡散は、Ｍ
ＯＳＦＥＴの性能向上を困難にする一因となっていた。
方法において、チャネル領域の不純物の増速拡散は、Ｍ
ＯＳＦＥＴの性能向上を困難にする一因となっていた。
【００１２】イオン注入を用いつつ増速拡散を抑制でき
るＭＩＳトランジスタ及びその製造方法として、本出願
人らは既に特開平８−１８０４７号公報に記載の技術を
提案している。図１７及び図１８には、特開平８−１８
０４７号公報に記載のｎＭＯＳＦＥＴの製造方法を工程
順に示したｎＭＯＳＦＥＴの断面図を示す。まず、図１
７（ａ）に示すようにｐ型半導体基板１０１上にフィー
ルド酸化膜１０２、ゲート酸化膜１０５、ゲート電極１
０６を形成する。次に図１７（ｂ）に示すように、ゲー
ト電極１０６と自己整合的に砒素をイオン注入してソー
ス・ドレインｎ+領域１０７Ａを形成する。この段階で
はソース・ドレインｎ+領域１０７Ａは活性化されてい
ないため、次に図１７（ｃ）に示すように、窒素雰囲気
中で高温の条件下、例えば９００℃で１０分あるいは１
０００℃で３０秒の熱処理を行う。砒素注入の際に発生
しホウ素の増速拡散の原因になる格子間Ｓｉ原子は、こ
の熱処理工程により空孔と再結合して、そのほとんどが
消滅する。
るＭＩＳトランジスタ及びその製造方法として、本出願
人らは既に特開平８−１８０４７号公報に記載の技術を
提案している。図１７及び図１８には、特開平８−１８
０４７号公報に記載のｎＭＯＳＦＥＴの製造方法を工程
順に示したｎＭＯＳＦＥＴの断面図を示す。まず、図１
７（ａ）に示すようにｐ型半導体基板１０１上にフィー
ルド酸化膜１０２、ゲート酸化膜１０５、ゲート電極１
０６を形成する。次に図１７（ｂ）に示すように、ゲー
ト電極１０６と自己整合的に砒素をイオン注入してソー
ス・ドレインｎ+領域１０７Ａを形成する。この段階で
はソース・ドレインｎ+領域１０７Ａは活性化されてい
ないため、次に図１７（ｃ）に示すように、窒素雰囲気
中で高温の条件下、例えば９００℃で１０分あるいは１
０００℃で３０秒の熱処理を行う。砒素注入の際に発生
しホウ素の増速拡散の原因になる格子間Ｓｉ原子は、こ
の熱処理工程により空孔と再結合して、そのほとんどが
消滅する。
【００１３】次に図１８（ａ）に示すように、ゲート電
極を通して半導体基板にホウ素を１０12〜１０13ａｔｏ
ｍｓ／ｃｍ2注入し、ｐ-チャネル領域１０４Ａを形成す
る。最後に図１８（ｂ）に示すように、注入されたホウ
素により形成されたｐ-チャネル領域１０４Ａを活性化
するため、窒素雰囲気中で例えば８００〜９００℃の熱
処理を行い、活性化されたｐ-チャネル領域１０４Ｂと
する。
極を通して半導体基板にホウ素を１０12〜１０13ａｔｏ
ｍｓ／ｃｍ2注入し、ｐ-チャネル領域１０４Ａを形成す
る。最後に図１８（ｂ）に示すように、注入されたホウ
素により形成されたｐ-チャネル領域１０４Ａを活性化
するため、窒素雰囲気中で例えば８００〜９００℃の熱
処理を行い、活性化されたｐ-チャネル領域１０４Ｂと
する。
【００１４】砒素注入により発生した格子間Ｓｉ原子
は、前記のように図１７（ｃ）に示す工程において消滅
しており、かつホウ素を１０12〜１０13ａｔｏｍｓ／ｃ
ｍ2注入した程度では格子間Ｓｉ原子はあまり発生しな
いため、８００〜９００℃の熱処理では著しい増速拡散
は起こらない。
は、前記のように図１７（ｃ）に示す工程において消滅
しており、かつホウ素を１０12〜１０13ａｔｏｍｓ／ｃ
ｍ2注入した程度では格子間Ｓｉ原子はあまり発生しな
いため、８００〜９００℃の熱処理では著しい増速拡散
は起こらない。
【００１５】
【発明が解決しようとする課題】前記特開平８−１８０
４７号公報に示される技術は、前記のようにゲート電極
及びゲート酸化膜を通してＭＯＳＦＥＴのチャネル領域
にホウ素を注入する技術である。したがって、ホウ素が
ゲート酸化膜に導入される。しかしながらホウ素がゲー
ト酸化膜中に存在すると、ゲート酸化膜の長期信頼性が
劣化する場合がある。そのため、ＭＩＳトランジスタの
製造方法において、良好に増速拡散現象の発生を抑制で
きる、更に改良された技術が望まれている。
４７号公報に示される技術は、前記のようにゲート電極
及びゲート酸化膜を通してＭＯＳＦＥＴのチャネル領域
にホウ素を注入する技術である。したがって、ホウ素が
ゲート酸化膜に導入される。しかしながらホウ素がゲー
ト酸化膜中に存在すると、ゲート酸化膜の長期信頼性が
劣化する場合がある。そのため、ＭＩＳトランジスタの
製造方法において、良好に増速拡散現象の発生を抑制で
きる、更に改良された技術が望まれている。
【００１６】本発明が解決しようとする課題は、不純物
の増速拡散をより良好に制御でき、その結果として低し
きい値電圧化が可能であり、かつ、短チャネル効果に強
いＭＩＳトランジスタの製造方法を提供することであ
る。
の増速拡散をより良好に制御でき、その結果として低し
きい値電圧化が可能であり、かつ、短チャネル効果に強
いＭＩＳトランジスタの製造方法を提供することであ
る。
【００１７】
【課題を解決するための手段】前記課題を解決するた
め、本発明のＭＩＳトランジスタの製造方法は、一導電
型不純物を導入しチャネル領域を形成した半導体基板上
に形成するゲート電極とゲート絶縁膜とを有するＭＩＳ
トランジスタの製造方法において、前記ゲート電極と前
記ゲート絶縁膜とを通して前記ゲート電極直下のチャネ
ル領域に水素イオン注入し、前記一導電型不純物とは逆
導電型の不純物を前記ゲート電極と自己整合的にイオン
注入してソース・ドレイン領域の形成を行った後、不活
性雰囲気中または窒素雰囲気中で熱処理を行うことを特
徴とする。
め、本発明のＭＩＳトランジスタの製造方法は、一導電
型不純物を導入しチャネル領域を形成した半導体基板上
に形成するゲート電極とゲート絶縁膜とを有するＭＩＳ
トランジスタの製造方法において、前記ゲート電極と前
記ゲート絶縁膜とを通して前記ゲート電極直下のチャネ
ル領域に水素イオン注入し、前記一導電型不純物とは逆
導電型の不純物を前記ゲート電極と自己整合的にイオン
注入してソース・ドレイン領域の形成を行った後、不活
性雰囲気中または窒素雰囲気中で熱処理を行うことを特
徴とする。
【００１８】また、本発明のＭＩＳトランジスタの製造
方法は、前記一導電型不純物とは逆導電型の不純物を前
記ゲート電極と自己整合的にイオン注入してソース・ド
レイン領域を形成する前に、前記ゲート電極と自己整合
的にイオン注入することでＬＤＤ領域を形成することを
特徴とする。
方法は、前記一導電型不純物とは逆導電型の不純物を前
記ゲート電極と自己整合的にイオン注入してソース・ド
レイン領域を形成する前に、前記ゲート電極と自己整合
的にイオン注入することでＬＤＤ領域を形成することを
特徴とする。
【００１９】本発明のＭＩＳトランジスタの製造方法
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成するゲート電極とゲート絶縁膜とを有
するＭＩＳトランジスタの製造方法において、（１）前
記ゲート電極と前記ゲート絶縁膜とを通して前記ゲート
電極直下のチャネル領域に水素イオンをイオン注入する
工程と、（２）前記一導電型不純物とは逆導電型の不純
物を前記ゲート電極と自己整合的にイオン注入してソー
ス・ドレイン領域を形成する工程と、（３）不活性雰囲
気中または窒素雰囲気中で熱処理を行う工程、とを含む
ことを特徴とする。
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成するゲート電極とゲート絶縁膜とを有
するＭＩＳトランジスタの製造方法において、（１）前
記ゲート電極と前記ゲート絶縁膜とを通して前記ゲート
電極直下のチャネル領域に水素イオンをイオン注入する
工程と、（２）前記一導電型不純物とは逆導電型の不純
物を前記ゲート電極と自己整合的にイオン注入してソー
ス・ドレイン領域を形成する工程と、（３）不活性雰囲
気中または窒素雰囲気中で熱処理を行う工程、とを含む
ことを特徴とする。
【００２０】本発明のＭＩＳトランジスタの製造方法
は、一導電型の半導体基板上にゲート電極とゲート絶縁
膜とを有するＭＩＳトランジスタの製造方法おいて、前
記一導電型とは逆導電型の不純物を前記ゲート電極と自
己整合的にイオン注入してソース・ドレイン領域を形成
し、前記ゲート電極と前記ゲート絶縁膜とを通して前記
ゲート電極直下のチャネル領域に水素イオンを注入した
後、不活性雰囲気中または窒素雰囲気中で熱処理を行
い、前記ソース・ドレイン領域の不純物を電気的に活性
化することを特徴とする。
は、一導電型の半導体基板上にゲート電極とゲート絶縁
膜とを有するＭＩＳトランジスタの製造方法おいて、前
記一導電型とは逆導電型の不純物を前記ゲート電極と自
己整合的にイオン注入してソース・ドレイン領域を形成
し、前記ゲート電極と前記ゲート絶縁膜とを通して前記
ゲート電極直下のチャネル領域に水素イオンを注入した
後、不活性雰囲気中または窒素雰囲気中で熱処理を行
い、前記ソース・ドレイン領域の不純物を電気的に活性
化することを特徴とする。
【００２１】本発明のＭＩＳトランジスタの製造方法
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入す
る工程と、（２）前記一導電型不純物とは逆導電型の第
１の不純物を前記ゲート電極と自己整合的にイオン注入
してＬＤＤ領域を形成する工程と、（３）前記逆導電型
の第１の不純物と同導電型の第２の不純物を前記ゲート
電極と自己整合的にイオン注入してソース・ドレイン領
域を形成する工程と、（４）不活性雰囲気中または窒素
雰囲気中で熱処理を行う工程、とを含むことを特徴とす
る。
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入す
る工程と、（２）前記一導電型不純物とは逆導電型の第
１の不純物を前記ゲート電極と自己整合的にイオン注入
してＬＤＤ領域を形成する工程と、（３）前記逆導電型
の第１の不純物と同導電型の第２の不純物を前記ゲート
電極と自己整合的にイオン注入してソース・ドレイン領
域を形成する工程と、（４）不活性雰囲気中または窒素
雰囲気中で熱処理を行う工程、とを含むことを特徴とす
る。
【００２２】本発明のＭＩＳトランジスタの製造方法
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成する工程と、（２）前記逆導電型の第１の不純物と
同導電型の第２の不純物を前記ゲート電極と自己整合的
にイオン注入してソース・ドレイン領域を形成する工程
と、（３）前記ゲート電極と前記ゲート絶縁膜とを通し
て前記ゲート電極直下のチャネル領域に水素イオンをイ
オン注入する工程と、（４）不活性雰囲気中または窒素
雰囲気中で熱処理を行う工程とを含むことを特徴とす
る。
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成する工程と、（２）前記逆導電型の第１の不純物と
同導電型の第２の不純物を前記ゲート電極と自己整合的
にイオン注入してソース・ドレイン領域を形成する工程
と、（３）前記ゲート電極と前記ゲート絶縁膜とを通し
て前記ゲート電極直下のチャネル領域に水素イオンをイ
オン注入する工程と、（４）不活性雰囲気中または窒素
雰囲気中で熱処理を行う工程とを含むことを特徴とす
る。
【００２３】本発明のＭＩＳトランジスタの製造方法
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入す
る工程と、（２）前記一導電型不純物とは逆導電型の第
１の不純物を前記ゲート電極と自己整合的にイオン注入
してＬＤＤ領域を形成する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記逆導電型の第１の不純物と同導電型の第２の
不純物を前記ゲート電極と自己整合的にイオン注入して
ソース・ドレイン領域を形成する工程と、（５）不活性
雰囲気中または窒素雰囲気中で第２の熱処理を行う工程
とを含むことを特徴とする。
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入す
る工程と、（２）前記一導電型不純物とは逆導電型の第
１の不純物を前記ゲート電極と自己整合的にイオン注入
してＬＤＤ領域を形成する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記逆導電型の第１の不純物と同導電型の第２の
不純物を前記ゲート電極と自己整合的にイオン注入して
ソース・ドレイン領域を形成する工程と、（５）不活性
雰囲気中または窒素雰囲気中で第２の熱処理を行う工程
とを含むことを特徴とする。
【００２４】本発明のＭＩＳトランジスタの製造方法
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成する工程と、（２）前記ゲート電極と前記ゲート絶
縁膜とを通して前記ゲート電極直下のチャネル領域に水
素イオンをイオン注入する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記逆導電型の第１の不純物と同導電型の第２の
不純物を前記ゲート電極と自己整合的にイオン注入して
ソース・ドレイン領域を形成する工程と、（５）不活性
雰囲気中または窒素雰囲気中で第２の熱処理を行う工程
とを含むことを特徴とする。
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成する工程と、（２）前記ゲート電極と前記ゲート絶
縁膜とを通して前記ゲート電極直下のチャネル領域に水
素イオンをイオン注入する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記逆導電型の第１の不純物と同導電型の第２の
不純物を前記ゲート電極と自己整合的にイオン注入して
ソース・ドレイン領域を形成する工程と、（５）不活性
雰囲気中または窒素雰囲気中で第２の熱処理を行う工程
とを含むことを特徴とする。
【００２５】本発明のＭＩＳトランジスタの製造方法
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入す
る工程と、（２）前記一導電型不純物とは逆導電型の第
１の不純物を前記ゲート電極と自己整合的にイオン注入
してＬＤＤ領域を形成する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記ゲート電極と前記ゲート絶縁膜とを通して前
記ゲート電極直下のチャネル領域に水素イオンをイオン
注入する工程と、（５）前記逆導電型の第１の不純物と
同導電型の第２の不純物を前記ゲート電極と自己整合的
にイオン注入してソース・ドレイン領域を形成する工程
と、（６）不活性雰囲気中または窒素雰囲気中で第２の
熱処理を行う工程とを含むことを特徴とする。
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入す
る工程と、（２）前記一導電型不純物とは逆導電型の第
１の不純物を前記ゲート電極と自己整合的にイオン注入
してＬＤＤ領域を形成する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記ゲート電極と前記ゲート絶縁膜とを通して前
記ゲート電極直下のチャネル領域に水素イオンをイオン
注入する工程と、（５）前記逆導電型の第１の不純物と
同導電型の第２の不純物を前記ゲート電極と自己整合的
にイオン注入してソース・ドレイン領域を形成する工程
と、（６）不活性雰囲気中または窒素雰囲気中で第２の
熱処理を行う工程とを含むことを特徴とする。
【００２６】本発明のＭＩＳトランジスタの製造方法
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成する工程と、（２）前記ゲート電極と前記ゲート絶
縁膜とを通して前記ゲート電極直下のチャネル領域に水
素イオンをイオン注入する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記ゲート電極と前記ゲート絶縁膜とを通して前
記ゲート電極直下のチャネル領域に水素イオンをイオン
注入する工程と、（５）前記逆導電型の第１の不純物と
同導電型の第２の不純物を前記ゲート電極と自己整合的
にイオン注入してソース・ドレイン領域を形成する工程
と、（６）不活性雰囲気中または窒素雰囲気中で第２の
熱処理を行う工程とを含むことを特徴とする。
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成する工程と、（２）前記ゲート電極と前記ゲート絶
縁膜とを通して前記ゲート電極直下のチャネル領域に水
素イオンをイオン注入する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記ゲート電極と前記ゲート絶縁膜とを通して前
記ゲート電極直下のチャネル領域に水素イオンをイオン
注入する工程と、（５）前記逆導電型の第１の不純物と
同導電型の第２の不純物を前記ゲート電極と自己整合的
にイオン注入してソース・ドレイン領域を形成する工程
と、（６）不活性雰囲気中または窒素雰囲気中で第２の
熱処理を行う工程とを含むことを特徴とする。
【００２７】本発明のＭＩＳトランジスタの製造方法
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入す
る工程と、（２）前記一導電型不純物とは逆導電型の第
１の不純物を前記ゲート電極と自己整合的にイオン注入
してＬＤＤ領域を形成する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記逆導電型の第１の不純物と同導電型の第２の
不純物を前記ゲート電極と自己整合的にイオン注入して
ソース・ドレイン領域を形成する工程と、（５）前記ゲ
ート電極と前記ゲート絶縁膜とを通して前記ゲート電極
直下のチャネル領域に水素イオンをイオン注入する工程
と、（６）不活性雰囲気中または窒素雰囲気中で第２の
熱処理を行う工程とを含むことを特徴とする。
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入す
る工程と、（２）前記一導電型不純物とは逆導電型の第
１の不純物を前記ゲート電極と自己整合的にイオン注入
してＬＤＤ領域を形成する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記逆導電型の第１の不純物と同導電型の第２の
不純物を前記ゲート電極と自己整合的にイオン注入して
ソース・ドレイン領域を形成する工程と、（５）前記ゲ
ート電極と前記ゲート絶縁膜とを通して前記ゲート電極
直下のチャネル領域に水素イオンをイオン注入する工程
と、（６）不活性雰囲気中または窒素雰囲気中で第２の
熱処理を行う工程とを含むことを特徴とする。
【００２８】本発明のＭＩＳトランジスタの製造方法
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成する工程と、（２）前記ゲート電極と前記ゲート絶
縁膜とを通して前記ゲート電極直下のチャネル領域に水
素イオンをイオン注入する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記逆導電型の第１の不純物と同導電型の第２の
不純物を前記ゲート電極と自己整合的にイオン注入して
ソース・ドレイン領域を形成する工程と、（５）前記ゲ
ート電極と前記ゲート絶縁膜とを通して前記ゲート電極
直下のチャネル領域に水素イオンをイオン注入する工程
と、（６）不活性雰囲気中または窒素雰囲気中で第２の
熱処理を行う工程とを含むことを特徴とする。
は、一導電型不純物を導入しチャネル領域を形成した半
導体基板上に形成する、ゲート電極とゲート絶縁膜とを
有するＭＩＳトランジスタの製造方法において、（１）
前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成する工程と、（２）前記ゲート電極と前記ゲート絶
縁膜とを通して前記ゲート電極直下のチャネル領域に水
素イオンをイオン注入する工程と、（３）不活性雰囲気
中または窒素雰囲気中で第１の熱処理を行う工程と、
（４）前記逆導電型の第１の不純物と同導電型の第２の
不純物を前記ゲート電極と自己整合的にイオン注入して
ソース・ドレイン領域を形成する工程と、（５）前記ゲ
ート電極と前記ゲート絶縁膜とを通して前記ゲート電極
直下のチャネル領域に水素イオンをイオン注入する工程
と、（６）不活性雰囲気中または窒素雰囲気中で第２の
熱処理を行う工程とを含むことを特徴とする。
【００２９】本発明のＭＩＳトランジスタの製造方法
は、前記ゲート電極直下のチャネル領域にイオン注入す
る工程において、１×１０15ａｔｏｍｓ／ｃｍ2以上の
注入量で水素イオンをイオン注入することを特徴とす
る。
は、前記ゲート電極直下のチャネル領域にイオン注入す
る工程において、１×１０15ａｔｏｍｓ／ｃｍ2以上の
注入量で水素イオンをイオン注入することを特徴とす
る。
【００３０】本発明のＭＩＳトランジスタの製造方法
は、前記熱処理を行う工程において、８００℃以上の熱
処理を行うことを特徴とする。
は、前記熱処理を行う工程において、８００℃以上の熱
処理を行うことを特徴とする。
【００３１】
【発明の実施の形態】本発明においては、ＭＩＳトラン
ジスタの製造時にソース・ドレイン領域形成のための砒
素注入領域の活性化熱処理を行う前に、水素イオン注入
を行う。これにより、従来問題となっていたソース・ド
レイン形成のための砒素注入による格子間原子が原因と
なるチャネル領域の不純物の増速拡散を制御することが
できる。また、この技術は短チャネル効果を低減するた
めのＬＤＤ（Lightly Doped Drain）構造を有する、Ｌ
ＤＤトランジスタ形成時にも適用することができる。水
素イオン注入後には所定の温度条件で、ＭＩＳトランジ
スタを形成している半導体基板の熱処理を行い、ソース
・ドレイン領域あるいはＬＤＤ領域の活性化を行う。こ
の水素イオン注入及びその後の熱処理工程は、製造工程
中に一回もしくは複数回行うことができる。また、水素
イオン注入工程と熱処理工程との間にその他の製造工程
を挿入することも可能である。
ジスタの製造時にソース・ドレイン領域形成のための砒
素注入領域の活性化熱処理を行う前に、水素イオン注入
を行う。これにより、従来問題となっていたソース・ド
レイン形成のための砒素注入による格子間原子が原因と
なるチャネル領域の不純物の増速拡散を制御することが
できる。また、この技術は短チャネル効果を低減するた
めのＬＤＤ（Lightly Doped Drain）構造を有する、Ｌ
ＤＤトランジスタ形成時にも適用することができる。水
素イオン注入後には所定の温度条件で、ＭＩＳトランジ
スタを形成している半導体基板の熱処理を行い、ソース
・ドレイン領域あるいはＬＤＤ領域の活性化を行う。こ
の水素イオン注入及びその後の熱処理工程は、製造工程
中に一回もしくは複数回行うことができる。また、水素
イオン注入工程と熱処理工程との間にその他の製造工程
を挿入することも可能である。
【００３２】図８には、ｎ+拡散領域とｐウェルが存在
する半導体装置の断面図を示す。このｎ+拡散領域１１
とｐウェル１２とのｐｎ接合において、ｉ−ｉ’断面で
の不純物濃度プロファイルをＳＩＭＳ（Secondary Ion
Mass Spectroscopy）により測定した。以下にその結果
を示し、それらより得られる水素イオン注入時の適した
各注入条件を示す。
する半導体装置の断面図を示す。このｎ+拡散領域１１
とｐウェル１２とのｐｎ接合において、ｉ−ｉ’断面で
の不純物濃度プロファイルをＳＩＭＳ（Secondary Ion
Mass Spectroscopy）により測定した。以下にその結果
を示し、それらより得られる水素イオン注入時の適した
各注入条件を示す。
【００３３】図９には、ソース・ドレイン領域の砒素を
活性化する前後の、ホウ素の深さ方向のプロファイルを
示す。ホウ素は、第１注入として３００ｋｅＶで２×１
０13ａｔｏｍｓ／ｃｍ2、第２注入として１００ｋｅＶ
で４×１０12ａｔｏｍｓ／ｃｍ2、第３注入として３０
ｋｅＶで６×１０12ａｔｏｍｓ／ｃｍ2の条件でイオン
注入されており、注入後窒素雰囲気中で８５０℃で３０
分の熱処理が施されている。ソース・ドレイン領域の砒
素は３０ｋｅＶで１．５×１０15ａｔｏｍｓ／ｃｍ2の
条件でイオン注入され、砒素の活性化は１０２０℃で１
０秒の条件でランプアニールにより行った。図９中の点
線は、ソース・ドレインを活性化する前のホウ素のプロ
ファイルを、実線はソース・ドレインを活性化した後の
ホウ素の濃度プロファイルを示す。ｐｎ接合は深さ１０
０ｎｍに存在する。
活性化する前後の、ホウ素の深さ方向のプロファイルを
示す。ホウ素は、第１注入として３００ｋｅＶで２×１
０13ａｔｏｍｓ／ｃｍ2、第２注入として１００ｋｅＶ
で４×１０12ａｔｏｍｓ／ｃｍ2、第３注入として３０
ｋｅＶで６×１０12ａｔｏｍｓ／ｃｍ2の条件でイオン
注入されており、注入後窒素雰囲気中で８５０℃で３０
分の熱処理が施されている。ソース・ドレイン領域の砒
素は３０ｋｅＶで１．５×１０15ａｔｏｍｓ／ｃｍ2の
条件でイオン注入され、砒素の活性化は１０２０℃で１
０秒の条件でランプアニールにより行った。図９中の点
線は、ソース・ドレインを活性化する前のホウ素のプロ
ファイルを、実線はソース・ドレインを活性化した後の
ホウ素の濃度プロファイルを示す。ｐｎ接合は深さ１０
０ｎｍに存在する。
【００３４】図９より、活性化時の増速拡散によりホウ
素の再分布が起こり、ｐｎ接合部分でホウ素の濃度が低
下する。この現象は前記図１６（ａ）に対応する現象で
ある。また、深さ５０ｎｍの部分においてホウ素の濃度
が上昇している。これはｐｎ接合部分のホウ素が増速拡
散により砒素注入時に発生した欠陥領域に捕獲されてい
ることを示している。
素の再分布が起こり、ｐｎ接合部分でホウ素の濃度が低
下する。この現象は前記図１６（ａ）に対応する現象で
ある。また、深さ５０ｎｍの部分においてホウ素の濃度
が上昇している。これはｐｎ接合部分のホウ素が増速拡
散により砒素注入時に発生した欠陥領域に捕獲されてい
ることを示している。
【００３５】図１０には、１１ｋｅＶ、２×１０15ａｔ
ｏｍｓ／ｃｍ2の条件でイオン注入した水素と、図９の
条件で注入したホウ素の深さ方向の濃度プロファイルの
結果を示す。１１ｋｅＶでの水素イオンの射影飛程Ｒp
は約１５０ｎｍである。
ｏｍｓ／ｃｍ2の条件でイオン注入した水素と、図９の
条件で注入したホウ素の深さ方向の濃度プロファイルの
結果を示す。１１ｋｅＶでの水素イオンの射影飛程Ｒp
は約１５０ｎｍである。
【００３６】また、図１１には、１０２０℃で１０秒の
条件の熱処理での活性化後における、ホウ素の濃度プロ
ファイルの水素イオン注入ドーズ量依存性を示す。図１
１中の点線はソース・ドレインを熱処理により活性化す
る前のホウ素のプロファイルを、実線はソース・ドレイ
ンを熱処理により活性化した後のホウ素のプロファイル
をそれぞれ示す。水素イオン注入の条件は、 （１）未注入 （２）１１ｋｅＶ、１×１０15ａｔｏｍｓ／ｃｍ2 （３）１１ｋｅＶ、２×１０15ａｔｏｍｓ／ｃｍ2 の３条件である。
条件の熱処理での活性化後における、ホウ素の濃度プロ
ファイルの水素イオン注入ドーズ量依存性を示す。図１
１中の点線はソース・ドレインを熱処理により活性化す
る前のホウ素のプロファイルを、実線はソース・ドレイ
ンを熱処理により活性化した後のホウ素のプロファイル
をそれぞれ示す。水素イオン注入の条件は、 （１）未注入 （２）１１ｋｅＶ、１×１０15ａｔｏｍｓ／ｃｍ2 （３）１１ｋｅＶ、２×１０15ａｔｏｍｓ／ｃｍ2 の３条件である。
【００３７】これを見ると、水素イオンの注入量が多い
ほどｐ-領域のホウ素の濃度が高くなっている。前記
（３）の条件では、活性化前よりも濃度が高くなってい
る。水素イオン注入量が１１ｋｅＶ、５×１０14ａｔｏ
ｍｓ／ｃｍ2の水準（図示せず）は、水素イオン未注入
の水準とホウ素の濃度プロファイルに差は認められなか
った。以上の現象は、熱処理中の増速拡散時に、ホウ素
が水素イオン注入を行った際に発生したダメージ領域に
捕獲されたためである。つまり水素イオンのエネルギー
と注入量とを適切に選択することで、増速拡散に起因す
るｐｎ接合部でのホウ素濃度の変化を制御できる。本発
明においては、１×１０15ａｔｏｍｓ／ｃｍ2以上の注
入量で水素イオンを注入する。
ほどｐ-領域のホウ素の濃度が高くなっている。前記
（３）の条件では、活性化前よりも濃度が高くなってい
る。水素イオン注入量が１１ｋｅＶ、５×１０14ａｔｏ
ｍｓ／ｃｍ2の水準（図示せず）は、水素イオン未注入
の水準とホウ素の濃度プロファイルに差は認められなか
った。以上の現象は、熱処理中の増速拡散時に、ホウ素
が水素イオン注入を行った際に発生したダメージ領域に
捕獲されたためである。つまり水素イオンのエネルギー
と注入量とを適切に選択することで、増速拡散に起因す
るｐｎ接合部でのホウ素濃度の変化を制御できる。本発
明においては、１×１０15ａｔｏｍｓ／ｃｍ2以上の注
入量で水素イオンを注入する。
【００３８】従って、以上の適切な条件で水素イオン注
入することで、図１６に示したホウ素濃度が低い領域の
濃度低下を抑制することができる。その結果として、図
１６に示したウェル領域のホウ素濃度の低下及びチャネ
ル領域でのホウ素濃度の増大が抑えられ、短チャネル効
果と逆短チャネル効果を改善することが可能となる。こ
の結果を図１２に示す。図には本発明の製造方法でソー
ス・ドレイン領域の活性化熱処理を行う前に１×１０15
ａｔｏｍｓ／ｃｍ2の注入量条件で水素イオン注入を行
って作成したｎＭＯＳＦＥＴと、従来の製造方法で作成
した水素イオン未注入のｎＭＯＳＦＥＴの、それぞれの
しきい値電圧を測定したものである。これを見ると、○
と破線で示した水素イオン未注入のｎＭＯＳＦＥＴでは
ゲート長０．３５μｍ付近でしきい値電圧が最大とな
り、それよりゲート長が大きくなるとしきい値電圧が低
下している。これは図１５で示した逆短チャネル効果曲
線と同様である。このことから従来の製造方法で作成し
た水素イオン未注入のｎＭＯＳＦＥＴでは逆短チャネル
効果が発生していることがわかる。一方、●と実線で示
した水素イオンを注入したｎＭＯＳＦＥＴでは、前記水
素イオン未注入のｎＭＯＳＦＥＴで示されたような傾向
はなく、逆短チャネル効果が抑制されていることが分か
る。また、ゲート長が０．２μｍ以下の領域で水素イオ
ン注入したｎＭＯＳＦＥＴの方がしきい値電圧が高く保
たれており、短チャネル効果が改善されていることが分
かる。
入することで、図１６に示したホウ素濃度が低い領域の
濃度低下を抑制することができる。その結果として、図
１６に示したウェル領域のホウ素濃度の低下及びチャネ
ル領域でのホウ素濃度の増大が抑えられ、短チャネル効
果と逆短チャネル効果を改善することが可能となる。こ
の結果を図１２に示す。図には本発明の製造方法でソー
ス・ドレイン領域の活性化熱処理を行う前に１×１０15
ａｔｏｍｓ／ｃｍ2の注入量条件で水素イオン注入を行
って作成したｎＭＯＳＦＥＴと、従来の製造方法で作成
した水素イオン未注入のｎＭＯＳＦＥＴの、それぞれの
しきい値電圧を測定したものである。これを見ると、○
と破線で示した水素イオン未注入のｎＭＯＳＦＥＴでは
ゲート長０．３５μｍ付近でしきい値電圧が最大とな
り、それよりゲート長が大きくなるとしきい値電圧が低
下している。これは図１５で示した逆短チャネル効果曲
線と同様である。このことから従来の製造方法で作成し
た水素イオン未注入のｎＭＯＳＦＥＴでは逆短チャネル
効果が発生していることがわかる。一方、●と実線で示
した水素イオンを注入したｎＭＯＳＦＥＴでは、前記水
素イオン未注入のｎＭＯＳＦＥＴで示されたような傾向
はなく、逆短チャネル効果が抑制されていることが分か
る。また、ゲート長が０．２μｍ以下の領域で水素イオ
ン注入したｎＭＯＳＦＥＴの方がしきい値電圧が高く保
たれており、短チャネル効果が改善されていることが分
かる。
【００３９】
（実施例１）本発明のＭＩＳトランジスタの製造方法の
一実施例を説明する。図１及び図２は本発明の実施例１
を説明するための図であり、ｎＭＯＳＦＥＴの製造方法
を工程順に示したｎＭＯＳＦＥＴの断面図である。ま
ず、予めｐ型半導体基板１上の素子分離領域には例えば
ＬＯＣＯＳ法によりフィールド酸化膜２を、素子領域に
は絶縁膜である犠牲酸化膜３を形成しておく。さらに、
この際予めｐウェルを形成しておいてもよい。次に図１
（ａ）に示すように、犠牲酸化膜３を通して素子領域
に、ｎＭＯＳＦＥＴのしきい値電圧を制御するためのホ
ウ素（Ｂ）イオンを注入して、ｐ-チャネル領域４Ａを
形成する。
一実施例を説明する。図１及び図２は本発明の実施例１
を説明するための図であり、ｎＭＯＳＦＥＴの製造方法
を工程順に示したｎＭＯＳＦＥＴの断面図である。ま
ず、予めｐ型半導体基板１上の素子分離領域には例えば
ＬＯＣＯＳ法によりフィールド酸化膜２を、素子領域に
は絶縁膜である犠牲酸化膜３を形成しておく。さらに、
この際予めｐウェルを形成しておいてもよい。次に図１
（ａ）に示すように、犠牲酸化膜３を通して素子領域
に、ｎＭＯＳＦＥＴのしきい値電圧を制御するためのホ
ウ素（Ｂ）イオンを注入して、ｐ-チャネル領域４Ａを
形成する。
【００４０】次に、ホウ素注入によるダメージ回復及び
ホウ素により形成されたｐ-チャネル領域４Ａの活性化
を目的として窒素雰囲気中で熱処理を行い、ｐ-チャネ
ル領域４Ａを活性化し、活性化されたｐ-チャネル領域
４Ｂとする。引き続き、前記犠牲酸化膜３をエッチング
除去した後、図１（ｂ）に示すようにゲート酸化膜５及
びゲート電極６を順次形成する。
ホウ素により形成されたｐ-チャネル領域４Ａの活性化
を目的として窒素雰囲気中で熱処理を行い、ｐ-チャネ
ル領域４Ａを活性化し、活性化されたｐ-チャネル領域
４Ｂとする。引き続き、前記犠牲酸化膜３をエッチング
除去した後、図１（ｂ）に示すようにゲート酸化膜５及
びゲート電極６を順次形成する。
【００４１】次に図１（ｃ）に示すように、水素（Ｈ）
をゲート酸化膜５、ゲート電極６を通して活性化された
ｐ-チャネル領域４Ｂにイオン注入する。前記のように
水素イオンの注入量が１×１０15ａｔｏｍｓ／ｃｍ2以
上の条件でイオン注入し、水素イオン注入領域７を形成
する。
をゲート酸化膜５、ゲート電極６を通して活性化された
ｐ-チャネル領域４Ｂにイオン注入する。前記のように
水素イオンの注入量が１×１０15ａｔｏｍｓ／ｃｍ2以
上の条件でイオン注入し、水素イオン注入領域７を形成
する。
【００４２】次に図２（ａ）に示すように、ホウ素とは
逆導電型の不純物である砒素（Ａｓ）を１〜５×１０15
ａｔｏｍｓ／ｃｍ2の条件でゲート電極６と自己整合的
にイオン注入することにより、ソース・ドレインｎ+領
域８Ａを形成する。
逆導電型の不純物である砒素（Ａｓ）を１〜５×１０15
ａｔｏｍｓ／ｃｍ2の条件でゲート電極６と自己整合的
にイオン注入することにより、ソース・ドレインｎ+領
域８Ａを形成する。
【００４３】最後に図２（ｂ）に示すように、前記図２
（ａ）の工程で砒素（Ａｓ）注入により形成されたソー
ス・ドレインｎ+領域８Ａにおいて、不活性雰囲気又は
窒素雰囲気中で８００℃以上の熱処理を行い、注入され
た砒素を電気的に十分活性化する。この操作により、活
性化されたソース・ドレインｎ+領域８Ｂが形成され
る。また、半導体基板内外に水素が拡散して水素イオン
注入領域７に水素が存在しなくなり、ｎＭＯＳＦＥＴが
完成する。
（ａ）の工程で砒素（Ａｓ）注入により形成されたソー
ス・ドレインｎ+領域８Ａにおいて、不活性雰囲気又は
窒素雰囲気中で８００℃以上の熱処理を行い、注入され
た砒素を電気的に十分活性化する。この操作により、活
性化されたソース・ドレインｎ+領域８Ｂが形成され
る。また、半導体基板内外に水素が拡散して水素イオン
注入領域７に水素が存在しなくなり、ｎＭＯＳＦＥＴが
完成する。
【００４４】注入された砒素を電気的に活性化させるた
めの熱処理を８００℃以上で行う理由は以下の通りであ
る。ソース・ドレイン領域を形成するためにイオン注入
した砒素は、３×１０15ａｔｏｍｓ／ｃｍ2までの注入
量では、８００〜９００℃のアニールにより１００％の
電気的活性化が起こることが知られている、また、１×
１０16ａｔｏｍｓ／ｃｍ2程度の高い注入量では、１０
０％の電気的活性化は起きないものの、８００〜９００
℃のアニールにより移動度が飽和する程度までダメージ
が回復することが知られている（参考文献：蒲生健次、
半導体イオン注入技術、p.58、1986、産業図書）。本発
明における最適なイオン注入の注入量条件は前記注入量
条件の範囲内である。よって、熱処理条件を８００℃以
上とすることで、砒素の電気的活性化を確実に行うこと
ができる。
めの熱処理を８００℃以上で行う理由は以下の通りであ
る。ソース・ドレイン領域を形成するためにイオン注入
した砒素は、３×１０15ａｔｏｍｓ／ｃｍ2までの注入
量では、８００〜９００℃のアニールにより１００％の
電気的活性化が起こることが知られている、また、１×
１０16ａｔｏｍｓ／ｃｍ2程度の高い注入量では、１０
０％の電気的活性化は起きないものの、８００〜９００
℃のアニールにより移動度が飽和する程度までダメージ
が回復することが知られている（参考文献：蒲生健次、
半導体イオン注入技術、p.58、1986、産業図書）。本発
明における最適なイオン注入の注入量条件は前記注入量
条件の範囲内である。よって、熱処理条件を８００℃以
上とすることで、砒素の電気的活性化を確実に行うこと
ができる。
【００４５】本実施例においては、１０００℃で１０秒
でランプアニールすることでソース・ドレインｎ+領域
８Ａの活性化を行う。また、本実施例において水素イオ
ン注入工程をソース・ドレインｎ+領域８Ａの形成後に
行っても何ら問題はない。
でランプアニールすることでソース・ドレインｎ+領域
８Ａの活性化を行う。また、本実施例において水素イオ
ン注入工程をソース・ドレインｎ+領域８Ａの形成後に
行っても何ら問題はない。
【００４６】（実施例２）次に本発明のＭＩＳトランジ
スタの製造方法の他の実施例を説明する。図３及び図４
は本発明の実施例２を説明するための図であり、ｎＭＯ
ＳＦＥＴの製造方法を工程順に示したｎＭＯＳＦＥＴの
断面図である。特にＬＤＤ（Lightly Doped Drain）ト
ランジスタについての製造方法である。まず、図３
（ａ）及び（ｂ）に示した、ゲート電極５を形成する工
程までは、実施例１に示した図１（ａ）及び（ｂ）に記
した工程と同様の方法で形成する。
スタの製造方法の他の実施例を説明する。図３及び図４
は本発明の実施例２を説明するための図であり、ｎＭＯ
ＳＦＥＴの製造方法を工程順に示したｎＭＯＳＦＥＴの
断面図である。特にＬＤＤ（Lightly Doped Drain）ト
ランジスタについての製造方法である。まず、図３
（ａ）及び（ｂ）に示した、ゲート電極５を形成する工
程までは、実施例１に示した図１（ａ）及び（ｂ）に記
した工程と同様の方法で形成する。
【００４７】次に図３（ｃ）に示すように、１×１０15
ａｔｏｍｓ／ｃｍ2以上の水素（Ｈ）をゲート酸化膜
５、ゲート電極６を通してｐ-チャネル領域４Ｂにイオ
ン注入し、水素イオン注入領域７を形成する。
ａｔｏｍｓ／ｃｍ2以上の水素（Ｈ）をゲート酸化膜
５、ゲート電極６を通してｐ-チャネル領域４Ｂにイオ
ン注入し、水素イオン注入領域７を形成する。
【００４８】次に図４（ａ）に示すように、ホウ素とは
逆導電型の不純物である砒素（Ａｓ）を１×１０13〜５
×１０14ａｔｏｍｓ／ｃｍ2の条件でゲート電極６と自
己整合的にイオン注入することで、ＬＤＤｎ-領域９Ａ
を形成する。この時点で、ＬＤＤｎ-領域９Ａを活性化
するため、不活性雰囲気又は窒素雰囲気中で８００℃以
上の熱処理を行ってもよい。
逆導電型の不純物である砒素（Ａｓ）を１×１０13〜５
×１０14ａｔｏｍｓ／ｃｍ2の条件でゲート電極６と自
己整合的にイオン注入することで、ＬＤＤｎ-領域９Ａ
を形成する。この時点で、ＬＤＤｎ-領域９Ａを活性化
するため、不活性雰囲気又は窒素雰囲気中で８００℃以
上の熱処理を行ってもよい。
【００４９】さらに図４（ｂ）に示すように、ゲート電
極６側面にサイドウォール１０を形成した後、ゲート電
極６と自己整合的に砒素（Ａｓ）を１〜５×１０15ａｔ
ｏｍｓ／ｃｍ2の条件でイオン注入することでソース・
ドレインｎ+領域８Ａを形成する。
極６側面にサイドウォール１０を形成した後、ゲート電
極６と自己整合的に砒素（Ａｓ）を１〜５×１０15ａｔ
ｏｍｓ／ｃｍ2の条件でイオン注入することでソース・
ドレインｎ+領域８Ａを形成する。
【００５０】最後に図４（ｃ）に示すように、注入され
た砒素を電気的に十分活性化するために不活性雰囲気又
は窒素雰囲気中で８００℃以上の熱処理を行うことでｎ
ＭＯＳＦＥＴを完成させる。本実施例では１０００℃で
１０秒でランプアニールすることでソース・ドレインｎ
+領域８Ａを活性化し、活性化されたソース・ドレイン
ｎ+領域８Ｂとする。本実施例においては、水素イオン
注入工程をソース・ドレインｎ+領域８Ａの形成後に行
ってもなんら問題はない。
た砒素を電気的に十分活性化するために不活性雰囲気又
は窒素雰囲気中で８００℃以上の熱処理を行うことでｎ
ＭＯＳＦＥＴを完成させる。本実施例では１０００℃で
１０秒でランプアニールすることでソース・ドレインｎ
+領域８Ａを活性化し、活性化されたソース・ドレイン
ｎ+領域８Ｂとする。本実施例においては、水素イオン
注入工程をソース・ドレインｎ+領域８Ａの形成後に行
ってもなんら問題はない。
【００５１】（実施例３）次に本発明のＭＩＳトランジ
スタの製造方法のさらに他の実施例を説明する。図５乃
至図７は本発明の実施例３であり、ｎＭＯＳＦＥＴの製
造方法を工程順に示したｎＭＯＳＦＥＴ断面図である。
本実施例は、ＬＤＤトランジスタの製造方法について説
明するものであり、実施例２の製造方法を改良したもの
である。特にＬＤＤ用のサイドウォールに、例えばＨＴ
Ｏ（High Temperature Oxide）膜等の高温で成膜される
絶縁膜を適用した場合の実施例である。
スタの製造方法のさらに他の実施例を説明する。図５乃
至図７は本発明の実施例３であり、ｎＭＯＳＦＥＴの製
造方法を工程順に示したｎＭＯＳＦＥＴ断面図である。
本実施例は、ＬＤＤトランジスタの製造方法について説
明するものであり、実施例２の製造方法を改良したもの
である。特にＬＤＤ用のサイドウォールに、例えばＨＴ
Ｏ（High Temperature Oxide）膜等の高温で成膜される
絶縁膜を適用した場合の実施例である。
【００５２】まず、図５（ａ）及び（ｂ）に示した、ゲ
ート電極５を形成する工程までは、実施例１に示した図
１（ａ）及び（ｂ）、あるいは実施例２に示した図３
（ａ）及び（ｂ）に記した工程と全く同様の方法で形成
する。
ート電極５を形成する工程までは、実施例１に示した図
１（ａ）及び（ｂ）、あるいは実施例２に示した図３
（ａ）及び（ｂ）に記した工程と全く同様の方法で形成
する。
【００５３】次に図５（ｃ）に示すように、１×１０15
ａｔｏｍｓ／ｃｍ2以上の水素（Ｈ）をゲート酸化膜
５、ゲート電極６を通してｐ-チャネル領域４Ｂにイオ
ン注入し、第１の水素イオン注入領域７を形成する。
ａｔｏｍｓ／ｃｍ2以上の水素（Ｈ）をゲート酸化膜
５、ゲート電極６を通してｐ-チャネル領域４Ｂにイオ
ン注入し、第１の水素イオン注入領域７を形成する。
【００５４】次に図６（ａ）に示すように、ホウ素とは
逆導電型の不純物である砒素（Ａｓ）を１×１０13〜５
×１０14ａｔｏｍｓ／ｃｍ2の条件でゲート電極６と自
己整合的にイオン注入することで、ＬＤＤｎ-領域９Ａ
を形成する。この時点で、ＬＤＤｎ-領域９Ａを活性化
するため、不活性雰囲気又は窒素雰囲気中で８００℃以
上の熱処理を行ってもよい。
逆導電型の不純物である砒素（Ａｓ）を１×１０13〜５
×１０14ａｔｏｍｓ／ｃｍ2の条件でゲート電極６と自
己整合的にイオン注入することで、ＬＤＤｎ-領域９Ａ
を形成する。この時点で、ＬＤＤｎ-領域９Ａを活性化
するため、不活性雰囲気又は窒素雰囲気中で８００℃以
上の熱処理を行ってもよい。
【００５５】次に、半導体基板上面の全面にＨＴＯ膜を
ＣＶＤ法により形成した後、図６（ｂ）に示すようにＨ
ＴＯ膜を等方性のエッチバックを行うことで、ゲート電
極６側面のみにサイドウォール１０を形成する。ＨＴＯ
膜はＳｉＨ4とＮ2Ｏを８００℃前後の温度で反応させる
ことで形成される。
ＣＶＤ法により形成した後、図６（ｂ）に示すようにＨ
ＴＯ膜を等方性のエッチバックを行うことで、ゲート電
極６側面のみにサイドウォール１０を形成する。ＨＴＯ
膜はＳｉＨ4とＮ2Ｏを８００℃前後の温度で反応させる
ことで形成される。
【００５６】ＬＤＤｎ-領域９ＡはＨＴＯ膜形成工程で
活性化されたＬＤＤｎ-領域９Ｂとなる。また、ＨＴＯ
膜形成工程で水素が脱離し、ダメージ領域が回復するた
め、図６（ｃ）に示すように、再び水素（Ｈ）をイオン
注入することで第２の水素イオン注入領域７’を形成す
る。
活性化されたＬＤＤｎ-領域９Ｂとなる。また、ＨＴＯ
膜形成工程で水素が脱離し、ダメージ領域が回復するた
め、図６（ｃ）に示すように、再び水素（Ｈ）をイオン
注入することで第２の水素イオン注入領域７’を形成す
る。
【００５７】次に図７（ａ）に示すように、ゲート電極
６と自己整合的に砒素（Ａｓ）を１〜５×１０15ａｔｏ
ｍｓ／ｃｍ2の条件でイオン注入することで、ソース・
ドレインｎ+領域８Ａを形成する。
６と自己整合的に砒素（Ａｓ）を１〜５×１０15ａｔｏ
ｍｓ／ｃｍ2の条件でイオン注入することで、ソース・
ドレインｎ+領域８Ａを形成する。
【００５８】最後に図７（ｂ）に示すように、注入され
た砒素を電気的に十分活性化するために不活性雰囲気又
は窒素雰囲気中で８００℃以上の熱処理を行うことでｎ
ＭＯＳＦＥＴを完成させる。本実施例では１０００℃で
１０秒でランプアニールすることでソース・ドレインｎ
+領域８Ａを活性化し、活性化されたソース・ドレイン
ｎ+領域８Ｂを形成する。
た砒素を電気的に十分活性化するために不活性雰囲気又
は窒素雰囲気中で８００℃以上の熱処理を行うことでｎ
ＭＯＳＦＥＴを完成させる。本実施例では１０００℃で
１０秒でランプアニールすることでソース・ドレインｎ
+領域８Ａを活性化し、活性化されたソース・ドレイン
ｎ+領域８Ｂを形成する。
【００５９】また、本実施例において第１の水素イオン
注入工程をＬＤＤｎ-領域９Ａの形成後に行ってもなん
ら問題はない。さらに第２の水素イオン注入工程をソー
ス・ドレインｎ+領域８Ａの形成後に行ってもなんら問
題はない。
注入工程をＬＤＤｎ-領域９Ａの形成後に行ってもなん
ら問題はない。さらに第２の水素イオン注入工程をソー
ス・ドレインｎ+領域８Ａの形成後に行ってもなんら問
題はない。
【００６０】以上に記した本発明はｐＭＯＳＦＥＴの製
造においても、同様の方法が適用できる。
造においても、同様の方法が適用できる。
【００６１】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような優れた効果を奏する。
本発明のＭＩＳトランジスタの製造方法によれば、チャ
ネル領域に水素イオンを注入し８００℃以上での活性化
熱処理を行うことで、ウェル側の不純物の増速拡散を制
御することができる。そのため、得られるＭＩＳトラン
ジスタの逆短チャネル効果と短チャネル効果を改善する
ことができる。また、その結果として低しきい値電圧化
を実現することができる。
いるので、以下に記載するような優れた効果を奏する。
本発明のＭＩＳトランジスタの製造方法によれば、チャ
ネル領域に水素イオンを注入し８００℃以上での活性化
熱処理を行うことで、ウェル側の不純物の増速拡散を制
御することができる。そのため、得られるＭＩＳトラン
ジスタの逆短チャネル効果と短チャネル効果を改善する
ことができる。また、その結果として低しきい値電圧化
を実現することができる。
【図１】 本発明の実施例１を説明するための図であ
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
【図２】 本発明の実施例１を説明するための図であ
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
【図３】 本発明の実施例２を説明するための図であ
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
【図４】 本発明の実施例２を説明するための図であ
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
【図５】 本発明の実施例３を説明するための図であ
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
【図６】 本発明の実施例３を説明するための図であ
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
【図７】 本発明の実施例３を説明するための図であ
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
り、ｎＭＯＳＦＥＴの製造方法を工程順に示したｎＭＯ
ＳＦＥＴの断面を示す図である。
【図８】 ｎ+拡散領域とｐウェルが存在する半導体装
置の断面を示す図である。
置の断面を示す図である。
【図９】 ソース・ドレイン領域の砒素を活性化する前
後の、ホウ素の深さ方向プロファイルを示す図である。
後の、ホウ素の深さ方向プロファイルを示す図である。
【図１０】 １１ｋｅＶ、２×１０15ａｔｏｍｓ／ｃｍ
2の条件でイオン注入した水素と、注入したホウ素の深
さ方向の濃度プロファイルの結果を示す図である。
2の条件でイオン注入した水素と、注入したホウ素の深
さ方向の濃度プロファイルの結果を示す図である。
【図１１】 １０２０℃で１０秒の条件での活性化後に
おける、ホウ素の濃度プロファイルの水素イオン注入ド
ーズ量依存性を示す図である。
おける、ホウ素の濃度プロファイルの水素イオン注入ド
ーズ量依存性を示す図である。
【図１２】 本発明のソース・ドレイン領域の活性化熱
処理を行う前に１×１０15ａｔｏｍｓ／ｃｍ2の注入量
条件で水素イオン注入を行ったｎＭＯＳＦＥＴと、従来
の水素イオン未注入のｎＭＯＳＦＥＴとの、それぞれの
しきい値電圧を測定した結果を示す図である。
処理を行う前に１×１０15ａｔｏｍｓ／ｃｍ2の注入量
条件で水素イオン注入を行ったｎＭＯＳＦＥＴと、従来
の水素イオン未注入のｎＭＯＳＦＥＴとの、それぞれの
しきい値電圧を測定した結果を示す図である。
【図１３】 従来のｎＭＯＳＦＥＴの製造方法を工程順
に示したｎＭＯＳＦＥＴの断面を示す図である。
に示したｎＭＯＳＦＥＴの断面を示す図である。
【図１４】 従来のｎＭＯＳＦＥＴの製造方法を工程順
に示したｎＭＯＳＦＥＴの断面を示す図である。
に示したｎＭＯＳＦＥＴの断面を示す図である。
【図１５】 従来のｎＭＯＳＦＥＴにおける逆短チャネ
ル効果曲線を示す図である。
ル効果曲線を示す図である。
【図１６】 チャネル長さの異なる二つのｎＭＯＳＦＥ
Ｔの断面を示す図である。
Ｔの断面を示す図である。
【図１７】 特開平８−１８０４７号公報に記載のｎＭ
ＯＳＦＥＴの製造方法を工程順に示したＭＯＳＦＥＴの
断面を示す図である。
ＯＳＦＥＴの製造方法を工程順に示したＭＯＳＦＥＴの
断面を示す図である。
【図１８】 特開平８−１８０４７号公報に記載のｎＭ
ＯＳＦＥＴの製造方法を工程順に示したＭＯＳＦＥＴの
断面を示す図である。
ＯＳＦＥＴの製造方法を工程順に示したＭＯＳＦＥＴの
断面を示す図である。
１ ｐ型半導体基板 ２ フィールド酸化膜 ３ 犠牲酸化膜 ４Ａ ｐ-チャネル領域 ４Ｂ 活性化されたｐ-チャネル領域 ５ ゲート酸化膜 ６ ゲート電極 ７，７’ 水素イオン注入領域 ８Ａ ソース・ドレインｎ+領域 ８Ｂ 活性化されたソース・ドレインｎ+領域 ９Ａ ＬＤＤｎ-領域 ９Ｂ 活性化されたＬＤＤｎ-領域 １０ サイドウォール １０１ ｐ型半導体基板 １０２ フィールド酸化膜 １０３ 犠牲酸化膜 １０４Ａ ｐ-チャネル領域 １０４Ｂ 活性化されたｐ-チャネル領域 １０５ ゲート酸化膜 １０６ ゲート電極 １０７Ａ ソース・ドレインｎ+領域 １０７Ｂ 活性化されたソース・ドレインｎ+領域 １１１ ｎ+拡散領域 １１２ ホウ素濃度が低い領域 １１３Ａ，１１３Ｂ ゲート電極 １１４ ホウ素濃度が高い領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78
Claims (13)
- 【請求項１】 一導電型不純物を導入しチャネル領域を
形成した半導体基板上に形成するゲート電極とゲート絶
縁膜とを有するＭＩＳトランジスタの製造方法におい
て、前記ゲート電極と前記ゲート絶縁膜とを通して前記
ゲート電極直下のチャネル領域に水素イオン注入し、前
記一導電型不純物とは逆導電型の不純物を前記ゲート電
極と自己整合的にイオン注入してソース・ドレイン領域
の形成を行った後、不活性雰囲気中または窒素雰囲気中
で熱処理を行うことを特徴とするＭＩＳトランジスタの
製造方法。 - 【請求項２】 前記一導電型不純物とは逆導電型の不純
物を前記ゲート電極と自己整合的にイオン注入してソー
ス・ドレイン領域を形成する前に、前記ゲート電極と自
己整合的にイオン注入することでＬＤＤ領域を形成する
請求項１に記載のＭＩＳトランジスタの製造方法。 - 【請求項３】 一導電型の半導体基板上にゲート電極と
ゲート絶縁膜とを有するＭＩＳトランジスタの製造方法
おいて、前記一導電型とは逆導電型の不純物を前記ゲー
ト電極と自己整合的にイオン注入してソース・ドレイン
領域を形成し、前記ゲート電極と前記ゲート絶縁膜とを
通して前記ゲート電極直下のチャネル領域に水素イオン
を注入した後、不活性雰囲気中または窒素雰囲気中で熱
処理を行い、前記ソース・ドレイン領域の不純物を電気
的に活性化することを特徴とするＭＩＳトランジスタの
製造方法。 - 【請求項４】 一導電型不純物を導入しチャネル領域を
形成した半導体基板上に形成する、ゲート電極とゲート
絶縁膜とを有するＭＩＳトランジスタの製造方法におい
て、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入
し、 前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成し、 前記逆導電型の第１の不純物と同導電型の第２の不純物
を前記ゲート電極と自己整合的にイオン注入してソース
・ドレイン領域を形成した後に、 不活性雰囲気中または窒素雰囲気中で熱処理を行うこと
を特徴とするＭＩＳトランジスタの製造方法。 - 【請求項５】 一導電型不純物を導入しチャネル領域を
形成した半導体基板上に形成する、ゲート電極とゲート
絶縁膜とを有するＭＩＳトランジスタの製造方法におい
て、 前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成し、 前記逆導電型の第１の不純物と同導電型の第２の不純物
を前記ゲート電極と自己整合的にイオン注入してソース
・ドレイン領域を形成した後に、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入
し、 不活性雰囲気中または窒素雰囲気中で熱処理を行うこと
を特徴とするＭＩＳトランジスタの製造方法。 - 【請求項６】 一導電型不純物を導入しチャネル領域を
形成した半導体基板上に形成する、ゲート電極とゲート
絶縁膜とを有するＭＩＳトランジスタの製造方法におい
て、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入
し、 前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成し、 不活性雰囲気中または窒素雰囲気中で第１の熱処理を行
い、 前記逆導電型の第１の不純物と同導電型の第２の不純物
を前記ゲート電極と自己整合的にイオン注入してソース
・ドレイン領域を形成した後に、 不活性雰囲気中または窒素雰囲気中で第２の熱処理を行
うことを特徴とするＭＩＳトランジスタの製造方法。 - 【請求項７】 一導電型不純物を導入しチャネル領域を
形成した半導体基板上に形成する、ゲート電極とゲート
絶縁膜とを有するＭＩＳトランジスタの製造方法におい
て、 前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成し、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入
し、 不活性雰囲気中または窒素雰囲気中で第１の熱処理を行
い、 前記逆導電型の第１の不純物と同導電型の第２の不純物
を前記ゲート電極と自己整合的にイオン注入してソース
・ドレイン領域を形成した後に、 不活性雰囲気中または窒素雰囲気中で第２の熱処理を行
うことを特徴とするＭＩＳトランジスタの製造方法。 - 【請求項８】 一導電型不純物を導入しチャネル領域を
形成した半導体基板上に形成する、ゲート電極とゲート
絶縁膜とを有するＭＩＳトランジスタの製造方法におい
て、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入
し、 前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成し、 不活性雰囲気中または窒素雰囲気中で第１の熱処理を行
い、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入
し、 前記逆導電型の第１の不純物と同導電型の第２の不純物
を前記ゲート電極と自己整合的にイオン注入してソース
・ドレイン領域を形成した後に、 不活性雰囲気中または窒素雰囲気中で第２の熱処理を行
うことを特徴とするＭＩＳトランジスタの製造方法。 - 【請求項９】 一導電型不純物を導入しチャネル領域を
形成した半導体基板上に形成する、ゲート電極とゲート
絶縁膜とを有するＭＩＳトランジスタの製造方法におい
て、 前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成し、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入
し、 不活性雰囲気中または窒素雰囲気中で第１の熱処理を行
い、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に前記水素イオンをイオン注
入し、 前記逆導電型の第１の不純物と同導電型の第２の不純物
を前記ゲート電極と自己整合的にイオン注入してソース
・ドレイン領域を形成した後に、 不活性雰囲気中または窒素雰囲気中で第２の熱処理を行
うことを特徴とするＭＩＳトランジスタの製造方法。 - 【請求項１０】 一導電型不純物を導入しチャネル領域
を形成した半導体基板上に形成する、ゲート電極とゲー
ト絶縁膜とを有するＭＩＳトランジスタの製造方法にお
いて、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入
し、 前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成し、 不活性雰囲気中または窒素雰囲気中で第１の熱処理を行
い、 前記逆導電型の第１の不純物と同導電型の第２の不純物
を前記ゲート電極と自己整合的にイオン注入してソース
・ドレイン領域を形成した後に、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に前記水素イオンをイオン注
入し、 不活性雰囲気中または窒素雰囲気中で第２の熱処理を行
うことを特徴とするＭＩＳトランジスタの製造方法。 - 【請求項１１】 一導電型不純物を導入しチャネル領域
を形成した半導体基板上に形成する、ゲート電極とゲー
ト絶縁膜とを有するＭＩＳトランジスタの製造方法にお
いて、 前記一導電型不純物とは逆導電型の第１の不純物を前記
ゲート電極と自己整合的にイオン注入してＬＤＤ領域を
形成し、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に水素イオンをイオン注入
し、 不活性雰囲気中または窒素雰囲気中で第１の熱処理を行
い、 前記逆導電型の第１の不純物と同導電型の第２の不純物
を前記ゲート電極と自己整合的にイオン注入してソース
・ドレイン領域を形成した後に、 前記ゲート電極と前記ゲート絶縁膜とを通して前記ゲー
ト電極直下のチャネル領域に前記水素イオンをイオン注
入し、 不活性雰囲気中または窒素雰囲気中で第２の熱処理を行
うことを特徴とするＭＩＳトランジスタの製造方法。 - 【請求項１２】 前記ゲート電極直下のチャネル領域に
イオン注入する工程において、１×１０１５ａｔｏｍｓ
／ｃｍ２以上の注入量で水素イオンをイオン注入する請
求項１〜請求項１１のいずれか一に記載のＭＩＳトラン
ジスタの製造方法。 - 【請求項１３】 前記熱処理を行う工程において、８０
０℃以上の熱処理を行う請求項１〜請求項１１のいずれ
か一に記載のＭＩＳトランジスタの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09150881A JP3123465B2 (ja) | 1997-06-09 | 1997-06-09 | Ｍｉｓトランジスタの製造方法 |
| KR1019980021317A KR100285995B1 (ko) | 1997-06-09 | 1998-06-09 | Mis트랜지스터의제조방법 |
| CN98115053A CN1202001A (zh) | 1997-06-09 | 1998-06-09 | 具有金属－绝缘膜－半导体三层结构的晶体管的制造方法 |
| US09/092,649 US6162710A (en) | 1997-06-09 | 1998-06-09 | Method for making MIS transistor |
| TW87109145A TW379454B (en) | 1997-06-09 | 1998-06-09 | Method for making MIS transistor |
| EP98110573A EP0884773A3 (en) | 1997-06-09 | 1998-06-09 | Method of making an MIS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09150881A JP3123465B2 (ja) | 1997-06-09 | 1997-06-09 | Ｍｉｓトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10341017A JPH10341017A (ja) | 1998-12-22 |
| JP3123465B2 true JP3123465B2 (ja) | 2001-01-09 |
Family
ID=15506430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09150881A Expired - Fee Related JP3123465B2 (ja) | 1997-06-09 | 1997-06-09 | Ｍｉｓトランジスタの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6162710A (ja) |
| EP (1) | EP0884773A3 (ja) |
| JP (1) | JP3123465B2 (ja) |
| KR (1) | KR100285995B1 (ja) |
| CN (1) | CN1202001A (ja) |
| TW (1) | TW379454B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2788629B1 (fr) * | 1999-01-15 | 2003-06-20 | Commissariat Energie Atomique | Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur |
| JP4397066B2 (ja) * | 1999-03-24 | 2010-01-13 | 日本テキサス・インスツルメンツ株式会社 | ラッチ回路 |
| TW449911B (en) * | 1999-04-19 | 2001-08-11 | Ibm | DRAM cell having reduced transfer device leakage and process of manufacture |
| KR100706744B1 (ko) * | 2001-06-04 | 2007-04-11 | 삼성전자주식회사 | 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법 |
| JP4171428B2 (ja) * | 2003-03-20 | 2008-10-22 | 三洋電機株式会社 | 光起電力装置 |
| US6927137B2 (en) * | 2003-12-01 | 2005-08-09 | Texas Instruments Incorporated | Forming a retrograde well in a transistor to enhance performance of the transistor |
| JP4798102B2 (ja) * | 2004-03-30 | 2011-10-19 | 株式会社デンソー | 縦型ホール素子 |
| JP2005333103A (ja) * | 2004-03-30 | 2005-12-02 | Denso Corp | 縦型ホール素子およびその製造方法 |
| JP2005327799A (ja) * | 2004-05-12 | 2005-11-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR100536809B1 (ko) * | 2004-06-22 | 2005-12-14 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676570A (en) * | 1979-11-28 | 1981-06-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4522657A (en) * | 1983-10-20 | 1985-06-11 | Westinghouse Electric Corp. | Low temperature process for annealing shallow implanted N+/P junctions |
| US4584026A (en) * | 1984-07-25 | 1986-04-22 | Rca Corporation | Ion-implantation of phosphorus, arsenic or boron by pre-amorphizing with fluorine ions |
| JPS62245674A (ja) * | 1986-04-18 | 1987-10-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR940005802B1 (ko) * | 1991-07-09 | 1994-06-23 | 삼성전자 주식회사 | Cmos 반도체장치 및 그 제조방법 |
| JPH05102471A (ja) * | 1991-10-03 | 1993-04-23 | Sharp Corp | 半導体装置の製造方法 |
| JPH06144278A (ja) * | 1992-11-11 | 1994-05-24 | Omron Corp | 電動式パワーステアリング装置 |
| JP2551724B2 (ja) * | 1993-03-04 | 1996-11-06 | 株式会社高度映像技術研究所 | 薄膜半導体装置およびその製造方法 |
| JP2827905B2 (ja) * | 1994-06-27 | 1998-11-25 | 日本電気株式会社 | Ｍｉｓｆｅｔおよびその製造方法 |
-
1997
- 1997-06-09 JP JP09150881A patent/JP3123465B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-09 CN CN98115053A patent/CN1202001A/zh active Pending
- 1998-06-09 KR KR1019980021317A patent/KR100285995B1/ko not_active IP Right Cessation
- 1998-06-09 EP EP98110573A patent/EP0884773A3/en not_active Withdrawn
- 1998-06-09 TW TW87109145A patent/TW379454B/zh not_active IP Right Cessation
- 1998-06-09 US US09/092,649 patent/US6162710A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6162710A (en) | 2000-12-19 |
| JPH10341017A (ja) | 1998-12-22 |
| EP0884773A3 (en) | 2000-01-12 |
| KR100285995B1 (ko) | 2001-04-16 |
| CN1202001A (zh) | 1998-12-16 |
| KR19990006812A (ko) | 1999-01-25 |
| TW379454B (en) | 2000-01-11 |
| EP0884773A2 (en) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104063A (en) | Multiple spacer formation/removal technique for forming a graded junction | |
| US5930642A (en) | Transistor with buried insulative layer beneath the channel region | |
| US8076228B2 (en) | Low noise transistor and method of making same | |
| US6291302B1 (en) | Selective laser anneal process using highly reflective aluminum mask | |
| JP2008085253A (ja) | 半導体装置の製造方法 | |
| EP0978141A1 (en) | Method of making nmos and pmos devices with reduced masking steps | |
| US5903029A (en) | Insulated-gate field-effect transistor and method for producing the same | |
| JPH0575115A (ja) | 半導体装置およびその製造方法 | |
| US5923982A (en) | Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps | |
| JP2003188373A (ja) | 半導体装置およびその製造方法 | |
| US6051459A (en) | Method of making N-channel and P-channel IGFETs using selective doping and activation for the N-channel gate | |
| JP3123465B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| US6391728B1 (en) | Method of forming a highly localized halo profile to prevent punch-through | |
| US6333244B1 (en) | CMOS fabrication process with differential rapid thermal anneal scheme | |
| US7015107B2 (en) | Method of manufacturing semiconductor device | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| US6060369A (en) | Nitrogen bearing sacrificial oxide with subsequent high nitrogen dopant profile for high performance MOSFET | |
| JP2002270846A (ja) | 半導体装置の製造方法 | |
| US5923949A (en) | Semiconductor device having fluorine bearing sidewall spacers and method of manufacture thereof | |
| KR100677774B1 (ko) | 반도체 소자의 제조방법 | |
| KR100288686B1 (ko) | 반도체 소자 제조 방법 | |
| KR100357298B1 (ko) | 반도체 소자의 소스/드레인 ｌｄｄ 구조 형성방법 | |
| US5937302A (en) | Method of forming lightly doped drain region and heavily doping a gate using a single implant step | |
| KR100588787B1 (ko) | 반도체 소자 제조방법 | |
| KR960008736B1 (ko) | 모스펫트(mosfet) 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |