TW379454B - Method for making MIS transistor - Google Patents

Method for making MIS transistor Download PDF

Info

Publication number
TW379454B
TW379454B TW87109145A TW87109145A TW379454B TW 379454 B TW379454 B TW 379454B TW 87109145 A TW87109145 A TW 87109145A TW 87109145 A TW87109145 A TW 87109145A TW 379454 B TW379454 B TW 379454B
Authority
TW
Taiwan
Prior art keywords
gate electrode
insulating film
gate
manufacturing
transistor
Prior art date
Application number
TW87109145A
Other languages
English (en)
Inventor
Hiroshi Ito
Tadahiko Horiuchi
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW379454B publication Critical patent/TW379454B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

Α7 經濟部中央標準局員工消費合作社印製 r- B7 玉·、發明説明 ( / ) 1 發 明 領 域 1 I 本 發 明 有 關一 種金屬絕緣 膜半導 體 (Μ IS)電晶體之製法 w 1 1 1 ) 且 較 特 別 地有 關一種MIS電晶體之通道區及源極/汲 極 1 請 1 I m 之 製 法 〇 聞 1 讀 1 發 明 背 景 背 L 之 1 M IS電晶體傺- -種電晶體其具有金屬- 絕 縁 膜 -半導體之 注 意 1 1 三 層 結 構 而 該半 導體之表面 導電苹 則 透 過 絕 緣 物藉 施 加 事 項 再 1 1 電 壓 至 金 屬電 極予以控制 ，例如 —· 具 有 二 氧 化矽 作 為 填 寫 本 1 裝 1 絕 緣 膜 之 M0S電晶體即包含於其中， 尤其， M0S 場效 電 晶 頁 1 | 體 (Μ 0 S F E T )傺通 常使用於半 導體積 體 電 路 〇 1 I 作 為 種 植入 雜質於一半 導體基 Η 之 方 法 ， 含有 固 相 1 1 I 擴 散 法 及 電 漿摻 雜法等。然 而，最 為 典 型 使 用 的是 上 述 I 訂 離 子 佈 植 法 ，離 子佈植法之 優點傺 雜 質 之 輪 廓 (濃度分佈 1 i .)及雜質濃度可以以一良好之再生性來形成， 因此， 離子 佈 植 法 僳 典 型地 使用於植入 雜質於 半 導 髏 基 Η 内以 形 成 1 阱 > 源 極 /汲極等之製程中。 線 然 而 t 離 子佈 植法具有一 缺點， 即 9 由 於 離 子佈 植 法 而 産 -牛 損 壞 區。 ”損壞區”意 謂一區 其 含 有 由 半 導體 基 η 1 中 之 矽 原 子 因為 離子佈植法 而離散 白 一 晶 格 位 置所 造 成 1 I 之 間 織 矽 原 子（i nterstitia 1 s i 1 ί C 0 η a t 〇 m S)以及 在 該 1 [ 晶 格 處 所 産 生之 空缺。於大 多數情 況 中 9 此 一 損壞 區 可 1 1 由 其 後 在 一 半導 體製程中將 執行之 熱 處 理 予 以 恢復 S 也 1 | 就 是 說 由 該損 壞區所造成 之産能 的 降 低 不 •^9 太大 i 且 1 I 3- 1 1 1 1 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（工） 不會有由該損壞區所造成之電氣不正常之漏電發生。 同時，該離子佈植法具有另一缺點，即，由於離子佈 植法而離散自一晶格位置之間織矽原子會促成不正常之 雜質擴散，亦即，增強之擴散，”增強之擴散”意謂一釋 現象，即，諸如硼之雜質與所擴散之一矽原子會形成為 一配對，而在一塊體中含有該雜質之配對的擴散會較一 般之擴散快，該種增弯之擴i[像蹕以控制且會不良地影 響到Μ 0 S F E T之電氣特徽。 在使用於一半導體基片積體電路之MOSFET中，需要臨 限電壓之降低及短通道效應之抑制以符合高積體性，精 微結構，高速率及低電壓（低消耗功率.）。然而*該增強 之擴散造成相反之短通道效應，即在短通道區之處臨限 電壓呈較高而非在長通道區，且可造成短通道區之貫穿丨 --〇 . ί I 如上述，於習知用以製造MOSFET之方法中，通道區之 雜^之增強擴散僳阻礙MOSFET之性能増強之一原因。 另一方面，本發明人已提出一種M IS電晶體及其製法於 日本專利申請公開案號8-18047(1996)之中，即，該增強 之擴散可以以執行離子佈植法來抑制。 在該日本專利申請公開案號8 -丨8 047(1996)之方法中， 硼像透過閘極電極與閘極氧化物膜而植入於Μ 0 S FE T通道 區之中，因此，硼偽導入於閘極氧化物膜之内，然而， 由於存在於該閛極氣化物膜中之硼，將會劣化了該閘極 ---ί--„-------- I 裝-------訂--；---！---線 (諳先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公嫠） A7 B7五、發明説明（3 )氣化物膜長時間之可靠性。發明概述 種得 一 取 供以 提散 於擴 在強 。 的增應 目之效 之質道 明雜通 發制短 本控制 ，地抑 以佳可 所較及 可以 法 製 之 體 晶 gs .{fur 壓 電 限 臨 的 低 於 一 成 -形 明偽 發膜 本緣 據絕 根極 閘 及 極 電 極 中 其 法 製 之 體 晶 電 S I Μ c311 種 於 質 雜 之 式 型 電 導 1 植 佈 1 有 具 : 電 驟極 步閘 列該 下於 含 子 包離 , 氫 上植 片佈 基膜 體緣 導絕 半極； 之閘内 區及之 道極區 通電道 之極通 成閘該 形該之 所過方 内透下 其 極 反㈠氮 相 Λ 或 式極圍 型源氛 電一之 導成體 一 形氣 植以性 佈極惰 子電 一 離極於 地閘理 配該處 匹於熱 行質行 自雜執 之 式 型 電 ， 及 導U中 圍¾¾ 於iE氣 (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 Μ 於 種成 1 形 , 偽 點瞑 觀緣 1 絕 另 極 之閘 明及 發極 本電 據極 根閘 1 中 其 法 製 之 體 晶 電 電 導 1 植 佈 1 有 具 包 上 片 基 體 導 半 之 區 道. 通 之 成 形 所 内 其 於 ： 質驟 雜步 之列 式下 型含 線 經濟部中央標準局員工消費合作社印製 式 型 電 導 一 該 於 反 相 式極 型源 電 一 導成 一 形 植以 佈極 子電 離極 地閘 配該 匹於 行質 自雜 之 區 極 汲 電 極 閘 該 於 子 離 氫 植 佈 膜 緣 絕 極 ·’ 閘内 及之 極區 電道 極通 閘該 該之 過方 透下 極 中 圍 氛 氣 氮 或 圍 Μ 氛種 之 一 體 . 氣點 .Ξ 性 觀 懷 一 1 另 於之 理明 處發 熱本 行據 執根 法 製 之 體 晶 電 中 其 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( ) I 一 閘 極 電 極 及 閘 極 絕 緣 膜 傜 形 成 於 一 具 有 一 佈 植 一 導 電 I | 型 式 之 雜 質 於 其 内 所 形 成 之 通 道 區 之 半 導 體 基 片 上 i 包i, V, 1 1 1 含 下 列步 驟 /·—S 1 1 請： 1 | 透 過 該 閘 極 電 極 及 閘 極 絕 m 膜 佈 植 氫 離 子 於 該 閘 極 電 先 聞 I 讀 I 極 下 方 之 該 通 道 區 之 内 9 背 1 之 1 白 行 匹 配 地 離 子 佈 植 —1 導 電 型 式 相 反 於 該 導 電 型 式 意 I 之 第 雜 質 於 該 閘 極 電 極 以 形 成 __» LDD 區； 事 項 1 1 再 1 I 商 行 匹 配 地 離 子 佈 植 一 * 導 電 型 式 相 反 於 該 第 一 雜 質 之 填 寫 本 1 裝 I 第 二 雜 質 於 該 閘 極 電 極 以 形 成 源 極 /汲極區； 以及 頁 '--- 1 | 執 行 埶 v\v\ 處 理 於 一 惰 性 氣 體 之 氛 圍 或 氦 氣 氛 圍 中 〇 1 1 根 擄 本 發 明 之 另 —· 截 點 1 一 種 M IS電晶體之製法, 其中 1 1 I 閘 極 電 極 及 閘 極 緣 膜 傺 形 成 於 一 具 有 一 佈 植 一 導 電 1 訂 型 式 之 雜 質 於 其 内 所 形 成 之 通 道 區 之 半 導 體 基 Η 上 9 包 1 .含 下 列 步 驟 ! 白 行 匹 配 地 離 子 佈 植 一 導 電 型 式 相 反 於 該 一 導 電 型 式 t 1 1 之 第 雜 質 於 該 閘 極 電 極 以 形 成 一 L D D 區； 1 線 白 行 匹 配 地 離 子 佈 檀 一 導 電 型 式 相 反 於 該 第 一 雜 質 之 1 第 二 雜 質 於 該 閘 極 電 極 以 形 成 源 極 /汲極區； 1 透 過 該 閘 極 電 極 及 閘 極 絕 縁 膜 佈 植 氫 離 子 於 該 閘 極 電 1 I 極 下 方 之 該 通 道 區 之 内 以 及 1 執 行 熱 處 理 於 一 惰 性 氣 體 之 Jbrr 圍 或 氮 氣 氛 圍 中 〇 1 1 根 據 本 發 明 之 另 一 觀 點 $ 一 種 M IS電晶體之製法， 其中 1 | . 一 閘 極 電 極 及 閘 極 絕 緣 膜 偽 形 成 於 一 具 有 一 佈 植 一 導 電 1 I δ - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( ο 1 V. 1 型 式 之 雜 質 於 其 内 所 形 成 之 通 道 區 之 半 導 體 基 Η 上 9 包 1 I 含 下 列 步 驟 * 、-，1 1 1 透 過 該 閘 極 電 極 及 閘 極 絕 緣 膜 佈 植 氫 離 子 於 該 閘 極 電 1 I 請 1 I 極 下 方 之 該 通 道 區 之 内 先 間 I 1 I 白 行 匹 配 地 離 子 佈 植 導 電 型 式 相 反 於 該 一 導 電 型 式 背 1 之 1 之 第 雜 質 於 該 閘 極 電 極 以 形 成 一 L D D 愿； 注 意 9. I 執 行 第 一 熱 處 理 於 一 惰 性 氣 體 氛 圍 或 氮 氣 氛 圍 中 * 事 項 再 1 1 白 行 匹 配 地 離 子 佈 植 導 電 型 式 相 反 於 該 第 —1 雜 質 之 % 寫 本 1 裝 I 第 二 雜 質 於 該 閘 極 電 極 以 形 成 一 源 極 /汲極區； 以及 頁 ^_〆 1 1 執 行 第 二 熱 處 理 於 一 惰 性 氣 體 之 氛 圍 或 氮 氣 氛 圍 中 〇 I 根 據 本 發 明 之 另 一 SS日 m 點 9 一 種 M IS電晶體之製法, 其中 1 1 1 閘 極 電 極 及 閘 極 u\Li 緣 膜 % 形 成 於 —* 具 有 佈 植 一 導 電 1 訂 型 式 之 雜 質 於 其 内 所 形 成 之 通 道 區 之 半 導 體 基 Η 上 S 包 1 含 下 列 步 驟 1 行 匹 配 地 離 子 佈 植 導 電 型 式 相 反 於 該 導 電 型 式 1 1 I 之 第 —- 雜 質 於 該 閘 極 電 極 以 形 成 一 L D D 區； 1 線 透 過 該 閘 極 電 極 及 閘 極 絕 緣 膜 佈 植 氫 離 子 於 該 閘 極 電 1 極 下 方 之 該 通 道 區 之 内 9 1 執 行 第 魏 八kV 處 理 於 —- 惰 性 氣 體 之 氛 圍 或 氮 氣 氛 圍 中 1 I g 行 匹 配 地 離 子 佈 植 導 電 型 式 相 崗 於 該 第 一 雜 質 之 1 L 第 二 雜 質 於 該 閛 極 電 極 以 形 成 一 源 極 /汲極區； 以及 1 1 執 行 第 二 熱 處 理 於 一 惰 性 氣 am 體 之 氛 圍 或 氮 氣 圍 中 Ο 1 | 根 據 本 發 明 之 另 一 觀 點 t 一 種 M IS電晶體之製法， 其中 1 1 7 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ L ) I 1 一 閘 極 電 極 及 閘 極 絕 緣 膜 係 形 成 於 具 有 一 佈 植 一 導 電 1 I 型 式 之 雜 質 於 其 内 所 形 成 之 通 道 區 之 半 導 sm 體 基 Η 上 包 1 1 含 下 列 步 驟 /—\ 讀 1 1 I 透 過 該 閘 極 電 極 及 閘 極 絕 線 膜 佈 植 氫 離 子 於 該 閘 極 電 先 閱 I 極 下 方 之 該 通 道 區 之 内 讀 背 1 白 行匹配地離子佈植 · 導 電 型 式 相 反 於 該 一 導 電 型 式 之 注 意 1 | 之 第 一 雜 質 於 該 閘 極 電 極 以 形 成 - LDD 區； 事 項 再 1 1 | 執 行 第 熱 處 理 於 —‘ 惰 性 氣 髏 之 氛 圍 或 氪 氣 氛 圍 中 填 寫 本 1 裝 I 透 過 該 閘 極 電 極 及 閘 極 絕 緣 膜 佈 植 氫 離 子 於 該 閘 極 電 頁 N._〆 1 | 極 下 方 之 該 通 道 區 之 内 ， I i 行 匹 配 地 離 子 佈 植 一 導 電 型 式 相 同 於 該 第 雜 質 之 1 1 1 第 二 雜 質 於 該 閘 極 電 極 以 形 成 一 源極/汲極區； 以及 1 訂 執 行 第 二 熱 處 理 於 - 憶 性 氣 體 之 氛 圍 或 氮 氣 氛 圍 中 〇 1 根 據 本 發 明 之 另 一 «SQ m 點 $ 一 種M IS電晶體之製法， 其中 1 1 一 閘 極 電 極 及 閘 極 絕 緣 膜 僳 形 成 於 __、 具 有 一 佈 植 一 導 電 1 1 | 型 式 之 雜 質 於 其 内 所 形 成 之 通 道 區 之 半 導 p 基 Η 上 » 包 1 線 含 下 列 步 驟 1 透 過 該 閘 極 電 極 及 閘 極 ψ 緣 膜 佈 植 氫 離 子 於 該 閘 極 電 1 極 下 方 之 該 通 道 區 之 内 > ! | 白 行 匹 配 地 離 子 佈 檀 一 導 電 型 式 相 反 於 該 一 導 電 型 式 I 1 之 第 一 雜 質 於 該 閘 極 電 極 以 形 成 一 LDD區； 1 1 執 行 第 — 熱 處 理 於 一 惰 性 氣 體 之 氛 圍 或 氮 氣 圍 中 } 1 | 白 行 匹 配 地 離 子 佈 植 __* 導 電 型 式 相 同 於 該 第 一 雜 質 之 1 | 8 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（7 ) 第二雜質於該閘極電極以形成一源極/汲極區； 透過該間極電極及 極下方之該通道區之 執行第二熱處理於 根據本發明之另 閘極絕緣膜佈植氫離子於該閘極電 内； 一憶性氣體之氛圍或氮氣氛圍中。 觀點，一種MIS電晶體之製法，其中 縁膜係形成於一具有一佈植一導電 一閘極電極及閘極絕 型式之雜質於其内所形成之通道區之半導體基Μ上，包 含下列步驟： 自行匹配地離子佈 之第一雜質於該閘極 透過該聞極電極及 極下方之該通道區之 執行第一熱處理於 自行匹配地離子佈 第二雑質於該閘極電 透過該閘極電極及 極下方之該通道區之 執行第二熱處理於 植一導電型式相反於該一導電型式 電極以形成一 L D D區； 閘極絕緣膜佈植氫離子於該閘極電 内； 一惰性氣體之氛圍或氮氣氛圍中； 植一導電型式相同於該第一雜質之 極以形成一源極/汲極區； 閘極絕緣膜佈植氫離子於該閘極電 内；以及 一惰性氣體之氛圍或氮氣氛圍中。 丨_--„-----丨裝------訂---^---線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 圔式簡單說明
MOSFET之方法， 圔予以較詳細地解説，其中： 圖，顯示一習知之用以製作 第3圔偽一圔表，顯示習知n-MOSFET中之逆轉之短通 -9- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐〉 A7 B7 五、發明説明（及） 道效應， 第4Ag 4B圖傺橫截面圖，顯示兩個具有不同通_.道長度 之 n-MOSF—M S=5±3fc#&S橫截面圔，顯示日本專利申請公開案號 8-u1 8047中]示之一習知之用以製作η-MOSFET之方法， 餘模截1圔，顯示根據本發明之一第一較 佳實施例中；ί 用以身作M IS電晶體之方法， 令-A>C _ 橫.截面圔，顯示根據本發明之 第二較 佳實施例中之用以製作M IS電晶體之方法， 第： 較佳實施例中 餘f截面圖，顯示根據本發明之一第三 種用以製作M IS4晶體之方法， 經濟部中央標準局員工消費合作社印製 第14圖偽橫截面圖，顯示一具有一 n+擴散區一 p-阱之 半p體裝置，. 第.15圔係一圖表，顯示在激活源極/汲極區中之砷之前 及之後，在深度方向中之硼的輪廓， 第16圖偽一圖表，顯示欲JT llKeV離子佈植2X 1015原 子_/平方公分之氫之深度方向中之濃度輪廓及欲在第1 5圔 中之條件下離子佈植之硼之深度方向中之濃度輪廓， 第1 7圖傺一圔表，顯示在由1 0 2 0 °C , 1 0秒之熱處理激 活之後，相依於硼濃_度輪廓之氫離子佈植之劑量，以及 第18·圖偽一圖表，顯示藉使用本發明之方法，即，在 15 用以激活源極/汲極區之熱處理之前執行1 X 1 0 原子/平 方公分之氳離子佈植所製造之n-MOSFET之所量度之.臨限 -10- ----------批衣------、訂--Γ--：--^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（f ) 電壓，及藉習知方法所製之n-MOSFET之所量度之臨限電 壓〇 較佳實施例說明 在解說較佳實施例中之用以製作M IS電晶體之方法前， 將説明習知用以製作M 0SFET之方法於下。 第1Α至2Β圖葆橫截面圔，顯示一用以製作n-MOSFET之 方法，首先，如第1A圔中所示，.在裝置分離區中之場氧 化物膜102及在裝置區中之犧牲氧化物膜103傺藉由LOCOS (矽之局部氣化法）等形成於一 P型半導體基Η 1Θ1之上， 接替，如第1Β圖中所示，透過該犧牲氧化物膜103離子佈 植硼（Β)於該裝置區内來控制n-MOSFET之臨限電壓，形成 一 P-通道區104A。於典型之M0SFET之製程中，除了臨限 電壓之控制之外.，雜質像佈植於若干分離之步驟處而在 若干種條件上使通道區之雜質.輪廓最佳化以抑制短通道 效應及貫穿效應，接著，執行熱處理以恢復硼佈植之損 壞及激活硼於氮氣氛圍之中，因此，該P-通道區104A改 變為一激活之P-通道區104B,進一步地，藉蝕刻法去除 該犧牲氧化物膜103,然後，如第1C圖中所示，依序形成 閘極氧化物膜1 0 5及一閘極電極1 0 6。 然後，如第2 A圖中所示，藉自行匹配地離子佈植砷 (As)於該閘極電106，形成一源極/汲極n+區107A,最後 ，如第2B圖中所示，執行熱處理以充分電氣地激活由砷 佈植所形成之源極/汲極n+區107A，藉此，形成一激活 -11- ----------裝— (請先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 經濟'^ρ中央標準局員工消費合作社印製 A7 B7 一---------------- 五、發明説明（丨Μ 之源極/汲極η+區107Β，因而獲fen_MOSFET。 將描述逆轉之fe通道效應之機構如下’第4A及4B圖像 橫截面圖示，顯示兩値具有不同通道長度之n-M0SFETs， 第4A圖顯示一長通道n._M〇SFET，例如》在藉離子佈.植 而形成η+擴散區111中，會産生間織之"砂原子’且因此 ，硼之增強擴散會發生。於此例中，在該n+擴散區111 周圍之硼濃度會降低，如第4A圔.中所示（第4A圖中之區1 12)。由增強之擴散所移動之硼會由n+擴散區111中之不 良區所捕捉，或累積於基片表面上之源極/汲極端（第4A 圖中之區114)且正好在閘極電極113A之下方。 相反地，第4.B圔顯示一短通道n-MOSFET，由於此短通 道，在通道區之硼濃度呈相當地高（第4 B圔中之區114)， 因此産生逆轉短通道效應，進一步地.，於此一具短通道 之n-MOSFET中，因為極低硼濃.度之區112係正好形成在高 .硼濃度之區114下方，因此會發生貫穿，亦即，由於增強 之鑛散，抑制短通道效應及降低臨限電壓會呈現難以實 施，所以，如何抑制增強之癀散傺一關鍵。 接著，將在第5A至6B圖中解說日本專利申請公開案號 8- 1 8 04 7號（1 9 9 6 )中所掲示之用以製造^〇3?£1'之方法， 首先，如第5 A圖中所示，場氧化物膜1 0 2 ,閘極氧化物膜 105及一閘極電極106係形成於一 P型之半導體基體101之 上，然後，如第5B圖中所示，一源極/汲極η—區107A係 藉自行匹配地離子佈植砷於閘極電極1 0 6而形成，此時， -12- ---- It n - - --. n - - I I i I -- T - LI - - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) 格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 ,, /> B7五、發明説明（丨丨） 該源極/汲極Π-區107並未激活，接著，如第5C圖中所示 ，在一氮氣氛圍中執行熱處理於高溫處，例如9 0 0 °C , 10分鐘，或1 000 °C, 30秒鐘，在佈植砷之中産生而造成 硼之增強擴散之間織矽原子可藉由此熱處理而與一空缺 再連接，藉此而幾乎消失。 19 13 然後，如第6A圖中所示，每平方公分10 10 之硼 原子透過閘極電極106植入該半導體基體101之内，以形 成P-通道區104A,最後，如第6B圖中所示，在氮氣氛圍· 中熱處理於80 0至900 °C之溫度處而形成一激活之P-通道 區 104B〇 所以，由砷佈植所産生之間織矽原子藉第5C圔中之步 驟而幾乎消失，且由每平方公分1 012至1 0i3之硼佈植所 産生之間織矽原子並不會很多，因此，一主要之增強擴 散並未發生於800至900 °C之熱.處理中。 於本發明中，氫離子佈植偽執行於熱處理之前，以用 於激活M IS電晶體製造中形成源極/汲極區中之砷佈植區 ，藉此，可控制習知方法中由形成源S /汲極區之砷佈植 所産生之間織原子所造成之通道區中雜質之增強擴散， 同時，此技術可應用於具有可降低短通道效應之L D D結構 之LDD (微摻雜汲極）之製造。在佈植氫離子之後，執行用 於M IS電晶體之半導體基體之熱處理於一預定之溫度處以 激活源極/汲極區或LLD區，之後，可在製程中執行該氫 離子佈植及該熱處理一或多次，同時，在該氫離子佈植 -13- ---1——：——丨丨丨裝------訂——Ί-----線 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（丨> ) 與該熱處理之間可插入另一程序。 第14圖傜一橫截面圖示，顯示一形成有一 n+擴散區 11及一 P阱12之半導體裝置，在該n+擴散區11與-P阱12 間之P-η接面的雜子濃度之輪廓偽藉由S IMS (二次離子之 質譜儀）量度於橫截面/ - /’，該量度結果將示於下文， 且氫離子佈植之適用條件將考慮自該處。 第14圖顯示在激活之源極/汲極區中之砷之前及之後的 13 '深度方向中之硼之輪廓。硼傺離子佈植2X10 原子/平 12 方公分於300KeV (第一佈植），4X 10 原子/平方公分於 12 100KeV(第二佈植），以及接著6X10 原子/平方公分於 30KeV (第三佈植）。於佈植之後，在氡氣氛圍中執行熱處 理於8 5 0 °C , 3 0分鐘。用於該源極/汲極區之砷僳於1 0 0 KeV離子佈植1 . 5X 1015原子/平方公分，砷之激活偽由紫 外線燈退火法執行於1 020 °C , .10秒鐘，第15圔中之虛線 偽在激活源極/汲極區之前的硼濃度之輪廓，而第15圔中 之實線則偽在激活源極/汲極區之後的硼濃度之輪廓，該 Ρ-η接面位於100n in深。 如第15圖中之所示，由於在激活法中增強之擴散，故 之再分谛會發生，且在ρ - η接面處之蠅濃度會下降，此 現象相對應於第4Α圖中之現象，同時，硼之濃度會從50 nm深度上升，此顯示出在ρ-η接面處之硼會由一不良區所 捕獲，其中該不良區係由於增強之擴散而産生於砷之佈 植中。 -14- —.1 I I I I I I I I 訂 ,, * I 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4g ( 210X297公釐） 經濟部中央標準局負工消費合作社印製 A 7 I B7五、發明説明（丨3 ) 第16圔顯示欲在llKeV離子佈植2X 1015原子/平方公分 之氫及欲在第15圖中之條件下離子佈植砸之深度方向中 之濃度輪廓，在UKeV處之氫之突出範圍Rp傺大約150nm 〇 同時，第17圔顯示在由1 020D, 10秒之熱處理激活之 後，相依於硼濃度輪廓之氫離子佈植之劑量，第17圖中 之一虛線偽在藉由熱處理激活之.源極/汲極區之前的硼 濃度輪廓，而第17圔中之實線則傺在藉由熱處理激活之 源極/汲極區之後的硼濃度輪廓。氫離子佈植之諸條件傺 ⑴無佈值 15 (2) 在llKeV處1X10 原子/平方公分，及 15 (3) 在11KM處2X 10 原子/平方公分。 從第17圔中之資料可見，氫.佈植量越多，則在P-區之 硼濃度越高，在條件（3)之下，濃度呈較高於激活之前， 14 同時並未觀察到在llKeV處5X10 原子/平方公分之準位 (未圔示）與無氫離子佈植之準位間之硼濃度輪廓中有所 差異。上述現象僳由下列所造成，即，在熱處理中之增 強擴散之期間，硼、傷捕獲於由氫離子佈植所産生之損壞 區之内，也就是說，藉適當控制氫離子佈棺之能^及數 量，可控制該增強之擴散所造成之P - η接面處之硼濃度之 變化„。另一方面，超過4X10 U原子/平方公分之氫離 子佈植會造成接商處不正常之漏電電流，所以，在本發 -----------裝------訂--1------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X 297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（（JO 明中，氫離子將佈植於超過1X1015原子/平方公分而少 15 於4X10原子/平方公分之佈植數量處。 所以，藉執行氫離子佈植於適當之條件下，可抑制第 4A及4B圖中之具有一低硼濃度區中之硼濃度的降低，結 果，可抑制第4A及4B圖中之阱區中硼濃度之減少及通道 區中硼濃度之增加，藉此，抑制轉之短 通道效應，該等結果將解說於第1.8圖中。第18圖顯示藉 使用本發明之方法，即，在用以激活源極/汲極區之熱處 15 理之前執行IX 10 原子/平方公分之氫離子佈植所製造 之n-MOSFET之所量度之臨限電壓，及藉習知方法所製造 之n-MOSFET之所量度之臨限電壓。在由0及點虛線所顯 示之不具有氬離子佈植所製造之n-M0SFET之中，在0.35 撒米之閘極長度左右之臨限電壓最大而當閘極長度較長 於此之時則臨限電壓降低，此係類同於第3圖中所示之 逆轉之短通道效應，也就是說，證明了逆轉之短通道效 應傺産生於藉由習知方法之不具有氫佈植所製造之 n-MOSFET之中。相反地，在由奉及實線所顯示之具有氫 佈植所製造之n-MOSFET之中，此一傾向傺無法觀察於不 具有氫佈植所製造之n-MOSFET之中，所以證明了逆轉之 短通道效應係抑制著，而且在以氫離子佈植所製造之 n-MOSFET中，該臨限電壓保持在具有少於0.2徹米之闊極 長度之區域中較高些，所以證明了該短通道效應同時抑 制著。 -16- ---i--·-----11裝------訂--；---„---線 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（2l〇X297公楚） 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（丨5) 接著，將在第7A至8B圖中解說第一較佳實施例中之用 以製作MIS電晶體之方法。 首先，在裝置分離區中之場氧化物膜2與在裝置區中 當作絕緣膜之犧牲氧化物膜3傺預先藉由LOCOS (矽之局 部氧化）等形成於一 P型半導體基H1之上，同時，可預 先形成一 P阱，接著，如第7A圔中所示，藉離子佈植硼（ B)於裝置區之内而透過犧牲氧化物膜103來控制n-MOSFE 了之臨限電壓。 接著，執行熱處理以恢復硼佈植之損壊及激活硼於一 氮氣氛圍中，藉此，改變該P-通道區4A為一激活之P-通道區，進一步地，藉由蝕刻法去除該犧牲氧化物膜.3 ，然後，如第7B圖中所示，依序地形成閘極氧化物膜5 及一閘極電極6。 接箸，如第7C圖中所示，氫(H)偽透過閘極氧化物膜5 及一閘極電極6離子佈植於該激活之P-通道區4B之内， 氫離子佈植於超過IX 10 15原子/平方公分之佈植量，藉 此，形成一氫離子佈植區7。 接著，如第δ A圖中所示，當作一導電形式相反於硼之 導電形式之雜質的砷（As)離子係自行匹配地佈植（1至5) X 1 015原子/平方公分於該閘極電極6 ,藉此，形成一源 極/汲極n+區，最後，如第8B圖中所示，在一惰性氣體 之氛圍或氮氣氛圍中執行800 °C之熱處理，以充分電氣地 激活由第8A圖中之砷佈植所形成之源極/汲極n+區8A， 藉此，形成一源極/汲極n+區8B,同時，擴散氫於該半 -17- 本紙張尺度適用中國國家標準（CNS ) A4規格（2!〇X297公釐） -----------裝— (請先聞讀背面之注意事項再填寫本頁)
、tT 線 經濟部中央標準局貝工消費合作社印裂 A7 τ ________ ____ 五、發明説明（丨i?) '導體基Η之内部及外部，藉此，在氫離子佈植區7中之氫 會消失，因此，完成該n-MOSFET之製造。 何以執行高於800t：之溫度的熱處理以電氣地激活所佈 植之肺的理由偽如下所述：已知到達離子佈植形成一源 極/汲極區之3X 10 15原子/平方公分之砷僳100%由800至 900 °C之退火所電氣激活，同時，已知在大約IX 1016原 子/平方公分之高佈植量之處，損壞可由800至900C處之 退火予以恢復而使遷移率飽和（參考：K . G a πι 〇 u , ”半導 體離子佈植技術”，第58頁，1986, Sangyo-Tosho)。本 發明之離子佈植量之最佳條件傺置於上述佈植量之條件 内，同時，超過1100¾之熱處理會造成有效通道長度之 降低，因而使短通道效應更形惡化，所以，藉執行熱處 理於高8 0 0 °C而小於11 0 0 之溫度可確保執行砷之電氣激 活。 . 於此實施例中，該源極/汲極η+區8Α僳由紫外線燈退 火於1 000 °C , 10秒而激活為一源極/汲極η+區8 Β,同時 ，於此實施例中，即使在形成該源極/汲極η+區8Α之後 亦可執行氫離子佈植而不會有問題。 在第二較佳實施例中，用以製作一 M IS電晶體之方法將 解說於第9A至10C圖中，特別地，該第二實施例有關一 LDD (徹摻雜汲極）電晶體之製作，如第9A及9B圖中所示， 直到形成閘極電極5之諸步驟像執行雷同於第7 A及7 B圖 所示之笫一實施例中之該等步驟。 ~ 18 ~ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----------装------訂—：----^ (請先閣讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（丨7 ) 接著，如第9C圖中所示，超過lx 1015原子/平方公分 之氫（Η )偽透過閘極氧化物膜5及閘極電極6予以離子佈 植於激活之Ρ-通道區4Β之内，藉此，形成一氫離子佈植 區7 〇 接著，如第1 0Α圖中所示，當作一導電形式相反於硼之 導電形式之雜質的砷（As)離子偽自行匹配地佈植5x 1014 原子/平方公分於該閘極電極6 藉此，形成一 LDD n-區9A,此時，可在一惰性氣體氛圍或氮氣氛圍中執行高 於800 Ό之熱處理以激活該LDD η—區9A。 進一步地，如第10Β圖中所示，在形成側壁間隔物10於 該閘極電極6之諸側邊上之後，砷偽自行匹配地離子佈 植（1至5)X1015原子/平方公分於該閘極電極6 ，藉此， 形成該源極/汲極η +區8 A。 最後，如第10A圖中所示，在一惰性氣體之氛圍或氮氣 氛圍中執行800 之熱處理，以充分電氣地激活所佈植之 砷，因此，完成該n-MOSFET之製造。 於此實施例中，該源極/汲極n+區8A偽由紫外線燈退 火於1 000 °C , 10秒而激活為一源極/汲極rt+區8B,同時 ,於此實施例中，即使在形成該源極/汲極η +區8 A之後 亦可執行氫離子佈植而不會有問題。 在第三較佳實施例中用以製作一 M IS電晶體之方法將解 說於第11A至13B圖中，特別地，該第三實施例有關一 LDD 電晶體之製作且俗第二實施例之一修飾例，尤其，欲形 -19- 本紙張尺度適用中國國家標準（CNS )八4*格（210X297公釐） . :I 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（β) 成於一高溫處之諸如Η T 0 (高溫氧化物）膜之絕緣膜傺作為 LDD之側壁間隔物。 如第11 Α及11 Β圔中所示，直到形成閘極電極5之諸步 驟像執行雷同於第7A及7B圖或第9A及9B圖所示之第一或 第二實施例中之該等步驟。 接箸，如第UC圔中所示，超過IX 1015原子/平方公分 之氫（Η )傷透過閘極氧化物膜5及閘極電極6予以離子佈 植於激活之Ρ —通道區4 Β之内，藉此，形成一氫離子佈植 區7〇 接著，如第1 2 Α圖中所示，當作一導電形式相反於硼之 導電形式之雜質的砷（A s)離子偽自行匹配地佈植1 X 1 01：> 14 至5 X 1 0 原子/平方公分於該閘極電極6 ,藉此，形成 一 LDD η~·區9A,此時，可在惰性氣體氛圍或氮氣氛圍中 執行高於800 °C之熱處理以激活該LDD η—區9Α。 接著，在藉由CVD法形成ΗΤΟ膜於半導體基Η之整個表 面上之時，該ΗΤΟ膜僳等方向性蝕刻回，以形成只在閘極 電極6之諸側壁上之侧壁間隔物10 ,如第12Α圖中所示。 該Η TO膜偽藉反應Si IU與0於大約800¾處而形成。 該L D D η —區9 A偽形成Η T 0膜之步驟上激活為一 L D D η — 區9Β,同時，在ΗΤΟ膜形成步驟中，氫脱離而損壞區恢復 。因此，如第12C圖中所示，再離子佈植氫（Η)以形成一 第二氫離子佈植區7 ’。 接著，如第1 3 Α圖中所示，砷傜自行匹配地離子佈植（ -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1.1 n 批本 —"—^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 1) 1 1 1 至 5) X 10 ] Θ原子/平 方公分 於該閘 極電極6 藉此， 1 I 形 成 該 源 極 /汲極n + 區8Α〇 I 最 後 t 如 第 13A圔中所示， 在一惰性氣體之氛圍或氮氣 請 1 1 I Jtsi 圍 中 執 行 8 0 0 °C之熱處理， 以充分電氣地激活所佈植之 先 閱 讀 1 1 砷 ) 因 此 S 兀 成 該 η -MOSFET之製造 〇 t 1 1 之 1 於 此 實 施 例 中 該 源極/汲極η + 區8 A係由 紫 外線燈 退 注 意 1 I 事 1 火 於 1 0 0 0 °C 10秒 而 激活為 一源極 /汲極n + 區 8Β，同 時 項 再 1 填 1 i 於 此 實 施 例 中 9 即 使在形 成該源 極/汲極η + 區9Α之 後 寫 本 裝 亦 可 執 行 氫 離 子 佈 植 而不會 有問題 〇 頁 V_^ 1 1 上 述 施 例 亦 可 m 用 於 P-MOSFET之 製造。 1 1 雖 妖 «αν、 本 發 明 已 相 對 於用以 -Mb -rt 兀整及 清楚揭示 之 特定實 施 1 I 例 予 以 說 明 9 惟 該 等 附錄之 申請專 利範圍並 未 因此受 限 1 訂 1 = 而 是 將 解 釋 為 涵 蓋 所有可 由精於 本技術者 予 以發生 之 1 修 飾 例 及 變 化 例 其 可 真正地 落.在本 文所述之 基 本教義 之 1 I 内 〇 1 | 主 要 元 件 之 對 照 表 線 1 1 基 片 1 1 2 場 氧化物 膜 1 1 3 犧 牲氧化 物膜 1 1 4A ρ- 通道區 1 I 4B 激 活之Ρ- 通道區 1 1 5 閘 極氧化 物膜 1 1 6 閘 極電極 1 I -21 — 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（Μ ) 7 氫 離子佈植 區 7， 第 二氫離子 佈植區 8A 源 極/汲極η +區 8B 激活之源極/汲極η 9A L D D η -區 9B 激 活之LDD η·區 10 側 壁間隔物 11 Π + 擴散區 12 Ρ- 阱 101 基 Η 102 場 氧化物膜 103 犧 牲氧化物 膜 104A Ρ — 通道區 104B 激 活之Ρ~通道區 105 閘 極氧化物 膜 106 閘 極電極 107A 源 極/汲極η +區 107B 激活之源極/汲極11 111 η + 擴散區 112 低 硼濃度區 113 閘 極電極 114 局 硼濃度區 B 硼 ----------------IT--^---1--^ (請.先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） A7 五、發明説明（工/) Η 氫 As 砷 I 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 經濟部中央標隼局員工消費合作社印製 A8 ' B8 C8 ( D8 六'、申請專利把圍 1. 一種金屬絕緣膜半導體（MIS)電晶體之製法，該MIS電 晶體具有形成在一半導體基Η上之一閘極電極及閘極 絕緣膜，該半導體基Η具有一通道區藉佈植一導電形 式之雜質於.其内而形成，包含下列步驟： 透過該閘極電極及閘極絕緣膜佈植氫離子於該閘極 電極下方之該通道區； 自行匹配地離子佈植一導電形式相反於訖一導電形 式之雜質於該閘極電極以形成一源極/汲極區；以及 執行熱處理於一憬性氣體之氛曹或氮氣氛圍中。 2 .如申請專利範圍第1項_之金屬絕緣膜半導體（M IS)電晶 體之製法，尚含有下一步驟： 在形成該源極/汲極區之該步驟之前，自行匹配地離 i 子佈植於該閘極電極以形成一微摻雜汲極（LDD)區。 3. —種金屬絕緣膜半導體（MIS)電晶體之製法，該MIS電 晶體具有形成在一半導體基Μ上之一閘極電極及閘極 絕緣膜，該半導體基片具有一通道區藉佈植一導電形 式之雜質於其内而形成，包含下列步驟： I ..... 自行匹配地離子佈植一導電形式相反於該一導電形 式之雜質於該閘極電極以形戒一源極/汲極區； 透過該閘極電極及間極絕緣膜佈植氫離子於該閘極 電極下方之該通道區； 厂執行熱處理於一惰性氣體之氛圍或氮氣氛圍中。 4. 一種金屬絕/緣膜半導體（MIS)電晶體之製法，該MIS電 -24- 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ----------------^裝------訂------線 V - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 AS B8 C8 、 D8 7、申請專利敕圍 晶體具有形成在一半導體基Η上之一閘極電極及閘極 絕緣膜，該半導體基Η具有一通道區藉佈植一導電形 式之雜質於其> 內而形成，包含下列步驟： 透過該閘極電極及閘極絕緣膜佈植H子於該i極 '電極下方之該通道區； 自行匹配地離子佈植一導電形式相反於該一導電形 式之第一雜質於該閘極電極以形成一微摻雜汲極（LDD )區； 自行匹配地離子佈植一導電形式相同於基第一雜質 之導電形式之第二雜質於該週極電極以形成一源極/汲 極區；以及 執行熱處理於一惰性氣體之氛圍或氮-氣氛圍中。 5.—種金屬絕線膜半導體（MIS)電晶體之製法，該M.IS電 晶體具有形成在一半導體基Η上之一蘭煙電極及閘極 絕緣膜，該半導體基Κ具有一通道區::藉佈植二-導電形 式之，雜質於其内而形成，包含H列步驟： 自行匹配地離子佈植一導電形式相反於該-1導電形 式之第一雜質於該間極電極以形成一微摻雜汲極（LDD )區； 自行匹配地離子佈植一導電形式相同於該第一雜質 之導電形式之第二雜質於該閘極電極以形成一源極/汲 極區； 透過該閘極電極及閘極絕緣膜佈植氫離子於該閘極 -25- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------„---.----裝------訂---j--.--線-- (請先閏讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 , ' B8 C8 ' D8 六、申請專利範圍 電極下方之該通道區；以及 執行熱處理於一惰性氣體之氛圍或氮氣氛圍中。 6. —種金屬絕緣膜半導體（M im晶..量之+製法，該M IS電 晶體具有形成在一丰導―體基各上-之一閘極m jr靡 絕、緣聘q該-半-導“麗基具-音-二〜通-道---區-藉-佈-植導電形 式之雜質於其内而形成，包含下列步驟： 自行匹配地離子佈植一、導電形式相反於該一導電形 式之第一雜質於該閘—極—電極-以形成一微_擊雜汲極（LDD )區； 執行第一熱處理_於一惰性氣體之氛圍或氮氣_氮麗中, • t y 自行匹配地離子佈植_一導電形式相同 < 於該第一雜質 之導電形式之第二雜質於該鬧極電極以形成一、源極/汲 極區；以及 執行第二熱處理於一惰性氣體之氛圍或氮氣氛圍中 Ο 7. —種金屬絕緣膜半導體（MIS)電晶體之製法，該MIS電 晶體具有形成在一半導體基Μ上之一閘極電極及閘極 絕緣膜，該半導體基Μ具有一通道區藉佈、植、一導電形 式之雜質於其内而形成，包含下列步驟： 自行匹配地離子佈植一導電形式相反於該一導電形 广 -. 式之第一雜質於該閘極電極以形成一徹摻雜汲極（L D D )區； -26- 本紙張尺度適用中國國家標準（CNS ) Α4说格（210X297公釐） -------------—裝------訂------線--------Γ k _ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印裝 A8 1 Βδ C8 〗 D8 六、申請專利範圍 透過該閘極電極及閘極絕緣膜佈植氣離子於-該閘極 電極下方之該通道區；以及' '執行 '第一熱處理於-惰性氣體之氛圍或氮氣氛圍中 > 自行匹配地離子佈植一導電形u同於該第一雜質 ----·.... 之導電形式之第二親質』$該閘極電極以形成一源極/汲 極區；以及 執行第二熱處:理於一惰性氣體之氧屬或.氮氣氛圍中 〇 8. —種金屬絕緣膜半導體（MIS)電'晶服苳製法、該付關 晶體具有形成在一半導體基片上之一閘極電極及閘極 絕緣膜，該半導體 >基Η具有一通道區藉佈植一導電形 式之雜質於其内而形成，包含下列步驟： 透過該閘極電極及閘極絕緣膜佈植氫離子於該閘極 電極下方之該通道區【 自行匹配地離子佈植一導電形式相反於該一導電形 式之第一雜質於該閘極電極以形成一微摻雜汲極（L D D )區； 執行第一熱處理於一惰性氣體之氛圍或氮氣氛圍中 > 自行匹配地離子佈植一導電形式相同於該第一雜質 之導電形式之第二雜質於該閘極電極以形成一源極/汲 極ν區;以及 本紙張尺度適用中國國家標準（CNS ) Α4規格（210/29<7公釐） ---1---!---.---^裝------訂------線--- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 A8 1 Βδ C8 ^ D8 六、申請專利範圍 執行第二熱處理於一惰性氣體之氛圍或氮氣氛圍中 〇 、 9, 一種金屬絕緣膜半導體（MIS)電晶體之製法，該MIS電 晶體具有形成在一半導體基Η上之一閘極電極及閘極 絕緣膜，該半導體基Η具有一通道區藉佈植了導電形 式之雜質於其内而形成，包含下列步驟： 自行匹配地離子佈植一導電形式相反於該一導電形 式之第 '一雜質於該閘極電極以形成一徹摻雜汲..極（L D D )區，；' 透過該間極電極及蘭極絕緣膜佈植1氣離子於該閘極 電極下-方ϋ ϋ道區； 執行第一熱處理於二憶性氣體之氛圍、惑氮氣氛圍中 透過該閘極電極及閘極絕綠膜佈植氫離子於該閘極 電極下方之該通道區； 自行匹配地離子佈植一導電形式相同於寧第一雜質 之導電形式之第二雜質於該，極電極以形成一源極/汲 ·. 义〜. - 極區；以及 執行第二熱處理於一惰性氣體之氛圍或氮氣氛圍中 〇 10. —種金屬絕緣膜半導體（MIS)電晶體之製法，該MIS電 晶體具有形成在一半導體基K上之一閘極電極及閘極 絕緣膜'，該半導體基Η具有一通璋區藉佈植一導電形 -28- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） I I n n —ί - —.1 n —i l·— I I n - I ^ I I I I n - . _ , (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 - B8 C8 1 D8 六、申請專利範圍 式之雜質於其内而形成，包含下列步驟： 透過該閘極電極及閘極絕緣膜佈植氫離子於該閘極' 電極下方之該通璋區； 自行匹配地離子佈植一導電形式相反於該一導電形 式之第一雜質於該閘極電極以形成一微摻雜汲極（LDD )區； 執行第一熱處理於一惰性氣體之氛圍或氮氣氛圍中 9 自行匹配地離子佈植一導電形式相同於該第一雜質 之導電形式之第二雜質於該.極電極以形成一源極/汲 極區； 透過該閘極電極、及蘭極絕緣膜佈、植_氫離子於該閘極 電極下方之該通道區；以及 執行第二熱處理於一惰性氣體之氛圍或氮氣氛凰中 〇 11. 一種金屬絕緣膜半導體（M IS)電晶體a製法，該MIS電 晶體具有形成在一半導體基Η上之一閘極電極及閘極 絕緣膜，該半導體基片具有一通道區藉佈植一導電形 式之雜質於其内而形成，包含下列步驟： 自行匹配地離子佈植一導電形式相反於該一導電形 式之第一雜質於該閘極電極以形成一微摻雜汲極（LDD )區； 透過該閘極電極及閘極絕緣膜佈植氫離子於該閘極 -29- 本紙張尺度逋用中國國家標準（CNS ) Α4規格i 21 〇 X 297公釐） --L---.--L--裝--.----訂--^--^--線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 ’ ' B8 C8 ' D8 六、申請專利範圍 電極下方之該通道區； 執行第一熱處理於一惰性氣體之氛圍或氮氣氛圍中 * 自行匹配地離子佈植一導電形式相同於該第一雜質 之導電形式之第二雜質於該閘極電極以形成一源極/汲 w m ：, 透過該閘極電極及閘極絕緣膜佈植氫離子於該閘極 電極下方之該通道區；以及 執行第二熱處理於一惰性氣體之氛圍或氮氣氛圍中 〇 1 2 .如申請專利範圍第1項之金屬絕緣膜半導體（M IS )電 晶體之製法_，其中佈植氫離子於該閘極電極下方之該 15 通道區之篆步驟像以一大於1 X „1 i,原子/平方公分而 15 小於4 X 1 0 原子/平方公分之氫佈植量來執行。 1 3 .如申請專利範圍第2項之金屬絕緣膜半導體（Μ I S )電 晶/體之製法，其中佈植氫離子於該閘極、電極下方之該 通道區之該步驟係以一大於1 X 1 015原子/平方公分而 小於4 X 1 0 15原子/平方公分之氫佈植量來執行。 14. 如申請專利範圍第3項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中佈植氫離子於該闊極電極下方之該 通道區之該步驟係以一大於1 X 1 0 15原子/平方公分-而 小於4 X 1 0 15原子/平方公分之氫佈植量來執行。 15. 如申請專利範圍第4項之金屬絕緣膜半導體（MIS)電 ~ 3 0 " ---ϊ------------裝----^---訂^------線-------- 4 - , (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) 格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 晶體之製法，其中佈植氫離子於該閘極方之該 通道區之該步驟偽以一大於1 X 1015原子/平方公分而 1气 小於4 X 1 0 原子/平方公分之氫·佈植量來執行。 16. 如申請專利範圍第5項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中佈植氫離子於該閘極電極下方之該 通道區之該步驟傺以一大於1 X 1015原子/平方公分而 小於4X 1015原子/平方公分之氫佈植量來執行。 17. 如申請專利範圍/第6項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中佈植氫離子於該閘極電極下方之該 15 通道區之該步驟像以一大於1 X 1 0 原子/平方公分而 小於4 X 1 0 15原子/平方公分之氳佈植量來執行。 18. 如申請專利範圍第7項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中佈植氫離子於該閘極電極下方之該 15 通道區之該步驟偽以一大於1 X 1 0 .原子/平方公分面 15 小於4 X 10 原子/平方公分之氫_佈植量來執行。 i 19. 如申請專利範圍第δ項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中佈植氫離子於該閘極電極下方之該 通道區之該步驟僳以一大於lx 1 015原子·/平方公分而 小於4 X 1 0 15原子/平方公分之氫植量來執行。 2 0 .如申請專利範圍第9項之金屬絕緣膜半導體（Μ I S )電 晶體之製法，其中佈植氫離子於該閘極霍，極下方之該 通道區之該步驟偽以一大於1 X 1015原子/平方公分而 小於4x 10i5原子/平方公分之氫佈植量來執行。 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） ---„---„--------丨裝------訂---J-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 ' B8 C8 - 1 D8 六、申請專利範圍 21. 如申請專利範圍第10項之金屬絕緣膜半導體（M IS)電 晶體之製法，其中佈植氫離子於該閘極電極下方之該 15 通道區之該步驟像以一大於IX 10 原子/平方公分而 ，15 小於4 X 1 0 原子/平方公分之氫佈植量來執1T。 22. 如申請專利範圍第1].項之金屬絕緣膜半導體（MIS)電 晶體之.製法，其中佈植麗離子於該閘極電極下方之該 15 通道區之該步驟係以一大於1 X 1 0 „原子/平方公分而 15 … 小於:4 X 10 原子/平方公分之氫佈植j量來執行。 2 3 .如申請專利範圍第1項之金屬絕縴膜半導體（.Μ I S )電 晶體之製法，其中熱處理傺執行於一高於8 0 0 °C而低於 1 1 0 0 °C之溫度處。 24.如申請專利範圍第2項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中熱處理傺執行於一高於8 0 0 °C而低於 1100C之溫度處。 2 5 .如申請專利範圍第3項之金屬絕緣膜半導體（S )電 晶體之製法，其中熱處理傺執行於一高於8 0 0 °C而低於 I 1 0 0 °C之溫度處。 26.如申請專利範圍第4項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中熱處理像執行於一高於8 0 0 °C而低於 1100”之溫度處。 27 .如申請專利範圍第5項之金屬絕緣膜半導體（Μ I S )電 晶體之製法，其中熱處理係執行於一高於8 0 0 °C而低於 II 0 0 °C之溫度處。 -32- 本紙張A度適用中國國家標準（CNS ) A4規格（210X297公釐） In Ji— ml I i >^—^1 m ml--eJH^J. ^^^1 —^ϋ 0 _ (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 28,如申請專利範圍第6項之金屬絕線膜半導體（MIS)電 晶體之製法，其中熱處理傺執行於一高於8 0 0 °C而低於 11 0 0 °C之溫度處。 2 9.如申請專利範圍第7項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中熱處理傷執行於一高於8 0 0 °C .而低於 11 0 0 °C之溫度處。 30. 如申請專利範圍第8項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中熱處理僳執行於一高於8 0 0 °C而低於 1100t：之溫度處。 31. 如申請專利範圍第9項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中熱處理傜執行於一高於8 0 0 °C而低於 11 0 0 °C之溫度處。 3 2 .如申請專利範圍第1 0項之金屬絕緣膜半導體（μ IS )電 晶體之製法，其中熱處理偽執行於一高於8 0 0 °C而低於 11 0 0 °C之溫度處。 33.如申請專利範圍第11項之金屬絕緣膜半導體（MIS)電 晶體之製法，其中熱處理像執行於一高於8 0 0 °C而低於 11 0 0 °C之溫度處。 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐）
TW87109145A 1997-06-09 1998-06-09 Method for making MIS transistor TW379454B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09150881A JP3123465B2 (ja) 1997-06-09 1997-06-09 Ｍｉｓトランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW379454B true TW379454B (en) 2000-01-11

Family

ID=15506430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87109145A TW379454B (en) 1997-06-09 1998-06-09 Method for making MIS transistor

Country Status (6)

Country Link
US (1) US6162710A (zh)
EP (1) EP0884773A3 (zh)
JP (1) JP3123465B2 (zh)
KR (1) KR100285995B1 (zh)
CN (1) CN1202001A (zh)
TW (1) TW379454B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2788629B1 (fr) * 1999-01-15 2003-06-20 Commissariat Energie Atomique Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur
JP4397066B2 (ja) * 1999-03-24 2010-01-13 日本テキサス・インスツルメンツ株式会社 ラッチ回路
CN1283870A (zh) * 1999-04-19 2001-02-14 国际商业机器公司 减少转移器件泄漏的dram单元及其制造工艺
KR100706744B1 (ko) * 2001-06-04 2007-04-11 삼성전자주식회사 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법
JP4171428B2 (ja) * 2003-03-20 2008-10-22 三洋電機株式会社 光起電力装置
US6927137B2 (en) * 2003-12-01 2005-08-09 Texas Instruments Incorporated Forming a retrograde well in a transistor to enhance performance of the transistor
JP2005333103A (ja) * 2004-03-30 2005-12-02 Denso Corp 縦型ホール素子およびその製造方法
JP4798102B2 (ja) * 2004-03-30 2011-10-19 株式会社デンソー 縦型ホール素子
JP2005327799A (ja) 2004-05-12 2005-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100536809B1 (ko) * 2004-06-22 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676570A (en) * 1979-11-28 1981-06-24 Fujitsu Ltd Manufacture of semiconductor device
US4522657A (en) * 1983-10-20 1985-06-11 Westinghouse Electric Corp. Low temperature process for annealing shallow implanted N+/P junctions
US4584026A (en) * 1984-07-25 1986-04-22 Rca Corporation Ion-implantation of phosphorus, arsenic or boron by pre-amorphizing with fluorine ions
JPS62245674A (ja) * 1986-04-18 1987-10-26 Seiko Epson Corp 半導体装置の製造方法
KR940005802B1 (ko) * 1991-07-09 1994-06-23 삼성전자 주식회사 Cmos 반도체장치 및 그 제조방법
JPH05102471A (ja) * 1991-10-03 1993-04-23 Sharp Corp 半導体装置の製造方法
JPH06144278A (ja) * 1992-11-11 1994-05-24 Omron Corp 電動式パワーステアリング装置
JP2551724B2 (ja) * 1993-03-04 1996-11-06 株式会社高度映像技術研究所 薄膜半導体装置およびその製造方法
JP2827905B2 (ja) * 1994-06-27 1998-11-25 日本電気株式会社 Ｍｉｓｆｅｔおよびその製造方法

Also Published As

Publication number Publication date
JP3123465B2 (ja) 2001-01-09
JPH10341017A (ja) 1998-12-22
EP0884773A2 (en) 1998-12-16
EP0884773A3 (en) 2000-01-12
KR100285995B1 (ko) 2001-04-16
KR19990006812A (ko) 1999-01-25
CN1202001A (zh) 1998-12-16
US6162710A (en) 2000-12-19

Similar Documents

Publication Publication Date Title
TWI247384B (en) Method for forming transistor of semiconductor device
TW304301B (zh)
TW306047B (zh)
US7485516B2 (en) Method of ion implantation of nitrogen into semiconductor substrate prior to oxidation for offset spacer formation
US6413881B1 (en) Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US5726459A (en) GE-SI SOI MOS transistor and method of fabricating same
JPH0715015A (ja) 集積回路の形成方法
TW379454B (en) Method for making MIS transistor
JP3122403B2 (ja) 半導体素子及びその製造方法
JP2004527127A (ja) Ｍｏｓトランジスタ・ゲート・コーナの増速酸化を行う方法
TW469648B (en) Semiconductor device and its manufacture method
TW320778B (zh)
JPH09219520A (ja) トランジスタ及びその製造方法
TW317012B (en) Process of improving semiconductor device degradation caused by hot carrier
CN111599864B (zh) P型mosfet及其制造方法
US5970350A (en) Semiconductor device having a thin gate oxide and method of manufacture thereof
TW396421B (en) Method for reducing source/drain junction capacitance
JP4168995B2 (ja) 半導体装置及びその製造方法
TW310454B (zh)
TW294838B (zh)
JP4639000B2 (ja) Ｍｉｓ型半導体装置及びその製造方法
JP2718757B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
JP2014132623A (ja) 半導体装置の製造方法および半導体装置
JPH0479216A (ja) Ｍｉｓ型半導体装置の製造方法
TW521351B (en) Fabrication method of semiconductor device with low resistivity/ultra-shallow junction

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees