KR100536809B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100536809B1
KR100536809B1 KR1020040046496A KR20040046496A KR100536809B1 KR 100536809 B1 KR100536809 B1 KR 100536809B1 KR 1020040046496 A KR1020040046496 A KR 1020040046496A KR 20040046496 A KR20040046496 A KR 20040046496A KR 100536809 B1 KR100536809 B1 KR 100536809B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
sio
source
forming
Prior art date
Application number
KR1020040046496A
Other languages
English (en)
Inventor
이재석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040046496A priority Critical patent/KR100536809B1/ko
Priority to CNB2005100776865A priority patent/CN100466205C/zh
Priority to US11/158,465 priority patent/US7569495B2/en
Application granted granted Critical
Publication of KR100536809B1 publication Critical patent/KR100536809B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 위에 측벽 스페이서를 갖는 게이트 전극과 소스 및 드레인 영역을 형성하는 단계, 게이트 전극, 소스 및 드레인 영역 위에 SiO2:H막, SiON:H막 및 SiN:H막을 차례대로 형성하여 PMD 라이너막을 형성하는 단계, PMD 라이너막 위에 층간 절연막을 형성하는 단계, N2 어닐링 또는 Ar 어닐링하여 PMD 라이너막 및 층간 절연막 내부의 수소를 소스 및 드레인 영역으로 확산시키는 단계를 포함하는 것이 바람직하다. 따라서, 본 발명에 따른 반도체 소자의 제조 방법은 액티브 영역과 직접 접촉하는 PMD 라이너막 및 층간 절연막 내부에 충분한 수소를 포함시킨 뒤 후속 열처리에 의해 서서히 H2가 확산하도록 함으로써 액티브 영역 내부의 댕글링 본드를 제거한다는 장점이 있다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다.
반도체 제조 공정에서 PMD 라이너막(Pre Metal Dielectric liner layer)은 소스 영역 및 드레인 영역과 같은 액티브 영역(active area)의 보호 및 층간 절연막(Pre Metal Dielectric layer, PMD)으로 주로 쓰이는 BPSG(BoroPhospho Silicate Glass), BSG(Boron Silicate Glass), PSG(Phosphorous Silicate Glass)막 등의 내부에 존재하는 B, P의 확산을 막기 위해 형성한다.
특히 이미지 센서(image sensor)의 경우, 액티브 영역의 표면에 존재하는 댕글링 본드(dangling bond)는 포토리지스트(Photoresist)로 형성된 마이크로 렌즈(micro lens)로부터 수렴되어 들어오는 빛을 전기 신호로 바꿔주는 포토 다이오드(photo diode)의 누설 전류(leakage current)를 유발시킨다. 이 경우, 액티브 영역에 H2 어닐링(annealing) 처리를 함으로써 댕글링 본드(dangling bond)를 없앨 수 있다.
그러나, 액티브 영역에 직접 과도한 H2가 접촉할 경우 오히려 반도체 소자의 특성을 악화시킬 수 있다.
반대로 금속 배선이 이미 형성된 상태에서 실시하는 H2 어닐링은 액티브 영역으로의 H2 확산 확률이 줄어들기 때문에 그 효과가 미미하다.
본 발명의 기술적 과제는 액티브 영역과 직접 접촉하는 PMD 라이너막 내에 충분한 수소를 포함시킨 뒤 후속 열처리에 의해 서서히 H2가 확산하여 액티브 영역 내부의 댕글링 본드를 없애는 반도체 소자 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 위에 측벽 스페이서를 갖는 게이트 전극과 소스 및 드레인 영역을 형성하는 단계, 상기 게이트 전극, 소스 및 드레인 영역 위에 SiO2:H막, SiON:H막 및 SiN:H막을 차례대로 형성하여 PMD 라이너막을 형성하는 단계, 상기 PMD 라이너막 위에 층간 절연막을 형성하는 단계, N2 어닐링 또는 Ar 어닐링하여 상기 PMD 라이너막 및 층간 절연막 내부의 수소를 소스 및 드레인 영역으로 확산시키는 단계를 포함하는 것이 바람직하다.
또한, 상기 SiO2:H막은 SiH4, O2, H2 및 He 플라즈마로 형성하는 것이 바람직하다.
또한, 상기 SiON:H막은 SiH4, N2O, NH3 및 He 플라즈마로 형성하는 것이 바람직하다.
또한, 상기 SiN:H막은 SiH4, NH3, Ar 플라즈마로 형성하는 것이 바람직하다.
또한, 상기 SiO2:H막, SiON:H막 및 SiN:H막은 동일한 증착 장비에서 형성하는 것이 바람직하다.
또한, 상기 층간 절연막은 SiH4와 N, P, As, Sb 또는 Bi의 혼합물 및 H2 플라즈마를 이용하여 형성하는 것이 바람직하다.
또한, 상기 SiON:H막은 50 내지 200Å의 두께로 형성하는 것이 바람직하다.
또한, 상기 SiO2:H막 및 SiN:H막은 100 내지 200Å의 두께로 형성하는 것이 바람직하다.
또한, 상기 층간 절연막은 HDP 법으로 형성하는 것이 바람직하다.
또한, 본 발명에 따른 반도체 소자는 반도체 기판 위에 형성되어 있는 게이트 전극과 소스 및 드레인 영역, 상기 게이트 전극, 소스 및 드레인 영역 위에 형성되어 있는 PMD 라이너막, 상기 PMD 라이너막 위에 형성되어 있으며, N, P , As, Sb 또는 Bi가 도핑된 SiO2:H로 형성되어 있는 층간 절연막을 포함하고, 상기 PMD 라이너막은 SiO2:H막, SiON:H막 및 SiN:H막의 차례대로 형성되어 있는 것이 바람직하다.
또한, 상기 SiON:H막은 50 내지 200Å의 두께로 형성되어 있고, 상기 SiO2:H막 및 SiN:H막은 100 내지 200Å의 두께로 형성되어 있는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 3은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 순서대로 도시한 단면도이다.
본 발명의 한 실시예에 따른 반도체 소자는 도 3에 도시한 바와 같이, 반도체 기판(102) 위에 형성되어 있는 게이트 전극(106)과 소스 및 드레인 영역(121, 122), 게이트 전극(106), 소스 및 드레인 영역(121, 122) 위에 형성되어 있는 PMD 라이너막(151, 152, 153)을 포함한다.
이러한 PMD 라이너막은 SiO2:H막(151), SiON:H막(152) 및 SiN:H막(153)을 포함한다. SiON:H막(152)은 50 내지 200Å의 두께로 형성되어 있으며, SiO2:H막(151) 및 SiN:H막(153)은 100 내지 200Å의 두께로 형성되어 있다.
그리고, PMD 라이너막(151, 152, 153) 위에는 층간 절연막(180)이 형성되어 있으며, N, P, As, Sb 또는 Bi가 도핑된 SiO2:H막으로 형성되어 있다.
따라서, 액티브 영역(121, 122)과 직접 접촉하는 PMD 라이너막(151, 152, 153) 및 층간 절연막(180) 내부에 충분한 수소가 포함되어 있으므로, 후속 열처리에 의해 서서히 H2가 확산되도록 하여 액티브 영역(121, 122) 내부의 댕글링 본드를 제거한다.
본 발명의 한 실시예에 따른 반도체 소자의 제조 방법은 우선, 도 1에 도시한 바와 같이, 반도체 기판(102) 상에 게이트 절연막 형성용 산화막과 게이트 전극용 다결정 실리콘을 순차 형성한 후 포토리쏘그라피(photolithography) 공정을 이용하여 다결정 실리콘과 산화막을 패터닝(patterning)함으로써 게이트 절연막(104)과 게이트 전극(106)을 형성하고, 게이트 전극(106)과 게이트 절연막(104)의 노출된 측벽 부분에 산화막(109) 및 질화막으로 이루어진 측벽 스페이서(108)를 형성한다.
그리고, 이온 주입 마스크를 이용하는 이온 주입 공정을 수행하여 저농도 또는 고농도의 불순물을 반도체 기판(102)의 소스 영역 및 드레인 영역에 주입함으로써, 반도체 소자의 소스(121) 및 드레인(122)을 형성한다.
다음으로, 도 2에 도시한 바와 같이, 반도체 기판(102)을 HF 세정을 한 후에 PE CVD법에 의해 반도체 기판(102)의 게이트 전극(106), 소스 및 드레인 영역(121, 122) 위에 SiH4, O2, H2 및 He 플라즈마를 이용하여 H2의 비율이 높은 SiO2:H막(151)을 100 내지 200Å의 두께로 형성한다.
H2의 비율이 높은 SiO2:H막(151)은 후속 어닐링 공정에서 H2를 소스 및 드레인 영역에 제공하기 위해 형성한다.
종래의 SiO2:H막은 SiH4, O2 및 Ar 플라즈마를 이용하지만, 본 발명에서는 SiH4, O2, H2 및 He 플라즈마를 이용하여 SiO2:H막(151)을 형성함으로써 H2 함량을 높인다.
또한, SiO2:H막(151)은 후속 공정에서 형성될 SiN:H막(153)의 고 응력(high stress)을 최종적으로 버퍼링(buffering)하는 작용을 한다.
그리고, 동일한 증착 장비에서 SiO2:H막(151) 위에 SiH4, N2O, NH 3 및 He 플라즈마를 이용하여 SiON:H막(152)을 50 내지 200Å의 두께로 형성한다.
SiON:H막(152)은 여분의 H2를 포함하기 때문에 SiO2:H막(151)과 SiN:H막(153)간의 스트레스 버퍼(stress buffer) 역할을 한다.
그리고, 동일한 증착 장비에서 SiON:H막(152) 위에 SiH4, NH3, Ar 플라즈마를 이용하여 SiN:H막(153)을 100 내지 200Å의 두께로 형성하여 PMD 라이너막(151, 152, 153)을 완성한다.
상기와 같은 공정을 통해서 단순한 질화막이 아닌 SiO2:H막(151), SiON:H막(152) 및 SiN:H막(153)으로 이루어진 PMD 라이너막이 형성된다.
그리고, 도 3에 도시한 바와 같이, 고밀도 플라즈마(high density plasma, HDP) 방법을 이용하여 PMD 라이너막(151, 152, 153) 위에 SiH4와 N, P, As, Sb 또는 Bi의 혼합물(Hybride) 그리고 H2 플라즈마를 이용하여 층간 절연막(Poly Metal Dielectric layer, PMD)(180)을 형성한다.
이러한 층간 절연막(180)은 5족 원소가 포함되어 있으므로 게더링(gathering) 효과가 크고, H2 플라즈마로 인해 후속 공정에서 소스 및 드레인 영역(121, 122)으로 확산될 충분한 H2를 함유하고 있다.
그리고, 일반적인 반도체 공정을 거쳐 보호막을 형성하는 공정 전후에 도 3에 도시한 바와 같이, N2 어닐링이나 Ar 어닐링 처리하면 PMD 라이너막(151, 152, 153) 및 층간 절연막(180)에 함유되어 있던 H2가 소스 및 드레인 영역(121, 122) 표면으로 확산되어 소스 및 드레인 영역(121, 122)의 댕글링 본드를 제거한다.
도 4에는 종래의 반도체 소자의 제조 방법에 따라 제조한 반도체 소자의 단면도가 도시되어 있다.
도 4에 도시한 바와 같이, 종래의 반도체 소자의 제조 방법은 우선, 반도체 기판(102) 위에 게이트 절연막 형성용 산화막과 게이트 전극용 다결정 실리콘을 순차 형성한 후 포토리쏘그라피(photolithography) 공정을 이용하여 다결정 실리콘과 산화막을 패터닝(patterning)함으로써 게이트 절연막(104)과 게이트 전극(106)을 형성하고, 게이트 전극(106)과 게이트 절연막(104)의 노출된 측벽 부분에 산화막(109) 및 질화막으로 이루어진 측벽 스페이서(108)를 형성한다.
그리고, 이온 주입 마스크를 이용하는 이온 주입 공정을 수행하여 저농도 또는 고농도의 불순물을 반도체 기판(102)의 소스 영역 및 드레인 영역에 주입함으로써, 반도체 소자의 소스(121) 및 드레인(122)을 형성한다. 그리고, PMD 라이너막(160)을 200 내지 500Å의 두께로 증착한다. 그리고, PMD 라이너막(160) 위에 O3-TEOS CVD법으로 BPSG(BoroPhospho Silicate Glass)를 증착하거나, HDP 법으로 PSG(Phospho Silicate Glass)를 증착한 후 CMP(Chemical Mechanical Polishing) 공정을 진행하여 평탄화한다.
이 경우, 후속 공정에서 H2 어닐링 처리 시 액티브 영역(121, 122)으로의 H2 확산 확률이 줄어들기 때문에 그 효과가 미미하므로 댕글링 본드에 의한 누설 전류 현상이 제거되지 않는다.
따라서, 본 발명에서는 액티브 영역(121, 122)과 직접 접촉하는 PMD 라이너막 (160)및 층간 절연막(170) 내부에 충분한 수소를 포함시킨 뒤 후속 열처리에 의해 H2를 서서히 확산함으로써 액티브 영역(121, 122) 내부의 댕글링 본드를 제거한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 반도체 소자 및 그 제조 방법은 액티브 영역과 직접 접촉하는 PMD 라이너막 및 층간 절연막 내부에 충분한 수소를 포함시킨 뒤 후속 열처리에 의해 서서히 H2가 확산하도록 함으로써 액티브 영역 내부의 댕글링 본드를 제거한다는 장점이 있다.
따라서, 이미지 센서와 같이 액티브 영역의 댕글링 본드가 큰 반도체 소자의 누설 전류(leakage current) 문제를 해결할 수 있다.
도 1 내지 도 3은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 순서대로 도시한 단면도이고,
도 4는 종래의 반도체 소자의 제조 방법에 따라 제조한 반도체 소자의 단면도이다.

Claims (12)

  1. 반도체 기판 위에 측벽 스페이서를 갖는 게이트 전극과 소스 및 드레인 영역을 형성하는 단계,
    상기 게이트 전극, 소스 및 드레인 영역 위에 SiO2:H막, SiON:H막 및 SiN:H막을 차례대로 형성하여 PMD 라이너막을 형성하는 단계,
    상기 PMD 라이너막 위에 층간 절연막을 형성하는 단계,
    N2 어닐링 또는 Ar 어닐링하여 상기 PMD 라이너막 및 층간 절연막 내부의 수소를 소스 및 드레인 영역으로 확산시키는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 SiO2:H막은 SiH4, O2, H2 및 He 플라즈마로 형성하는 반도체 소자의 제조 방법.
  3. 제1항에서,
    상기 SiON:H막은 SiH4, N2O, NH3 및 He 플라즈마로 형성하는 반도체 소자의 제조 방법.
  4. 제1항에서,
    상기 SiN:H막은 SiH4, NH3, Ar 플라즈마로 형성하는 반도체 소자의 제조 방법.
  5. 제1항에서,
    상기 SiO2:H막, SiON:H막 및 SiN:H막은 동일한 증착 장비에서 형성하는 반도체 소자의 제조 방법.
  6. 제1항에서,
    상기 층간 절연막은 SiH4와 N, P, As, Sb 또는 Bi의 혼합물 및 H2 플라즈마를 이용하여 형성하는 반도체 소자의 제조 방법.
  7. 제1항에서,
    상기 SiON:H막은 50 내지 200Å의 두께로 형성하는 반도체 소자의 제조 방법.
  8. 제1항에서,
    상기 SiO2:H막 및 SiN:H막은 100 내지 200Å의 두께로 형성하는 반도체 소자의 제조 방법.
  9. 제1항에서,
    상기 층간 절연막은 HDP 법으로 형성하는 반도체 소자의 제조 방법.
  10. 반도체 기판 위에 형성되어 있는 게이트 전극과 소스 및 드레인 영역,
    상기 게이트 전극, 소스 및 드레인 영역 위에 형성되어 있는 PMD 라이너막,
    상기 PMD 라이너막 위에 형성되어 있으며, N, P , As, Sb 또는 Bi가 도핑된 SiO2:H로 형성되어 있는 층간 절연막
    을 포함하고,
    상기 PMD 라이너막은 SiO2:H막, SiON:H막 및 SiN:H막의 차례대로 형성되어 있는 반도체 소자.
  11. 제10항에서,
    상기 SiON:H막은 50 내지 200Å의 두께로 형성되어 있는 반도체 소자.
  12. 제10항에서,
    상기 SiO2:H막 및 SiN:H막은 100 내지 200Å의 두께로 형성되어 있는 반도체 소자.
KR1020040046496A 2004-06-22 2004-06-22 반도체 소자 및 그 제조 방법 KR100536809B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040046496A KR100536809B1 (ko) 2004-06-22 2004-06-22 반도체 소자 및 그 제조 방법
CNB2005100776865A CN100466205C (zh) 2004-06-22 2005-06-22 半导体器件及其制造方法
US11/158,465 US7569495B2 (en) 2004-06-22 2005-06-22 Semiconductor devices and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046496A KR100536809B1 (ko) 2004-06-22 2004-06-22 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100536809B1 true KR100536809B1 (ko) 2005-12-14

Family

ID=35479779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046496A KR100536809B1 (ko) 2004-06-22 2004-06-22 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US7569495B2 (ko)
KR (1) KR100536809B1 (ko)
CN (1) CN100466205C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096448B1 (ko) * 2009-06-24 2011-12-20 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101810301B1 (ko) * 2015-04-30 2017-12-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 구조물 및 그 제조 방법
CN111095524A (zh) * 2017-09-12 2020-05-01 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668954B1 (ko) * 2004-12-15 2007-01-12 동부일렉트로닉스 주식회사 박막트랜지스터 제조 방법
US20070210421A1 (en) * 2006-03-13 2007-09-13 Texas Instruments Inc. Semiconductor device fabricated using a carbon-containing film as a contact etch stop layer
US7910420B1 (en) * 2006-07-13 2011-03-22 National Semiconductor Corporation System and method for improving CMOS compatible non volatile memory retention reliability
KR100762243B1 (ko) * 2006-09-19 2007-10-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2011210999A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置及びその製造方法
CN102446745A (zh) * 2011-10-13 2012-05-09 上海华力微电子有限公司 一种减少双层前金属介电质层开裂的方法
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
CN103762244A (zh) * 2013-11-29 2014-04-30 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
CN110148525A (zh) * 2019-04-19 2019-08-20 复旦大学 一种基于富氢氧化硅固态电解质的超级电容及其制备方法
CN110797255B (zh) * 2019-10-14 2022-10-28 长江存储科技有限责任公司 薄膜堆叠结构、三维存储器及其制备方法
CN112366179A (zh) * 2020-10-15 2021-02-12 长江存储科技有限责任公司 半导体器件结构和制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
KR100193987B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
JP3123465B2 (ja) * 1997-06-09 2001-01-09 日本電気株式会社 Ｍｉｓトランジスタの製造方法
US5940735A (en) * 1997-08-25 1999-08-17 Advanced Micro Devices, Inc. Reduction of charge loss in nonvolatile memory cells by phosphorus implantation into PECVD nitride/oxynitride films
US6673126B2 (en) * 1998-05-14 2004-01-06 Seiko Epson Corporation Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
US6287951B1 (en) * 1998-12-07 2001-09-11 Motorola Inc. Process for forming a combination hardmask and antireflective layer
US6372569B1 (en) * 2000-01-18 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Selective formation of hydrogen rich PECVD silicon nitride for improved NMOS transistor performance
CN1198325C (zh) * 2001-12-04 2005-04-20 联华电子股份有限公司 金氧半导体晶体管的制造方法
JP4489345B2 (ja) * 2002-12-13 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096448B1 (ko) * 2009-06-24 2011-12-20 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101810301B1 (ko) * 2015-04-30 2017-12-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 구조물 및 그 제조 방법
US10665693B2 (en) 2015-04-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US11094797B2 (en) 2015-04-30 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having a source/drain stressor including a plurality of silicon-containing layers
CN111095524A (zh) * 2017-09-12 2020-05-01 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
CN111095524B (zh) * 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法

Also Published As

Publication number Publication date
CN100466205C (zh) 2009-03-04
US7569495B2 (en) 2009-08-04
CN1722387A (zh) 2006-01-18
US20050280123A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
US7569495B2 (en) Semiconductor devices and methods of manufacturing the same
KR101671640B1 (ko) 이미지 센서 소자 및 그 제조 방법
JP2809018B2 (ja) 半導体装置およびその製造方法
JP4006320B2 (ja) 暗電流を減少させたイメージセンサの製造方法
TWI399849B (zh) 固態成像裝置，製造固態成像裝置之方法，及電子設備
JP2011129935A (ja) Ｃｍｏｓイメージセンサの製造方法
JP4083542B2 (ja) 暗電流を減少させたイメージセンサの製造方法
US20080102557A1 (en) Method of forming an isolation layer and method of manufacturing an image device using the same
JP4117545B2 (ja) 固体撮像素子及びその製造方法
US20100032659A1 (en) Semiconductor device and method of fabricating the same
JP7418383B2 (ja) 撮像装置およびカメラ
JPH07307339A (ja) 平坦化プロセス
CN101281917A (zh) 集成电路
KR100314347B1 (ko) 반도체장치및그제조방법
CN1832131A (zh) 制造半导体器件的方法
KR100640958B1 (ko) 보호막을 이용한 씨모스 이미지 센서 및 그 제조방법
US11921318B2 (en) Semiconductor structure and method of forming the same
JP7348337B2 (ja) 半導体装置及び半導体装置の製造方法
KR100600957B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
JPH11330067A (ja) 半導体装置およびその製造方法
JPH09293717A (ja) 半導体装置およびその作製方法
US20080157146A1 (en) Image sensor and method for fabricating the same
KR100855285B1 (ko) 반도체 소자의 제조방법
KR100399955B1 (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
US20090023273A1 (en) Method of fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131112

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161117

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 14