JP7418383B2 - 撮像装置およびカメラ - Google Patents

撮像装置およびカメラ Download PDF

Info

Publication number
JP7418383B2
JP7418383B2 JP2021170467A JP2021170467A JP7418383B2 JP 7418383 B2 JP7418383 B2 JP 7418383B2 JP 2021170467 A JP2021170467 A JP 2021170467A JP 2021170467 A JP2021170467 A JP 2021170467A JP 7418383 B2 JP7418383 B2 JP 7418383B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride layer
imaging device
layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021170467A
Other languages
English (en)
Other versions
JP2022009215A (ja
Inventor
雄基 川原
将司 楠川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021170467A priority Critical patent/JP7418383B2/ja
Publication of JP2022009215A publication Critical patent/JP2022009215A/ja
Application granted granted Critical
Publication of JP7418383B2 publication Critical patent/JP7418383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01017—Chlorine [Cl]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、撮像装置およびカメラに関する。
撮像装置において、画素領域での白点キズや暗電流などのノイズの原因の１つとして、半導体基板と絶縁膜との界面に形成される界面準位（ダングリングボンド）がある。特許文献１には、ダングリングボンドに起因するノイズを低減するために、画素領域の上に水素を多く含む窒化シリコン層を配し、フォトダイオードなどの光電変換部の表面に水素を供給することによって、ダングリングボンドを終端させることが示されている。
特許文献１の製造方法において、画素領域に水素を供給するための窒化シリコン層を用いて、周辺領域に配されたトランジスタのゲート電極のサイドウォールを形成する。また、特許文献１では、画素領域に水素を供給するための窒化シリコン層を形成する際に、原料ガスとしてヘキサクロロジシラン（ＨＣＤ）を用いることが示されている。
特開２０１３－８４６９３号公報
本発明者らは、窒化シリコン層の材料によって、光電変換部で発生する暗電流などの画素領域の特性や周辺領域のトランジスタの特性が変化することを見出した。
本発明は、撮像装置の特性を向上するために有利な技術を提供することを目的とする。
上記課題を解決するための手段は、基板に配された光電変換部と第２のトランジスタとを含む画素領域と、第１のトランジスタを含む周辺領域と、が配された撮像装置であって、前記光電変換部を覆う窒化シリコン層と、前記画素領域および前記周辺領域に対して共通に配された層間絶縁膜と、前記窒化シリコン層と前記層間絶縁膜との間に配された酸化シリコン層と、前記第１のトランジスタのゲート電極の側面を覆い、第１の酸化シリコンを含むサイドウォールと、前記光電変換部と前記窒化シリコン層との間、および、前記第２のトランジスタのゲート電極の側面と前記窒化シリコン層との間に配された第２の酸化シリコン層と、を備え、前記第２のトランジスタのゲート電極の側面は、前記窒化シリコン層によって覆われるとともに、第１の部分と、前記第１の部分と前記基板との間に配された第２の部分と、を含み、前記窒化シリコン層と前記第２の部分との間の距離が、前記窒化シリコン層と前記基板との間の距離以下であり、かつ、前記サイドウォールは、窒化シリコンを含まないことを特徴とする。
本発明によれば、撮像装置の特性を向上するために有利な技術を提供することができる。
本発明の実施形態に係る撮像装置の製造方法を示す断面図。 本発明の実施形態に係る撮像装置の製造方法を示す断面図。 本発明の実施形態に係る撮像装置の製造方法を示す断面図。 本発明の実施形態に係る撮像装置の製造方法を示す断面図。
以下、本発明に係る半導体装置の製造方法の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図１（ａ）～４（ｃ）を参照して、本発明の実施形態による撮像装置の構造及び製造方法について説明する。図１（ａ）～４（ｂ）は、本発明の実施形態における撮像装置の製造方法の各工程を示す断面図である。図４（ｃ）は、本発明の実施形態における撮像装置の構造を示す断面図である。説明のため、図１（ａ）～４（ｃ）では、画素領域１０１と周辺領域１０２とを隣接させて描いている。画素領域１０１には画素回路が配され、周辺領域１０２には駆動回路や信号処理回路、制御回路などの周辺回路が配される。画素回路はソースフォロワー回路で構成することできる。周辺回路はＣＭＯＳ回路で構成することができる。また、撮像装置の形成される基板１００をｎ型の導電型の半導体基板として説明するが、以下に説明する各構成要素の導電型を含め、導電型はそれぞれ逆の導電型であってもよい。
撮像装置は、基板１００および基板１００の上に形成される。基板１００は、上述のように、シリコンなどのｎ型の半導体基板であってもよい。また、撮像装置は、半導体基板に設けられたｎ型のウェルおよびウェルの上に形成されてもよい。また例えば、撮像装置は、ガラスやプラスチックなどの絶縁基板上に設けられたｎ型の半導体層および半導体層の上に形成されてもよい。
まず、基板１００には、図１（ａ）に示すように、ＳＴＩや選択酸化法（ＬＯＣＯＳ）などによって形成された素子分離領域１０３、画素領域１０１及び周辺領域１０２に形成されたｐ型のウェル１０４、１０５が、それぞれ配される。また、画素領域１０１には、ｎ型の半導体領域１０６が配される。半導体領域１０６は、ウェル１０４とｐｎ接合を構成し、光電変換部として機能する。素子分離領域１０３、ウェル１０４、１０５、半導体領域１０６の形成後、画素領域１０１および周辺領域１０２に、それぞれ、ゲート絶縁膜１０７、および、ポリシリコン膜で構成されるゲート電極１０８を形成する。ゲート電極１０８は、画素領域１０１および周辺領域１０２を含む基板１００の表面全体を覆うようにポリシリコン膜を成膜した後、ゲート電極１０８としてポリシリコン膜を残存させる部分にマスクパターンを形成する。その後、ドライエッチングなどを用いて、マスクパターンによって覆われていないポリシリコン膜を除去することによって、図１（ａ）に示すように、画素領域１０１および周辺領域１０２にそれぞれゲート電極１０８が形成される。このとき、画素領域１０１と周辺領域１０２との両方の領域において、同時にゲート電極１０８が形成されてもよい。画素領域１０１と周辺領域１０２とに同時にゲート電極１０８を形成することによって、それぞれの領域で別々にゲート電極１０８を形成する場合よりも工程数を削減し、製造コストを抑制できる。
ゲート電極１０８を形成した後、フォトレジストなどを用いたマスクパターンを使用し、ｎ型の不純物を注入することによって、ｎ型の半導体領域１０９を形成する。半導体領域１０９は、フローティングディフュージョンや、その他の画素領域に配されるトランジスタのソース・ドレイン領域の役割をなすことができる。素子分離領域１０３、ウェル１０４、１０５、半導体領域１０６、ゲート絶縁膜１０７、および、ゲート電極１０８のそれぞれは、既知の製造方法にて形成することができる。
次に、図１（ｂ）に示すように、画素領域１０１の上および周辺領域１０２の上に酸化シリコン層１１０を形成する。次いで、図１（ｃ）に示すように、画素領域１０１および周辺領域１０２の上に、酸化シリコン層１１０を覆うように窒化シリコン層１１１を形成する。酸化シリコン層１１０は、例えばテトラエトキシシラン（ＴＥＯＳ）を含む原料ガスを用いて減圧ＣＶＤ法によって形成されてもよい。窒化シリコン層１１１は、例えばジクロロシラン（ＤＣＳ）を含む原料ガスを用いて減圧ＣＶＤ法によって形成されてもよい。図１（ｂ）、（ｃ）に示す工程によって、画素領域１０１のうち少なくとも光電変換部の上および周辺領域１０２のうち少なくともゲート電極１０８の上に、酸化シリコン層１１０および窒化シリコン層１１１を含む絶縁体膜が形成される。
本実施形態において、窒化シリコンとは、窒素（Ｎ）とシリコン（Ｓｉ）の化合物であって、当該化合物の構成元素の組成比の上位の２つを占める軽元素以外の元素が窒素（Ｎ）とシリコン（Ｓｉ）である化合物を意味する。窒化シリコンは水素（Ｈ）やヘリウム（Ｈｅ）などの軽元素を含むことができ、その量（原子％）は、窒素（Ｎ）およびシリコン（Ｓｉ）よりも多くても少なくてもよい。窒化シリコンは、窒素（Ｎ）およびシリコン（Ｓｉ）よりも低い濃度で、窒素（Ｎ）とシリコン（Ｓｉ）と軽元素以外の元素を含むことができる。窒化シリコンに含まれうる典型的な元素としては、ホウ素（Ｂ）、炭素（Ｃ）、酸素（Ｏ）、フッ素（Ｆ）、リン（Ｐ）、塩素（Ｃｌ）、アルゴン（Ａｒ）である。窒化シリコンの構成元素のうち３番目に多い軽元素以外の元素が酸素である場合に、この窒化シリコンを酸化窒化シリコンあるいは酸素含有窒化シリコンと称することができる。同様に、酸化シリコンとは、酸素（Ｏ）とシリコン（Ｓｉ）の化合物であって、当該化合物の構成元素の組成比の上位の２つを占める軽元素以外の元素が酸素（Ｏ）とシリコン（Ｓｉ）である化合物を意味する。酸化シリコンに含まれうる典型的な元素としては、水素（Ｈ）、ヘリウム（Ｈｅ）、ホウ素（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、フッ素（Ｆ）、リン（Ｐ）、塩素（Ｃｌ）、アルゴン（Ａｒ）である。酸化シリコンの構成元素のうち３番目に多い軽元素以外の元素が窒素である場合に、この酸化シリコンを窒化酸化シリコンあるいは窒素含有酸化シリコンと称することができる。なお、撮像装置の構成部材に含まれる元素は、エネルギー分散型Ｘ線分析（ＥＤＸ：Ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ）などで分析が可能である。また、水素含有量は弾性反跳検出分析（ＥＲＤＡ：Ｅｌａｓｔｉｃ Ｒｅｃｏｉｌ Ｄｅｔｅｃｔｉｏｎ Ａｎａｌｙｓｉｓ：）法などによって、分析が可能である。
窒化シリコン層１１１は、水素を多く含み、フォトダイオードなどの光電変換部の表面に水素を供給することによって、ダングリングボンドを終端させる。一方、本発明者らは、光電変換部を被覆する窒化シリコン層１１１の塩素濃度が低くなると、光電変換部で発生する暗電流が低減することを発見した。従って、窒化シリコン層１１１を形成する際、窒化シリコン層１１１の膜中に塩素をできるだけ含まないようなプロセス条件を用いて窒化シリコン層１１１の形成を行う。例えば、窒化シリコン層１１１を形成する際の温度や、プロセスガスに含まれる原料ガスのそれぞれの流量比、原料ガスと原料ガス以外のキャリアガスとの流量比など、種々の処理条件を調整してもよい。形成される窒化シリコン層１１１の塩素濃度は、例えば１．０原子％未満であってもよく、０．７原子％未満、さらに０．２原子％未満であってもよい。また、窒化シリコン層１１１に塩素が含まれていなくてもよい。このような方法によって形成された窒化シリコン層１１１は、膜中の塩素濃度が低い、または、塩素を含まない膜となりうる。これによって、画素領域１０１の光電変換部の暗電流を抑え、ノイズを低減することができる。窒化シリコン層１１１に含まれる塩素濃度は、例えばラザフォード後方散乱分析（ＲＢＳ）法などによって分析することができる。
また、基板１００と窒化シリコン層１１１との間に窒化シリコン層１１１よりも屈折率の低い絶縁体膜である酸化シリコン層１１０を配することによって、光電変換部に適切な反射防止構造を得ることができる。反射防止構造を実現する窒化シリコン層１１１と酸化シリコン層１１０とを含む複層膜の絶縁体膜は、この構造に限られるものではない。例えば、光電変換部の半導体領域１０６の上において、基板１００と酸化シリコン層１１０との間に、ゲート絶縁膜１０７が配されていてもよい。ゲート絶縁膜１０７は、例えば、酸化シリコンであってもよいし、酸窒化シリコンであってもよいし、各種の高誘電率絶縁体であってもよい。画素領域１０１、周辺領域１０２のトランジスタなどのスイッチ素子に求められる能力に応じて、適宜材料を選択すればよい。また、本実施形態において、窒化シリコン層１１１と基板１００との間に酸化シリコン層１１０を配したが、これに限られることはなく、光電変換部に適切な反射防止構造を得ることができれば、他の絶縁体層を酸化シリコン層１１０の代わりに配してもよい。例えば、酸化シリコン層１１０の代わりに、窒化シリコン層１１１よりも屈折率の低い有機材料を用いた有機材料層などが用いられてもよい。
酸化シリコン層１１０および窒化シリコン層１１１の形成後、図１（ｄ）に示すようにマスクパターン１１２を形成する。マスクパターン１１２の材料は、フォトレジストの他に、酸化シリコンなど無機材料膜を加工して形成したハードマスクを用いてもよい。マスクパターン１１２は、酸化シリコン層１１０および窒化シリコン層１１１を含む絶縁体膜のうち少なくとも画素領域１０１の光電変換部の上に位置する部分を覆う。本実施形態において、図１（ｄ）に示されるように、画素領域１０１の全体が、マスクパターン１１２によって覆われる。
次に、図１（ｅ）に示すように、マスクパターン１１２に覆われていない部分の酸化シリコン層１１０および窒化シリコン層１１１を含む絶縁体膜をウエットエッチングすることによって、当該部分の窒化シリコン層１１１および酸化シリコン層１１０を除去する。このエッチング工程において、マスクパターン１１２として酸化シリコンのハードマスクを用いる場合について説明する。はじめに、窒化シリコン層１１１の上に酸化シリコン層を形成し、その上にフォトレジストを用いたマスクパターンを形成し、マスクパターンが開口した領域の酸化シリコン層を除去する。次いで、フォトレジストを剥離することによって、酸化シリコンのマスクパターン１１２を形成することができる。酸化シリコンを用いたマスクパターン１１２を形成した後、リン酸を含む薬液を用いたウエットエッチングを行うことによって、酸化シリコンのマスクパターン１１２で被覆されていない領域の窒化シリコン層１１１を選択的に除去することができる。続けて、フッ酸処理（フッ酸を用いたウエットエッチング）を行うことで、窒化シリコン層１１１が開口した領域の酸化シリコン層１１０を除去する。これによって、周辺領域１０２の窒化シリコン層１１１および酸化シリコン層１１０を含む絶縁体膜が除去された、図１（ｅ）に示す構造を得ることができる。
周辺領域１０２の窒化シリコン層１１１および酸化シリコン層１１０を含む絶縁体膜を除去するエッチング工程において、ドライエッチングで除去する方法も選択することは可能である。しかしながら、基板１００へ与えるダメージを考慮した場合、ウエットエッチングの方がドライエッチングよりもダメージを低減できる。また、このエッチング工程において、マスクパターン１１２は、少なくとも光電変換部を被覆していることが必要である。ここで、窒化シリコン層１１１や酸化シリコン層１１０を除去する際のダメージや、上述のようにウエットエッチングを用いる場合など窒化シリコン層１１１や酸化シリコン層１１０の端部が後退する現象などを考える。この場合、マスクパターン１１２は、光電変換部のみを覆う微細なパターンレイアウトよりも、画素領域１０１の全体を覆うような大きなパターンの方が適していると考えられる。これらを総合的に加味すると、マスクパターン１１２は、光電変換部だけでなく、図１（ｄ）、（ｅ）に示すように、画素領域１０１の全体を被覆していてもよい。
次いで、図１（ｆ）に示すように、周辺領域１０２のトランジスタのＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）となるｎ型の半導体領域１１３を、イオン注入法によって不純物を注入し、形成する。これらは一般的なＣＭＯＳトランジスタなどの形成方法や、その他の既知の方法によって形成されうる。また、半導体領域１１３を形成することは必須ではない。また、窒化シリコン層１１１及び酸化シリコン層１１０を形成する前に、半導体領域１１３を形成することもできる。しかしながら、周辺領域１０２をより微細な構造にするために、上述の順番でプロセスを行うことによって、自己整合的に半導体領域１１３を形成できる。また、半導体領域１１３はｎ型の半導体領域であってもよいし、ｐ型の半導体領域であってもよいし、それらが混在していてもよい。半導体領域１１３を形成した後、または、半導体領域１１３を形成している間において、半導体領域１１３を形成するためのイオン注入による注入欠陥を回復するために７００℃～１１００℃程度の熱処理を行ってもよい。
図１（ｅ）に示す窒化シリコン層１１１および酸化シリコン層１１０を含む絶縁体膜のエッチング工程、図１（ｆ）に示す半導体領域１１３の形成後、図２（ａ）に示すように、画素領域１０１および周辺領域１０２の上に絶縁体膜１１４を形成する。絶縁体膜１１４は、例えば酸化シリコンを用いた酸化シリコン層の単層膜であってもよい。換言すると絶縁体膜１１４が、絶縁体膜１１４を構成する材料として窒化シリコンを含まなくてもよい。絶縁体膜１１４が酸化シリコン層の場合、絶縁体膜１１４は、テトラエトキシシラン（ＴＥＯＳ）を原料ガスとして含むプロセスガスを用いた減圧ＣＶＤ法などの方法で形成してもよい。
また、絶縁体膜１１４は、窒化シリコン層を含む複層膜でもよいし、窒化シリコン層であってもよい。絶縁体膜１１４が、窒化シリコン層を含む複層膜である場合、絶縁体膜１１４として、例えば酸化シリコン層と窒化シリコン層とを積層する構造などが考えられる。また、絶縁体膜１１４が、窒化シリコン層のみによって構成されていてもよい。絶縁体膜１１４として用いる窒化シリコンは、上述の窒化シリコン層１１１とは異なる膜質の窒化シリコンであってもよい。
ここで、絶縁体膜１１４に用いる窒化シリコンについて説明する。発明者らは、塩素を含む窒化シリコンから周辺領域１０２のトランジスタのサイドウォールを形成する場合、窒化シリコンに含まれる塩素濃度が高くなると、トランジスタの駆動能力が向上することを見出した。このため、後述する工程において周辺領域１０２のゲート電極１０８の側面を覆うサイドウォールとなる絶縁体膜１１４に窒化シリコンを用いる場合、上述のように低い塩素濃度を有する窒化シリコン層１１１とは異なる成膜条件で窒化シリコンを形成してもよい。例えば、絶縁体膜１１４に用いる窒化シリコンの形成方法は、ヘキサクロロジシラン（ＨＣＤ）を原料ガスとして含むプロセスガスを用いて減圧ＣＶＤ法によって形成されてもよい。換言すると、窒化シリコン層１１１と絶縁体膜１１４を構成する窒化シリコン層とにおいて、成膜する際に用いられる原料ガスのうち少なくとも一部が異なっていてもよい。ここで、絶縁体膜１１４に用いられる窒化シリコン層は、膜中の塩素濃度が高くなるように、成膜温度やプロセスガスの混合ガス比などを工夫する。このようにして得られた絶縁体膜１１４の窒化シリコン層の塩素濃度は、例えば１．０原子％以上であってもよく、さらに１．５原子％以上や、２．０原子％以上であってもよい。つまり、絶縁体膜１１４に窒化シリコンを用いる場合、この窒化シリコンは、窒化シリコン層１１１よりも高い塩素濃度であってもよい。換言すると、絶縁体膜１１４に用いられる窒化シリコンは、窒化シリコン層１１１よりも塩素濃度が等しい、または、塩素濃度が低い窒化シリコンを含まなくてもよい。また、例えば、窒化シリコン層１１１と同等の条件で絶縁体膜１１４に用いられる窒化シリコン層を形成する場合、窒化シリコン層１１１とは異なる膜厚の窒化シリコン層を絶縁体膜１１４として形成してもよい。この場合、窒化シリコン層１１１よりも厚い窒化シリコン層を絶縁体膜１１４として成膜することによって、周辺領域１０２のトランジスタに、画素領域１０１よりも多くの塩素を供給することが可能となりうる。
また、絶縁体膜１１４を形成する際、半導体領域１１３に注入された不純物の拡散を抑制するために、できるだけ低温な条件や短時間な条件で絶縁体膜１１４を形成することで、半導体領域１１３での不純物の拡散を抑制できる。例えば、酸化シリコン層１１０や窒化シリコン層１１１の成膜と同等か、それ以下の熱履歴となるような条件で、絶縁体膜１１４が形成されうる。換言すると、酸化シリコン層１１０および窒化シリコン層１１１を形成する条件は、半導体領域１１３に影響を及ぼさないため、絶縁体膜１１４よりも不純物の拡散長が大きくなるような条件であってもよい。例えば、酸化シリコン層１１０および窒化シリコン層１１１を含む絶縁体膜を形成する際の温度が、絶縁体膜１１４を形成する際の温度よりも高くてもよい。これによって、ゲート電極１０８や半導体領域１０６、１０９の形成において画素領域１０１に生じたダメージに起因する欠陥を効果的に回復することができる。
絶縁体膜１１４の形成後、マスクパターン１１５を形成する。マスクパターン１１５は、図２（ｂ）に示すように画素領域１０１の全域を覆ってもよい。また、マスクパターン１１５は、図２（ｂ）に示すように周辺領域１０２を覆わなくてもよいし、また、周辺領域１０２のうち、ゲート電極１０８の側面にサイドウォールの形成を行わない一部の領域を覆っていてもよい。換言すると、周辺領域１０２のトランジスタに配されたゲート電極１０８のうち、サイドウォールとして残存させる絶縁体膜１１４が、マスクパターン１１５によって被覆されなければよい。
マスクパターン１１５の形成後、マスクパターン１１５に覆われない開口部を通して、絶縁体膜１１４をドライエッチングによってエッチバックする。この工程によって、図２（ｃ）に示すように、絶縁体膜１１４をエッチングすることによって、絶縁体膜１１４からゲート電極１０８の側面を覆うサイドウォール１１４ａが形成される。この工程において、マスクパターン１１５によって覆われ、エッチバックされなかった絶縁体膜１１４が、少なくとも画素領域１０１の光電変換部を被覆している。これによって、後述するシリサイド層を形成する工程において、金属が、酸化シリコン層１１０および窒化シリコン層１１１によって構成される絶縁体膜中を拡散し、光電変換部に到達することを抑制する効果を高めることができる。
本実施形態において、マスクパターン１１５によって画素領域１０１を覆う構成を説明したが、マスクパターン１１５を形成する工程を省略してもよい。マスクパターン１１５を用いずに画素領域１０１および周辺領域１０２の全面をエッチバックすることで、画素領域１０１の窒化シリコン層１１１の上に、絶縁体膜１１４によるサイドウォール構造が形成される。この場合、マスクパターン１１５を形成するためのフォトリソグラフィ工程を削減することができ、一般的に知られる製造上の工期短縮や、コスト削減の効果を得ることができる。さらには、この工程以降に構造物の上に積層する層間絶縁膜などの段差被覆性を高めるなどの効果が得られる。
サイドウォール１１４ａの形成後、マスクパターン１１５の除去し、図２（ｄ）に示すように、周辺領域１０２に配されるトランジスタのＬＤＤ構造のソース・ドレイン領域を構成するｎ型の半導体領域１１６をイオン注入法によって不純物を注入し形成する。ソース・ドレイン領域がＬＤＤ構造を有さない場合、半導体領域１１３を形成する際の不純物の注入量を適宜調整し、半導体領域１１６を形成しなくてもよい。
次いで、図２（ｅ）に示すように、画素領域１０１及び周辺領域１０２を覆うように基板１００の上にコバルトやニッケルなどの金属膜１１７を形成する。金属膜１１７の形成後、図３（ａ）に示すように、基板１００およびゲート電極１０８のうち金属膜１１７と接する部分をシリサイド化するシリサイド形成工程を行う。具体的には、周辺領域１０２のゲート電極１０８や半導体領域１１３、１１６と、金属膜１１７と、を反応させ、シリサイド層１１８を形成する。図３（ａ）に示されるように、ゲート電極１０８を含むトランジスタは、半導体領域１１３、１１６によって構成されるソース・ドレイン領域またはゲート電極１０８の少なくとも一部にシリサイド層１１８を含みうる。このシリサイド層１１８を形成するシリサイド形成工程において、窒化シリコン層１１１と酸化シリコン層１１０とを含む絶縁体膜のうち少なくとも端部が、絶縁体膜１１４に覆われている。図３（ａ）に示されるように、窒化シリコン層１１１と酸化シリコン層１１０とを含む絶縁体膜の全体が、絶縁体膜１１４に覆われていてもよい。結果として、基板１００に対する正射影において、窒化シリコン層１１１と酸化シリコン層１１０とを含む絶縁体膜とシリサイド層１１８とが重ならず、互いに離間した構造が得られる。これによって、シリサイド化するための金属が、酸化シリコン層１１０および窒化シリコン層１１１を含む絶縁体膜中を拡散することによって光電変換部に到達することを抑制できる。結果として、光電変換部に取り込まれた金属原子によって生成される暗電流（ホワイトスポット）の増加が抑制できる。
シリサイド層１１８の形成後、図３（ｂ）に示すように、絶縁体膜１１４やサイドウォール１１４ａ上の未反応の金属膜１１７を除去する。これらの工程によって、半導体領域１１３、１１６によって構成されるソース・ドレイン領域およびゲート電極の表面にシリサイド層１１８が形成される。本実施形態において、シリサイド層１１８は、ゲート電極１０８および半導体領域１１３、１１６の表面に形成されるが、例えば、ゲート電極１０８の表面にだけ形成されてもよいし、半導体領域１１３、１１６の表面だけに形成されてもよい。また、周辺領域１０２に配されるすべてのトランジスタにシリサイド層１１８が形成されてもよいし、一部のトランジスタにのみシリサイド層１１８が形成されてもよい。周辺領域１０２に配されるそれぞれのトランジスタに求められる性能によって、適宜、周辺領域１０２のうちシリサイド層１１８を形成する領域を選択してもよい。
シリサイド層１１８を形成後、図３（ｃ）に示すように、周辺領域１０２のエッチストッパとして機能する窒化シリコン層１１９を画素領域１０１及び周辺領域１０２を覆うように基板１００上に形成する。次いで、図３（ｄ）に示すように、周辺領域１０２を覆うマスクパターン１２０を形成し、画素領域１０１の上に配された窒化シリコン層１１９をドライエッチングによって除去する。画素領域１０１の上に配された窒化シリコン層１１９をエッチングした際の断面図が、図３（ｅ）に示される。窒化シリコン層１１９は、周辺領域１０２のトランジスタのストレスライナ膜として機能するような成膜条件で形成されてもよい。画素領域１０１上に配された窒化シリコン層１１９を除去した後、マスクパターン１２０を除去することによって、図４（ａ）に示すような構造を得ることができる。
図３（ｅ）に示す構成では、画素領域１０１に配された窒化シリコン層１１９が、すべて除去されるが、これに限られるわけではない。例えば、画素領域１０１の光電変換部の上に光導波路が形成される場合を考える。この場合、窒化シリコン層１１１の上に形成される層間絶縁膜に光導波路を配するための開口部を形成する際のエッチングストッパ膜として、窒化シリコン層１１９が用いられてもよい。具体的には、図４（ｂ）に示すように、該当する部分の窒化シリコン層１１９が、画素領域１０１の上に残存してもよい。また、窒化シリコン層１１９は、周辺領域１０２の全域を覆っていなくともよい。
次いで、層間絶縁膜１２１を形成する。層間絶縁膜１２１には、例えば高密度プラズマＣＶＤ法によって成膜された酸化シリコンを用いてもよい。また、ＢＰＳＧやＢＳＧ、ＰＳＧなどの不純物を含んだ酸化シリコンを用いてもよい。
層間絶縁膜１２１の形成後、画素領域１０１において、窒化シリコン層１１１をエッチングストップ膜として用い、半導体領域１０９やゲート電極１０８と電気的な接続をするためのコンタクトホールを層間絶縁膜１２１に開口する。コンタクトホールの開口には、例えば異方性のドライエッチングが用いられてもよい。半導体領域１０９に形成されるコンタクトホールは、窒化シリコン層１１１がサイドウォールとして機能することによって自己整合的に半導体領域１０９の上に形成されうる。コンタクトホールの開口後、コンタクトホールに形成されるコンタクトプラグと半導体領域１０９との間の電気的な接続がより確実となるように、コンタクトホールの開口部を通してイオン注入法によって、半導体領域１０９に不純物を注入してもよい。
次に、周辺領域１０２においても、窒化シリコン層１１９をエッチングストップ膜として用い、周辺領域１０２のトランジスタのゲート電極１０８やソース・ドレイン領域と電気的に接続するためのコンタクトホールを開口する。画素領域１０１のコンタクトホールの開口と同様に、ドライエッチングを用いてコンタクトホールを形成してもよい。
画素領域１０１と周辺領域１０２とで、コンタクトホールを形成する順番は、本実施形態の順番に限られることはなく、周辺領域１０２の方が先であってもよい。また、画素領域１０１と周辺領域１０２とで、同時にコンタクトホールが形成されてもよい。
続いてコンタクトホールの中に導電体を充填し、コンタクトプラグ１２２を形成する。その後、層間絶縁膜１２１およびコンタクトプラグ１２２の上に、金属などの導電体を用いた配線層１２３および層間絶縁膜１２４を既知の方法で順次形成し、図３に示す構造を得ることができる。複数の配線層１２３および層間絶縁膜１２４を積層した多層配線構造を得ることができる。絶縁体膜１１４、窒化シリコン層１１１、酸化シリコン層１１０、窒化シリコン層１１９およびサイドウォール１１４ａは、コンタクトプラグ１２２が設けられた層間絶縁膜１２１と基板１００との間に配される。そのため、絶縁体膜１１４、窒化シリコン層１１１、酸化シリコン層１１０、窒化シリコン層１１９およびサイドウォール１１４ａと基板１００との距離は、基板１００と配線層１２３との距離よりも小さい。本実施形態は、このように基板１００に近接した絶縁体膜１１４、窒化シリコン層１１１、酸化シリコン層１１０、窒化シリコン層１１９およびサイドウォール１１４ａの構成に特徴がある。これらの特徴により、撮像装置の特性を向上するために有利な技術を提供することができる。
さらに、層間絶縁膜１２４の上に、窒化シリコン層を含むパッシベーション膜（不図示）、カラーフィルタ（不図示）、マイクロレンズ（不図示）などを形成し、撮像装置が完成する。なお、層間絶縁膜１２４、１２１に開口を形成して、当該開口の中に酸化シリコンや窒化シリコン、樹脂などの誘電体材料を埋め込んでもよい。図４（ｂ）に示すように画素領域１０１の上に残存した窒化シリコン層１１９を、層間絶縁膜１２１への開口形成時のエッチングストッパとして用いることができる。パッシベーション膜はプラズマＣＶＤ法によって形成できる。パッシベーション膜は層内レンズとして成形されてもよい。また、パッシベーション膜を形成した後で画素領域１０１および周辺領域１０２に配されたトランジスタへの水素供給を促進させるための水素アニール工程を追加してもよい。
以上、説明した方法によってもたらされる構造の撮像装置は、画素領域１０１においては、水素を含み、また、塩素濃度が低い窒化シリコン層１１１が光電変換部を被覆することで暗電流を低減する。また、酸化シリコン層１１０と窒化シリコン層１１１とによって構成される絶縁体膜によって、光電変換部における反射防止の効果を得ることができる。周辺領域１０２においては、サイドウォール１１４ａが窒化シリコン層１１１とは異なる膜で構成され、酸化シリコン層のみである場合と、塩素濃度が高い窒化シリコン層である場合とを取り得る。このように画素領域１０１と周辺領域１０２とをそれぞれ覆う絶縁体の構成を最適化することによって、光電変換部の暗電流の低減と、トランジスタの駆動力の向上とを両立させることができる。さらに、以上で説明した方法によると、窒化シリコン層１１１を周辺領域１０２にも一旦、配することによって、窒化シリコン層１１１は、周辺領域１０２においても、ダングリングボンドの終端に寄与することができる。
以下、上記の実施形態に係る撮像装置の応用例として、該撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る撮像装置と、該撮像装置から出力される信号に基づく情報を処理する信号処理部とを含む。該信号処理部は、画像データであるデジタルデータを処理するプロセッサを含みうる。また、デジタルデータである画像データを生成するＡ／Ｄ変換器は、撮像装置が備えることができる他、撮像装置とは別に設けることができる。
以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。
１００：基板、１０１：画素領域、１０２：周辺領域、１０８：ゲート電極、１１１：窒化シリコン層、１１４ａ：サイドウォール

Claims (8)

  1. 基板に配された光電変換部と第２のトランジスタとを含む画素領域と、第１のトランジスタを含む周辺領域と、が配された撮像装置であって、
    前記光電変換部を覆う窒化シリコン層と、
    前記画素領域および前記周辺領域に対して共通に配された層間絶縁膜と、
    前記窒化シリコン層と前記層間絶縁膜との間に配された酸化シリコン層と、
    前記第１のトランジスタのゲート電極の側面を覆い、第１の酸化シリコンを含むサイドウォールと、
    前記光電変換部と前記窒化シリコン層との間、および、前記第２のトランジスタのゲート電極の側面と前記窒化シリコン層との間に配された第２の酸化シリコン層と、
    を備え、
    前記第２のトランジスタのゲート電極の側面は、前記窒化シリコン層によって覆われるとともに、第１の部分と、前記第１の部分と前記基板との間に配された第２の部分と、を含み、
    前記窒化シリコン層と前記第２の部分との間の距離が、前記窒化シリコン層と前記基板との間の距離以下であり、かつ、前記サイドウォールは、窒化シリコンを含まないことを特徴とする撮像装置。
  2. 前記窒化シリコン層を第１の窒化シリコン層として、
    前記サイドウォールが、第２の窒化シリコン層によって覆われ、
    前記第２の窒化シリコン層が、前記サイドウォールおよび前記基板に接していることを特徴とする請求項１に記載の撮像装置。
  3. 前記窒化シリコン層を第１の窒化シリコン層として、
    前記サイドウォールが、第２の窒化シリコン層によって覆われ、
    前記第２の窒化シリコン層は、前記サイドウォールおよび前記基板に接しており、かつ、前記光電変換部をさらに覆い、
    前記第１の窒化シリコン層と前記第２の窒化シリコン層との間に、前記第２の酸化シリコン層が配され、
    前記第１の窒化シリコン層と前記第２の窒化シリコン層との間の距離が、前記第２のトランジスタのゲート電極の厚さよりも小さいことを特徴とする請求項１に記載の撮像装置。
  4. 前記サイドウォールが、前記第１のトランジスタのゲート電極の側面と前記第２の窒化シリコン層との間に配され、前記ゲート電極の側面に接していることを特徴とする請求項２または３に記載の撮像装置。
  5. 前記窒化シリコン層の塩素濃度が、１．０原子％未満であることを特徴とする請求項１乃至４の何れか１項に記載の撮像装置。
  6. 前記窒化シリコン層が、塩素を含むことを特徴とする請求項１乃至５の何れか１項に記載の撮像装置。
  7. 前記第１のトランジスタは、ソース・ドレイン領域または前記ゲート電極の少なくとも一部にシリサイド層を含み、
    前記基板に対する正射影において、前記窒化シリコン層と前記シリサイド層とが、重ならないことを特徴とする請求項１乃至６の何れか１項に記載の撮像装置。
  8. 請求項１乃至７の何れか１項に記載の撮像装置と、
    前記撮像装置によって得られた信号を処理する信号処理部と、
    を備えることを特徴とするカメラ。
JP2021170467A 2017-07-27 2021-10-18 撮像装置およびカメラ Active JP7418383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021170467A JP7418383B2 (ja) 2017-07-27 2021-10-18 撮像装置およびカメラ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017145682A JP2019029448A (ja) 2017-07-27 2017-07-27 撮像装置、カメラおよび撮像装置の製造方法
JP2021170467A JP7418383B2 (ja) 2017-07-27 2021-10-18 撮像装置およびカメラ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017145682A Division JP2019029448A (ja) 2017-07-27 2017-07-27 撮像装置、カメラおよび撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022009215A JP2022009215A (ja) 2022-01-14
JP7418383B2 true JP7418383B2 (ja) 2024-01-19

Family

ID=65038858

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017145682A Pending JP2019029448A (ja) 2017-07-27 2017-07-27 撮像装置、カメラおよび撮像装置の製造方法
JP2021170467A Active JP7418383B2 (ja) 2017-07-27 2021-10-18 撮像装置およびカメラ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017145682A Pending JP2019029448A (ja) 2017-07-27 2017-07-27 撮像装置、カメラおよび撮像装置の製造方法

Country Status (2)

Country Link
US (1) US11043519B2 (ja)
JP (2) JP2019029448A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177185B2 (en) * 2015-05-07 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof
US11923393B2 (en) * 2021-01-07 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor having reflection component and method of making
CN117878060A (zh) * 2024-03-11 2024-04-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032672A (ja) 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置及びその製造方法
US20080157144A1 (en) 2006-12-29 2008-07-03 Dongbu Hitek Co., Ltd. Cmos image sensor and fabricating method thereof
JP2008244490A (ja) 1999-01-08 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP2013084693A (ja) 2011-10-06 2013-05-09 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
JP2015109343A (ja) 2013-12-04 2015-06-11 キヤノン株式会社 半導体装置の製造方法
JP2014003099A5 (ja) 2012-06-15 2015-07-30
JP2016111202A (ja) 2014-12-05 2016-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005802B1 (ko) * 1991-07-09 1994-06-23 삼성전자 주식회사 Cmos 반도체장치 및 그 제조방법
JP4429036B2 (ja) * 2004-02-27 2010-03-10 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4669679B2 (ja) * 2004-07-29 2011-04-13 東京エレクトロン株式会社 窒化珪素膜の製造方法及び半導体装置の製造方法
JP5145672B2 (ja) * 2006-02-27 2013-02-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5023768B2 (ja) * 2007-03-30 2012-09-12 ソニー株式会社 固体撮像素子及びその製造方法
US7855105B1 (en) * 2009-06-18 2010-12-21 International Business Machines Corporation Planar and non-planar CMOS devices with multiple tuned threshold voltages
JP5558916B2 (ja) * 2009-06-26 2014-07-23 キヤノン株式会社 光電変換装置の製造方法
JP2011054878A (ja) * 2009-09-04 2011-03-17 Panasonic Corp 半導体装置及びその製造方法
JP5891624B2 (ja) * 2011-07-12 2016-03-23 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5991739B2 (ja) * 2012-06-15 2016-09-14 キヤノン株式会社 固体撮像装置およびその製造方法、ならびにカメラ
JP6282109B2 (ja) 2013-12-26 2018-02-21 キヤノン株式会社 撮像装置の製造方法および撮像装置
JP2016092203A (ja) 2014-11-04 2016-05-23 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2017183668A (ja) * 2016-03-31 2017-10-05 キヤノン株式会社 固体撮像装置の製造方法
JP2018041836A (ja) * 2016-09-07 2018-03-15 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP6664353B2 (ja) * 2017-07-11 2020-03-13 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244490A (ja) 1999-01-08 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP2006032672A (ja) 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置及びその製造方法
US20080157144A1 (en) 2006-12-29 2008-07-03 Dongbu Hitek Co., Ltd. Cmos image sensor and fabricating method thereof
JP2013084693A (ja) 2011-10-06 2013-05-09 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
JP2014003099A5 (ja) 2012-06-15 2015-07-30
JP2015109343A (ja) 2013-12-04 2015-06-11 キヤノン株式会社 半導体装置の製造方法
JP2016111202A (ja) 2014-12-05 2016-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US11043519B2 (en) 2021-06-22
US20190035826A1 (en) 2019-01-31
JP2022009215A (ja) 2022-01-14
JP2019029448A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
JP7418383B2 (ja) 撮像装置およびカメラ
KR100761829B1 (ko) 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법
KR100399952B1 (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
KR100801053B1 (ko) 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법
JP5975617B2 (ja) 固体撮像装置およびその製造方法ならびにカメラ
KR20120056112A (ko) 금속 게이트 전극들을 갖는 반도체 소자의 제조방법
JP2015109343A (ja) 半導体装置の製造方法
JP2016219551A (ja) 撮像装置の製造方法および撮像装置
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
JP2010098293A (ja) 半導体装置
US9412778B2 (en) Semiconductor device, solid-state image sensor, methods of manufacturing the same, and camera
US20100200930A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP2010016242A (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP6325904B2 (ja) 固体撮像装置の製造方法、固体撮像装置、および、カメラ
CN109728016B (zh) 光电转换器件、其制造方法和装置
US9917135B2 (en) Method of manufacturing solid-state image sensor
JP6598830B2 (ja) 光電変換装置の製造方法
JP2018117156A (ja) 固体撮像装置の製造方法、固体撮像装置、および、カメラ
JP6781745B2 (ja) 撮像装置の製造方法
JP2013140847A (ja) 半導体装置の製造方法
KR20070064856A (ko) 이미지 센서 제조방법
US20050153501A1 (en) Method for fabricating image sensor
KR100399955B1 (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
KR20060077091A (ko) 암신호 특성을 향상시킬 수 있는 씨모스 이미지센서 제조방법
KR20060077092A (ko) 암신호 특성을 향상시킬 수 있는 씨모스 이미지센서 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240109

R151 Written notification of patent or utility model registration

Ref document number: 7418383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151