JP5145672B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5145672B2
JP5145672B2 JP2006229917A JP2006229917A JP5145672B2 JP 5145672 B2 JP5145672 B2 JP 5145672B2 JP 2006229917 A JP2006229917 A JP 2006229917A JP 2006229917 A JP2006229917 A JP 2006229917A JP 5145672 B2 JP5145672 B2 JP 5145672B2
Authority
JP
Japan
Prior art keywords
silicon nitride
insulating film
nitride film
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006229917A
Other languages
English (en)
Other versions
JP2007258665A (ja
Inventor
真大 福田
洋介 島宗
正明 小飯塚
克明 大越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006229917A priority Critical patent/JP5145672B2/ja
Priority to KR1020070018933A priority patent/KR100852585B1/ko
Priority to TW096106737A priority patent/TWI329890B/zh
Priority to US11/717,205 priority patent/US7446394B2/en
Publication of JP2007258665A publication Critical patent/JP2007258665A/ja
Priority to US12/230,373 priority patent/US7679147B2/en
Priority to US12/285,723 priority patent/US8497191B2/en
Application granted granted Critical
Publication of JP5145672B2 publication Critical patent/JP5145672B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体装置の製造方法に関する。
最近、ＭＯＳＦＥＴのソース・ドレイン領域に、Ｓｉ（シリコン）膜或いはＳｉＧｅ（シリコンゲルマニウム）膜を形成したエレベーテッド・ソース・ドレイン型ＭＯＳＦＥＴ、またはリセスド・ソース・ドレイン型ＭＯＳＦＥＴが注目されている。これらは、９０ｎｍノード以降のトランジスタの性能向上技術として期待されている。
特に、リセスド・ソース・ドレイン型ＭＯＳＦＥＴにおいては、ソース・ドレイン領域に、例えばＳｉＧｅ層をＳｉ基板からエピタキシャル成長させた構造が採用されている。ソース・ドレイン領域にＳｉＧｅ層をエピタキシャル成長させると、ＳｉＧｅの格子定数がＳｉよりも大きいことから、チャネル領域がソース・ドレイン方向から圧縮をうける。この結果、チャネル領域内のホール移動度が向上する。従って、この型のＭＯＳＦＥＴは、電流駆動能力を大幅に増加できるトランジスタとなり得る。
このリセスド・ソース・ドレイン型ＭＯＳＦＥＴのソース・ドレイン領域にＳｉＧｅ層をエピタキシャル成長させるには、Ｓｉ基板上にのみＳｉＧｅ層を選択的エピタキシャル成長させる方法が採用されている。リセスされたソース・ドレイン領域のみに、例えばＳｉＧｅ層を選択的エピタキシャル成長させると、ソース・ドレイン電極とゲート電極間は、サイドウォールである絶縁層を介して電気的に分離される。このような素子では、ソース・ドレイン電極とゲート電極間のオフリーク電流を低く抑えることが重要である。
ところが、現実の選択的エピタキシャル成長では、Ｓｉ基板と絶縁層の間の選択性が充分ではなく（選択性破れ）、サイドウォール上にもＳｉＧｅ層が成長する場合がある。
図２１は選択性破れが発生したリセスド・ソース・ドレイン型ＭＯＳＦＥＴの要部断面図である。
図２１から判るように、基板３００上のソース・ドレイン電極３１０の他、絶縁層であるサイドウォール３２０側面にもＳｉＧｅ層３３０が形成している。こうなると、ソース・ドレイン電極３１０とゲート電極３４０が導通し、ソース・ドレイン電極３１０とゲート電極３４０間に過大なオフリーク電流が流れる。その結果、ＭＯＳＦＥＴとしての機能を失う。この選択性破れの要因は、複雑な表面反応に起因するので充分には解明されていないが、例えば、以下のことが考えられている。
ＬＳＩ製造プロセスで形成する絶縁層は、主にシリコン酸化膜やシリコン窒化膜である。これらは熱ＣＶＤ（Chemical Vapor Deposition）やプラズマＣＶＤ等多種の方法で形成する。従って、形成後の絶縁層の表面状態は、その成長方法によって異なり、全ての絶縁層表面が飽和結合にあるとは限らない。例えば、絶縁層表面には、ダングリングボンド等が露出している部分もある。ここに半導体原料ガスが吸着すると、一定時間（潜伏時間）を超過した後、絶縁層上に半導体の核成長が開始する。この核は被膜へと成長し、結局、絶縁層上にも半導体膜が成長する。
この選択的成長プロセスを確立するには、絶縁層上における潜伏時間を充分に長くさせることが望ましい。しかし潜伏時間は、下地の表面状態や成長条件等によって決定されるため、絶縁層の表面状態や成長条件等によっては、潜伏時間が充分に確保されないのが実情である。
このように実際の選択的エピタキシャル成長プロセスにおいては、特定の半導体表面上にのみ、半導体膜をエピタキシャル成長させることは難しい。
この問題に対し、エッチング技術を利用した試みがある。この方法は、エッチング用のＨＣｌ（塩化水素）ガスを、半導体原料ガス中に添加し、絶縁層に成長するＳｉＧｅをエッチングしながら、ＳｉＧｅを半導体基板表面にのみ選択的にエピタキシャル成長させる方法である（例えば、特許文献１、非特許文献１参照）。
特開２００４−３６３１９９号公報 T.I.Kamins,G.A.D.Briggs, and R.Stanley Williams, "Influence of HCl on the chemical vapor deposition and etching of Ge islands on Si(001)" APPLIED PHYSICS LETTERS, vol.73,no.13,pp.1862-1864(1998)
しかしながら、上述したエッチング技術を利用した方法では、例えば、ＨＣｌにより絶縁層に成長するＳｉＧｅのエッチング速度を高めるために、基板温度を６００℃以上にする必要がある。６００℃以上では、素子中に微量に存在する不純物の熱による拡散の影響が大きくなることが問題になる。また、エピタキシャル成長したＳｉＧｅ内に結晶欠陥が発生する恐れもある。
一方、基板温度を６００℃以下にした場合は、ＨＣｌによるＳｉＧｅのエッチング速度が遅くなる。このため、ＳｉＧｅの選択的エピタキシャル成長時に、添加ガスとしてＨＣｌガスを半導体原料ガスに混合させても、ＳｉＧｅのエッチング速度が成長速度に追従せず、結果的に絶縁層上にもＳｉＧｅが成長するという問題がある。その結果、現実の量産に見合う製造プロセス条件が得られないという問題がある。
本発明はこのような点に鑑みてなされたものであり、オフリーク電流の発生を抑制し、現実の量産に見合う製造プロセスを確立するために、半導体を高選択性でエピタキシャル成長させることのできる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、半導体基板上にゲート絶縁膜及びゲート電極を形成する工程と、前記半導体基板及び前記ゲート電極を覆うシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に、ハロゲン元素を含有する第一の絶縁膜を形成する工程と、前記シリコン酸化膜及び前記第一の絶縁膜の一部を除去して前記ゲート電極の側壁にサイドウォールスペーサを形成する工程と、半導体層を形成する原料を用いて、前記半導体基板上層に前記半導体層を選択的にエピタキシャル成長させてソースドレイン領域を形成する工程と、を有し、前記シリコン酸化膜を形成する工程の後、前記第一の絶縁膜を形成する工程の前に、前記第一の絶縁膜の前記ハロゲン元素の含有量よりも低い含有量のハロゲン元素を含有する第二の絶縁膜を前記シリコン酸化膜上に形成する工程をさらに有する半導体装置の製造方法が提供される。
開示の技術により、半導体を高選択性で半導体基板上にエピタキシャル成長させることのできる半導体装置の製造方法が実現される。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
最初に、選択的エピタキシャル成長法を用いて作製した半導体装置について説明する。以下の説明では、リセスド・ソース・ドレイン型ＭＯＳＦＥＴを一例に、その構成を説明する。
最初に、半導体装置に関する第１の実施の形態について説明する。
図１は選択的エピタキシャル成長に用いる半導体装置の要部断面図である。
この図には、半導体装置１００の一例としてｐ型ＭＯＳトランジスタの要部構成が示されている。
具体的には、Ｓｉ基板１０上に膜厚が１〜２ｎｍのゲート絶縁膜１１が形成されている。ゲート絶縁膜１１上には、ゲート電極１２が形成されている。ここで、ゲート絶縁膜１１の材質は、例えばシリコン酸化膜、もしくはシリコン窒化膜やシリコン酸窒化膜等である。また、ゲート電極１２の材質は、例えばＢ（ボロン）等のｐ型不純物元素を含んだポリＳｉである。
そして、Ｓｉ基板１０のソース・ドレイン領域１３はリセスされ、この領域にソース・ドレイン電極となるＳｉＧｅ層１４が形成されている。尚、ＳｉＧｅ層１４はＳｉ基板１０のリセスした領域に選択的エピタキシャル成長させている。そして、Ｓｉ基板１０内に設けた素子分離領域１５により画定された領域は、ｎ型ウェル領域１６である。
ゲート電極１２側面には、サイドウォールとなる絶縁層１７が設けられている。
絶縁層１７の構成としては、ゲート電極１２側面にシリコン酸化膜１７ａが形成されている。そして、シリコン酸化膜１７ａ上には、シリコン窒化膜１７ｂが形成されている。
ここで、シリコン窒化膜１７ｂは、ＳｉとＮ（窒素）を有する絶縁膜である。そして、シリコン酸化膜１７ａ及びシリコン窒化膜１７ｂをゲート電極１２側面に形成させることにより、ゲート電極１２とソース・ドレイン領域１３に成長させたＳｉＧｅ層１４との絶縁性が確保されている。また、図示はしないがＳｉＧｅ層１４に配線されるビアコンタクトとゲート電極１２との絶縁性も確保されている。
そして、シリコン窒化膜１７ｂの上には、ハロゲン元素を含有したシリコン窒化膜１７ｃが形成されている。ここで、ハロゲンとは、例えばＣｌ（塩素）が挙げられる。そして、Ｃｌをシリコン窒化膜１７ｃに含有させたときのＣｌ含有量は、例えば５×１０19〜５×１０21ａｔｏｍｓ／ｃｍ3である。
尚、上記の説明では、リセスド・ソース・ドレイン型ＭＯＳＦＥＴを一例に選択的エピタキシャル成長によって作製した半導体装置を説明したが、選択的エピタキシャル成長法を用いて作製した半導体装置１００としては、Ｓｉ基板１０をリセスせずにＳｉＧｅ層１４を形成させたエレベーテッド・ソース・ドレイン型ＭＯＳＦＥＴであってもよい。
また、絶縁層１７の構成は、シリコン酸化膜１７ａ、シリコン窒化膜１７ｂ及びシリコン窒化膜１７ｃの３層構造になっているが、特に層数については３層に限ることはない。最上面の層が例えば、Ｃｌを含有したシリコン窒化膜であり、最上面の層に形成したＣｌを含有したシリコン窒化膜のＣｌ含有量が他の層のＣｌ含有量より高ければよい。
このように半導体装置１００は、半導体基板であるＳｉ基板１０上にゲート絶縁膜１１を介して形成されたゲート電極１２と、ゲート電極１２の側面に形成されたハロゲン元素を含有する絶縁層１７と、を有している。
このような半導体装置１００によれば、Ｓｉ基板１０上にＳｉＧｅ層１４を形成する場合、ハロゲン元素を含有したシリコン窒化膜１７ｃがサイドウォールとなって形成されている。従って、ＳｉＧｅ層１４はシリコン窒化膜１７ｃ上に形成せず、シリコン窒化膜１７ｃがマスクとなって、Ｓｉ基板１０上に高選択性でエピタキシャル成長する。
その結果、例えば、ゲート電極１２とソース・ドレイン領域１３間に発生するオフリーク電流を抑制し、現実の量産に見合う製造プロセスが確立する。
次に、半導体装置に関する第２の実施の形態について説明する。
図２は選択的エピタキシャル成長に用いる半導体装置の要部断面図である。
ここで、図１に示した要素と同一の要素については、同一の符号を付し、その説明の詳細は省略する。
この半導体装置２００では、ゲート電極１２側面にサイドウォールとなる絶縁層１７が設けられている。
絶縁層１７の構成としては、ゲート電極１２側面に、シリコン酸化膜１７ａが形成されている。そして、シリコン酸化膜１７ａ上には、シリコン窒化膜１７ｄが形成されている。
ここで、シリコン窒化膜１７ｄはハロゲン元素を含有している。ここで、ハロゲンとは、例えばＣｌが挙げられる。そして、シリコン窒化膜１７ｄのＣｌ含有量については、シリコン酸化膜１７ａとシリコン窒化膜１７ｄとの界面からシリコン窒化膜１７ｄの表面にかけて傾斜が設けられている。
その傾斜の程度については、シリコン酸化膜１７ａとシリコン窒化膜１７ｄとの界面付近では、ＳｉとＮで構成される絶縁層が形成し、その界面付近からシリコン窒化膜１７ｄの表面に向かって徐々にシリコン窒化膜１７ｄとに含まれるＣｌの含有量が増加している。
即ち、シリコン酸化膜１７ａ直上では、ＳｉとＮで構成される絶縁膜が形成されているので、ゲート電極１２とＳｉＧｅ層１４との絶縁性は確保されている。また、図示はしないがＳｉＧｅ層１４に配線されるビアコンタクトとの絶縁性も確保されている。
そして、Ｃｌを含有させたときのシリコン窒化膜１７ｄ表面近傍でのＣｌ含有量は、５×１０19〜５×１０21ａｔｏｍｓ／ｃｍ3である。
また、Ｃｌを含有させても、その絶縁性を充分に確保し得るシリコン窒化膜ならば、シリコン酸化膜１７ａとシリコン窒化膜１７ｄとの界面付近に、ＳｉとＮで構成される絶縁層を形成せず、シリコン酸化膜１７ａ直上から、当該シリコン窒化膜を形成し、当該シリコン窒化膜及びシリコン酸化膜１７ａで構成されるサイドウォールを形成してもよい。あるいは、シリコン酸化膜１７ａを形成せずに直接ゲート電極１２とエクステンション部を覆うようにハロゲン元素を含んだシリコン窒化膜を形成してもよい。
或いは、Ｃｌを含有させても、その絶縁性を充分に確保し得るＳｉ窒化膜ならば、Ｃｌ含有量に傾斜を設けずに、Ｃｌ含有量が膜内で均一のシリコン窒化膜をシリコン酸化膜１７ａ上に形成させてもよい。
尚、上記の説明では、リセスド・ソース・ドレイン型ＭＯＳＦＥＴを一例に選択的エピタキシャル成長によって作製した半導体装置を説明したが、選択的エピタキシャル成長法を用いて作製した半導体装置２００としては、Ｓｉ基板１０をリセスせずにＳｉＧｅ層１４を形成させたエレベーテッド・ソース・ドレイン型ＭＯＳＦＥＴであってもよい。
このように半導体装置２００は、半導体基板であるＳｉ基板１０上にゲート絶縁膜１１を介して形成されたゲート電極１２と、ゲート電極１２の側面に形成されたハロゲン元素を含有する絶縁層１７と、を有している。
このような半導体装置２００によれば、Ｓｉ基板１０上にＳｉＧｅ層１４を形成する場合、ハロゲン元素を含有したシリコン窒化膜１７ｄがサイドウォールとなって形成されている。従って、ＳｉＧｅ層１４はシリコン窒化膜１７ｄ上に形成せず、シリコン窒化膜１７ｄがマスクとなって、Ｓｉ基板１０上に高選択性でエピタキシャル成長する。
その結果、例えば、ゲート電極１２とソース・ドレイン領域１３間に発生するオフリーク電流を抑制し、現実の量産に見合う製造プロセスが確立する。
次に、選択的エピタキシャル成長の方法について説明する。
最初に、選択的エピタキシャル成長の方法の基本原理について説明する。
図３は選択的エピタキシャル成長を利用した半導体装置製造のフローの一例である。
最初に、第一の半導体層として、Ｓｉ基板を採用し、Ｓｉ基板上にゲート電極を形成する（ステップＳ１）。次に、ゲート電極の上面、ゲート電極の側面及びＳｉ基板上に、シリコン酸化膜を形成する（ステップＳ２）。次いで、シリコン酸化膜上に、ハロゲン元素を含有させた絶縁膜を形成する。
ここで、ハロゲン元素を含有させた絶縁膜とは、成分の異なる絶縁膜を積層した絶縁膜または絶縁膜内のハロゲン含有量に傾斜を設けた絶縁膜が挙げられる。
成分の異なる絶縁膜を積層した絶縁膜としては、例えば、シリコン酸化膜上にＣｌを含有させないシリコン窒化膜またはＣｌ含有量が微量のシリコン窒化膜（これらを第一の絶縁膜と称する。）を形成した後、さらにＣｌを第一の絶縁膜より多く含有させたシリコン窒化膜を形成させた絶縁膜（これを第二の絶縁膜と称する。）が挙げられる。
また、ハロゲン含有量に傾斜を設けた絶縁膜としては、例えば、シリコン酸化膜上に、Ｃｌを含有させたシリコン窒化膜を形成させ、このシリコン窒化膜内に含有するＣｌの含有量をシリコン酸化膜とシリコン窒化膜の界面からシリコン窒化膜表面に向かって徐々に増加させた絶縁膜が挙げられる。
そして、上記のシリコン酸化膜及びハロゲン元素を含有させた絶縁膜をエッチングし、ゲート電極側面にサイドウォールを形成する（ステップＳ３）。次いで、Ｓｉ基板上のソース・ドレイン電極となる部分をエッチングし、リセスする（ステップＳ４）。続いて、第二の半導体層の原料となるガス、例えばＳｉＨ4（モノシラン）／ＧｅＨ4（モノゲルマン）／ＨＣｌ／Ｈ2（水素）混合ガスを供給する（ステップＳ５）。そして、リセスされた領域に、第二の半導体層であるＳｉＧｅ層を選択的にエピタキシャル成長させ（ステップＳ６）、所定膜厚のＳｉＧｅ層のソース・ドレイン電極を形成する（ステップＳ７）。
尚、エレベーテッド・ソース・ドレイン型ＭＯＳＦＥＴを作製する場合は、上記のステップＳ４の工程を省略し、ステップＳ３の後にステップＳ５の工程に移り、Ｓｉ基板上にＳｉＧｅ層を選択的にエピタキシャル成長させる。
このように、半導体を選択的にエピタキシャル成長させるエピタキシャル成長法において、第一の半導体層及びハロゲン元素を含有する絶縁膜が露出する表面に、第二の半導体層を形成する原料が供給される。
その結果、例えば、ゲート電極１２とソース・ドレイン領域１３間に発生するオフリーク電流を抑制し、現実の量産に見合う製造プロセスが確立する。
次に、選択的エピタキシャル成長法を用いた半導体装置の製造工程について具体的に説明する。
図４から図１０は、リセスド・ソース・ドレイン型ＭＯＳＦＥＴを一例に、半導体基板のリセスさせた領域に、ＳｉＧｅ層を選択的にエピタキシャル成長する工程を示す要部断面図である。
最初に、選択的エピタキシャル成長法を用いた半導体装置の製造工程の第１の実施の形態について説明する。この製造工程は、図１に示す半導体装置の製造工程である。
図４はゲート電極形成工程の要部断面図である。
先ず、第一の半導体層である半導体基板としてＳｉ基板１０を用い、素子分離領域１５を形成後、Ｓｉ基板１０上に公知の方法によりゲート絶縁膜１１を介してゲート電極１２を形成する。尚、図中に点線で示す領域は、後に形成される予定のソース・ドレイン領域１３である。
図５は絶縁層の形成工程の要部断面図である。
Ｓｉ基板１０及びゲート電極１２上にＣＶＤ法によりシリコン酸化膜１７ａを形成する。シリコン酸化膜１７ａの厚さは１〜１０ｎｍである。
続いて、シリコン酸化膜１７ａ上にＣＶＤ法により第一の絶縁膜であるシリコン窒化膜１７ｂを形成する。シリコン窒化膜１７ｂを形成する原料ガスとして、Ｓｉ2Ｈ6（ジシラン）／ＮＨ3（アンモニア）混合ガスまたはＳｉＨ2Ｃｌ2（ジクロロシラン）／ＮＨ3混合ガスを用いる。
尚、シリコン窒化膜１７ｂを形成する原料ガスとしては、他にＳｉＨ4、ＳｉＨ3Ｃｌ（モノクロロシラン）、ＳｉＨＣｌ3（トリクロロシラン）、ＳｉＣｌ4（テトラクロロシラン）等のクロロシラン系のガスと、Ｎ2Ｈ4（ヒドラジン）等との混合ガスが挙げられる。
そして、シリコン窒化膜１７ｂ上にＣｌを多く含有させた第二の絶縁膜であるシリコン窒化膜１７ｃをＣＶＤ法により形成する。このシリコン窒化膜１７ｃを形成する原料ガスは、ＳｉＨ2Ｃｌ2／ＮＨ3混合ガスを用いる。また、ＳｉＨ3Ｃｌ、ＳｉＨＣｌ3、ＳｉＣｌ4等と、Ｎ2Ｈ4との混合ガスが挙げられる。
ここで、シリコン窒化膜１７ｃにおいて、Ｃｌを膜中に多く含有させるには、例えば、ＮＨ3流量に対するＳｉＨ2Ｃｌ2流量の割合を、シリコン窒化膜１７ｂを形成させた場合に比べより高くして成膜を行う。または、ＳｉＨ2Ｃｌ2／ＮＨ3混合ガスを供給するときのＳｉ基板１０の温度を、シリコン窒化膜１７ｂを形成させた場合に比べ低温にして成膜を行う。
これにより、Ｃｌ含有量のより高いシリコン窒化膜１７ｃを形成することができる。尚、形成させたシリコン窒化膜１７ｃのＣｌ含有量は、５×１０19〜５×１０21ａｔｏｍｓ／ｃｍ3である。
また、上記のＳｉＨ2Ｃｌ2／ＮＨ3混合ガスの供給については、ＮＨ3流量に対するＳｉＨ2Ｃｌ2流量の割合が０．０５以上１０以下で成膜を行っている。成膜中の圧力は、５．７Ｐａ以下である。ＳｉＨ2Ｃｌ2／ＮＨ3混合ガスを供給しているときのＳｉ基板１０の温度は５５０℃以上８５０℃以下である。形成したシリコン窒化膜１７ｂの厚さは１〜３０ｎｍである。シリコン窒化膜１７ｃの厚さは、１〜３０ｎｍである。
図６はサイドウォール形成工程の要部断面図である。
前工程で形成したシリコン酸化膜１７ａ、シリコン窒化膜１７ｂ及びシリコン窒化膜１７ｃがゲート電極１２のサイドウォールとなるように、シリコン酸化膜１７ａ、シリコン窒化膜１７ｂ及びシリコン窒化膜１７ｃをエッチングする。
そして、ゲート電極１２側面に、シリコン酸化膜１７ａ、シリコン窒化膜１７ｂ、シリコン窒化膜１７ｃで構成される絶縁層１７がサイドウォールとなって形成する。
また、上記のエッチングの結果、ソース・ドレイン領域１３のＳｉ基板１０表面がきれいに露出する。
図７は半導体基板リセス工程の要部断面図である。
続いて、エッチングによりＳｉ基板１０をリセスし、リセス領域１８を形成する。この段階で、リセス領域１８のＳｉ基板１０表面がきれいに露出する。リセスの深さは１０〜７０ｎｍである。
図８はソース・ドレイン電極形成工程の要部断面図である。
第二の半導体層であるＳｉＧｅの原料ガスとして、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスをリセス領域１８及び絶縁層１７表面に供給する。ここで、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスの全圧は、１０Ｐａ以上１００００Ｐａ以下である。
そして、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2がＳｉ基板１０表面に到達すると、ＳｉＨ4／ＧｅＨ4は分解し、Ｓｉ基板１０表面では、自己制限的にＳｉＧｅ層１４のエピタキシャル成長が開始する。
一方、シリコン窒化膜１７ｃ表面のシリコンのボンドの一部は、Ｃｌを含有させたことにより、Ｓｉ−Ｃｌ結合を形成している。従ってシリコン窒化膜１７ｃ表面においてＳｉＨ4／ＧｅＨ4が核生成を起こしにくいと考えられる。
その結果、ＳｉＨ4／ＧｅＨ4は、シリコン窒化膜１７ｃ表面に到達しても、そのままシリコン窒化膜１７ｃ表面から脱離し易くなる。即ち、Ｓｉ基板１０上には、ＳｉＧｅが成長し、シリコン窒化膜１７ｃ上にはＳｉＧｅが成長し難くなる。このように、それぞれの表面においてＳｉＧｅの成長開始時間に差が生じ、リセス領域１８のみにＳｉＧｅ層１４がエピタキシャル成長し、絶縁層１７上におけるＳｉＧｅ成長が抑制される。
ここで、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを供給するときのＳｉ基板１０の温度については、４５０℃以上６００℃以下にする。６００℃より高い温度では、素子中に微量に存在する不純物の熱による拡散の影響が大きくなる。また、４５０℃より低い温度では、ＳｉＨ4がＳｉ基板１０表面で、分解し難くなり、ＳｉＧｅとしてＳｉ基板１０にエピタキシャル成長しなくなるからである。
また、上記の説明では、ＳｉＧｅ層１４を形成する原料ガスとして、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを用いたが、ＳｉＧｅ層１４を形成する原料ガスとしては、ＳｉＨ4、ＧｅＨ4の代わりに、Ｓｉ2Ｈ6、Ｇｅ2Ｈ6（ジゲルマン）を用いてもよい。
さらに、ＳｉＧｅ層１４の原料には、ドーパントガスとして、例えば、Ｂ2Ｈ6（ジボラン）を混合させてもよい。Ｂ濃度が１Ｅ２０ｃｍ-2程度の高濃度ドーピングにおいても、膜中に取り込まれたＢの電気的活性化率は、ほぼ１００％に達し、電気的に低い抵抗率を実現することが可能となる。この場合、イオン注入やその後の活性化のための熱処理が不要となる。
また、半導体基板としては、Ｓｉの他、同じく半導体であるＳｉＧｅ、或いはＧｅ（ゲルマニウム）が挙げられる。ソース・ドレイン電極材料である半導体層としては、ＳｉＧｅの他、Ｓｉ、またはＧｅが挙げられる。
そして、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスの供給を続け、ＳｉＧｅ層１４が所定の膜厚に達した時点で、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスの供給を終了する。
このような方法により、図１に示すＳｉ基板１０表面に、ＳｉＧｅ層１４を選択的エピタキシャル成長させた半導体装置１００を作製することができる。尚、ＳｉＧｅ層１４の厚さは、１０〜１００ｎｍでエピタキシャル成長を完了させる。
次に、選択的エピタキシャル成長法を用いた半導体装置の製造工程の第２の実施の形態について説明する。この製造工程は、図２に示す半導体装置の製造工程である。
尚、この説明では、ゲート電極形成工程、半導体基板リセス工程、ソース・ドレイン電極形成工程については、上記の図４、図７及び図８を用いて説明した工程と同様の工程で実施できるので、その工程の説明については省略する。ここでは、ゲート電極側面の絶縁層の形成工程から説明する。また、図４から図８に示した要素と同一の要素については、同一の符号を付し、その説明の詳細は省略する。
図９は絶縁層の形成工程の要部断面図である。
Ｓｉ基板１０及びゲート電極１２上にシリコン酸化膜１７ａをＣＶＤ法により形成する。シリコン酸化膜１７ａの厚さは１〜１０ｎｍである。
続いて、シリコン酸化膜１７ａ上にＣＶＤ法によりＣｌを含有させたシリコン窒化膜１７ｄを形成する。このシリコン窒化膜１７ｄを形成する原料ガスとして、ＳｉＨ2Ｃｌ2／ＮＨ3混合ガスを用いる。
ここで、シリコン窒化膜１７ｄについては、シリコン酸化膜１７ａとシリコン窒化膜１７ｄとの界面からシリコン窒化膜１７ｄ表面に向かって、Ｃｌ含有量が徐々に高くなるように形成させる。即ち、シリコン窒化膜１７ｄの内部より表面部分のＣｌ含有量が高くなるように形成させる。具体的には、ＮＨ3流量に対するＳｉＨ2Ｃｌ2流量の割合が０．０５以上１０以下の範囲で、徐々にＮＨ3流量に対するＳｉＨ2Ｃｌ2流量の割合を増加させながら、シリコン窒化膜１７ｄの成膜を行う。このときのＳｉ基板１０の温度は５５０℃以上８５０℃以下である。
または、ＳｉＨ2Ｃｌ2／ＮＨ3混合ガスを供給しているときのＳｉ基板１０の温度を５５０℃以上８５０℃以下の範囲において徐々に下げながら成膜を行う。混合ガス供給中の温度をより下げることにより、ＳｉＨ2Ｃｌ2分子のＳｉ−Ｃｌ結合が分解、乖離し難くなり、膜中に取り込まれるＣｌ含有量が増加するためである。
Ｃｌを含有するシリコン窒化膜１７ｄを形成するクロロシラン系の原料ガスとしては、他に、ＳｉＨ3Ｃｌ、ＳｉＨＣｌ3、ＳｉＣｌ4等と、ＮＨ3、Ｎ2Ｈ4との混合ガスが挙げられる。
形成したシリコン窒化膜１７ｄの厚さは、１０〜６０ｎｍである。そして、シリコン窒化膜１７ｄの表面近傍のＣｌ含有量は、５×１０19〜５×１０21ａｔｏｍｓ／ｃｍ3である。
図１０はサイドウォール形成工程の要部断面図である。
前工程で形成したシリコン酸化膜１７ａ及びシリコン窒化膜１７ｄがゲート電極１２のサイドウォールとなるように、シリコン酸化膜１７ａ、シリコン窒化膜１７ｄをエッチングする。
そして、ゲート電極１２側面に、シリコン酸化膜１７ａ、シリコン窒化膜１７ｄで構成される絶縁層１７がサイドウォールとなって形成する。
また、上記のエッチングの結果、ソース・ドレイン領域１３のＳｉ基板１０表面がきれいに露出する。
そして、次の工程では、上記の同様の方法により、Ｓｉ基板１０のソース・ドレイン領域１３をリセスし、リセスしたＳｉ基板１０表面にＳｉＧｅ層を選択的にエピタキシャル成長させる。
このような方法により、図２に示すＳｉ基板１０表面に、ＳｉＧｅ層１４を選択的エピタキシャル成長させた半導体装置２００を作製することができる。尚、ＳｉＧｅ層の厚さは、１０〜１００ｎｍで、エピタキシャル成長を完了させる。
また、エレベーテッド・ソース・ドレイン型ＭＯＳＦＥＴを作製する場合は、Ｓｉ基板１０をリセスする工程を省略し、図６、図１０に示すサイドウォール形成工程の後からＳｉ基板１０上にＳｉＧｅ層１４を選択的に成長させる。これにより、選択的エピタキシャル成長法を用いたエレベーテッド・ソース・ドレイン型ＭＯＳＦＥＴを作製することができる。
このように上記の半導体装置の製造方法では、半導体基板であるＳｉ基板１０上にゲート絶縁膜１１を介してゲート電極１２を形成し、ゲート電極１２の側面にハロゲン元素を含有する絶縁層１７を形成し、Ｓｉ基板１０及びハロゲン元素を含有する絶縁層１７上に半導体層の原料を供給し、Ｓｉ基板１０上に半導体層を高選択性でエピタキシャル成長させてソース・ドレイン電極となるＳｉＧｅ層１４を形成する。
その結果、例えば、ゲート電極１２とソース・ドレイン領域１３間に発生するオフリーク電流を抑制し、現実の量産に見合う製造プロセスが確立する。
尚、上記の説明では、ＭＯＳトランジスタのサイドウォールを構成する絶縁層にＣｌを含有させ、ＳｉＧｅ層の成長を抑制しているが、本発明は、特にサイドウォールを構成する絶縁層とＳｉ基板上との選択性向上のみに限るものではない。
例えば、図１、図２に示す素子分離領域１５を構成する絶縁層にも、同様にＣｌを含有させることにより、素子分離領域１５とＳｉ基板１０上との選択性を向上させることができる。その結果、選択的エピタキシャル成長法を用いた半導体装置について、隣接するＭＯＳトランジスタのソース・ドレイン電極間の絶縁性をより向上させることができる。
また、上記の説明では、シリコン窒化膜内にＣｌを含有させたが、Ｃｌの代わりに他のハロゲンであるＢｒ（臭素）を含有させてもよい。
次に、シリコン窒化膜にＣｌを含有させた場合の効果について説明する。ここでは、その効果を確認するために、シリコン窒化膜の組成・成分を変えた数種の模擬サンプルを作製し、それぞれのサンプルについてのＳｉＧｅ成長の差異について検討した。
先ず、予備検討のために、３種のサンプルＡ、サンプルＢ、サンプルＣを作製した。ここで、サンプルＡ、サンプルＢ、サンプルＣの基板としてＳｉウエハを用い、ウエハ表面に予めＣＶＤ−シリコン窒化膜を成膜した。
ＣＶＤ−シリコン窒化膜の原料ガスとして、Ｓｉ2Ｈ6／ＮＨ3混合ガスを用いた。そして、各サンプルのＳｉとＮの組成を変化させるために、ＮＨ3流量に対するＳｉ2Ｈ6流量の割合を変えてＣＶＤ−シリコン窒化膜の成膜を行った。ここで、ＮＨ3流量に対するＳｉ2Ｈ6流量の割合は、サンプルＡが最も高く、サンプルＣが最も低い。尚、その流量の割合の範囲は０．０５以上１０以下とした。成膜中の圧力は、５．７Ｐａ以下とした。また、Ｓｉ2Ｈ6／ＮＨ3混合ガスを供給しているときのＳｉウエハの温度は５５０℃以上８５０℃以下とした。
そして、ＸＰＳ（X-ray Photoelectron Spectroscopy）により、それぞれのサンプルのＣＶＤ−シリコン窒化膜に含有されるＳｉとＮの原子数の比率を求めた。Ｎ原子数に対するＳｉ原子数の割合は、サンプルＡで１．０６、サンプルＢで０．９９、サンプルＣで０．９２であった。
次に、これらのサンプルのＣＶＤ−シリコン窒化膜上にＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを供給して、ＳｉＧｅを成長させた。この混合ガスを供給しているときのウエハの温度は４５０℃以上６００℃以下である。
図１１はシリコン窒化膜上のＳｉＧｅ成長の差異を説明する図である。
この図は、横軸が混合ガスの供給時間（分）であり、縦軸がＳｉＧｅ粒子の密度（個／μｍ2）を示している。ここで、ＳｉＧｅ粒子の密度は、ＳＥＭ（Scanning Electron Microscope）像から直接カウントした。
この結果から、ＳｉＧｅ粒子の密度の増加は、サンプルＡで最も高く、サンプルＣで最も低くなることが判った。即ち、混合ガスの供給時間が同じでも、Ｓｉ含有量が高いサンプルほど、ＳｉＧｅ粒子の密度がより高くなることが判った。
これは、Ｓｉ含有量が高いＣＶＤ−シリコン窒化膜表面ほど、ＳｉＧｅが成長するための核形成サイトの数が多いためと考えられる。即ち、このサイトを何らかの元素で終端することにより、ＳｉＧｅの成長を抑制できる可能性があることを示している。
次に、シリコン窒化膜にＣｌを含有させた場合のシリコン窒化膜上でのＳｉＧｅ成長の差異について検討した。
この検討のために３種のサンプルＤ、サンプルＥ、サンプルＦを作製した。ここで、３種のサンプルＤ、サンプルＥ、サンプルＦの基板としてＳｉウエハを用い、ウエハ表面には、ＣＶＤ法により予めＣｌを含有させたＣＶＤ−シリコン窒化膜を成膜した。
Ｃｌを含有させたＣＶＤ−シリコン窒化膜の成膜は、原料ガスとしてＳｉＨ2Ｃｌ2／ＮＨ3混合ガスを用いた。そして、各サンプルのＳｉ、Ｎ及びＣｌの組成を変化させるために、ＮＨ3流量に対するＳｉＨ2Ｃｌ2流量の割合を変えて、それぞれのサンプルを作製した。ここで、その流量の割合の範囲は０．０５以上１０以下とした。成膜中の圧力は、５．７Ｐａ以下とした。また、ＳｉＨ2Ｃｌ2／ＮＨ3混合ガスを供給しているときのＳｉウエハの温度は５５０℃以上８５０℃以下とした。
そして、ＸＰＳから３種のサンプルＤ、サンプルＥ、サンプルＦのＣＶＤ−シリコン窒化膜内に含有するＳｉ、Ｎの原子数の比率を求めた。先ず、Ｎ原子数に対するＳｉ原子数の割合は、サンプルＤで０．７４、サンプルＥで０．７７、サンプルＦで０．７９であった。
また、それぞれのサンプルのＣｌ含有量について、全反射の蛍光Ｘ線分析により求めると、次の結果を得た。
図１２はＳｉ／Ｎ原子数の割合とＣｌ含有量の関係を説明する図である。
この図の横軸は、Ｎ原子数に対するＳｉ原子数の割合であり、縦軸は各サンプルのＣｌ含有量（ａｔｏｍｓ／ｃｍ2）である。
この図に示すように、Ｎ原子数に対するＳｉ原子数の割合が高いサンプルほど多くのＣｌを含有していることが判った。特に、サンプルＦのＣｌ含有量は、サンプルＤのＣｌ含有量の３倍になっていることが判った。即ち、Ｃｌを含有するシリコン窒化膜の原料ガスであるＳｉＨ2Ｃｌ2とＮＨ3の流量比を変えて成膜することにより、Ｃｌ含有量を所定の含有量に制御できることが判った。
次に、サンプルＤ、サンプルＥ、サンプルＦに、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを供給して、ＳｉＧｅを成長させた結果について説明する。この混合ガスを供給しているときのウエハの温度は４５０℃以上６００℃以下である。
図１３はＣｌを含有させたシリコン窒化膜上のＳｉＧｅ成長の差異を説明するＳＥＭ像である。
このＳＥＭ像は、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを８０分間供給した場合のそれぞれのサンプル表面のＳＥＭ像である。ここで、ＳＥＭ像においては、白い粒状に見えるものがＳｉＧｅ粒子であり、黒い部分は下地のシリコン窒化膜である。
ＳＥＭ像の結果から、サンプルＤのシリコン窒化膜表面に成長したＳｉＧｅ粒子の密度が最も高いことが判った。そして、サンプルＥ、サンプルＦの順にＳｉＧｅ粒子の密度がより疎らになることが判った。
図１４はＣｌを含有させたシリコン窒化膜上のＳｉＧｅ成長の差異を説明する図である。
この図の横軸は、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスの供給時間（分）であり、縦軸は、Ｃｌを含有させたシリコン窒化膜上に成長したＳｉＧｅ粒子の密度（個／μｍ2）である。ここで、ＳｉＧｅ粒子の密度はＳＥＭ像から直接カウントした。
この結果からは、混合ガスの供給時間と共に、全てのサンプルにおいてＳｉＧｅ粒子の密度が増加するものの、サンプル間でＳｉＧｅの粒子密度に差異が生じることが判った。
上述したように、各サンプルのシリコン窒化膜に含有するＣｌは、図１２の結果からサンプルＤ、サンプルＥ、サンプルＦの順にＣｌ含有量が高くなっている。
そして、図１４に示す結果では、Ｃｌ含有量が最も高いサンプルＦのＳｉＧｅ粒子の密度の増加が最も緩和されることが判った。
ところで、サンプルＦのＣｌ含有量は、サンプルＤのＣｌ含有量の３倍である。この図から混合ガスの供給時間が例えば８０分の時点でのＳｉＧｅ粒子の密度を比較すると、僅か３倍の量のＣｌ含有量の差で、サンプルＦのＳｉＧｅ粒子の密度は、サンプルＤの密度の１０分の１にまで低減することが判った。
このように、シリコン窒化膜にＣｌを含有させることにより、シリコン窒化膜上のＳｉＧｅ粒子の成長を大きく抑制できることが判った。これにより、例えば、ソース・ドレイン領域１３とゲート電極１２間に発生するオフリーク電流を抑制し、現実の量産に見合う製造プロセスを確立することができる。
次に、選択的エピタキシャル成長法を用いた半導体装置の製造工程の第３の実施の形態について説明する。この実施の形態では、選択的エピタキシャル成長をさらに促進することのできる前処理について説明する。最初に、前処理の基本原理について説明する。
図１５は選択的エピタキシャル成長を利用した半導体装置製造の前処理のフローの一例である。最初に、第一の半導体層として、Ｓｉ基板を採用し、Ｓｉ基板上にゲート電極を形成する（ステップＳ１０）。次に、ゲート電極の側面にサイドウォールとなる絶縁層を形成する（ステップＳ１１）。この段階で、図１または図２に示すハロゲン元素を含有させた絶縁層１７を形成してもよい。次いで、Ｓｉ基板上のソース・ドレイン電極となる部分をエッチングし、リセスする（ステップＳ１２）。次いで、絶縁層上のエピタキシャル成長を抑制する材料、例えばＨＣｌ／Ｈ2混合ガスを、Ｓｉ基板のリセス領域及びサイドウォールとなる絶縁層上に供給する（ステップＳ１３）。次いで、第二の半導体層の原料となるガス、例えばＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを供給する（ステップＳ１４）。それにより、リセスされた領域に、第二の半導体層であるＳｉＧｅ層を選択的にエピタキシャル成長させ（ステップＳ１５）、所定膜厚のＳｉＧｅ層のソース・ドレイン電極を形成する（ステップＳ１６）。
このように、絶縁層上のエピタキシャル成長を抑制する材料を、リセス後のＳｉ基板及びサイドウォールとなる絶縁層上に供給することにより、例えば、上記のようにＨＣｌを用いた場合には、絶縁層表面が−Ｃｌ基で終端されるようになる。それにより、絶縁層上のＳｉＧｅ成長が抑制され、Ｓｉ基板上にＳｉＧｅ層が選択的にエピタキシャル成長するようになる。
尚、エレベーテッド・ソース・ドレイン型ＭＯＳＦＥＴを作製する場合は、上記のステップＳ１２の工程を省略し、ステップＳ１１の後にステップＳ１３の工程に移り、Ｓｉ基板上にＳｉＧｅ層を選択的にエピタキシャル成長させる。
また、ステップＳ１３の前に、濃度が１〜１０％ｗｔのフッ酸溶液で、リセスされたＳｉ基板表面に生成する酸化膜を除去してもよい。
次に、各製造工程について、具体的に説明する。図１６から図１８は、リセスド・ソース・ドレイン型ＭＯＳＦＥＴの製造工程を一例に、半導体基板のリセス領域に、ＳｉＧｅ層を選択的にエピタキシャル成長する工程を示す要部断面図である。
図１６は半導体基板リセス工程の要部断面図である。
第一の半導体層である半導体基板としてＳｉ基板１０を用い、ゲート絶縁膜１１を介してゲート電極１２を形成する。ゲート電極１２の両側には、サイドウォールを構成する絶縁層１７、例えば、ＣＶＤ法により堆積したシリコン酸化膜１７ａ及びシリコン窒化膜１７ｅを形成する。そして、Ｓｉ基板１０上にリセス領域１８を、エッチングにより形成する。この段階で、リセス領域１８のＳｉ基板１０表面及び絶縁層１７表面は、露出している。
尚、シリコン窒化膜１７ｅについては、図１及び図２に示すＣｌを含有させたシリコン窒化膜１７ｂ、１７ｃまたはシリコン窒化膜１７ｄに置き換えてもよい。
図１７はＨＣｌ／Ｈ2混合ガスを供給する工程の要部断面図である。
エッチングによりリセスされたＳｉ基板１０及び絶縁層１７表面に、ＨＣｌ／Ｈ2混合ガスを供給し、Ｓｉ基板１０表面及び絶縁層１７表面にＨＣｌを晒す。ここでのＨ2は、ＨＣｌのキャリア用ガスである。
ＨＣｌ／Ｈ2混合ガスを供給するときのＳｉ基板１０の温度は、４５０℃以上６００℃以下にする。６００℃より高い温度では、素子中に微量に存在する不純物の熱による拡散の影響が大きくなる。また、４５０℃より低い温度では、ＨＣｌが絶縁層１７表面で充分に分解せず、絶縁層１７表面が−Ｃｌ基で終端し難くなるからである。尚、ＨＣｌ／Ｈ2混合ガス供給時間は、１分から１０分である。
図１８はソース・ドレイン電極形成工程の要部断面図である。
上述したように、ＨＣｌ／Ｈ2混合ガスを、リセス後のＳｉ基板１０表面及び絶縁層１７表面に晒した後、例えば、第二の半導体層（ＳｉＧｅ）の原料ガスであるＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスをＳｉ基板１０表面、絶縁層１７表面に供給する。
ＳｉＨ4／ＧｅＨ4がＳｉ基板１０表面に到達すると、ＳｉＨ4／ＧｅＨ4は分解し、Ｓｉ基板１０表面では、自己制限的にＳｉＧｅ層１４がエピタキシャル成長する。
一方、絶縁層１７表面では、電子供与がないために、ＳｉＨ4／ＧｅＨ4が絶縁層１７表面に到達しても、ＳｉＨ4／ＧｅＨ4の分解は起き難い。また、表面に露出していたダングリングボンドは、前工程でＨＣｌを供給したことにより、例えば、−Ｃｌ基で終端されている。従って、ＳｉＨ4／ＧｅＨ4は、絶縁層１７表面に到達しても、そのまま絶縁層１７表面から脱離し易くなる。即ち、Ｓｉ基板１０上には、ＳｉＧｅが成長し、絶縁層１７上にはＳｉＧｅが成長し難くなる。このように、ＳｉＧｅの成長開始時間に差が生じ、絶縁層１７上におけるＳｉＧｅのエピタキシャル成長は抑制される。
そして、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスの供給を続け、ＳｉＧｅ層１４が所定の膜厚に達した時点で、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスの供給を終了する。このような方法により、Ｓｉ基板１０表面にＳｉＧｅ層１４を形成する。
尚、エレベーテッド・ソース・ドレイン型ＭＯＳＦＥＴを作製する場合は、図１６に示すＳｉ基板１０をリセスする工程を省略し、ゲート電極１２側面のサイドウォール形成工程の後からＳｉ基板１０上にＳｉＧｅ層１４を選択的に成長させる。これにより、選択的エピタキシャル成長法を用いたエレベーテッド・ソース・ドレイン型ＭＯＳＦＥＴを作製することができる。
以上の工程で、第一の半導体層であるＳｉ基板１０表面に、第二の半導体層であるＳｉＧｅ層１４を選択的エピタキシャル成長することができる。
尚、このときのＳｉ基板１０の温度については、４５０℃以上６００℃以下にする。６００℃より高い温度では、素子中に微量に存在する不純物の熱による拡散の影響が大きくなる。また、４５０℃より低い温度では、ＳｉＨ4がＳｉ基板１０表面で、分解し難くなり、ＳｉＧｅとしてＳｉ基板１０にエピタキシャル成長しなくなるからである。
次に、ＨＣｌ／Ｈ2混合ガスを絶縁層に晒すことによるＳｉＧｅ成長の抑制効果について説明する。ここでは、その効果を確認するために、ウエハ表面にＣＶＤ−シリコン窒化膜を成長させた試料を用いて、ＨＣｌ／Ｈ2混合ガスをシリコン窒化膜表面に晒した場合と、シリコン窒化膜表面に晒さない場合の効果の差異について説明する。尚、ＨＣｌ／Ｈ2混合ガスの全圧については、ここでは１０Ｐａとしている。
試料は、サンプルＧとサンプルＨの２種作製した。サンプルＧは、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを供給する前に、ＨＣｌ／Ｈ2混合ガスをシリコン窒化膜表面に晒さないで、シリコン窒化膜上に、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを供給したものである。サンプルＨは、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを供給する前に、ＨＣｌ／Ｈ2混合ガスをシリコン窒化膜表面に晒して、直接シリコン窒化膜上に、ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスを供給したものである。ＳｉＨ4／ＧｅＨ4／ＨＣｌ／Ｈ2混合ガスの供給時間は共に６０分で同時間である。
図１９はサンプルＧについてのＣＶＤ−シリコン窒化膜表面のＳＥＭ像である。
ＳＥＭ像において、白く粒子状に見えるのが、シリコン窒化膜上に成長したＳｉＧｅ粒子である。黒い部分は下地のシリコン窒化膜である。粒径が６０ｎｍ以下のＳｉＧｅ粒子が離散して成長している。
図２０はサンプルＨについてのＣＶＤ−シリコン窒化膜表面のＳＥＭ像である。
このＳＥＭ像では、シリコン窒化膜上に粒径が６０ｎｍ以下のＳｉＧｅ粒子が離散して成長しているが、図１９のサンプルＧと比較すると、サンプルＨのＳｉＧｅ粒子の数が少ないことが判る。
このサンプルＨについて全反射の蛍光Ｘ線分析を行ったところ、ＨＣｌ／Ｈ2混合ガスをシリコン窒化膜表面に晒した直後では、シリコン窒化膜表面にＣｌが残留していることが判った。即ち、シリコン窒化膜表面に吸着した−Ｃｌ基が、絶縁層上のＳｉＧｅ成長を抑制する効果があると考えられる。
尚、上述した説明では、サンプルＨを作製した際のＨＣｌ／Ｈ2混合ガスの全圧を、１０Ｐａとしたが、ＨＣｌの分圧が１Ｐａ以上７００Ｐａ以下で、Ｈ2の分圧が１Ｐａ以上１００００Ｐａ未満で、混合ガスとしての全圧が１０Ｐａ以上１００００Ｐａ以下の範囲では、絶縁層上のＳｉＧｅ成長を抑制する効果があった。
また、Ｓｉ基板表面については、ＨＣｌガスを晒しても、４５０℃以上６００℃以下の範囲では、エッチングによる侵食のダメージがないことが判った。
さらに、Ｓｉ基板表面にＨＣｌガスを晒しても、その後のＳｉ基板上のＳｉＧｅエピタキシャル成長速度については、４５０℃以上６００℃以下の範囲で減少しなかった。具体的には、１〜２分で既に被膜となり、６０分では、膜厚が３０〜４０ｎｍの均一な被膜が形成した。
これらの結果から、基板温度が４５０℃以上６００℃以下において、ＨＣｌを基板上に供給することにより、Ｓｉ基板上の半導体エピタキシャル成長は抑制されず、絶縁層上の半導体成長は抑制されることが判る。
また、上記の検討では、シリコン窒化膜として、Ｃｌを含有させないシリコン窒化膜を用いたが、シリコン窒化膜を図１及び図２に示すＣｌを含有させたシリコン窒化膜１７ｂ、１７ｃまたはシリコン窒化膜１７ｄに置き換え、上記前処理と併せることで、絶縁層上の半導体成長をより抑制することができる。
また、上記の説明では、絶縁層上のエピタキシャル成長を抑制する材料としてＨＣｌ／Ｈ2混合ガスを用いたが、ＨＣｌの代わりに他のハロゲン化水素であるＨＢｒ（臭化水素）を用いてもよい。或いは、そのようなハロゲン化水素に代えて、Ｃｌ2（塩素）、Ｂｒ2（臭素）を用いてもよい。また、これらのガスのキャリア用ガスとして、Ｈ2を混合させてもよい。
また、第一の半導体基板としては、Ｓｉ基板の他、同じく半導体であるＳｉＧｅ、或いはＧｅを用いてもよい。ソース・ドレイン電極材料である第二の半導体層としては、ＳｉＧｅの他、Ｓｉ、またはＧｅであってもよい。
また第二の半導体層の原料としては、ＳｉＨ4、ＧｅＨ4の他、Ｓｉ2Ｈ6、Ｇｅ2Ｈ6を用いてもよい。
さらに第二の半導体層の原料には、ドーパントガスとして、例えば、Ｂ2Ｈ6を混合させてもよい。Ｂ濃度が１Ｅ２０ｃｍ-2程度の高濃度ドーピングにおいても、膜中に取り込まれたＢの電気的活性化率は、ほぼ１００％に達し、電気的に低い抵抗率を実現することが可能となる。この場合、イオン注入やその後の活性化のための熱処理が不要となる。
以上により、基板温度が４５０℃以上６００℃以下での選択的エピタキシャル成長法による選択性が向上し、現実の量産に見合う製造プロセス条件が確保される。
（付記１） 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁部に形成された積層構造を有する絶縁膜と、
前記半導体基板表面に形成された半導体エピタキシャル成長層と、を有し、
前記積層構造を有する前記絶縁膜の最上層は、前記積層構造の他の層よりも高いハロゲン元素含有量を有することを特徴とする半導体装置。
（付記２） 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁部に形成されたハロゲン元素を含有する絶縁膜と、
前記半導体基板表面に形成された半導体エピタキシャル成長層と、を有し、
前記絶縁膜の前記ハロゲン元素の含有量は、傾斜を有することを特徴とする半導体装置。
（付記３） 前記ハロゲン元素は塩素または臭素であることを特徴とする付記１または２記載の半導体装置。
（付記４） 前記絶縁膜がシリコン窒化膜であることを特徴とする付記１または２記載の半導体装置。
（付記５） 前記半導体基板の材質は、シリコン、ゲルマニウムを含有するシリコン、またはゲルマニウムであることを特徴とする付記１または２記載の半導体装置。
（付記６） 第一の半導体層上に第一の絶縁膜を形成する工程と、
前記第一の絶縁膜上に、前記第一の絶縁膜よりも高いハロゲン元素含有量を有する第二の絶縁膜を形成する工程と、
前記第一の絶縁膜及び前記第二の絶縁膜の一部を除去して前記第一の半導体層表面を露出させる工程と、
前記第一の半導体層表面及び前記第二の絶縁膜表面に、第二の半導体層を形成する原料を供給して、前記第一の半導体層の前記露出面に前記第二の半導体層を選択的にエピタキシャル成長させる工程と、
を有することを特徴とする半導体装置の製造方法。
（付記７） 第一の半導体層上に、ハロゲン元素を含有する絶縁膜を形成する工程と、
前記絶縁膜の一部を除去して前記第一の半導体層表面を露出させる工程と、
前記第一の半導体層の露出面及び前記絶縁膜表面に、第二の半導体層を形成する原料を供給し、前記第一の半導体層の前記露出面に前記第二の半導体層を選択的にエピタキシャル成長させる工程と、を有し、
前記ハロゲン元素を含有する前記絶縁膜を形成する工程においては、
前記絶縁膜の前記ハロゲン元素の含有量が、前記絶縁膜の内部より表面部分が高くなるよう行われることを特徴とする半導体装置の製造方法。
（付記８） 前記ハロゲン元素が塩素または臭素であることを特徴とする付記６または７記載の半導体装置の製造方法。
（付記９） 前記第一及び前記第二の絶縁膜、前記絶縁膜がシリコン窒化膜であることを特徴とする付記６または７記載の半導体装置の製造方法。
（付記１０） 前記第一及び前記第二の半導体層の材質は、シリコン、ゲルマニウムを含有するシリコン、またはゲルマニウムであることを特徴とする付記６または７記載の半導体装置の製造方法。
（付記１１） 第一の半導体層表面及び絶縁膜表面に、絶縁膜上の第二の半導体層の成長を抑制する材料を供給する工程と、
次いで、前記第一の半導体層表面及び前記絶縁膜表面に、前記第二の半導体層を形成する原料を供給し、前記第一の半導体層上に前記第二の半導体層を選択的にエピタキシャル成長させる工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１２） 前記第二の半導体層の成長を抑制する前記材料は、ハロゲン元素を含むガスであることを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３） 第一の半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の側壁部に絶縁膜を形成する工程と、
前記第一の半導体層表面及び前記絶縁膜表面に、前記絶縁膜上の第二の半導体層の成長を抑制する材料を供給する工程と、
次いで、前記第一の半導体層表面及び前記絶縁膜表面に、前記第二の半導体層を形成する原料を供給し、前記第一の半導体層上に前記第二の半導体層を選択的にエピタキシャル成長させる工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１４） 前記第二の半導体層の成長を抑制する前記材料は、ハロゲン元素を含んだガスであることを特徴とする付記１３記載の半導体装置の製造方法。
（付記１５） 前記ゲート電極の前記側壁部に前記絶縁膜を形成する工程の後、前記絶縁膜上の前記第二の半導体層の成長を抑制する前記材料を供給する工程の前に、前記シリコン窒化膜の両側に位置する前記第一の半導体層表面をリセスする工程をさらに有することを特徴とする付記１３記載の半導体装置の製造方法。
（付記１６） 前記第二の半導体層の成長を抑制する材料を供給する工程においては、
前記第二の半導体層の成長を抑制する材料に、前記ハロゲン元素を含むガスを用い、前記ハロゲン元素を含むガスをキャリアガスと共に供給し、前記ハロゲン元素を含むガスを供給する際の雰囲気圧力が１０Ｐａ以上１００００Ｐａ以下であることを特徴とする付記１１乃至１５のいずれか一項に記載の半導体装置の製造方法。
（付記１７） 前記第二の半導体層の成長を抑制する材料を供給する際の前記第一の半導体層の温度が４５０℃以上６００℃以下であることを特徴とする付記１１乃至１５のいずれか一項に記載の半導体装置の製造方法。
（付記１８） 前記第二の半導体層を前記第一の半導体層にエピタキシャル成長させる際の基板温度が４５０℃以上６００℃以下であることを特徴とする付記１１乃至１５のいずれか一項に記載の半導体装置の製造方法。
（付記１９） 前記ハロゲン元素を含むガスの分圧が１Ｐａ以上７００Ｐａ以下であることを特徴とする付記１６記載の半導体装置の製造方法。
（付記２０） 前記キャリアガスの分圧が１Ｐａ以上１００００Ｐａ未満であることを特徴とする付記１６記載の半導体装置の製造方法。
選択的エピタキシャル成長に用いる半導体装置の要部断面図である（その１）。 選択的エピタキシャル成長に用いる半導体装置の要部断面図である（その２）。 選択的エピタキシャル成長を利用した半導体装置製造のフローの一例である。 ゲート電極形成工程の要部断面図である。 絶縁層の形成工程の要部断面図である（その１）。 サイドウォール形成工程の要部断面図である（その１）。 半導体基板リセス工程の要部断面図である（その１）。 ソース・ドレイン電極形成工程の要部断面図である（その１）。 絶縁層の形成工程の要部断面図である（その２）。 サイドウォール形成工程の要部断面図である（その２）。 シリコン窒化膜上のＳｉＧｅ成長の差異を説明する図である。 Ｓｉ／Ｎ原子数の割合とＣｌ含有量の関係を説明する図である。 Ｃｌを含有させたシリコン窒化膜上のＳｉＧｅ成長の差異を説明するＳＥＭ像である。 Ｃｌを含有させたシリコン窒化膜上のＳｉＧｅ成長の差異を説明する図である。 選択的エピタキシャル成長を利用した半導体装置製造の前処理のフローの一例である。 半導体基板リセス工程の要部断面図である（その２）。 ＨＣｌ／Ｈ2混合ガスを供給する工程の要部断面図である。 ソース・ドレイン電極形成工程の要部断面図である（その２）。 サンプルＧについてのＣＶＤ−シリコン窒化膜表面のＳＥＭ像である。 サンプルＨについてのＣＶＤ−シリコン窒化膜表面のＳＥＭ像である。 選択性破れが発生したリセスド・ソース・ドレイン型ＭＯＳＦＥＴの要部断面図である。
１０ Ｓｉ基板
１１ ゲート絶縁膜
１２ ゲート電極
１３ ソース・ドレイン領域
１４ ＳｉＧｅ層
１５ 素子分離領域
１６ ｎ型ウェル領域
１７ 絶縁層
１７ａ シリコン酸化膜
１７ｂ、１７ｃ、１７ｄ、１７ｅ シリコン窒化膜
１８ リセス領域

Claims (7)

  1. 半導体基板上にゲート絶縁膜及びゲート電極を形成する工程と、
    前記半導体基板及び前記ゲート電極を覆うシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上に、ハロゲン元素を含有する第一の絶縁膜を形成する工程と、
    前記シリコン酸化膜及び前記第一の絶縁膜の一部を除去して前記ゲート電極の側壁にサイドウォールスペーサを形成する工程と、
    半導体層を形成する原料を用いて、前記半導体基板上層に前記半導体層を選択的にエピタキシャル成長させてソースドレイン領域を形成する工程と、
    を有し、
    前記シリコン酸化膜を形成する工程の後、前記第一の絶縁膜を形成する工程の前に、前記第一の絶縁膜の前記ハロゲン元素の含有量よりも低い含有量のハロゲン元素を含有する第二の絶縁膜を前記シリコン酸化膜上に形成する工程をさらに有することを特徴とする半導体装置の製造方法。
  2. 前記第一の絶縁膜は、前記ハロゲン元素を含むシリコン窒化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第二の絶縁膜は、前記ハロゲン元素を含むシリコン窒化膜であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第一の絶縁膜を形成する工程は、原料ガスとして、ＳｉＨ 2 Ｃｌ 2 とＮＨ 3 との混合ガス、またはＳｉＨ 3 Ｃｌ、ＳｉＨＣｌ 3 もしくはＳｉＣｌ 4 とＮ 2 Ｈ 4 との混合ガスを用いたＣＶＤ法により行われることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記第二の絶縁膜を形成する工程は、原料ガスとして、Ｓｉ 2 Ｈ 6 とＮＨ 3 との混合ガス、ＳｉＨ 2 Ｃｌ 2 とＮＨ 3 との混合ガス、またはＳｉＨ 3 Ｃｌ、ＳｉＨＣｌ 3 もしくはＳｉＣｌ 4 とＮ 2 Ｈ 4 との混合ガスを用いたＣＶＤ法により行われることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記第一の絶縁膜を形成する工程は、原料ガスとしてＳｉＨ 2 Ｃｌ 2 とＮＨ 3 との混合ガスを用い、
    前記第二の絶縁膜を形成する工程は、原料ガスとしてＳｉＨ 2 Ｃｌ 2 とＮＨ 3 との混合ガスを用い、
    前記第一の絶縁膜を形成する工程における前記ＮＨ 3 の流量に対する前記ＳｉＨ 2 Ｃｌ 2 の流量の割合は、前記第二の絶縁膜を形成する工程における前記ＮＨ 3 の流量に対する前記ＳｉＨ 2 Ｃｌ 2 の流量の割合よりも高いことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記第一の絶縁膜を形成する工程は、原料ガスとしてＳｉＨ 2 Ｃｌ 2 とＮＨ 3 との混合ガスを用い、
    前記第二の絶縁膜を形成する工程は、原料ガスとしてＳｉＨ 2 Ｃｌ 2 とＮＨ 3 との混合ガスを用い、
    前記第一の絶縁膜を形成する工程における前記半導体基板の温度は、前記第二の絶縁膜を形成する工程における前記半導体基板の温度よりも低いことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
JP2006229917A 2006-01-31 2006-08-25 半導体装置の製造方法 Expired - Fee Related JP5145672B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006229917A JP5145672B2 (ja) 2006-02-27 2006-08-25 半導体装置の製造方法
KR1020070018933A KR100852585B1 (ko) 2006-02-27 2007-02-26 반도체 장치 및 반도체 장치의 제조 방법
TW096106737A TWI329890B (en) 2006-02-27 2007-02-27 Semiconductor device and method for fabricating the same
US11/717,205 US7446394B2 (en) 2006-02-27 2007-03-13 Semiconductor device fabricated by selective epitaxial growth method
US12/230,373 US7679147B2 (en) 2006-01-31 2008-08-28 Semiconductor device fabricated by selective epitaxial growth method
US12/285,723 US8497191B2 (en) 2006-02-27 2008-10-14 Selective epitaxial growth method using halogen containing gate sidewall mask

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006051106 2006-02-27
JP2006051106 2006-02-27
JP2006229917A JP5145672B2 (ja) 2006-02-27 2006-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007258665A JP2007258665A (ja) 2007-10-04
JP5145672B2 true JP5145672B2 (ja) 2013-02-20

Family

ID=38443172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006229917A Expired - Fee Related JP5145672B2 (ja) 2006-01-31 2006-08-25 半導体装置の製造方法

Country Status (4)

Country Link
US (3) US7446394B2 (ja)
JP (1) JP5145672B2 (ja)
KR (1) KR100852585B1 (ja)
TW (1) TWI329890B (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942952B1 (ko) * 2007-03-26 2010-02-22 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5387147B2 (ja) * 2009-06-03 2014-01-15 日本電気株式会社 病理画像診断システム、病理画像処理方法、病理画像診断プログラム
US7994062B2 (en) * 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
KR101776926B1 (ko) 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8466502B2 (en) 2011-03-24 2013-06-18 United Microelectronics Corp. Metal-gate CMOS device
US8445363B2 (en) 2011-04-21 2013-05-21 United Microelectronics Corp. Method of fabricating an epitaxial layer
US8324059B2 (en) 2011-04-25 2012-12-04 United Microelectronics Corp. Method of fabricating a semiconductor structure
US8426284B2 (en) 2011-05-11 2013-04-23 United Microelectronics Corp. Manufacturing method for semiconductor structure
US8481391B2 (en) 2011-05-18 2013-07-09 United Microelectronics Corp. Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure
US8431460B2 (en) 2011-05-27 2013-04-30 United Microelectronics Corp. Method for fabricating semiconductor device
CN102856199A (zh) * 2011-06-28 2013-01-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8716750B2 (en) 2011-07-25 2014-05-06 United Microelectronics Corp. Semiconductor device having epitaxial structures
US8575043B2 (en) 2011-07-26 2013-11-05 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8476169B2 (en) 2011-10-17 2013-07-02 United Microelectronics Corp. Method of making strained silicon channel semiconductor structure
JP6045285B2 (ja) * 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8754448B2 (en) 2011-11-01 2014-06-17 United Microelectronics Corp. Semiconductor device having epitaxial layer
US8647953B2 (en) 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
US8709930B2 (en) 2011-11-25 2014-04-29 United Microelectronics Corp. Semiconductor process
US9136348B2 (en) 2012-03-12 2015-09-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US9202914B2 (en) 2012-03-14 2015-12-01 United Microelectronics Corporation Semiconductor device and method for fabricating the same
US8664069B2 (en) 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
CN103377924B (zh) * 2012-04-12 2016-01-20 中国科学院微电子研究所 一种半导体结构及其制造方法
US8866230B2 (en) 2012-04-26 2014-10-21 United Microelectronics Corp. Semiconductor devices
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
CN103426907B (zh) * 2012-05-23 2016-09-21 中国科学院微电子研究所 半导体器件及其制造方法
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8796695B2 (en) 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
US8710632B2 (en) 2012-09-07 2014-04-29 United Microelectronics Corp. Compound semiconductor epitaxial structure and method for fabricating the same
CN103779218B (zh) * 2012-10-23 2017-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US9117925B2 (en) 2013-01-31 2015-08-25 United Microelectronics Corp. Epitaxial process
US8753902B1 (en) 2013-03-13 2014-06-17 United Microelectronics Corp. Method of controlling etching process for forming epitaxial structure
US9034705B2 (en) 2013-03-26 2015-05-19 United Microelectronics Corp. Method of forming semiconductor device
US9064893B2 (en) 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US9076652B2 (en) 2013-05-27 2015-07-07 United Microelectronics Corp. Semiconductor process for modifying shape of recess
US8853060B1 (en) 2013-05-27 2014-10-07 United Microelectronics Corp. Epitaxial process
KR102050779B1 (ko) 2013-06-13 2019-12-02 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
US8981487B2 (en) 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)
CN104779286B (zh) * 2014-01-10 2018-03-06 中芯国际集成电路制造(上海)有限公司 一种nmosfet器件及其制备方法
US9577070B2 (en) 2014-11-26 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming
KR102446671B1 (ko) * 2016-01-08 2022-09-23 삼성전자주식회사 비대칭 활성 영역을 포함하는 반도체 소자 및 그의 형성 방법
CN107403835B (zh) * 2016-05-19 2021-12-14 联芯集成电路制造(厦门)有限公司 半导体装置及其制作工艺
JP2019029448A (ja) * 2017-07-27 2019-02-21 キヤノン株式会社 撮像装置、カメラおよび撮像装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04338634A (ja) * 1991-05-16 1992-11-25 Hitachi Ltd 半導体装置及びその製造方法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JP2861869B2 (ja) * 1994-10-12 1999-02-24 日本電気株式会社 半導体装置の製造方法
US7105411B1 (en) * 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
JP4021593B2 (ja) * 1998-09-25 2007-12-12 株式会社東芝 半導体装置およびその製造方法
JP2000164857A (ja) * 1998-11-24 2000-06-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP2001250944A (ja) * 2000-03-07 2001-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003204063A (ja) * 2002-01-10 2003-07-18 Toshiba Corp 半導体装置及びその製造方法
KR20040002215A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 트랜지스터의 제조 방법
KR100517555B1 (ko) * 2003-01-02 2005-09-28 삼성전자주식회사 살리사이드층을 포함하는 반도체 소자 및 그 제조방법
US6838396B2 (en) * 2003-03-28 2005-01-04 International Business Machines Corporation Bilayer ultra-thin gate dielectric and process for semiconductor metal contamination reduction
JP2004363199A (ja) 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
US7067434B2 (en) * 2003-12-22 2006-06-27 Texas Instruments Incorporated Hydrogen free integration of high-k gate dielectrics
JP4375619B2 (ja) 2004-05-26 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7361563B2 (en) * 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
KR100642747B1 (ko) * 2004-06-22 2006-11-10 삼성전자주식회사 Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터
KR100559115B1 (ko) * 2004-07-15 2006-03-10 재단법인서울대학교산학협력재단 전계 효과 트랜지스터의 제조방법
JP4669679B2 (ja) * 2004-07-29 2011-04-13 東京エレクトロン株式会社 窒化珪素膜の製造方法及び半導体装置の製造方法
US7547605B2 (en) 2004-11-22 2009-06-16 Taiwan Semiconductor Manufacturing Company Microelectronic device and a method for its manufacture
JP4781115B2 (ja) * 2005-02-23 2011-09-28 三洋電機株式会社 固体電解コンデンサ及びその製造方法
US7816217B2 (en) 2005-12-22 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step epitaxial process for depositing Si/SiGe
US7579248B2 (en) 2006-02-13 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resolving pattern-loading issues of SiGe stressor

Also Published As

Publication number Publication date
TW200739684A (en) 2007-10-16
TWI329890B (en) 2010-09-01
US20090117715A1 (en) 2009-05-07
US20090045471A1 (en) 2009-02-19
KR100852585B1 (ko) 2008-08-14
US7679147B2 (en) 2010-03-16
JP2007258665A (ja) 2007-10-04
US7446394B2 (en) 2008-11-04
US20070200203A1 (en) 2007-08-30
US8497191B2 (en) 2013-07-30
KR20070089073A (ko) 2007-08-30

Similar Documents

Publication Publication Date Title
JP5145672B2 (ja) 半導体装置の製造方法
TWI859306B (zh) 用於使用犧牲蓋層選擇性沉積之方法及執行其方法的系統
JP5173140B2 (ja) 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法
TWI404123B (zh) 半導體膜之選擇性磊晶成長
TWI442448B (zh) 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法
TWI400744B (zh) 含矽與碳磊晶層之形成
US8685845B2 (en) Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas
JP5350815B2 (ja) 半導体装置
CN101404250B (zh) 硅碳外延层的选择性形成
US20080026149A1 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
JP2009521801A (ja) ドープされた半導体物質のエピタキシャル堆積
CN100359639C (zh) 半导体器件和晶体管的制造方法
JP2015053336A (ja) 半導体装置およびその製造方法
TWI524392B (zh) 穩定矽化金屬膜及其製造方法
US7531395B2 (en) Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
US8012858B2 (en) Method of fabricating semiconductor device
US20070202669A1 (en) Epitaxial growth method and semiconductor device fabrication method
JP2701793B2 (ja) 半導体装置の製造方法
JP4876375B2 (ja) 半導体装置およびその製造方法
JP2001126989A (ja) 半導体薄膜の形成方法
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法
JP2007288019A (ja) 成膜方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Ref document number: 5145672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees