TWI400744B - 含矽與碳磊晶層之形成 - Google Patents

含矽與碳磊晶層之形成 Download PDF

Info

Publication number
TWI400744B
TWI400744B TW096144843A TW96144843A TWI400744B TW I400744 B TWI400744 B TW I400744B TW 096144843 A TW096144843 A TW 096144843A TW 96144843 A TW96144843 A TW 96144843A TW I400744 B TWI400744 B TW I400744B
Authority
TW
Taiwan
Prior art keywords
source
substrate
deposition
gas
layer
Prior art date
Application number
TW096144843A
Other languages
English (en)
Other versions
TW200834675A (en
Inventor
Zhiyuan Ye
Andrew Lam
Yihwan Kim
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200834675A publication Critical patent/TW200834675A/zh
Application granted granted Critical
Publication of TWI400744B publication Critical patent/TWI400744B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

含矽與碳磊晶層之形成
本發明之實施例涉及一種用於含矽及碳之磊晶層的處理與形成之方法及設備。特定的實施例係涉及用於半導體元件中之磊晶層的形成與處理之方法與設備，該半導體元件例如為金氧半導體場效電晶體(MOSFET)元件。
流經MOS電晶體之通道的電流量係直接與通道中的載子遷移率(mobility)成比例，使用高遷移率的MOS電晶體使得更多電流流動且最終獲得較快之電路效能。可藉由在通道中產生機械應力而增加MOS電晶體通道中之載子遷移率。處於壓縮應變下之通道，例如生長於矽上之矽鍺通道層，係具有大幅提高之電洞遷移率，以提供pMOS電晶體。處於拉伸應變下之通道，例如生長於鬆弛(relaxed)矽鍺上之薄矽通道層，係具有大幅提高之電子遷移率，以提供nMOS電晶體。
處於拉伸應變下的nMOS電晶體通道亦可藉由形成一或多個碳摻雜矽磊晶層來提供，而其係與pMOS電晶體中的壓縮應變SiGe通道為互補。因此，碳摻雜矽及矽鍺磊晶層可分別沉積於nMOS及pMOS的源極/汲極。源極與汲極區可藉由選擇性矽乾式蝕刻而為平坦或凹陷。當經過適當的製造，覆蓋有碳摻雜矽磊晶之nMOS源極及汲極會於通道中加諸拉伸應力，並增加nMOS驅動電流。
為了要達到利用碳摻雜矽磊晶而增進nMOS電晶體(具有凹陷之源極/汲極)之通道中的電子遷移率，係期望透過選擇性蝕刻或後沉積(post－deposition)處理而在源極/汲極上選擇性形成碳摻雜矽磊晶層。再者，係期望碳摻雜矽磊晶層含有取代C原子，以在通道中誘導出拉伸應變。可藉由在碳摻雜矽源極及汲極含有較高的取代C含量則可達到較高的通道拉伸應變。
一般來說，100奈米以下(sub－100 nm)的CMOS(互補金氧半導體)元件需要小於30nm的接面深度。通常使用選擇性磊晶沉積以在接面中形成含矽材料(例如：Si、SiGe及SiC)之磊晶層(epilayer)。選擇性磊晶沉積係允許磊晶層生長在矽溝槽(moat)上，而不生長在介電區域上。選擇性磊晶可以於半導體元件中使用，例如：高起之源極/汲極、源極/汲極延伸部、接觸插塞或雙極性元件之基底層沉積。
一般的選擇性磊晶步驟包含沉積反應及蝕刻反應。在沉積製程中，磊晶層係形成於單晶表面上，而多晶層係沉積於至少一第二層上，例如現存之多晶層及/或非晶層。沉積反應與蝕刻反應係同時發生，且對於磊晶層與多晶層具有不同之反應速率。然而，沉積之多晶層通常相較於磊晶層而以較快的速率蝕刻。因此，藉由改變蝕刻氣體之濃度，選擇性製程之總效應會造成磊晶材料之沉積，以及多晶材料之有限沉積(或是無沉積)。舉例來說，選擇性磊晶製程會造成含矽材料之磊晶層生長在單晶矽表面上，而在間隙物(spacer)上不會殘留有沉積。
含矽材料之選擇性磊晶沉積變成在高起之源極/汲極以及源極/汲極延伸部特徵結構之形成過程中的有用技術，舉例來說，在含矽MOSFET(金氧半導體場效電晶體)元件之形成過程中。源極/汲極延伸部特徵結構係藉由蝕刻矽表面以形成凹陷之源極/汲極特徵結構，並接著以選擇性生長之磊晶層(例如矽鍺材料；SiGe)填充被蝕刻之表面來製造之。選擇性磊晶係允許伴隨原位摻雜之近乎完整的摻質活化，藉此，可省略後退火製程。因此，可利用矽蝕刻及選擇性磊晶來精確定義接面深度。另一方面，超淺源極/汲極接面必然會造成串聯電阻的增加。另外，在矽化物形成的過程中之接面消耗(junction consumption)更會使串聯電阻增加。為了補償接面消耗，高起之源極/汲極係磊晶地及選擇性地生長在接面上。一般來說，高起之源極/汲極層為未摻雜矽。
然而，目前之磊晶製程具有部分缺點。為了維持目前磊晶製程之選擇性，在整個沉積製程中，前驅物之化學濃度及反應溫度必須經過調節及調整。若未提供足夠的矽前驅物，則接續之蝕刻反應佔優勢，而整體製程會慢下來。另外，亦可能發生有害的基材特徵結構之過蝕刻現象(over－etching)。若未提供足夠的蝕刻劑前驅物，則接續之沉積反應會佔優勢，因而降低在基材表面上形成單晶及多晶材料之選擇性。另外，目前之選擇性磊晶製程通常需要高反應溫度，例如約800℃、1000℃或更高。然而此高溫並非製造過程所期望的，此乃因為熱預算的考量，以及基材表面可能發生之未受控制的氮化反應。另外，在高溫下，於一般選擇性Si：C磊晶製程中所併入之大多數的C原子會佔據矽晶格之非取代(即，空隙)位置。藉由降低生長溫度，則可達到較高之取代碳層級(例如：在生長溫度550℃之下為幾近100%)，然而，在此些較低溫下的慢速生長速率對於元件應用是不期望的，且此種選擇性處理在較低溫度下較不可能發生。
因此，需要一種用於磊晶沉積含矽化合物(具有選用之摻質)的製程。再者，此製程應適用於形成具有多變元素濃度之含矽化合物，並可同時具有快速之沉積速率，並將製程溫度維持在例如約800℃或更低溫之下(較佳為700℃或更低)。此種製程對於電晶體元件之製造係為有利的。
本發明之一實施例係關於形成及處理含有矽之磊晶層的方法。其他實施例係關於製造電晶體元件的方法，該電晶體元件包括含有矽及碳之磊晶層。
根據本發明之一實施例，係提供在基材表面上磊晶地形成含矽材料之方法，該方法包括：將包括一單晶表面之基材放置於製程室中；將基材暴露於未摻雜之沉積氣體(包括矽源、碳源及無摻質源)，以在基材上形成第一未摻雜層；以及接續將基材暴露於一摻雜沉積氣體，以在單晶表面上形成磊晶層，其中沉積氣體包括摻質源以及載氣，以在第一未摻雜層上形成一摻雜層。在一或多個實施例中，摻質包括磷源，例如膦。
在部分實施例中，藉由隨後將基材暴露於一蝕刻氣體而進一步處理基材。在暴露於蝕刻氣體之後，藉由將製程室進行淨氣處理(purge)而可再進一步處理基材。在一特定實施例中，在將基材暴露於蝕刻氣體之後，立即進行製程室之淨氣處理。蝕刻氣體可包括氯氣及氯化氫。
根據一或多個實施例，單一製程循環包括：未摻雜沉積步驟、摻雜沉積步驟、暴露於蝕刻氣體以及製程室之淨氣處理，此製程循環係重複至少二次。在一實施例中，製程室之淨氣處理包括僅流入惰性氣體。在一或多個實施例中，在摻雜沉積步驟之後係進行未摻雜沉積步驟。摻雜沉積步驟可更包括伴隨摻質源而流入矽源。矽源可包括單矽烷及高階矽烷(例如二矽烷、新戊矽烷及其混合物)。碳源可包括甲基矽烷。
在本發明之一實施例中，磊晶薄膜係在電晶體製程之製造步驟中形成，該方法更包括：在基材上形成閘極介電層；在閘極介電層上形成一閘極電極；以及在基材上形成源極/汲極區，且源極/汲極區位於閘極電極之相對側，並在源極/汲極區之間界定一通道區。
上方說明係廣泛地提出本發明之部分特徵結構及技術優點。熟悉此技術領域之人士應瞭解所揭露之特定實施例可容易地作為屬於本發明之範疇內之其他結構或製程之改良及設計之基礎。且熟悉此技術領域之人士亦應瞭解此種等效實施例並未偏離如後方申請專利範圍所界定之本發明的精神及範疇。
本發明之實施例一般係提供用於形成及處理含矽磊晶層之方法及設備。特定之實施例係有關在電晶體之製造過程中用於形成及處理磊晶層之方法及設備。
在此處所使用之「磊晶沉積」係指單一結晶層沉積在基材上，藉此，沉積層之結晶結構會符合基材之結晶結構。因此，磊晶層(或磊晶薄膜)係為一單一結晶層，或是具有符合基材之結晶結構的結晶結構之薄膜。磊晶層係與塊體基材及多晶層區隔開。
在本發明中，「含矽」材料、化合物、薄膜及層一詞應包括至少含有矽且亦可含有鍺、碳、硼、砷、磷、鎵及/或鋁之組合物。其他成分，例如金屬、鹵素或氫，可併入含矽材料、化合物、薄膜及層中，且併入之濃度通常為ppm(part per million)。含矽材料之化合物或合金可以用縮寫表示，例如：矽Si、矽鍺SiGe、矽碳Si：C及矽鍺碳SiGeC。縮寫並不代表具有化學計量關係之化學等式，也不代表含矽材料之任何特定還原/氧化態。
本發明之一或多個實施例一般係提供在電子元件之製造過程中，於基材之單晶表面上選擇性地且磊晶地沉積含矽材料之製程。含有單晶表面(例如矽或矽鍺)及至少一第二表面(例如非晶表面及/或多晶表面，例如為氧化物或氮化物)之基材係暴露於一磊晶製程，以在單晶表面上形成磊晶層，並同時在第二表面上形成有限的多晶層或是甚至不形成。磊晶製程通常係稱之為交替氣體供應製程(alternating gas supply process)，包括重複進行沉積製程及蝕刻製程之循環，直到生長出具有期望厚度之磊晶層。示範之交替沉積及蝕刻製程係揭露於共同受讓且同時另案待審之美國專利申請序號第11/001,774號之中，其公開號為第2006/0115934號，專利名稱為「Selective Epitaxy Process With Alternating Gas Supply；以交替氣體供給所進行之選擇性磊晶製程」，其全文係併入以做為參考。
在一或多個實施例中，沉積製程包括將基材表面暴露於含有至少一矽源及一載氣之沉積氣體之中。沉積氣體亦可包括鍺源及/或碳源，以及摻質源。在沉積製程之中，磊晶層係形成於基材之單晶表面上，且同時多晶/非晶層係形成於第二表面上(例如介電之非晶及/或多晶表面)，而此將統稱為「第二表面」。接著，基材暴露於蝕刻氣體。蝕刻氣體包括一載氣及蝕刻劑，例如氯氣或氯化氫。蝕刻氣體係將在沉積製程中所沉積之含矽材料移除。在蝕刻製程中，多晶/非晶層之移除速率高於磊晶層。因此，沉積及蝕刻製程之總效應係在單晶表面上形成磊晶生長之含矽材料，並使在第二表面上之多晶/非晶含矽材料的生長(若有的話)最小化。視需求而重複沉積及蝕刻製程之循環，以獲得含矽材料之期望厚度。本發明之實施例所能沉積之含矽材料包括含有摻質之矽、矽鍺、矽碳、矽鍺碳及其變化型。
在製程之一實例中，使用氯氣作為蝕刻劑可降低總製程溫度至低於約800℃。一般來說，沉積製程可相對於蝕刻製程而在較低之溫度下進行，此乃因為蝕刻劑通常需要高溫來活化之。舉例來說，矽烷可以在約500℃或更低溫之下進行熱分解以沉積矽，但氯化氫需要約700℃或更高之活化溫度以作為一有效之蝕刻劑。因此，若在製程中使用氯化氫，則總製程溫度係指定為活化蝕刻劑所需之較高溫度。氯氣係藉由降低整體製程所需溫度而對整體製程有所貢獻。氯氣可以在約500℃之低溫下被活化。因此，藉由將氯氣併入製程中以作為蝕刻劑，整體製程之溫度可相對於使用氯化氫作為蝕刻劑之製程而大幅降低，例如降低約200~300℃，氯氣相對於氯化氫而可更快速地蝕刻含矽材料。因此，氯氣蝕刻劑增加了製程之整體速率。
氮氣通常為較佳之載氣，此乃因為與使用氬氣與氦氣作為載氣相比之下的成本考量。儘管氮氣一般較氬氣便宜，但是根據本發明之一或多個實施例，氬氣為一較佳載氣，特別是在甲基矽烷為矽源氣體之實施例中。使用氮氣作為載氣之缺點為在沉積製程中基材上材料之氮化。然而，在此情況下，係需要高溫(例如高於800℃)來活化氮氣。因此，根據本發明之一或多個實施例，在低於氮氣活化閾值之溫度下所進行之製程中，氮氣可以用作為惰性載氣。使用惰性載氣在沉積製程中具有數個特質，其一，惰性載氣可以增加含矽材料之沉積速率。當在沉積過程中使用氫氣作為載氣時，氫氣會傾向吸附至基材或與基材反應而形成具有氫端(hydrogen-terminated)之表面。具有氫端之表面相較於裸矽表面而對於磊晶生長之反應較慢。因此，使用惰性載氣係藉由不對於沉積反應造成不利影響而使沉積速率增加。
根據本發明之第一實施例，本發明利用相較於連續沉積製程而為高階之矽烷(higher order silane)，並以沉積與淨氣(purge)之交替步驟所形成之毯覆或非選擇性磊晶係為具有改善結晶度(crystallinity)之磊晶薄膜。而此處所述之「高階之矽烷」係指二矽烷、新戊矽烷(neopentasilane；NPS)、或其混合物。一示範性製程包括將基材裝載至製程室中，並調整製程室中的條件至期望的溫度及壓力。接著，開始進行沉積製程以在基材之單晶表面上形成一磊晶層，接著，沉積製程結束。然後，判定磊晶層之厚度，若達到磊晶層之預定厚度，則磊晶製程可結束，然而，若未達到預定厚度，則重複沉積與淨氣之步驟循環，直到達成預定厚度。示範性製程之細節係描述如下。
基材可以為未圖案化或是圖案化。圖案化之基材係為包括有電子特徵結構(feature)形成於基材表面上或基材表面內之基材。圖案化基材通常含有單晶表面及至少一第二表面，而第二表面為非單晶，例如為介電之多晶或非晶表面。單晶表面包括裸晶基材或是沉積之單一結晶層，其通常由例如矽、矽鍺或矽碳所形成。多晶或非晶表面可包括介電材料以及非晶矽表面，其中介電材料例如是氧化物或氮化物，且特別為氧化矽或氮化矽。
在將基材裝載入製程室之後，製程室之條件可調整至預定溫度及壓力。溫度係適於特殊進行之製程。一般來說，製程室係在磊晶製程中維持於一致溫度下。然而，部分步驟可在不同溫度下進行。製程室維持在約250~1000℃之溫度範圍內，舉例來說，介於約500~約800℃，更特定是介於約550~750℃。進行磊晶製程之適當溫度係取決於用於沉積含矽材料之特定前驅物。於一實施例中，係發現相對於使用一般蝕刻劑之製程，使用氯氣作為含矽材料之蝕刻劑在較低溫度下係表現良好。因此，於一實施例中，預熱製程室之示範性溫度係為約750℃或更低，例如約650℃或更低，或更特定為約550℃或更低。於一特定實施例中，磊晶生長之溫度係維持在約560℃之下。
製程室通常維持在約0.1托(Torr)~約600托之壓力下，例如，介於約1托~約50托。在製程步驟期間或之間，壓力會波動，但通常係維持恆定。在一特定實施例中，於沉積與淨氣之過程中，壓力係維持在約10托。
在沉積製程中，基材係暴露於沉積氣體以形成磊晶層。基材暴露於沉積氣體之時間為約0.5秒~約30秒，例如約1秒~約20秒，更特定的為約5秒~約10秒。在一特定實施例中，沉積步驟持續約10~11秒。沉積製程之特定暴露時間之決定係關於接續蝕刻製程之暴露時間，以及製程中所使用之特定前驅物及溫度。一般來說，基材暴露於沉積氣體的時間要夠久，以形成具有最大厚度之磊晶層。
在一或多個實施例中，沉積氣體含有至少一矽源及一載氣，且可含有至少一第二元素來源，例如碳源及/或鍺源。另外，沉積氣體可更包括摻質化合物，以提供摻質的來源，例如硼、砷、磷、鎵及/或鋁。在至少一選擇性實施例中，沉積氣體可包括至少一蝕刻劑，例如氯化氫或氯氣。
矽源供應至製程室之速率為約5 sccm~約500 sccm，較佳為約10 sccm~約300 sccm，更佳為約50 sccm~約200 sccm，舉例來說，為約100 sccm。在一特定實施例中，矽烷之流速為約60 sccm。可用於沉積氣體中以沉積含矽化合物之矽源包括矽烷、鹵化矽烷及有機矽烷。矽烷包括矽烷(SiH4 )及具有實驗式為Six H(2x＋2) 的高階矽烷，例如：二矽烷(Si2 H6 )、三矽烷(Si3 H8 )及四矽烷(Si4 H10 )等。鹵化矽烷包括具有實驗式為X’y Six H(2x＋2－y) 之化合物，其中X’＝F、Cl、Br或I，例如六氯二矽烷(Si2 Cl6 )、四氯矽烷(SiCl4 )、二氯矽烷(Cl2 SiH2 )及三氯矽烷(Cl3 SiH)。有機矽烷包括具有實驗式為Ry Six H(2x＋2－y) 之化合物，其中R為甲基、乙基、丙基或丁基，例如甲基矽烷((CH3 )SiH3 )、二甲基矽烷((CH3 )2 SiH2 )、乙基矽烷((CH3 CH2 )SiH3 )、甲基二矽烷((CH3 )Si2 H5 )、二甲基二矽烷((CH3 )2 Si2 H4 )以及六甲基二矽烷((CH3 )6 Si2 )。已發現有機矽烷化合物在實施例中為有利之矽源及碳源，其將碳併入沉積之含矽化合物中。根據一或多個實施例，在含氬氣之載氣中的甲基矽烷係為一較佳的含矽源及載氣組合。
矽源通常伴隨載氣而提供至製程室中。載氣之流速為約1 slm(標準狀態下每分鐘可流過多少公升之氣體)~約100 slm，舉例來說，約5 slm~約75 slm，且更特定為約10 slm~約50 slm，例如為約10 slm。載氣包括氮氣(N2 )、氫氣(H2 )、氬氣、氦氣及其組合。惰性載氣係為較佳且包括氮氣、氬氣、氦氣及其組合。基於磊晶製程中所使用之前驅物及/或製程溫度來選擇載氣。在沉積及蝕刻之各個步驟中，通常皆使用同一載氣。然而，在部分實施例中的特定步驟可使用不同之載氣。
一般來說，在以低溫(例如<800℃)製程為特徵之實施例中，係使用氮氣為載氣。部分由於在蝕刻製程中使用氯氣之故，則較易進行低溫製程。氮氣在低溫製程中仍維持惰性。因此，在低溫製程中，氮氣不會併入沉積之含矽材料中。另外，氮氣載氣不會如同氫氣載氣般而形成氫端表面。由於氫氣載氣吸附在基材表面所形成之氫端表面會抑制含矽層之生長速率。最後，低溫製程會因採用氮氣作為載氣而具有經濟上之優點，因為氮氣遠較氫氣、氬氣或氦氣便宜。儘管具有經濟上之優點，根據部分實施例，氬氣為較佳之載氣。
所使用之沉積氣體亦包含至少一第二元素來源，例如碳源及/或鍺源。在沉積過程中，碳源可以與矽源及載氣加入製程室中，以形成含矽化合物，例如矽碳材料。碳源通常以約0.1 sccm~約20 sccm之速率提供至製程室中，例如約0.5 sccm~約10 sccm，且較特定為約1 sccm~約5 sccm，例如為約2 sccm。碳源可以於氫氣中稀釋，並以300 sccm之速率流動。可用於沉積含矽化合物之碳源包括乙基、丙基及丁基之有機矽烷、烷基、烯屬烴、炔屬烴。此種碳源包括甲基矽烷(CH3 SiH3 )、二甲基矽烷((CH3 )2 SiH2 )、乙基矽烷(CH3 CH2 SiH3 )、甲烷(CH4 )、乙烯(C2 H4 )、乙炔(C2 H2 )、丙烷(C3 H8 )、丙烯(C3 H6 )、丁炔(C4 H6 )等。磊晶層之碳濃度係介於約200 ppm~約5原子百分比(atomic%)，較佳為介於1 atomic%~約3 atomic%之間，例如為1.5 atomic%。於一實施例中，碳濃度在磊晶層中為具等級變化，較佳係在磊晶層之初始部分具有較低之碳濃度(相較於磊晶層之最後部分)。可選擇地，鍺源與碳源可皆在沉積過程中加入製程室中，並與矽源及載氣形成含矽化合物，例如矽碳或矽鍺碳材料。
可選擇地，鍺源可以與矽源及載氣加入製程室中，以形成含矽化合物，例如矽鍺材料。鍺源通常以約0.1 sccm~約20 sccm之速率供應至製程室，較佳為約0.5 sccm~10 sccm，及更佳為約1 sccm~約5 sccm，例如為約2 sccm。可用於沉積含矽化合物之鍺源包括鍺烷(GeH4 )、高階之鍺烷以及有機鍺烷。高階之鍺烷包括具有實驗式為Gex H(2x＋2) 之化合物，例如二鍺烷(Ge2 H6 )、三鍺烷(Ge3 H8 )及四鍺烷(Ge4 H10 )等。有機鍺烷包括例如為甲基鍺烷((CH3 )GeH3 )、二甲基鍺烷((CH3 )2 GeH2 )、乙基鍺烷((CH3 CH2 )GeH3 )、甲基二鍺烷((CH3 )Ge2 H5 )、二甲基二鍺烷((CH3 )2 Ge2 H4 )及六甲基二鍺烷((CH3 )6 Ge2 )之化合物。已發現鍺烷及有機鍺烷化合物在實施例中為有利之鍺源及碳源，其將碳及鍺併入沉積之含矽化合物中，也就是SiGe及SiGeC化合物。磊晶層中之鍺濃度係介於約1 atomic%~約30 atomic%，例如約20 atomic%。鍺濃度在磊晶層中為具等級變化，較佳係在磊晶層之較低部分具有較高之鍺濃度(相較於磊晶層之較高部分)。
在沉積過程中所使用之沉積氣體可更包括至少一摻質化合物，以提供元素摻質之來源，例如硼、砷、磷、鎵或鋁。摻質提供沉積之含矽化合物的各種導電特性，例如電子元件所需之受控及所期望之方向性電子流動路徑。含矽化合物之薄膜係摻雜有特定摻質，以達到所期望之導電特性。在一實例中，含矽化合物係為摻雜p型，例如藉由使用二硼烷以加入濃度為約1015 atoms/cm3 ~約1021 atoms/cm3 的硼。在一實例中，p型摻質之濃度為至少5×1019 atoms/cm3 。在另一實例中，p型摻質之濃度介於約1×1020 atoms/cm3 ~約2.5×1021 atoms/cm3 。在另一實施例中，含矽化合物為摻雜n型，例如具有磷及/或砷之摻雜濃度為介於約105 atoms/cm3 ~約1021 atoms/cm3 。
在沉積過程中，摻質源通常以約0.1 sccm~約20 sccm之速率提供至製程室，例如介於約0.5 sccm~約10 sccm，較特定的為介於約1 sccm~約5 sccm，例如為約2 sccm。可用作為摻質源之含硼摻質包括硼烷及有機硼烷。硼烷包括硼烷、二硼烷(B2 H6 )、三硼烷、四硼烷及五硼烷，烷基硼烷包括具有實驗式為Rx BH(3－x) 之化合物，其中R＝甲基、乙基、丙基或丁基，x＝1、2或3。烷基硼烷包括三甲基硼烷((CH3 )3 B)、二甲基硼烷((CH3 )2 BH)、三乙基硼烷((CH3 CH2 )3 B)以及二乙基硼烷((CH3 CH2 )2 BH)。摻質亦可包括胂(AsH3 )、膦(PH3 )及烷基膦，例如具有實驗式為Rx PH(3－x) ，其中R＝甲基、乙基、丙基或丁基，x＝1、2或3。烷基膦包括三甲基膦((CH3 )3 P)、二甲基膦((CH3 )2 PH)、三乙基膦((CH3 CH2 )3 P)及二乙基膦((CH3 CH2 )2 PH)。鋁及鎵摻質源可包括烷化及/或鹵化衍生物，例如具有實驗式為Rx MX(3－x) ，其中M＝Al或Ga，R＝甲基、乙基、丙基或丁基，X＝Cl或F，x＝1、2或3。鋁及鎵摻質源之實例包括三甲基鋁(Me3 Al)、三乙基鋁(Et3 Al)、二甲基氯化鋁(Me2 AlCl)、氯化鋁(AlCl3 )、三甲基鎵(Me3 Ga)、三乙基鎵(Et3 Ga)、二甲基氮化鎵(Me2 GaCl)及氣化鎵(GaCl3 )。
根據一或多個實施例，在沉積製程結束之後，製程室可以利用洗滌氣體或載氣進行沖洗，及/或製程室可以利用真空幫浦而抽真空。淨氣及/或抽真空之步驟係移除過多的沉積氣體、反應副產物及其他污染物。在一示範性實施例中，製程室藉由流入約5 slm之載氣而進行淨氣約10秒。沉積與淨氣之循環可以進行多次。在一實施例中，沉積及淨氣循環係重複約90次。
在本發明之另一實施態樣中，毯覆或非選擇性之沉積係利用高階之矽烷源(例如二矽烷或更高)而在低溫下(例如約600℃或更低)進行。此協助在沉積步驟(非選擇性沉積)之過程中，介電表面(例如氧化物及氮化物)上之非晶(而非多晶)生長，其促進利用接續之蝕刻步驟而移除介電表面上之層，並使得在結晶基材上生長之單一結晶層的傷害最小化。
「第1圖」顯示以1000/溫度作為函數之在不同溫度下進行處理的<001>基材上之矽的磊晶生長速率之圖示。各個樣品係在600及700℃下，及約5~8托之壓力下進行處理，並於流速為3－5 slm之氫氣載氣中輸送。「第1圖」所標示之「HOS」為新戊矽烷，液態新戊矽烷在氫氣載氣之混合物中通過起泡器的流速為介於約20~300 sccm之間。如「第1圖」所示，高階之矽烷在600℃之下的生長速率係為三矽烷的三倍大、二矽烷的八倍大及矽烷的72倍大。
使用高階之矽烷氣體，例如二矽烷、六氯二矽烷、三矽烷及新戊矽烷，係提供若干優點。新戊矽烷在基材上形成磊晶薄膜之應用係描述於共同受讓之美國專利申請序號第10/688,797號之中，其公開號為第2004/0224089，專利名稱為「Silicon－Containing Layer Deposition with Silicon Compounds；利用矽化合物之含矽層的沉積」，將其整體併入以做為參考。新戊矽烷((SiH3 )4 Si)係為含有四個結合至矽原子之矽烷基(SiH3 )的三級矽烷。使用高階之矽烷使得在較低溫下之較高沉積速率成為可能，並且針對併入碳之含矽薄膜，相較於利用單矽烷作為矽源氣體，高階矽烷可以獲得較高取代碳原子之併入程度。在毯覆沉積實驗中，其係比較在600℃之製程溫度下利用矽烷作為矽源氣體，且利用氮氣作為載氣，甲基矽烷(1%，稀釋於氫氣中)作為矽碳源時，在沉積薄膜中，50%的碳為取代碳。然而，使用高階之矽烷，由二矽烷所產生之膜層具有約90%的取代碳，且由新戊矽烷所產生的薄膜具有幾近100%的取代碳。
在一或多個實施例中，液體源室包括有一新戊矽烷安瓿，此安瓿係設置而緊鄰製程室，例如：在小於5英尺內，更特定的說係離製程室約2或3英尺，而使得具有較高之矽源傳輸速率，以及最終導致較高之沉積速率。
本發明之另一實施態樣係關於單矽烷(SiH4 )與高階之矽烷(例如新戊矽烷及二矽烷)在沉積過程中的共流。雖然高階之矽烷係適於磊晶沉積，但在沉積過程中使用高階矽烷之製程通常相較於使用單矽烷之製程而顯示出非共型(non－conformal)之生長。更特定的說，高階之矽烷係傾向在水平表面上產生較厚之沉積(相較於在垂直平面上，例如側壁)，而水平表面係例如為凹陷區域之底部及閘極之頂部。此非共型生長會導致一問題，亦即是當蝕刻去除閘極頂端上非期望之沉積以達到選擇性時，側壁則會過蝕刻，因而會造成所謂的底切現象(undercut)。另一方面，利用SiH4 作為來源氣體之製程係傾向呈現出共型生長。高階之矽烷與單矽烷之共流係使得其適應薄膜特性，特別是在較低沉積溫度下。高階矽烷與單矽烷之比例(例如藉由改變各個來源之流速)可用於調整沉積製程所形成之磊晶層的形態。舉例來說，調整比例而使得單矽烷與高階矽烷的流速比例為至少約4：1，而此相較於單矽烷與高階矽烷之比例為較低值之情況下，本發明可提供具優勢之結果。更特定的說，將單矽烷與二矽烷在基材之凹陷區域的流速比例為約2.4：1以及單矽烷與二矽烷的流速比例為約4：1之製程做一比較。相較於流速比例為2.4：1所獲得之樣品，流速為4：1所獲得之樣品係具有較平滑的形態。因此，至少為約4：1(在部分實施例中為約5：1)之單矽烷與高階矽烷的比例係可用於增進磊晶薄膜之形態。
「第2A圖」顯示利用矽烷作為矽源以在介電結構上沉積磊晶薄膜之含有碳的矽薄膜之共型性。如「第2A圖」所示，其係為沉積在介電結構上之薄膜的掃瞄式電子顯微相片，薄膜之頂表面為51 nm，薄膜之側表面為53 nm。「第2B圖」顯示利用二矽烷作為矽源以在介電結構上沉積磊晶薄膜之含有碳的矽薄膜之共型性。如「第2B圖」所示，薄膜之頂表面厚度為111 nm，薄膜之側表面厚度為58 nm。「第2C圖」顯示利用新戊矽烷作為矽源以在介電結構上沉積磊晶薄膜之含有碳的矽薄膜之共型性。如「第2C圖」所示，薄膜之頂表面厚度為72 nm，薄膜之側表面厚度為25nm。因此，使用高階之矽烷係要取得一平衡，因為其會提供在較低溫度下之較快沉積速率，但是共型生長卻會成為一問題。
本發明認為藉由加入共流之SiH4 及高階之矽烷作為矽源以形成含矽磊晶層時，在凹陷區域側壁上之生長情形可被控制，且因此側壁在接續之處理中不會產生底切現象。除了側壁之生長，高階之矽烷與矽烷之共流係認為可增進僅利用高階矽烷之製程所達到的薄膜之品質。在相同之製程條件下，自使用高階矽烷之製程中移除矽烷，其所產生之薄膜具有較高的霧度及較差之薄膜結晶度。本發明之實施例並非受限於特定之理論，本發明認為在使用矽烷及高階矽烷的製程中，矽烷係顯示出提供較小分子以補償來自較大分子(例如新戊矽烷)的非晶化之內部拉伸力。
因此，本發明之實施例係提供含矽薄膜之選擇性磊晶製程，此含矽薄膜係例如為具有高取代碳濃度(>1%)之Si：C薄膜，且當磊晶薄膜生長於電晶體之凹陷源極/汲極時，此薄膜可用於形成N型MOSFET結構之拉伸應變通道。一般來說，同時達到在Si：C磊晶中之高取代碳濃度(>1%)以及具有平滑型態之選擇性生長兩者係為困難的，此乃因為高取代碳濃度所需之低溫製程。而根據本發明之一或多個實施例，上述兩者皆可達到。
本發明之另一實施態樣係關於Si：C薄膜之原位磷摻雜或選擇性磊晶沉積之方法。一般來說，在矽沉積之過程中，原位磷摻雜係使結晶薄膜之生長速率降低、蝕刻速率增加，因此，並不易達到選擇性。換句話說，欲在基材之結晶表面上達到結晶生長但在介電表面上不出現任何生長狀況是困難的。另外，原位磷摻雜係傾向使磊晶薄膜之結晶度降低。
在部分實施例中，一或多個上述問題係藉由所謂的δ摻雜(delta doping)來避免。換句話說，在未摻雜沉積之後，僅流入摻質氣體(例如磷摻質氣體，如PH3 )及載氣。在未摻雜沉積步驟之後、或接續之蝕刻步驟之後、或淨氣步驟之後，或在蝕刻及淨氣步驟兩者之後，則立即流入磷摻質氣體。蝕刻及/或淨氣步驟可視所需而重複進行以達到高品質薄膜。在一或多個實施例中，於未摻雜層之形成過程中，係包括僅流入載氣及例如膦之摻質源。以此方式處理之後，則可避免上述之一或多個非期望的效應產生。舉例來說，在基材表面上磊晶地形成含矽材料之方法包括：將包含單晶表面之基材放置在製程室中，並接著將基材暴露於未摻雜之沉積氣體，其中未摻雜之沉積氣體包括矽源、選用之碳源以及無摻質源，藉以在基材上形成第一未摻雜層。之後，基材暴露於一摻雜沉積氣體，其中沉積氣體包括摻質源及載氣，以在第一未摻雜層上形成摻雜層。在一或多個實施例中，基材可更暴露於一未摻雜沉積氣體，以在單晶表面上形成磊晶層，其中沉積氣體包括矽源、碳源及無摻質源，以在摻雜層上形成第二未摻雜層。在此種製程之實例中，係利用第一沉積步驟來形成薄膜，第一沉積步驟為：流入流速為120 sccm的NPS流、150 sccm的矽烷、626 sccm的甲基矽烷(1%，稀釋於氬氣中)以及5 slm的在氮氣載氣中的膦(1%，稀釋於氫氣中)、生長溫度為約560℃、生長壓力為10托。第一沉積步驟係進行約15秒。接著，藉由僅流入在載氣中的膦而進行第二沉積步驟。第二沉積步驟係在壓力為10托、溫度為560℃之下進行約3秒。膦氣體(1%膦，稀釋於氫氣中)之流速為15 sccm，並伴隨氮氣載氣之流速為5 slm。接著，進行蝕刻步驟，其進行條件為壓力14.5托、溫度為560℃、氯氣流速為70 sccm、氮氣流速為5 slm以及HCl流速為300 sccm。蝕刻步驟進行約7秒。接著，淨氣步驟係於相同之溫度及壓力下進行8秒，而在此過程中僅有氮氣以5 slm之流速流入。以此方式所進行之製程係期望可以增進選擇性磊晶過程中的選擇性。
在其他實施例中，於蝕刻步驟進行之前係形成摻雜/未摻雜層之堆疊，而其係阻擋住摻雜SiC磊晶薄膜之直接蝕刻。因此，根據本發明之實施例，沉積係至少於二步驟中進行：未摻雜沉積之前所進行之摻雜沉積，以及蝕刻步驟進行之前。因此，製程實施例之單一循環係包括依序為摻雜沉積、未摻雜沉積、蝕刻、淨氣，如上所述者。在一特定實例中，薄膜之形成係藉由：流入流速為120 sccm的NPS(其係由5 slm的氮氣所攜帶)、150 sccm的矽烷、626 sccm的甲基矽烷(1%，稀釋於氬氣中)以及5 slm的在氮氣載氣中的膦(1%，稀釋於氫氣中)、生長溫度為約560℃以及生長壓力為10托。包括膦之第一沉積步驟係進行約5秒。接著，進行第二沉積步驟，其並未流入膦以罩蓋摻雜層。接著，進行蝕刻步驟，其進行條件為壓力14.5托、溫度為560℃、氯氣流速為70 sccm、氮氣流速為5 slm以及HCl流速為300 sccm。蝕刻步驟進行約7秒。接著，淨氣步驟係於相同之溫度及壓力下進行8秒，而在此過程中僅有氮氣以5 slm之流速流入。當然，其他變化型亦屬於本發明之範疇內。舉例來說，沉積步驟之後可僅進行蝕刻步驟或淨氣步驟，或是可選擇地，蝕刻步驟或淨氣步驟可以視需要而重複進行以達到高品質薄膜。
根據本發明之其他實施例，沉積與淨氣之交替步驟係在含矽薄膜之生長製程中使用。「第3圖」顯示以沉積及淨氣之交替步驟而生長之非選擇性Si：C磊晶的高解析度X射線繞射光譜。其顯示2%之取代碳濃度。「第4圖」顯示以沉積、蝕刻及淨氣之交替步驟而生長之薄膜的高解析度X射線繞射光譜。「第4圖」顯示約1.3~約1.48原子百分比之碳濃度。薄膜之形成係藉由：流入流速為120 sccm的NPS(新戊矽烷)(由氮氣所攜帶)、150 sccm的矽烷、在5 slm之氮氣載氣中的626 sccm的甲基矽烷(1%，稀釋於氬氣中)、生長溫度為約560℃以及生長壓力為10托。沉積係進行約15秒。接著，進行蝕刻步驟，其進行條件為：壓力為約14.5托、溫度為約560℃、氯氣流速為70 sccm、氮氣流速為5 slm以及HCl流速為300 sccm。蝕刻步驟進行約7秒。接著，在相同之溫度及壓力下進行淨氣步驟8秒，而在此步驟中僅流入流速為5 slm之氮氣。
根據一或多個實施例，上述方法係循著一連續順序進行，然而，製程並未限制於上述之確切步驟。舉例來說，只要維持住製程順序，亦可在步驟之間插入其他製程步驟。磊晶製程之各步驟現將根據一或多個實施例而描述之。
本發明之一或多個實施例係提供在形成互補金氧半導體(CMOS)積體電路元件中為特別有用之方法，並將描述於下。其他元件及應用亦包含在本發明之範疇中。「第5圖」係繪示一般CMOS元件之FET對的部分剖面視圖。元件100包括在形成井(well)之後的半導體基材，該些井提供NMOS元件及PMOS元件之源極/汲極區、閘極介電層及閘極電極。元件100可以藉由習知之半導體製程來形成，例如：生長單晶矽並藉由溝渠蝕刻而形成淺溝渠隔離結構，以及在溝渠開口中生長或沉積介電質。形成該些結構之詳細步驟為此技術領域所熟知者，故在此處不再贅述。
元件100包括：摻雜有p型材料之半導體基材155(例如矽基材)、基材155上之p型磊晶矽層165、定義於磊晶層165中的p型井區120及n型井區150、定義於p型井區120中的n型電晶體(NMOS FET)110，以及定義於n型井區150中的p型電晶體(NMOS FET)140。第一隔離區158係電性隔離n型電晶體110及p型電晶體140，第二隔離區160係將電晶體110、140與基材155上之其他半導體元件電性隔離。
根據本發明之一或多個實施例，NMOS電晶體110包括閘極電極122、第一源極區114及汲極區116。NMOS閘極電極122的厚度係為可變的，並可基於元件效能之考量而做調整。NMOS閘極電極122的功函數係相應於N型元件之功函數。源極及汲極區係為位於閘極電極122之相對側的n型區域。通道區118係位於源極區114與汲極區116之間。閘極介電層112分隔通道區118與閘極電極122。用於形成NMOS閘極電極122與介電層之製程係為此技術領域熟知者，故在此不再贅述。
根據一或多個實施例，PMOS電晶體140包括閘極電極152、源極區144及汲極區146。PMOS閘極電極152的厚度係為可變的，並可基於元件效能之考量而做調整。PMOS閘極電極152的功函數係相應於P型元件之功函數。源極及汲極區係為位於閘極電極152之相對側的p型區域。通道區148係位於源極區144與汲極區146之間。閘極介電層142分隔通道區148與閘極電極152。介電層142係使閘極電極152與通道區148絕緣。應了解「第5圖」所示以及上方所描述之之電晶體110、140結構係僅作為示範性，然而材料及層中的多種變化例亦屬於本發明之範疇。
現請參照「第6圖」，其係顯示「第5圖」之NMOS元件110在間隙物、源極/汲極區上之層(例如矽化物層)形成以及蝕刻終止層形成之後的額外細節。應了解「第5圖」所示之PMOS元件可含有相似之間隙物及層，其尺寸及/或組成可經修改以影響NMOS元件之通道中所誘導的應力，如下所描述者。然而，為了說明之目的，僅示出並詳細描述NMOS元件。
「第6圖」係顯示間隙物175可以由併入閘極119周圍之適當介電材料形成。偏移間隙物177亦可設置於各個間隙物175之周圍。用於形成間隙物175、177之形狀、尺寸及厚度的製程係為此技術領域所熟知者，故在此處不再贅述。金屬矽化物層179可以形成於源極區114與汲極區116之上。金屬矽化物層179可以藉由適當之製程(例如濺鍍或物理氣相沉積【PVD】)並由適當之金屬形成，例如：鎳、鈦或鈷。矽化物層179可擴散至部分之下方表面。汲極區116之高度係由箭頭181顯示，而其係為基材表面180至矽化物層179之頂端的距離。源極與汲極區的面183係顯示為具角度的表面。如同熟悉此技術領域之人士所能了解者，上述之示範性元件可以經過修改而包括具有Si：C磊晶層的源極/汲極或源極/汲極延伸部，而其更可根據本發明之方法而進一步修改之。
說明書中任何參照「一實施例」、「部分實施例」、「一或多個實施例」之詞係指與該實施例關聯描述之一特定特徵結構、構造、材料或是特徵係包括在本發明之至少一實施例中。因此，在說明書中出現的此種用詞並非一定皆指向相同的實施例。再者，特定之特徵結構、構造、材料或是特徵可以利用適當方式而組合在一或多個實施例中。上述方法之描述順序不應作為限制之用，上述方法可利用順序外之操作，或是經過省略或是附加。
惟本發明雖以較佳實施例說明如上，然其並非用以限定本發明，任何熟習此技術人員，在不脫離本發明的精神和範圍內所作的更動與潤飾，仍應屬本發明的技術範疇。
100．．．元件
110,140．．．電晶體
112,142．．．介電層
114,144．．．源極區
116,146．．．汲極區
118,148．．．通道區
119．．．閘極
120,150．．．井區
122,152．．．閘極電極
155．．．基材
158,160．．．隔離區
165．．．矽層/磊晶層
175．．．間隙物
177．．．間隙物
179．．．矽化物層
180．．．表面
181．．．箭頭
183．．．面
為讓本發明之上述特徵更明顯易懂，可配合參考實施例說明，其部分乃繪示如附圖式。須注意的是，雖然所附圖式揭露本發明特定實施例，但其並非用以限定本發明之精神與範圍，任何熟習此技藝者，當可作各種之更動與潤飾而得等效實施例。
第1圖，繪示數種矽前驅物之磊晶生長速率相對於1000/溫度之關係圖；第2A圖，繪示一SEM相片，其顯示利用矽烷源而生長在矽基材以及介電結構上的Si：C磊晶之共型性；第2B圖，繪示一SEM相片，其顯示利用二矽烷源而生長在矽基材以及介電結構上的Si：C磊晶之共型性；第2C圖，繪示一SEM相片，其顯示利用新戊矽烷源而生長在矽基材以及介電結構上的Si：C磊晶之共型性；第3圖，繪示以沉積及淨氣之交替步驟的非選擇性Si：C磊晶生長之高解析度X射線繞射光譜；第4圖，繪示以沉積、蝕刻及淨氣之交替步驟的非選擇性Si：C磊晶生長之高解析度X射線繞射光譜；第5圖，繪示根據本發明之一實施例的場效電晶體對之剖面視圖；以及第6圖，繪示第5圖之PMOS場效電晶體的剖面視圖，其在元件上形成有額外層。

Claims (17)

  1. 一種在一基材表面上磊晶地形成一含矽材料之方法，包括：將一包括一單晶表面之基材置放於一製程室中；將該基材暴露於一未摻雜沉積氣體，以在該基材上形成一第一未摻雜層，該未摻雜沉積氣體包括一矽源、一碳源且不包括一摻質源；以及隨後將該基材暴露於一摻雜沉積氣體，以在該單晶表面上形成一磊晶層，其中該沉積氣體包括一摻質源以及一載氣，以在該第一未摻雜層上形成一摻雜層。
  2. 如申請專利範圍第1項所述之方法，其中該摻質包括一磷源。
  3. 如申請專利範圍第2項所述之方法，其中該磷源包括膦。
  4. 如申請專利範圍第2項所述之方法，其中隨後藉由將該基材暴露於一蝕刻氣體而進一步處理該基材。
  5. 如申請專利範圍第2項所述之方法，其更包括對該製程室進行淨氣處理。
  6. 如申請專利範圍第4項所述之方法，其更包括在將該基材暴露於該蝕刻氣體之後，立即對該製程室進行淨氣處理。
  7. 如申請專利範圍第6項所述之方法，其中該蝕刻氣體包括氯氣及氯化氫。
  8. 如申請專利範圍第2項所述之方法，其中一單一製程循環係包括一未摻雜沉積步驟、一摻雜沉積步驟、暴露於該蝕刻氣體及對該製程室進行淨氣處理，且該製程循環至少重複二次。
  9. 如申請專利範圍第8項所述之方法，其中上述之對該製程室進行淨氣處理之步驟包括僅流入一惰性氣體。
  10. 如申請專利範圍第8項所述之方法，其中該未摻雜沉積步驟係在該摻雜沉積步驟之後進行。
  11. 如申請專利範圍第10項所述之方法，其中該摻雜沉積步驟更包括伴隨該摻質源而流入一矽源。
  12. 如申請專利範圍第11項所述之方法，其中該矽源包括單矽烷及一高階矽烷(higher order silane)。
  13. 如申請專利範圍第12項所述之方法，其中該高階矽烷係選自二矽烷、新戊矽烷及其混合物。
  14. 如申請專利範圍第12項所述之方法，其中該高階矽烷包括新戊矽烷。
  15. 如申請專利範圍第12項所述之方法，其中該碳源包括甲基矽烷。
  16. 如申請專利範圍第2項所述之方法，其中該磊晶層係於一電晶體製程之一製造步驟中形成，該方法更包括：在一基材上形成一閘極介電層；在該閘極介電層上形成一閘極電極；以及在該基材上形成一源極/汲極區，且該源極/汲極區位於該閘極電極之相對側上，並在該源極/汲極區之間界定一通道區。
  17. 如申請專利範圍第11項所述之方法，其中該磊晶層係於一電晶體製程之一製造步驟中形成，該方法更包括：在一基材上形成一閘極介電層；在該閘極介電層上形成一閘極電極；以及在該基材上形成一源極/汲極區，且該源極/汲極區位於該閘極電極之相對側上，並在該源極/汲極區之間界定一通道區。
TW096144843A 2006-12-12 2007-11-26 含矽與碳磊晶層之形成 TWI400744B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/609,608 US7897495B2 (en) 2006-12-12 2006-12-12 Formation of epitaxial layer containing silicon and carbon

Publications (2)

Publication Number Publication Date
TW200834675A TW200834675A (en) 2008-08-16
TWI400744B true TWI400744B (zh) 2013-07-01

Family

ID=39498583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144843A TWI400744B (zh) 2006-12-12 2007-11-26 含矽與碳磊晶層之形成

Country Status (3)

Country Link
US (1) US7897495B2 (zh)
TW (1) TWI400744B (zh)
WO (1) WO2008073930A1 (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE474069T1 (de) * 2007-01-19 2010-07-15 Patco Engineering Gmbh Verfahren zur reduktion von oxidischen schlacken aus stäuben sowie induktiv beheizbarer ofen zur durchführung dieses verfahrens
US7888775B2 (en) * 2007-09-27 2011-02-15 Infineon Technologies Ag Vertical diode using silicon formed by selective epitaxial growth
US7994015B2 (en) * 2009-04-21 2011-08-09 Applied Materials, Inc. NMOS transistor devices and methods for fabricating same
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US8421162B2 (en) * 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP2013531899A (ja) * 2010-07-02 2013-08-08 マシスン トライ−ガス インコーポレイテッド Ｓｉ−含有材料および置換的にドーピングされた結晶性ｓｉ−含有材料の選択エピタキシー
TW201213599A (en) * 2010-07-02 2012-04-01 Matheson Tri Gas Inc Thin films and methods of making them using cyclohexasilane
US8354694B2 (en) 2010-08-13 2013-01-15 International Business Machines Corporation CMOS transistors with stressed high mobility channels
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US9053939B2 (en) 2011-11-23 2015-06-09 International Business Machines Corporation Heterojunction bipolar transistor with epitaxial emitter stack to improve vertical scaling
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8728897B2 (en) 2012-01-03 2014-05-20 International Business Machines Corporation Power sige heterojunction bipolar transistor (HBT) with improved drive current by strain compensation
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
JP6606476B2 (ja) * 2016-08-02 2019-11-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US9923081B1 (en) 2017-04-04 2018-03-20 Applied Materials, Inc. Selective process for source and drain formation
US10256322B2 (en) 2017-04-04 2019-04-09 Applied Materials, Inc. Co-doping process for n-MOS source drain application

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200626748A (en) * 2005-01-19 2006-08-01 Applied Materials Inc Methods for depositing tungsten layers employing atomic layer deposition techniques
TW200628628A (en) * 2005-02-14 2006-08-16 Air Prod & Chem Preparation of metal silicon nitride films via cyclic deposition
TW200634927A (en) * 2005-02-25 2006-10-01 Toshiba Kk Method of manufacturing semiconductor device

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650042A (en) * 1969-05-19 1972-03-21 Ibm Gas barrier for interconnecting and isolating two atmospheres
US3757733A (en) * 1971-10-27 1973-09-11 Texas Instruments Inc Radial flow reactor
US4976996A (en) * 1987-02-17 1990-12-11 Lam Research Corporation Chemical vapor deposition reactor and method of use thereof
US4900591A (en) * 1988-01-20 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Method for the deposition of high quality silicon dioxide at low temperature
US5207835A (en) * 1989-02-28 1993-05-04 Moore Epitaxial, Inc. High capacity epitaxial reactor
US5177677A (en) * 1989-03-08 1993-01-05 Hitachi, Ltd. Power conversion system
US5186718A (en) * 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US5108792A (en) * 1990-03-09 1992-04-28 Applied Materials, Inc. Double-dome reactor for semiconductor processing
US5179677A (en) 1990-08-16 1993-01-12 Applied Materials, Inc. Apparatus and method for substrate heating utilizing various infrared means to achieve uniform intensity
KR100224707B1 (ko) * 1995-12-23 1999-10-15 윤종용 반도체 장치 커패시터의 제조방법
KR100200705B1 (ko) * 1996-06-08 1999-06-15 윤종용 반도체 디바이스 제조장치, 제조장치의 공정 조건 조절방법 및 이를 이용한 커패시터 제조방법
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5976261A (en) * 1996-07-11 1999-11-02 Cvc Products, Inc. Multi-zone gas injection apparatus and method for microelectronics manufacturing equipment
US6083321A (en) * 1997-07-11 2000-07-04 Applied Materials, Inc. Fluid delivery system and method
US20050188923A1 (en) * 1997-08-11 2005-09-01 Cook Robert C. Substrate carrier for parallel wafer processing reactor
EP1060287B1 (en) * 1998-03-06 2005-01-26 ASM America, Inc. Method of depositing silicon with high step coverage
US6184154B1 (en) * 1999-10-13 2001-02-06 Seh America, Inc. Method of processing the backside of a wafer within an epitaxial reactor chamber
KR100363088B1 (ko) * 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
KR100332313B1 (ko) * 2000-06-24 2002-04-12 서성기 Ａｌｄ 박막증착장치 및 증착방법
US20020104481A1 (en) * 2000-12-06 2002-08-08 Chiang Tony P. System and method for modulated ion-induced atomic layer deposition (MII-ALD)
US6428859B1 (en) * 2000-12-06 2002-08-06 Angstron Systems, Inc. Sequential method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
KR100385947B1 (ko) * 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
US6949450B2 (en) * 2000-12-06 2005-09-27 Novellus Systems, Inc. Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6951804B2 (en) * 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
KR101050377B1 (ko) * 2001-02-12 2011-07-20 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6875271B2 (en) * 2002-04-09 2005-04-05 Applied Materials, Inc. Simultaneous cyclical deposition in different processing regions
US6803297B2 (en) * 2002-09-20 2004-10-12 Applied Materials, Inc. Optimal spike anneal ambient
US6897131B2 (en) * 2002-09-20 2005-05-24 Applied Materials, Inc. Advances in spike anneal processes for ultra shallow junctions
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US6998153B2 (en) * 2003-01-27 2006-02-14 Applied Materials, Inc. Suppression of NiSi2 formation in a nickel salicide process using a pre-silicide nitrogen plasma
JP2006524429A (ja) * 2003-03-28 2006-10-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎドープシリコン層のエピタキシャル成長のための方法
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US8021527B2 (en) * 2005-09-14 2011-09-20 Applied Materials, Inc. Coaxial shafts for radial positioning of rotating magnetron
WO2007112058A2 (en) * 2006-03-24 2007-10-04 Applied Materials, Inc. Carbon precursors for use during silicon epitaxial firm formation
JP4193861B2 (ja) * 2006-04-13 2008-12-10 コニカミノルタビジネステクノロジーズ株式会社 ジョブ完了通知装置、ジョブ完了通知装置の制御方法、およびジョブ完了通知装置の制御プログラム
US20070246354A1 (en) 2006-04-19 2007-10-25 Maxim Integrated Products, Inc. Plasma systems with magnetic filter devices to alter film deposition/etching characteristics
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7648853B2 (en) * 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
JP5175285B2 (ja) * 2006-07-31 2013-04-03 アプライド マテリアルズ インコーポレイテッド エピタキシャル層形成中の形態制御方法
US8951351B2 (en) * 2006-09-15 2015-02-10 Applied Materials, Inc. Wafer processing hardware for epitaxial deposition with reduced backside deposition and defects
US8852349B2 (en) * 2006-09-15 2014-10-07 Applied Materials, Inc. Wafer processing hardware for epitaxial deposition with reduced auto-doping and backside defects
US7976634B2 (en) * 2006-11-21 2011-07-12 Applied Materials, Inc. Independent radiant gas preheating for precursor disassociation control and gas reaction kinetics in low temperature CVD systems
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200626748A (en) * 2005-01-19 2006-08-01 Applied Materials Inc Methods for depositing tungsten layers employing atomic layer deposition techniques
TW200628628A (en) * 2005-02-14 2006-08-16 Air Prod & Chem Preparation of metal silicon nitride films via cyclic deposition
TW200634927A (en) * 2005-02-25 2006-10-01 Toshiba Kk Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US7897495B2 (en) 2011-03-01
WO2008073930A1 (en) 2008-06-19
TW200834675A (en) 2008-08-16
US20080138964A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
TWI400744B (zh) 含矽與碳磊晶層之形成
TWI383435B (zh) 含矽磊晶層之形成
TWI467639B (zh) 選擇性形成碳矽磊晶層
US7572715B2 (en) Selective epitaxy process with alternating gas supply
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
US8586456B2 (en) Use of CL2 and/or HCL during silicon epitaxial film formation
US7960236B2 (en) Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US8759200B2 (en) Methods and apparatus for selective epitaxy of Si-containing materials and substitutionally doped crystalline Si-containing material
TWI414006B (zh) 含有矽及碳之磷摻雜磊晶層的原位形成方法
KR20080112298A (ko) 선택적 증착

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees