JP2013531899A - Ｓｉ−含有材料および置換的にドーピングされた結晶性ｓｉ−含有材料の選択エピタキシー - Google Patents

Ｓｉ−含有材料および置換的にドーピングされた結晶性ｓｉ−含有材料の選択エピタキシー Download PDF

Info

Publication number
JP2013531899A
JP2013531899A JP2013518370A JP2013518370A JP2013531899A JP 2013531899 A JP2013531899 A JP 2013531899A JP 2013518370 A JP2013518370 A JP 2013518370A JP 2013518370 A JP2013518370 A JP 2013518370A JP 2013531899 A JP2013531899 A JP 2013531899A
Authority
JP
Japan
Prior art keywords
silicon
carbon
substrate
deposition
tetrasilane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013518370A
Other languages
English (en)
Inventor
フランシス，テリー，アーサー
智 羽坂
ブラバント，ポール，デビッド
トーレス，ロバート，ジュニア
ヘ，ホング
アレクサンダー レズニチェク
アダム，トマス，エヌ．
デベンドラ ケー サダナ
Original Assignee
マシスン トライ−ガス インコーポレイテッド
インターナショナル ビジネス マシン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マシスン トライ−ガス インコーポレイテッド, インターナショナル ビジネス マシン コーポレイション filed Critical マシスン トライ−ガス インコーポレイテッド
Publication of JP2013531899A publication Critical patent/JP2013531899A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明は、変形された化学気相蒸着（ｍＣＶＤ）条件下で、約５５０℃未満の温度および約１０ｍＴｏｒｒ〜２００Ｔｏｒｒの圧力範囲で、チャンバー内に含まれた基板を比較的に高い流速のキャリアガスと比較的に低い流速のシリコン前駆体に露出させることによってエピタキシャルシリコン膜を形成することができることを開示する。また、変形ＣＶＤ条件下でドデカメチルシクロヘキサシランまたはテトラメチルジシランのような炭素−含有ガスおよびシリコン源としてテトラシランを用いて比較的に高い流速で蒸着を行うことにより、結晶性Ｓｉをｉｎ−ｓｉｔｕドーピングすることができる。
【選択図】図３

Description

他出願との相互参照
本出願は２０１０年７月２日付の米国仮特許出願第６１／３９８９８０号に基づいた優先権主張出願であり、前記特許出願の開示内容はその全体が本発明において参照し組み込まれる。
１．発明の分野：
本発明は、一般に半導体プロセシングにおいて、シリコン（ｓｉｌｉｃｏｎ）−含有材料の選択エピタキシー蒸着に関する。より具体的には、本出願は、テトラシランおよび炭素源を用いる変形された化学気相蒸着（ｍＣＶＤ）条件を利用して、シリコン−含有材料および置換的に炭素−ドーピングされたシリコン−含有材料を選択的にエピタキシー蒸着させることに関する。
２．従来技術に関する説明：
ムーアの法則と知られた有名な仮設により、去る４０年間、半導体の大きさを減らそうとする積極的な試みが絶え間なく行われている。しかし、最早どのものの大きさを調整できるか、そして半導体デバイスの価値を向上するほどの他の方案はないかどうかに対して再考する時期となった。製造されるトランジスタの大きさが益々小さくなるほど、超薄型ソース／ドレイン接合を作ることがより難しくなっている。一般的に１００ｎｍ以下のＣＭＯＳ（相補型金属酸化膜半導体：ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスでは、接合深さが３０ｎｍ未満であることが求められる。シリコン−含有材料（例えば、Ｓｉ、ＳｉＧｅおよびＳｉＣ）のエピ層を接合内に形成させるために、選択エピタキシャル蒸着技術がよく利用される。一般的に、選択エピタキシャル蒸着を利用することにより、エピ層を誘電体領域において成長させることなく、シリコンモート（ｍｏａｔｓ）上においてのみ選択的に成長させることができる。選択エピタキシーは、増加したソース／ドレイン、ソース／ドレイン拡張、コンタクトプラグまたは双極性デバイスのベース層の蒸着のような半導体デバイスに利用されることができる。
化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）は、高純度／高性能の固体材料を製造するのに利用される化学工程である。この工程は、半導体産業において、薄膜を製造するのに広く利用されている。典型的なＣＶＤ工程では、基板表面と反応および／または分解され、所望の蒸着物を生産する、１以上の前駆体にウェハー（基板）を露出させる。この時、揮発性副産物も頻繁に生産されるが、このような副産物は反応チャンバーを通したガス流れ（ｇａｓ ｆｌｏｗ）によって除去される。
幾つかの類型のＣＶＤが広く利用されており、これと関連する記載は文献上から見ることができる。このような工程は、化学反応を開始する手段（例えば、活性化工程）および工程条件の側面に差がある。作業圧力に応じた幾つかのＣＶＤの分類を次に例示する。
●低圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ−ｐｒｅｓｓｕｒｅ ＣＶＤ）−大気圧より低い圧力（１０−３Ｔｏｒｒベース圧力／ｌ００ｍＴｏｒｒ〜１Ｔｏｒｒ作業圧力）で行われるＣＶＤ工程。
●超高真空ＣＶＤ（ＵＨＶＣＶＤ：Ｕｌｔｒａｈｉｇｈ ｖａｃｕｕｍ ＣＶＤ）−非常に低い圧力、一般的に１０−９Ｔｏｒｒベース圧力／１０−５〜５０ｍＴｏｒｒの作業圧力で行われるＣＶＤ工程。
●減圧ＣＶＤ（ＲＰＣＶＤ：Ｒｅｄｕｃｅｄ−Ｐｒｅｓｓｕｒｅ ＣＶＤ）−１０−３Ｔｏｒｒベース圧力／１０Ｔｏｒｒ〜ＡＴＭ作業圧力で行われるＣＶＤ工程。
●極低圧ＣＶＤ（ＶＬＰＣＶＤ：Ｖｅｒｙ Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）−１０−７Ｔｏｒｒベース圧力／１０ｍＴｏｒｒ〜５０ｍＴｏｒｒの作業圧力で行われるＣＶＤ工程。
一般的に、選択エピタキシー工程は、蒸着反応とエッチング反応とを含む。蒸着反応とエッチング反応は、エピタキシー層と多結晶層に対する相対的な反応速度を異にしつつ同時に起こる。蒸着工程の間、エピタキシャル層は、単結晶表面から形成される反面、多結晶層は、少なくとも第２層、例えば、従来の多結晶層および／またはアモルファス層に蒸着される。しかし、蒸着された多結晶層は、一般的にエピタキシャル層より速い速度でエッチングされる。したがって、エッチングガス（ｅｔｃｈａｎｔ ｇａｓ）の濃度を変化させることにより、純選択的工程によってエピタキシー材料が蒸着され、多結晶材料の蒸着は制約的にのみ起こるかまたは全く起こらなくなる。例えば、選択エピタキシー工程によって単結晶シリコンの表面上にシリコン−含有材料のエピ層が形成される反面、スペーサー上には蒸着が残らないことがある。
シリコン−含有材料の選択エピタキシャル蒸着は、増加したソース／ドレインの形成時に有用な技術となり、例えば、シリコン−含有ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）デバイスの形成時、ソース／ドレイン拡張特性となった。ソース／ドレイン拡張特性は、シリコン表面をエッチングして陥没したソース／ドレイン特性を作り、次にシリコンゲルマニウム（ＳｉＧｅ）材料のような、選択的に成長されたエピ層でエッチングされた表面を充填することによって作られる。選択エピタキシーにより、ｉｎ−ｓｉｔｕドーピングでほぼ完璧なドーパント活性化が可能であるため、ポストアニーリング（ｐｏｓｔ ａｎｎｅａｌｉｎｇ）工程は省略される。したがって、シリコンエッチングおよび選択エピタキシーによって接合深さを正確に定めることができる。他の一方で、極めて薄い（ｕｌｔｒａ ｓｈａｌｌｏｗ）ソース／ドレイン接合では、直列抵抗の増加が避けられない。また、シリサイドが形成される間、接合消耗によって直列抵抗がさらに増加する。接合消耗を補償するために、増加したソース／ドレインが接合上にエピタキシャルにそして選択的に成長される。一般的に、増加したソース／ドレイン層は、ドーピングされないシリコンである。
しかし、現行の選択エピタキシー工程には幾つかの短所がある。現在に行われるエピタキシー工程の間に選択性を保持するためには、前駆体の化学的濃度だけでなく、反応温度を蒸着工程の全期間にわたって制御および調整しなければならない。仮にシリコン前駆体が充分でない量で投入される場合は、エッチング反応が優勢に起こるようになって全般的な工程の速度が遅くなる。また、仮にエッチング前駆体が充分でない量で投入される場合は、蒸着反応が優勢となって選択性が減少して、基板表面にかけて単結晶および多結晶材料が形成される。また、現行の選択エピタキシー工程は、概して高い反応温度、例えば、約８００℃、１，０００℃またはそれ以上の高温を必要とする。このような高温は、熱消耗予算の側面と基板表面に対し制御されない窒化反応が起こる可能性があるため、組み立て工程中に好ましくない。
半導体デバイスの性能は、回路性能の増加によってさらに向上することができる。金属酸化膜半導体（ＭＯＳ：ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのチャネルを通して流れる電流量は、チャネル内のキャリアの移動性に正比例し、高移動性ＭＯＳトランジスタを用いることによってさらに多い電流を流すことができ、その結果、回路の性能をより迅速にすることができる。例えば、ＭＯＳトランジスタチャネル内のキャリアの移動性は、チャネル内に機械的応力（ｍｅｃｈａｎｉｃａｌ ｓｔｒｅｓｓ）、すなわち、変形（ｓｔｒａｉｎ）を発生させることによって増加し得る。
Ｓｉ−およびＧｅ−含有材料において変形を誘導するための接近法のうち、色々な結晶性材料間の格子定数差を利用するのに焦点を合わせた方法が幾つかある。１つの接近法においては、特定の結晶性材料の薄層をこれとは異なる結晶性材料上に蒸着させることにより、蒸着された層が下部の単結晶材料の格子定数を採択するようにする。
また、変形は、格子構造内のＳｉをドーパントで代替させることにより、単結晶Ｓｉ−含有材料内に導入されることもでき、これは、よく置換的ドーピングと称する。例えば、単結晶シリコンの格子構造内の幾つかのシリコン原子をゲルマニウム原子で置換すると、結果的に置換的にドーピングされた単結晶シリコン材料から圧縮変形が発生し、これは、ゲルマニウム原子の大きさが、これらが代替するシリコン原子より大きいためである。別法として、炭素による置換ドーピングによって単結晶シリコン内に引張変形を導入することができ、これは、炭素原子の大きさが、これらが代替するシリコン原子より小さいためである。例えば、文献［Ｊｕｄｙ Ｌ．Ｈｏｙｔ、「Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ Ｃａｒｂｏｎ Ｉｎｃｏｒｐｏｒａｔｉｏｎ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｓｉ１−ｙＣｙ／Ｓｉ ａｎｄ Ｓｉ１−ｘ−ｙＧｅｘＣｙ／Ｓｉ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎｓ、」Ｃｈａｐｔｅｒ ３ ｉｎ「Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ Ｃａｒｂｏｎ Ａｌｌｏｙ、」Ｔａｙｌｏｒ ａｎｄ Ｆｒａｎｃｉｓ、Ｎ．Ｙ．、ｐｐ．５９−８９、２００２]を参照。前記文献の開示内容は本発明に参照された。
格子構造内にドーパントを混入するために、アニーリングを伴うｅｘ−ｓｉｔｕドーピングに比べてｉｎ−ｓｉｔｕドーピングが多く好まれるが、これは、アニーリングに加熱と関連する費用が好ましくないことに多くかかるためである。しかし、ｉｎ−ｓｉｔｕ炭素置換ドーピングは、通常、蒸着が起こる間にドーパントが非置換的に混入される傾向があるため、すなわち、結晶構造内のシリコン原子を置換することによってよりは、例えば、シリコン内のクラスターまたはドメインの間に混入されることによって複雑である［例えば、Ｈｏｙｔの前記文献を参照]。また、非置換的ドーピングは、例えば、ＳｉＧｅの炭素ドーピング、電気的に活性なドーパントによるＳｉおよびＳｉＧｅのドーピングなどのような他の材料系を用いる置換ドーピングを複雑にする。Ｈｏｙｔの前述した文献７３ページの図３．１０に示すように、従来の蒸着法を利用する場合、５．４Å以上の格子間隔に対応する２．３原子％以下のｉｎ−ｓｉｔｕドーピングされた置換性炭素含量および１．０ＧＰａ未満の引張応力を有する結晶性シリコンが作られる。しかし、従来技術の蒸着法を利用して、ｉｎ−ｓｉｔｕドーピングされた置換性炭素含量が２．３原子％を超過する単一結晶シリコンを蒸着させることができたかについては知られたことがない。
したがって、シリコンおよびシリコン−含有材料を選択的およびエピタキシャルに蒸着させる一方、Ｓｉ−含有材料のｉｎ−ｓｉｔｕ置換ドーピングを達成できる工程が求められる。このような改善された方法を利用する場合、蒸着された材料の蒸着速度、選択性および／または品質（例えば、結晶品質）を過度に犠牲にすることなく、且つ、商業的に有意なレベルの置換ドーピングを達成できると期待される。それだけでなく、この方法は、蒸着速度が速く、且つ、２００Ｔｏｒｒ未満の圧力を維持する一方、約２５０℃〜５５０℃の工程温度、好ましくは約５００℃〜５２５℃範囲の工程温度を維持し、且つ、様々な元素濃度を有するシリコン−含有材料を形成できるものでなければならない。
１０ｍＴｏｒｒ〜２００Ｔｏｒｒの範囲で駆動される変形された化学気相蒸着および／または成長システム（減圧化学ＣＶＤ）を利用して、炭素−ドーピングされたＳｉ−含有膜を蒸着させるためにシリコン源と炭素源を用いる蒸着および／または成長法が開発された。このような蒸着および／または成長法により、従来技術による方法によって達成されるレベルに比べて有意にさらに高いレベルを含む様々なレベルで、炭素によって置換的にドーピングされた様々なＳｉ−含有単一結晶膜を製造することができる。例えば、シリコン源としてテトラシランを用いる好ましい蒸着および／または成長法を利用することにより、１．８原子％より高いレベルを含む所定の置換性炭素レベル範囲を有する炭素−ドーピングされた様々な単結晶Ｓｉ膜を、全工程にわたって反応温度を一定に維持しつつ蒸着させることができる。
また他の具体例により、チャンバー内に配置された基板を提供するステップ；および前記基板を減圧化学気相蒸着および／または成長条件下でテトラシランのようなシリコン源に露出させ、約５５０℃未満の温度および約２００Ｔｏｒｒ未満の圧力下で単一シリコン膜を前記基板上に蒸着させるステップを含んでなる、エピタキシャルシリコン膜の蒸着方法が提供される。
また他の具体例により、チャンバー内に配置された基板を提供するステップ；および減圧ＣＶＤ条件下でテトラシランと炭素源を前記チャンバーに導入して、約５５０℃未満の温度および約２００Ｔｏｒｒ未満の圧力下で単結晶シリコン膜を基板上に蒸着させることにより、Ｘ線回折法で測定する時に少なくとも１．８原子％置換性炭素を含む単結晶シリコン膜を製造するステップを含んでなる、エピタキシャルシルリコン膜の蒸着方法が提供される。
また他の具体例により、第１単結晶Ｓｉ−含有領域と第２単結晶Ｓｉ−含有領域とを含み、前記第１単結晶Ｓｉ−含有領域と第２単結晶Ｓｉ−含有領域のうち少なくとも１つの領域は、前記第１単結晶Ｓｉ−含有領域と第２単結晶Ｓｉ−含有領域との間に位置する第３単結晶Ｓｉ−含有領域に対して引張応力を発揮するのに効果的な量の置換性炭素を含むものであり、前記第３単結晶Ｓｉ−含有領域は、応力が加えられない匹敵するほどの領域と比較する時、キャリア移動性が少なくとも約１０％増加したものである、集積回路が提供される。
本発明のまた他の側面において、様々なチャンバー寸法および正反対の末端を有する蒸着および／または成長チャンバー；チャンバーの一末端に連結され、チャンバー内の蒸着および／または成長圧力を２００Ｔｏｒｒ未満に維持するように作動する高速ポンプ手段；チャンバー内にガスを導入して、ガスが概してガス注入口からポンプ手段の方向に流れるようにするための、チャンバーの他末端に隣接したガス注入口；および基板をチャンバー内に支持させるための基板支持手段を含んでなる、基板上にエピタキシャル膜を形成するための、変形された低圧−化学気相蒸着および／または成長システムが提供され、ここで、前記高速ポンプ手段は、存在する汚染物質、例えば、非制限的な例として酸素、水、一酸化炭素、二酸化炭素、シロキサン、ジシロキサンおよび高次シロキサンのような汚染物質が希釈されるほど十分に高い濃度のキャリアガスを前記チャンバー内に流れるようにできるものである。
前述したパラグラフは、本発明の内容を概略的に説明するために提供されるものであり、添付された特許請求の範囲が前述したパラグラフの内容によって限定されるものではない。提示された好ましい具体例および追加の長所は、以下の詳細な説明と添付された図面を参照することによって最もよく理解することができるであろう。
本明細書の一部を構成する添付された図面は本発明の好ましい具体例を示すものであり、詳細な説明と共に本発明の基本原理を説明するのに参照される。
添付された図面において：
ＭＯＳＦＥＴにおいて選択的およびエピタキシャルに蒸着されたシリコン−含有層を含有するデバイスの概略図である。 ５５０℃で最大２．３％のＣがテトラシランに混入できることを立証するＸ線回折プロットである。 本発明の好ましい具体例により、シリコン−含有膜を選択的に蒸着させるためにテトラシラン、炭素源、エッチングガスおよびキャリアガスを用いるシステムに使われる反応器セットアップを示す概略図である。
本発明は、前述した制約事項を解決する。本発明は、シリコンおよびシリコン−含有材料を選択的にそしてエピタキシャルに蒸着させる一方、Ｓｉ−含有材料のｉｎ−ｓｉｔｕ置換性ドーピングを達成する工程を提供する。また、本発明に開示されたこのような改善された方法は、蒸着された材料の蒸着速度、選択性および／または品質（例えば、結晶品質）を過度に犠牲にすることなく、且つ、商業的に有意なレベルの置換ドーピングを達成することができる。それだけでなく、この工程は、蒸着および／または成長速度が速く、且つ、工程温度を約２５０℃〜５５０℃、および好ましくは約５００℃〜５２５℃に維持する一方、圧力を約１０ｍＴｏｒｒ〜２００Ｔｏｒｒ、および好ましくは１０ｍＴｏｒｒ〜５０Ｔｏｒｒ、およびより好ましくは１０ｍＴｏｒｒ〜１０Ｔｏｒｒの範囲に維持しつつ、様々な元素濃度を有するシリコン−含有材料を形成できるほど有用な工程である。最後に、この工程がエッチングの結果として複数回の周期を必要とする場合、温度を変化させる必要がなく、これは、すなわち、エッチングステップが蒸着および／または成長ステップの温度と同一の温度で起こるためである。
後述するように、Ｓｉ−含有材料のｉｎ−ｓｉｔｕ置換ドーピングを達成し、且つ、シリコンおよびシリコン−含有材料を選択的にそしてエピタキシャルに蒸着するのに重要な蒸着および／または成長変数が幾つかある。非制限的な例としてテトラシラン（ｎ−テトラシラン、ｉｓｏ−テトラシランおよびシクロ−テトラシラン）のような線形およびイソ型の高級シランを、高速ポンプを使えるように本発明によって変形された低圧化学気相蒸着および／または成長システムと組み合わせて用いることが、本発明の教示内容を達成するための２つの重要な変数であると明らかになった。
例えば、テトラシランのような高級シランを用いると、シリコン源ガスのようなモノ−シランを用いた場合より、炭素が混入されたシリコン−含有膜を低温においてもより速い速度で蒸着および／または成長させることができ、置換性炭素原子をより多く混入させることができる。テトラシランのような高級シランは、低温で蒸着させ易いため、多結晶材料に対してアモルファス成長に対する選択性がより高い。高級シランは、重合され易いので粒子形態で蒸着される高級鎖状ポリマーを形成するため（ガス相の核生成）、伝統的にエピタキシー工程に採用するのが難しかった。この粒子はＳｉ材料に欠陥を発生させてエピタキシーを破壊するため、温度に応じてアモルファス層またはポリシリコン層に転移し得る。蒸着および／または成長温度を低下させると、ガス相の核生成の可能性が減る。しかし、不幸にも蒸着および／または成長温度が低下するほど、酸素分圧、エピタキシー工程中に存在する不純物が増加して、酸素がＳｉ材料内に侵入的に混入されるようになる。Ｌａｎｄｅｒら［ＪＡＰ、ｖ３３（６）：２０８９−２０９２（１９６２）］の研究内容を５５０℃の蒸着および／または成長温度に適用すると、酸素が清浄表面上でこれ以上安定にならない分圧は１０−１６Ｔｏｒｒである。テトラシランのような高級シランを対象にした蒸着および／または成長法として、ガス相の核生成に遥かに少なくセンシティブであり、様々な置換性を有する単結晶Ｓｉ−含有材料を製造するのに有用な方法がもはや開発された。
驚くべきことに、約５５０℃以下の温度、および約１０ｍＴｏｒｒ〜２００Ｔｏｒｒ、好ましくは約１０ｍＴｏｒｒ〜５０Ｔｏｒｒ、より好ましくはｌ０ｍＴｏｒｒ〜１０Ｔｏｒｒの圧力下で、高速ポンプが備えられた減圧ＣＶＤシステムを利用し、相対的に低流速で、非制限的な例としてテトラシランのようなシリコン源を流し、且つ、相対的に高流速で流れるキャリアガスに、チャンバー内に含まれた基板を露出させることにより、エピタキシャルシリコン膜を形成できると明らかになった。前記高速ポンプは、例えば、存在する酸素、水、一酸化炭素、二酸化炭素、シロキサン、ジシロキサンおよび高級シロキサンのような汚染物質がいずれも希釈されるほど高い濃度でキャリアガスを前記チャンバー内に流すことができる。
それだけでなく、このような変形されたＣＶＤ条件下で、シリコン源としてテトラシランを用い、炭素源として炭素−含有ガスを用いて、比較的に高速で蒸着および／または成長を実施することにより、比較的に高いレベルで置換性炭素を含有するように、結晶性Ｓｉをｉｎ−ｓｉｔｕドーピングすることができる。基板上の単結晶シリコン膜の蒸着および／または成長は、約５５０℃未満の温度、および約１０ｍＴｏｒｒ〜２００Ｔｏｒｒ、好ましくは約１０ｍＴｏｒｒ〜５０Ｔｏｒｒ、およびより好ましくはｌ０ｍＴｏｒｒ〜１０Ｔｏｒｒの圧力下で起こり、Ｘ線回折によって測定する場合、単結晶シリコン膜は、約１．８原子％〜約３．０原子％の置換性炭素を含有する。本発明により、炭素−ドーピング層の蒸着および／または成長は、以下で詳細に説明するように、エッチングガスがあるかまたはない状態で選択的にまたは非選択的に行われることができる。エッチングガスを用いる場合、周期が蒸着および／または成長周期であるかまたはエッチング周期であるかに応じて、圧力および温度を周期化させなくても良いという付加的な長所がある。
前述したように、様々な蒸着および／または成長変数が置換性炭素のＳｉ−含有膜内への混入に影響を及ぼすと明らかになっており、このような変数としては、テトラシランに対する他のシリコン源の比率、炭素源の流速に対するテトラシランの流速の比率、キャリアガスの流速、蒸着および／または成長圧力、および蒸着および／または成長温度が挙げられる。このような変数の特定の組み合わせは、置換性炭素をＳｉ−含有膜内に比較的に高いレベルで混入させるのに特に有利であると明らかになった。特に、次の組み合わせが有利である。比較的に速いキャリア炭素の流速（例えば、テトラシランの流速に対する水素キャリアガスの流速の比率が比較的に低いこと）およびこれと次のうち少なくとも１つとの組み合わせ、すなわち、比較的に遅いテトラシランの流速（例えば、約５０ｍｇ／分〜約２００ｍｇ／分）、比較的に低い蒸着および／または成長圧力（例えば、好ましくは約１０ｍＴｏｒｒ〜約１０Ｔｏｒｒ、より好ましくは１Ｔｏｒｒ未満の圧力）と、比較的に低い蒸着および／または成長温度（例えば、好ましくは約２５０℃〜約５５０℃、より好ましくは約５００℃〜約５２５℃の温度範囲）。
本発明において、「Ｓｉ−含有材料」およびこれと類似する用語は、非制限的な例としてＳｉ（結晶性シリコンを含む）、Ｓｉ：Ｃ（例えば、炭素−ドーピングされた結晶性Ｓｉ）、ＳｉＧｅおよびＳｉＧｅＣ（例えば、炭素−ドーピングされた結晶性ＳｉＧｅ）をはじめとする非常に様々なシリコン−含有材料を示すのに用いられる。本発明において、「炭素−ドーピングされたＳｉ」、「Ｓｉ：Ｃ」、「ＳｉＧｅ」、「炭素−ドーピングされたＳｉＧｅ」、「ＳｉＧｅ：Ｃ」およびこれと類似する用語は、表示された化学元素を様々な比率で含有し、任意に少量の他の元素をさらに含有できる材料を示す。例えば、「ＳｉＧｅ」は、シリコン、ゲルマニウムおよび任意に他の元素、例えば、炭素のようなドーパントおよび電気的に活性なドーパントを含有する材料である。したがって、炭素−ドーピングされたＳｉは、本発明において、Ｓｉ：Ｃと称するかまたは反対の関係が成立する。例えば、「Ｓｉ：Ｃ」、「ＳｉＧｅ」、および「ＳｉＧｅ：Ｃ」などの用語は、それ自体が化学量論的な化学式ではなく、よって、表示された元素を特定比率で含有する物質に限定されるものではない。本発明において、Ｓｉ−含有膜中のドーパント（例えば、炭素、ゲルマニウムまたは電気的に活性なドーパント）の百分率は、別に言及しない限り、全体膜に基づいた原子百分率として表示する。
Ｓｉ−含有材料内に置換的にドーピングされた炭素の量は、ドーピングされたＳｉ−含有材料の垂直格子間隔をＸ線回折によって測定することによって求めることができる。例えば、文献［Ｊｕｄｙ Ｌ．Ｈｏｙｔ、「Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ Ｃａｒｂｏｎ Ｉｎｃｏｒｐｏｒａｔｉｏｎ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｓｉ１−ｙＣｙ／Ｓｉ ａｎｄ Ｓｉ１−ｘ−ｙＧｅｘＣｙ／Ｓｉ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎｓ、」Ｃｈａｐｔｅｒ ３ ｉｎ「Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ Ｃａｒｂｏｎ Ａｌｌｏｙ、」Ｔａｙｌｏｒ ａｎｄ Ｆｒａｎｃｉｓ、Ｎ．Ｙ．、ｐｐ．５９−８９、２００２］を参照。Ｈｏｙｔの前述した文献の７３ページの図３．１０に示すように、ドーピングされたシリコン中の総炭素含量はＳＩＭＳによって測定することができ、非置換性炭素含量は総炭素含量から置換性炭素含量を引くことによって求めることができる。その他のＳｉ−含有材料内に置換的にドーピングされた他の元素の量も類似する方式によって求めることができる。
色々な具体例において、テトラシランを含むシリコン源、炭素源および必要に応じて電気的に活性なドーパントのような他の元素源を用いることにより、炭素−ドーピングされたＳｉ−含有材料（例えば、炭素−ドーピングされた単結晶Ｓｉ）を蒸着させる方法が提供される。本発明に教示された変形された化学気相蒸着および／または成長条件下で、分解されたテトラシランおよび炭素源の基板表面への伝達によって、基板表面上にエピタキシャル炭素−ドーピングされたＳｉ−含有膜が形成されることが好ましい。所定の選択的な蒸着および／または成長においては、エッチングガスが分解されたテトラシランおよび炭素源と共に基板に伝えられ、Ｓｉ−含有膜が単結晶基板または混合基板の単結晶領域に選択的に蒸着されることができる。比較的に高い蒸着および／または成長速度を用いる方法が好ましく、好ましい具体例において、このような方法によって比較的に高いレベルで置換性炭素を含有する、ｉｎ−ｓｉｔｕドーピングされた結晶性Ｓｉ−含有材料が蒸着および／または成長されたこととして現れた。
本発明において、「基板」とは、その上に蒸着および／または成長させようとするワークピースを示すか、または蒸着および／または成長ガスに露出される表面を示す。例えば、基板は、単一結晶シリコンウェハーであってもよく、または絶縁基板上の半導体（ＳＯＩ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）であってもよく、またはウェハーなどに蒸着されたエピタキシャルＳｉ、ＳｉＧｅまたはＩＩＩ−Ｖ材料であってもよい。ワークピースは、ウェハーに限定されず、ガラス、プラスチックおよび半導体加工に用いられるその他の基板もこれに含まれる。「混合基板（ｍｉｘｅｄ ｓｕｂｓｔｒａｔｅ）」という用語は当業者によく知られており、例えば、その内容の全てが特に混合基板の説明目的として本発明に参照併合された米国特許第６，９００，１１５号を参照することができる。米国特許第６，９００，１１５号に説明されたように、混合基板は、２以上の相違する種類の表面を有する基板である。例えば、混合基板は、第１表面モルホロジーを有する第１表面と第２表面モルホロジーを有する第２表面とを含むことができる。特定具体例において、炭素−ドーピングされたＳｉ−含有層は、隣接した誘電体上における蒸着および／または成長は最小化される一方、好ましくは回避する一方で、単結晶半導体材料上には形成される。誘電体材料の例としては、二酸化シリコン（シリコンの炭素−ドーピングされた酸化物およびフッ素−ドーピングされた酸化物のような低誘電性不変形態が含まれる）、窒化シリコン、金属酸化物および金属珪化物（ｍｅｔａｌ ｓｉｌｉｃａｔｅ）が挙げられる。「エピタキシャル（ｅｐｉｔａｘｉａｌ）」、「エピタキシャルに（ｅｐｉｔａｘｉａｌｌｙ）」、「ヘテロエピタキシャル（ｈｅｔｅｒｅｐｉｔａｘｉａｌ）」、「ヘテロエピタキシャルに（ｈｅｔｅｒｏｅｐｉｔａｘｉａｌｌｙ）」、「単結晶（ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ）」およびこれと類似する用語は、結晶性基板上の結晶性Ｓｉ−含有材料の蒸着および／または成長を意味し、蒸着された層が基板の格子定数を採択するか従う方式で蒸着および／または成長されることを示す。蒸着された層の組成が基板の組成とは異なる場合、エピタキシャル蒸着および／または成長はヘテロエピタキシャルなものであってもよい。
同一の元素から材料が作られた場合であっても、表面のモルホロジー（結晶性）が異なるのであれば表面が異なり得る。本発明で説明された工程は、様々な基板にＳｉ−含有膜を蒸着するのに有用であるが、混合された表面モルホロジーを有する混合基板にＳｉ−含有膜を蒸着するのに特に有用である。このような混合基板は、第１表面モルホロジーを有する第１表面と第２表面モルホロジーを有する第２表面とを含む。ここで、「表面モルホロジー」とは、基板表面の結晶構造を指し示す。相違するモルホロジーの例として、アモルファスと結晶性が挙げられる。多結晶モルホロジーは、秩序整然な（ｏｒｄｅｒｌｙ）結晶の秩序整然でない（ｄｉｓｏｒｄｅｒｌｙ）配列からなり、よって、その秩序整然も中間級である。エピタキシャル膜は、これらが成長する基板の結晶構造および方向性（典型的に単結晶である）と同一の結晶構造と方向性を有することを特徴とする。これらの材料において、原子は比較的に長距離（原子規模面で）にかけて維持される格子状の構造で配列される。アモルファスモルホロジーは、原子が明確な周期的配置に欠けるため、秩序整然度が低い非結晶構造である。その他のモルホロジーとしては、アモルファスと結晶性材料の混合体と微晶質が挙げられる。本発明において、「単結晶」または「エピタキシャル」という用語は、トランジスタ組み立て分野でよく用いられるように、欠陥として許容範囲の欠陥を含むことができる主に大きな結晶構造を説明するのに用いられる。当業者であれば、ある層の結晶性は、一般的にアモルファスから多結晶にそして単結晶への連続体（ｃｏｎｔｉｎｕｕｍ）にしたがって変わるということを認識することができるであろう。また、当業者は、たとえ低い欠陥密度にもかかわらず、結晶構造がいつ単結晶に考慮されるかまたはエピタキシャルに考慮されるかを容易に決めることができるであろう。混合基板の特別な例としては単結晶／多結晶、単結晶／アモルファス、エピタキシャル／多結晶、エピタキシャル／アモルファス、単結晶／誘電体、エピタキシャル／誘電体、導体／誘電体、半導体／誘電体が挙げられるが、これらに限定されない。「混合基板」という用語は、相違する類型の表面を３個以上有する基板を包括し、よって、当業者は、２種の表面を有する混合基板上にＳｉ−含有膜を蒸着させるための本発明で説明された方法が、２種以上の相違する表面を有する混合基板に適用できることを理解することができるであろう。
本発明の具体例は、一般的にシリコン−含有エピタキシャル層を形成および処理するための方法および装置を提供する。特定具体例では、トランジスタを製造する間、エピタキシャル層を形成および処理するための方法と装置を扱う。
本発明において、エピタキシャル蒸着および／または成長とは、蒸着された層の結晶構造が基板の結晶構造とマッチするように、基板上に単結晶を蒸着および／または成長させることを示す。したがって、エピタキシャル層または膜は、基板の結晶構造とマッチする結晶構造を有する単結晶層または膜である。エピタキシャル層は、バルク基板およびポリシリコン層とは区別される。
本発明の全般にわたって、「シリコン−含有（ｓｉｌｉｃｏｎ−ｃｏｎｔａｉｎｉｎｇ）」材料、化合物、膜、または層という用語は、少なくともシリコンを含有する組成物を含むものを意図し、ゲルマニウム、炭素、ホウ素、ヒ素、リン、ガリウムおよび／またはアルミニウムを含有することができる。シリコン−含有材料、化合物、膜または層には、金属、ハロゲンまたは水素のようなその他の元素が概してｐａｒｔ ｐｅｒ ｍｉｌｌｉｏｎ（ｐｐｍ）濃度で混入されることができる。シリコン−含有材料の化合物または合金は、シリコンの場合はＳｉ、シリコンゲルマニウムの場合はＳｉＧｅ、シリコン炭素の場合はＳｉ：Ｃ、そしてシリコンゲルマニウム炭素の場合はＳｉＧｅＣと略称されることができる。このような略語は、化学量論的関係を示す化学式でもなく、シリコン−含有材料の特定の還元／酸化状態を示すものでもない。
本発明の１以上の具体例は、一般的に電子デバイスの製作時、基板の単結晶表面にシリコン−含有材料を選択的にそしてエピタキシャルに蒸着させる方法を提供する。単結晶表面（例えば、シリコンまたはシリコンゲルマニウム）および少なくとも１つの第２表面、例えば、アモルファス表面および／または多結晶表面（例えば、酸化物または窒化物）を含有する基板をエピタキシャル工程に露出させ、単結晶表面上にエピタキシャル層を形成する一方、第２表面には多結晶層が制約的にのみ形成されるか全く形成されないようにする。エピタキシャル工程では、エピタキシャル層が所望の厚さに成長する時まで、一般的に蒸着および／または成長工程とエッチング工程の周期を繰り返す。米国特許第７，３１２，１２８号には蒸着およびエッチング工程を交互に実施する例が説明されており、前記文献はその内容の全てが本発明に参照併合された。
本発明の１以上の具体例において、蒸着工程は少なくともシリコン源とキャリアガスを含有する蒸着ガスに基板表面を露出させることを含み、ここで、前記キャリアガスの流速はシリコン源の流速より０〜２０，０００倍、好ましくは２，０００〜１０，０００倍、より好ましくは１００〜２０００倍さらに速いことが良い。また、蒸着ガスは、ドーパント源だけでなく、ゲルマニウム源および／または炭素源を含むこともできる。特定具体例において、蒸着ガスは、ｎ−型ドーパント前駆体を十分な量で含有して、ｎ−型ドーパントを少なくとも約１×１０２０原子／ｃｍ３で含有するエピタキシャル膜が得られる。特定具体例において、最終エピタキシャル膜は、少なくとも約２×１０２０原子／ｃｍ３のｎ−型ドーパント、より特異的には少なくとも約５×１０２０原子／ｃｍ３のｎ−型ドーパントを含有する。本発明において、このようなレベルのドーパント濃度は、ｎ−型ドーパントが多くドーピングされたと表現する。適切なｎ−型ドーパントとしてはＰ、ＡｓおよびＳｂが挙げられる。蒸着工程が進行される間、基板の単結晶表面にはエピタキシャル層が形成される一方、誘電体のアモルファスおよび／または多結晶表面のような第２表面（以下、集合的に「第２表面」と称する）上には多結晶／アモルファス層が形成される。次に、基板をエッチングガスに露出させる。一般的に、エッチングガスはキャリアガスとエッチャント（ｅｔｃｈａｎｔ）、例えば、塩素ガスまたは塩化水素を含む。エッチングガスは、蒸着工程の間に蒸着されたシリコン−含有材料を除去する。エッチング工程が進行される間、多結晶／アモルファス層は、エピタキシャル層より速い速度で除去される。したがって、蒸着工程とエッチング工程の結果を総合すれば、単結晶表面上にはエピタキシャルに成長されたシリコン−含有材料が形成される一方、第２表面上の多結晶／アモルファスシリコン−含有材料の成長は最小化される。蒸着およびエッチング工程の周期は、所望の厚さのシリコン−含有材料が得られる時まで繰り返すことができる。本発明の具体例によって蒸着されるシリコン−含有材料には、シリコン、シリコンゲルマニウム、シリコン炭素、シリコンゲルマニウム炭素、およびドーパントをはじめとするその変形体が含まれる。
所望の陥没部（ｒｅｃｅｓｓ）の深さに応じ、蒸着とエッチングを３０〜５０回繰り返すことができる。一般的に、蒸着工程はエッチング反応より低温で行われることができ、これは、エッチャントは活性化にしばしば高温を要求するためである。しかし、テトラシランの場合、アモルファス的に蒸着されることができるため、エッチング工程の温度を蒸着温度と同一に維持することができ、これにより、蒸着工程の全般にわたって反応温度を制御および調節するための努力を最小化することができる。
水素は、改善された水素終端により、概して好ましいキャリアガスである。しかし、アルゴン、ヘリウム、および窒素のような他の非活性キャリアガスが用いられることもできる。
本発明の第１具体例により、蒸着およびエッチングステップを交互に実施するブランケットまたは非選択エピタキシーにより、連続蒸着に比べて、高次シランを用いて成長されたエピタキシャル膜の結晶性が向上する。本発明において、「高次シラン（ｈｉｇｈｅｒ ｏｒｄｅｒ ｓｉｌａｎｅ）」とは、テトラシランまたは高級シラン前駆体を示す。このような方法の一例は、基板を工程チャンバーに入れ、工程チャンバー内の条件を所望の温度および圧力に合わせることを含む。次に、蒸着工程を開始して、１分当たり約２〜４ｎｍの速度で基板の単結晶表面上にエピタキシャル層が形成される。その後、蒸着工程が終結する。
基板はパターンを有しても有しなくてもよい。パターン型基板は、基板の表面上または表面内に形成された電気特性を含む基板である。パターン型基板は、概して単結晶表面と、多結晶またはアモルファス表面のように、単結晶性でない、第２の表面または特徴表面を少なくとも１つ含む。単結晶表面は、概してシリコン、シリコンゲルマニウムまたはシリコン炭素のような材料から作られる蒸着された単結晶層またはベアー（ｂａｒｅ）結晶性基板を含む。多結晶またはアモルファス表面は、アモルファスシリコン表面だけでなく、ポリシリコン、フォトレジスト材料、酸化物または窒化物、特に酸化シリコンまたは窒化シリコンのような誘電体材料またはこれらの組み合わせを含むことができる。
基板を工程チャンバーにロードした後、工程チャンバーの条件を所定の温度と圧力に合わせる。温度は、行われる所定の工程に合わせて設定する。一般的に、工程チャンバーは、蒸着およびエッチングが起こる間、約５５０℃未満の温度に維持する。工程チャンバーは、蒸着が起こる間、約１０ｍＴｏｒｒ〜２００Ｔｏｒｒ、好ましくはｌ０ｍＴｏｒｒ〜５０Ｔｏｒｒ、およびより好ましくはｌ０ｍＴｏｒｒ〜１０Ｔｏｒｒの圧力に維持する。圧力は、工程ステップが進行される間またはその間に変動し得るが、一般的に一定に維持される。
蒸着工程が起こる間、基板は、蒸着ガスに露出され、エピタキシャル層が形成される。基板は、約０．５秒〜約３０秒、例えば、約１秒〜約２０秒、より具体的には、約５秒〜約１０秒間露出させる。特定具体例において、蒸着ステップは約１０秒〜１１秒間持続される。蒸着工程の特定露出時間は、その工程に用いられた特定前駆体および温度だけでなく、後続するエッチング工程の露出時間と関連づけて決定される。一般的に、エピタキシャル層の最大厚さが形成されるのに十分に長い時間基板を蒸着ガスに露出させる。
１以上の具体例において、蒸着ガスは、少なくともシリコン源または前駆体とキャリアガスを含有し、少なくとも１種の第２元素源、例えば、炭素源または前駆体および／またはゲルマニウム源または前駆体を含有することができる。また、蒸着ガスは、ホウ素、ヒ素、リン、ガリウムおよび／またはアルミニウムのようなドーパント源の提供のためにドーパント化合物をさらに含むこともできる。また他の具体例において、蒸着ガスは、少なくとも１種のエッチャントを含有することができる。
前記チャンバー内に導入されるシリコン源は概して純度が約９５％〜約９９．９％レベルであり、酸素添加された（ｏｘｙｇｅｎａｔｅｄ）不純物は２０００ｐｐｍ未満であり、好ましくは酸素添加された不純物が２ｐｐｍ、より好ましくは酸素添加された不純物が５００ｐｐｂである。
シリコン源は、工程チャンバー内に約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは約１０ｓｃｃｍ〜約３００ｓｃｃｍ、より好ましくは約５０ｓｃｃｍ〜約２００ｓｃｃｍ、例えば約１００ｓｃｃｍの速度範囲で提供される。特定具体例において、テトラシランは約６０ｓｃｃｍで流れる。シリコン−含有化合物を蒸着させるために蒸着ガスに有用なシリコン源の例としてはテトラシラン、ハロゲン化テトラシランおよび有機テトラシランが挙げられるが、これらに限定されない。ハロゲン化シランには、実験式がＸ’ｙＳｉ４Ｈ（１０−ｙ）（ここで、Ｘ’＝Ｆ、ＣＩ、ＢｒまたはＩである）である化合物が含まれる。有機シランには、実験式がＲｙＳｉ４Ｈ（１０−ｙ）（式中、Ｒ＝メチル、エチル、プロピルまたはブチルである）である化合物が含まれる。有機シラン化合物は、蒸着されたシリコン−含有化合物に炭素が混入される具体例において、炭素源としてだけでなく、シリコン源としても有利であると明らかになった。
シリコン源は、概してキャリアガスと共に工程チャンバー内に提供される。キャリアガスは、流速が約１ｓｌｍ（１分当たり標準リットル：ｓｔａｎｄａｒｄ ｌｉｔｅｒｓ ｐｅｒｍｉｎｕｔｅ）〜約５０ｓｌｍであり、１００Ｔｏｒｒ未満の圧力を有する。例えば、約１００Ｔｏｒｒ未満の圧力で約１２ｓｌｍ〜約４５ｓｌｍ、より特定には約２０ｓｌｍ〜約４０ｓｌｍ、例えば、約３４ｓｌｍの流速を有する。キャリアガスとしては、ヘリウム、窒素（Ｎ２）、水素（Ｈ２）、アルゴンおよびこれらの組み合わせが挙げられる。キャリアガスは、用いられる前駆体および／またはエピタキシャル工程の間の工程温度に基づいて選択されることができる。概してキャリアガスは、蒸着およびエッチングステップの各々を通じて同一である。しかし、ある具体例では、特定ステップにおいて、他のキャリアガスを用いることもできる。一般的に、低温（例えば、５５０℃未満）工程を利用する具体例では、キャリアガスとして水素が用いられる。
また、用いられる蒸着ガスは、炭素源および／またはゲルマニウム源のような、少なくとも１種の第２元素源を含有する。炭素源は、蒸着が起こる間、シリコン源およびキャリアガスと共に工程チャンバー内に添加され、シリコン炭素材料のようなシリコン−含有化合物を形成する。炭素源、すなわち１００％は概して約０．１ｓｃｃｍ〜約４０ｓｃｃｍ、例えば、約３ｓｃｃｍ〜約２５ｓｃｃｍ、より特定には約５ｓｃｃｍ〜約２５ｓｃｃｍ、例えば、約１０ｓｃｃｍの速度で工程チャンバー内に提供される。
シリコン−含有化合物を蒸着させるのに有用な炭素源としては、エチル、プロピルおよびブチルの有機シラン、シクロヘキサシラン、アルキル、アルケンおよびアルキンが挙げられる。このような炭素源の非制限的な例としては、一般式ＳｉｘＨｙ（ＣＨ３）ｚ［式中、ｘは１〜６の整数であり、ｙおよびｚは各々独立して０〜６の整数である］を有する炭素源、メチル化シクロヘキサシランまたはドデカメチルシクロヘキサシラン（Ｓｉ６Ｃ１２Ｈ３６）およびシリルアルカン、例えば、テトラメチルジシラン（ＴＭＤＳ）、モノシリルメタン、ジシリルメタン、トリシリルメタンおよびテトラシリルメタン、および／またはアルキルシラン、例えば、モノメチルシラン（ＭＭＳ）およびジメチルシラン、メチルシラン（ＣＨ３ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、エチルシラン（ＣＨ３ＣＨ２ＳｉＨ３）、メタン（ＣＨ４）、エチレン（Ｃ２Ｈ４）、エチン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ８）、プロペン（Ｃ３Ｈ６）、ブチン（Ｃ４Ｈ６）、およびその他のものが挙げられる。エピタキシャル層の炭素濃度は、約１．８原子％〜約３原子％である。別法として、蒸着時にゲルマニウム源と炭素源をシリコン源およびキャリアガスと共に同時に工程チャンバー内に添加して、シリコン炭素またはシリコンゲルマニウム炭素材料のようなシリコン−含有化合物を形成することができる。
前記チャンバー内に導入された炭素源は、概して約９７％〜約９９．９％の純度範囲を有し、酸素添加された不純物は１００ｐｐｍ未満、好ましくは酸素添加された不純物が１０ｐｐｍ未満、より好ましくは酸素添加された不純物が５００ｐｐｂ未満である。
蒸着が起こる間に用いられる蒸着ガスは、例えば、ホウ素、ヒ素、リン、ガリウムまたはアルミニウムのような元素ドーパント源を提供するために少なくとも１種のドーパント化合物をさらに含むことができる。ドーパントは、蒸着されたシリコン−含有化合物に電子デバイスによって要求される様々な導電特性を、例えば、よく制御し要望される経路で提供する。シリコン−含有化合物の膜は、特定のドーパントでドーピングされ、所望の導電特性を達成することができる。一例として、シリコン−含有化合物を約１０２０原子／ｃｍ３〜約１０２１原子／ｃｍ３の濃度で、リン、スズおよび／またはヒ素を用いてｎ−型ドーピングする。
ドーパント源は、蒸着時に工程チャンバー内に約０．１ｓｃｃｍ〜約２０ｓｃｃｍの範囲、例えば、約０．５ｓｃｃｍ〜約１０ｓｃｃｍの範囲、より具体的には、約１ｓｃｃｍ〜約５ｓｃｃｍの範囲、例えば、約３ｓｃｃｍで提供される。また、ドーパントは、ヒ化水素（ＡｓＨ３）、ホスフィン（ＰＨ３）および例えば、実験式ＲｘＨ（３−ｘ）（ここで、Ｒ＝メチル、エチル、プロピルまたはブチルであり、ｘ＝ｌ、２または３である）のアルキルホスフィンを含むことができる。アルキルホスフィンには、トリメチルホスフィン（（ＣＨ３）３Ｐ）、ジメチルホスフィン（（ＣＨ３）２ＰＨ）、トリエチルホスフィン（（ＣＨ３ＣＨ２）３Ｐ）およびジエチルホスフィン（（ＣＨ３ＣＨ２）２ＰＨ）が含まれる。アルミニウムおよびガリウムドーパント源としては、例えば、実験式ＲｘＭＸ（３−ｘ）（ここで、Ｍ＝ＡｌまたはＧａ、Ｒ＝メチル、エチル、プロピルまたはブチルであり、Ｘ＝ＣｌまたはＦであり、ｘ＝０、１、２または３である）で表されるアルキル化および／またはハロゲン化誘導体が挙げられる。アルミニウムおよびガリウムドーパント源には、トリメチルアルミニウム（Ｍｅ３Ａｌ）、トリエチルアルミニウム（Ｅｔ３Ａｌ）、ジメチルアルミニウムクロリド（Ｍｅ２ＡｌＣｌ）、アルミニウムクロリド（ＡｌＣｌ３）、トリメチルガリウム（Ｍｅ３Ｇａ）、トリエチルガリウム（Ｅｔ３Ｇａ）、ジメチルガリウムクロリド（Ｍｅ２ＧａＣｌ）およびガリウムクロリド（ＧａＣｌ３）が含まれる。
１以上の具体例により、蒸着工程の終結後、工程チャンバーを浄化ガスまたはキャリアガスでフラッシュ処理し、および／または工程チャンバーを真空ポンプで疏開させることができる。浄化および／または真空工程によって過量の蒸着ガス、反応副産物およびその他の汚染物質が除去される。１つの例示的な具体例では、キャリアガスを約５ｓｌｍで１０秒間流すことによって工程チャンバーを浄化させる。蒸着およびエッチングの周期は何度も繰り返すことができる。
本発明のまた他の側面では、シリコン源、好ましくはテトラシランを用いて低温、例えば。約５５０℃未満の温度でブランケットまたは非選択的蒸着を実施する。これは、蒸着ステップ（非選択的蒸着）の間に酸化物および窒化物のような誘電体表面上でのアモルファス成長（多結晶成長より）に役に立ち、その後のエッチングステップによって誘電体表面上の層を除去することを容易にして、結晶性基板上に成長された単結晶層に対する損傷を最小化する。
典型的な選択エピタキシー工程は、蒸着反応およびエッチング反応と関連がある。蒸着工程の間、エピタキシー層は、単結晶表面上に形成される反面、多結晶層は、例えば、従来の多結晶層および／またはアモルファス層のような少なくとも１つの第２層上に蒸着される。蒸着反応およびエッチング反応は、エピタキシャル層と多結晶層に比較的に異なる反応速度で同時に起こる。しかし、蒸着された多結晶層は、一般的にエピタキシャル層より速い速度でエッチングされる。したがって、エッチングガスの濃度を変化させることにより、純選択的工程によってエピタキシー材料が蒸着され、多結晶材料の蒸着は制約的にのみ起こるかまたは全く起こらない。例えば、選択エピタキシー工程によって多結晶シリコン表面にはシリコン−含有材料のエピ層が形成される反面、スペーサー上には蒸着が残らないことがある。
シリコン−含有材料の選択エピタキシャル蒸着は、増加したソース／ドレインの形成時に有用な技術となり、例えば、シリコン−含有ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）デバイスの形成時、ソース／ドレイン拡張特性となった。ソース／ドレイン拡張特性は、シリコン表面をエッチングして陥没したソース／ドレイン特性を作り、次にシリコンゲルマニウム（ＳｉＧｅ）材料のような、選択的に成長されたエピ層でエッチングされた表面を充填することによって作られる。選択エピタキシーにより、ｉｎ−ｓｉｔｕドーピングでほぼ完璧なドーパント活性化が可能であるため、ポストアニーリング（ｐｏｓｔ ａｎｎｅａｌｉｎｇ）工程は省略される。したがって、シリコンエッチングおよび選択エピタキシーによって接合深さを正確に定めることができる。他の一方、極めて薄い（ｕｌｔｒａ ｓｈａｌｌｏｗ）ソース／ドレイン接合においては、直列抵抗の増加が避けられない。また、シリサイドが形成される間、接合消耗によって直列抵抗がさらに増加する。接合消耗を補償するために、増加したソース／ドレインが接合上にエピタキシャルにそして選択的に成長される。一般的に、増加したソース／ドレイン層は、ドーピングされないシリコンである。
本発明の具体例は、置換性炭素濃度が高い（１．８％超過）Ｓｉ：Ｃ膜のようなシリコン−含有膜のための選択エピタキシー工程を提供し、これは、エピタキシャル膜が陥没した（ｒｅｃｅｓｓｅｄ）トランジスタのソース／ドレイン上で成長する時、Ｎ−型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の引張応力チャネルを形成するのに利用されることができる。一般的に、Ｓｉ：Ｃエピタキシーでは、高い置換性炭素濃度（１．８％超過）を得ることが難しい。しかし、テトラシランは、非常に低温においても高い成長速度が可能である。
１以上の具体例において、本発明の方法は、順次的な順序は異なるが、このような工程が本発明で説明されたものと必ずしも同じステップに限定されるものではない。例えば、工程シーケンス順序が維持される限り、工程ステップの間に他の工程ステップが入ることもできる。エピタキシャル蒸着の個別ステップについて１以上の具体例を挙げて以下により詳細に説明する。
本発明で説明された工程によって形成されたＭＯＳＦＥＴデバイスは、ｐＭＯＳ部品またはｎＭＯＳ部品を含有することができる。ｐ−型チャネルを有するｐＭＯＳ部品にはチャネル伝導に責任があるホールがある反面、ｎ−型チャネルを有するｎＭＯＳ部品にはチャネル伝導に責任がある電子がある。したがって、例えば、ＳｉＧｅのようなシリコン−含有材料を陥没した領域に蒸着させてｐＭＯＳ部品を作ることができる。また他の例として、ＳｉＣのようなシリコン−含有膜を陥没した領域に蒸着させてｎＭＯＳ部品を作ることができる。ＳｉＧｅがｐＭＯＳに用いられるには様々な理由がある。
また、シリコンの最上部にエピタキシャルに成長されたＳｉＧｅは膜内部に圧縮応力を有し、これは、ＳｉＧｅの格子定数がシリコンの格子定数より大きいためである。圧縮応力は、横寸法（ｌａｔｅｒａｌ ｄｉｍｅｎｓｉｏｎ）で伝えられ、ｐＭＯＳチャネルにおいて圧縮応力が生成され、ホールの移動性を増加させる。ｎＭＯＳの場合、陥没した領域にＳｉＣを用いてチャネル内に引張応力を形成させることができ、これは、ＳｉＣの格子定数がシリコンの格子定数より小さいためである。引張応力はチャネル内に伝えられ、電子移動性を増加させる。したがって、一具体例において、第１シリコン−含有層は第１格子変形値を有して形成され、第２シリコン−含有層は第２格子変形値を有して形成される。
炭素−ドーピングされたシリコンエピタキシーを利用して陥没したソース／ドレインを有するｎＭＯＳトランジスタのチャネルにおいて増加した電子移動性を達成するためには、選択的蒸着を通じるかまたは後蒸着（ｐｏｓｔ−ｄｅｐｏｓｉｔｉｏｎ）プロセシングにより、ソース／ドレイン上に炭素−ドーピングされたシリコンエピタキシャル層を選択的に形成することが求められる。それだけでなく、炭素−ドーピングされたシリコンエピタキシャル層は、チャネル内に引張変形を誘導するために、置換性Ｃ炭素を含有することが求められる。炭素−ドーピングされたシリコン源およびドレイン内の置換性Ｃ含量が増加するほど、より高いチャネル引張変形が達成されることができる。１．５％置換性Ｃを達成することは約０．５％チャネル変形に相当し、２％置換性Ｃは約０．８％チャネル変形に相当し、２．５％置換性Ｃは約１．０％チャネル変形に、そして３％置換性Ｃは約１．２％チャネル変形に相当する。
ｎ−ドーピングされたシリコンを含有するエピタキシャル層の形成方法は、技術分野でよく知られているため、本明細書ではこれについては詳述しない。特定具体例は、半導体デバイス、例えば、ＭＯＳＦＥＴデバイスにおけるエピタキシャル層の形成および処理に関するものである。特定具体例において、ｎ−型エピタキシャル層の形成は、工程チャンバー内の基板をシリコン源、炭素源およびｎ−ドーパント源を含む蒸着ガスに第１温度および圧力下で露出させた後、前記基板を温度または圧力の変化なくエッチャントに露出させることを含んでなる。
一具体例において、図１に示すように、ソース／ドレイン拡張がＭＯＳＦＥＴデバイス１００内で起こり、ここで、シリコン−含有層は、基板１１０の表面上にエピタキシャルにそして選択的に蒸着される。ソース／ドレイン領域１１２は、イオンを基板１１０の表面内に注入（ｉｍｐｌａｎｔ）することによって形成される。ソース／ドレイン領域１１２のセグメントは、スペーサー１１４およびゲート酸化物層１１６上に形成されたゲート１１８によって連結される。
また他の具体例において、図２に示すように、シリコン−含有エピタキシャル層１２０および多結晶層１２２は、Ｘ線回折法で測定する時、炭素濃度が少なくとも１．８原子％の置換性炭素〜約３．０％の置換性炭素の範囲であるＳｉＣ−含有層である。
また他の具体例において、シリコン−含有エピタキシャル層１２０および多結晶層１２２は、ゲルマニウム濃度が約１原子％〜約５０原子％、好ましくは約２４原子％以下の範囲であるＳｉＧｅ−含有層である。シリコンとゲルマニウムを様々な量で含有する複数のＳｉＧｅ−含有層を積層して、元素濃度が差等されたシリコン−含有エピタキシャル層２４０を形成することができる。例えば、第１ＳｉＧｅ−層は、約１５原子％〜約２５原子％範囲のゲルマニウム濃度を有するように蒸着され、第２ＳｉＧｅ−層は、約２５原子％〜約３０原子％範囲のゲルマニウム濃度を有するように蒸着されることができる。
図３は、キャリアガス２０２（図示された具体例において、ヘリウム）、炭素源２０４（図示された具体例において、メチルシラン）、シリコン源２０６（図示された具体例において、テトラシラン）およびエッチングガス２０８を用いる好ましい反応器システム２００を示す図面である。本発明に使われた反応器システム２００は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社が製作したＣｅｎｔｕｒａ（登録商標） ＲＰ−ＣＶＤ（減圧−真空化学気相蒸着）を含み、後述するように高速ポンプ３００をさらに取り付けて改造されたものである。
反応器システム２００内に導入されるガスは、反応チャンバー２２０内に導入される前にガス浄化器（図示せず）によって高度に精製される。したがって、ガスが高度に精製された後に反応チャンバー２２０内に導入されるようにガス浄化器を提供する必要がある。これにより、酸素、水、シロキサン、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ２）のようなガスに含まれた不純物が最小化される。キャリアガス２０２流れの一部は経路を変えてバブラー２１２形態の気化器に移動し、そこから、キャリアガス２０２が気化したテトラシラン２０７を約０．００５の比率で担持することにより、飽和された処理ガスを形成する。
キャリアガス２０２は、蒸着チャンバー２２０用注入マニホールド（図示せず）上流のメインガスキャビネット２３０において他の反応物質と合わされる。エッチングガス２０８のソースも選択的蒸着工程のために任意に提供される。
図示されたように、反応器システム２００は高速ポンプ３００も含む。この高速ポンプ３００は、メインキャリアガス２０２がテトラシラン飽和蒸気２０７の流速より遥かに速い速度で、すなわちテトラシラン飽和蒸気２０７の流速の０〜２０，０００倍、好ましくは２，０００〜１０，０００倍、より好ましくは１００〜２０００倍の速度でチャンバーに流れるようにするために必須不可欠である。本発明で説明されたように、５５０℃未満の低い蒸着温度でこのように高い流速は、酸素、水、一酸化炭素、二酸化炭素、シロキサン、ジシロキサン、高級シロキサン（これらに限定されず）のような酸素含有不純物がＳｉ膜内に流入されることを最小化する。侵入型酸素含量（ｉｎｔｅｒｓｔｉｔｉａｌ ｏｘｙｇｅｎ ｃｏｎｔｅｎｔ）は、１ Ｅ１８原子／ｃｍ３以下、好ましくは２Ｅ１７原子／ｃｍ３未満であることが好ましい。界面酸素含量（ｉｎｔｅｒｆａｃｉａｌ ｏｘｙｇｅｎ ｃｏｎｔｅｎｔ）は、背景値５Ｅ１７原子／ｃｍ３においてＳＩＭＳ検出限界（界面におけるドーズ）未満でなければならない。侵入型炭素含量は、５Ｅ１７原子／ｃｍ３以下でなければならない。界面炭素は、背景値５Ｅ１７原子／ｃｍ３以下においてＳＩＭＳ検出下限未満でなければならない。このような要求条件は、高速ポンプ３００を使うことにより、約１０ｍＴｏｒｒ〜２００Ｔｏｒｒ、好ましくはｌ０ｍＴｏｒｒ〜５０Ｔｏｒｒ、およびより好ましくは１０ｍＴｏｒｒ〜１０Ｔｏｒｒの圧力範囲でキャリアガス２０２がテトラシラン飽和蒸気２０７の流速の約２００倍に達する流速である最大５０ｓｌｍの流速で流れるので達成され、その結果、反応器チャンバー２２０内に存在し得る不純物が文字通りに希釈される。
中央コントローラ（図示せず）は、反応器システム２００の色々な制御可能な部品に電気的に接続されている。コントローラは、反応チャンバー２２０内に内装された基板に対し、本発明で説明されたことのような蒸着工程が実施されるように、ガス流れ、温度、圧力などが提供されるようにプログラムされている。通常の技術者は、コントローラが一般的にメモリおよびマイクロプロセッサを含むということと、ソフトウェア、ハードワイヤー型またはこれらの両者の組み合わせによってプログラムされることができ、コントローラの機能が様々な物理的位置に位置したプロセッサの間に配分できるということを理解することができるであろう。したがって、コントローラは、反応器システム２００を通じて分布する複数のコントローラを代表することができる。
図示された具体例において、炭素源２０４とテトラシラン飽和蒸気２０７との組み合わせにより、前述したように、高い置換性炭素含量Ｓｉ：Ｃの選択的蒸着を達成することができる。また他の具体例では、ドーパントヒドリドソース２１０も提供されるため、導電性が増加したｉｎ−ｓｉｔｕドーピングされた半導体層が生産される。好ましくは、Ｓｉ：Ｃエピタキシーにおいて、ドーパントヒドリドは、ヒ化水素またはホスフィンであることが良く、ドーパントヒドリド用希釈非活性ガスも水素ガスであることが好ましい。
したがって、ホスフィン２１０とメチルシラン２０４は、それらがソース容器において、例えば、水素内に保管されることが好ましい。一般的なドーパントヒドリド濃度は、ヒ化水素とホスフィンの場合、水素２０２中に０．１％〜５％、より一般的には水素中に０．５％〜１．０％である。一般的な炭素源濃度は、水素２０２中に５％〜５０、より一般的には水素中に１０％〜３０％である。例えば、水素２０２中に２０％メチルシラン２０４を用いて実験が行われる。
本発明の明細書の全般にわたって、「一具体例」、「特定具体例」、「１以上の具体例」、または「１つの具体例」などの表現は、当該具体例と関連して説明された特定の性質、構造、材料または特徴が本発明の少なくとも一具体例に含まれることを意味する。したがって、本発明の明細書の全般にわたって幾つかの所で用いられた「１以上の具体例にいて」、「特定具体例において」、「一具体例において」または「１つの具体例において」などの表現が必ずしも本発明の同一の具体例を指し示すものではない。また、特定の性質、構造、材料または特徴は、１以上の具体例において適切な方式で組み合わせられてもよい。前述した方法を説明した順序は、その順序に限定されると解釈されてはならず、関連方法は、説明された作業順序を変えて行われるか、特定作業を省略または追加する方式で行われてもよい。
前述した説明は、説明目的のためのものであって、本発明の範囲を限定する目的で提供されるものではない。前述した説明を参照する場合、当業者は、他の多くの具体例が可能であることを理解することができるであろう。したがって、本発明の範囲は、添付された特許請求の範囲、およびこのような請求範囲と同等な全ての範囲を包括するものである。
前述した説明はあくまでも本発明の原理を説明するための目的としてのみ理解されるべきである。また、当業者は前述した説明に数多くの変形および変化を容易に加えることができるため、本発明が前述したものと正確に一致する構造および方法に限定されてはならない。したがって、可能な全ての適切な変形および等価物は、添付された特許請求の範囲によって定義されるような本発明の範囲に属することができる。本発明の詳細な説明と次の請求範囲の全般にわたって、「含む」、「含んでいる」などの用語は、言及された特徴、整数、成分またはステップが存在することを明示するために用いられるものに過ぎず、これらが１以上の他の特徴、整数、成分、ステップまたはそのグループの存在や付加を排除するものではない。

Claims (20)

  1. チャンバーに配置された基板を提供するステップ；
    シリコン前駆体と炭素前駆体を５５０℃未満の温度で前記チャンバー内に導入するステップであって、前記シリコン前駆体はキャリアガスを伴うものであり、前記キャリアガスの流速は前記シリコン前駆体の流速より２００倍さらに高いステップ；および
    前記基板の少なくとも一部にエピタキシャル膜を形成するステップであって、形成された前記エピタキシャル膜は、比較的に欠陥がなく、少なくとも約１．８原子％〜約３．０原子％の範囲の置換性炭素ドーパントを含有し、酸素を５Ｅ１７原子／ｃｍ３未満で含有するステップ；
    を含んでなる、化学気相蒸着システムにおいて基板にエピタキシャル膜を形成する方法。
  2. 前記シリコン前駆体は、テトラシランである、請求項１に記載の方法。
  3. 前記シリコン前駆体は、次のうち１以上の組み合わせである、請求項１に記載の方法：ｎ−テトラシラン、ｉｓｏ−テトラシラン、および／またはシクロ−テトラシラン。
  4. 前記チャンバーに導入される前記テトラシランは、約９５％〜９９．９％範囲の純度レベルを有する、請求項２に記載の方法。
  5. 前記チャンバーに導入される前記テトラシランは、酸素添加された不純物含量が２０００ｐｐｍ未満である、請求項２に記載の方法。
  6. 前記チャンバーに導入されるような前記炭素前駆体は、約９７％〜約９９．９％範囲の純度レベルを有する、請求項１に記載の方法。
  7. 前記チャンバーに導入されるような前記炭素前駆体は、酸素添加された不純物含量が１００ｐｐｍ未満である、請求項１に記載の方法。
  8. 炭素前駆体は、テトラメチルジシラン（ＴＭＤＳ）、モノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、モノメチルシラン、ジメチルシランおよび１，３−ジシラルブタン、モノメチルシラン（ＭＭＳ）、ジメチルシラン、メチルシラン、ジメチルシラン、エチルシラン、メタン、エチレン、エチン、プロパン、プロペン、ブチン、ドデカメチルシクロヘキサシランおよびテトラメチルジシランからなる群から選択される、請求項６に記載の方法。
  9. 炭素前駆体は、化学式ＳｉｘＨｙ（ＣＨ３）ｚを有する化合物群から選択され、前記化学式において、ｘは１〜６の整数であり、ｙおよびｚは各々０〜６の整数である、請求項１に記載の方法。
  10. 前記チャンバーの温度は、約２５０℃〜約５５０℃の範囲である、請求項１に記載の方法。
  11. 前記チャンバーの圧力は、約１００ｍｉｌｌｉＴｏｒｒ〜約１Ｔｏｒｒの範囲である、請求項１に記載の方法。
  12. 工程チャンバー内に基板を位置させるステップ；
    前記工程チャンバー内の圧力を約１Ｔｏｒｒ未満の圧力に低下させるステップ；
    前記基板を約５５０℃以下の所定温度に加熱するステップ；および
    比較的に欠陥のないエピタキシャル層を結晶性表面に蒸着させるステップ；
    を含んでなる、シリコン−含有材料を基板上に選択的に蒸着させるための方法。
  13. 前記シリコン含有材料は、エピタキシーシリコン層である、請求項１２に記載の方法。
  14. 前記所定温度は、３５０℃である、請求項１２に記載の方法。
  15. 前記処理ガスは、キャリアガスをさらに含む、請求項１２に記載の方法。
  16. 前記キャリアガスの流速は、前記シリコン前駆体の流速より約２００倍さらに高い、請求項１５に記載の方法。
  17. 前記処理ガスは、炭素源をさらに含む、請求項１２に記載の方法。
  18. 前記炭素源は、化学式ＳｉｘＨｙ（ＣＨ３）ｚを有する化合物群から選択され、前記化学式において、ｘは１〜６の整数であり、ｙおよびｚは各々０〜６の整数である、請求項１５に記載の方法。
  19. 前記炭素源は、テトラメチルジシランおよびメチル化シクロヘキサシランのうち１種を含む、請求項１８に記載の方法。
  20. 結晶性表面および少なくとも１個の特徴表面を含有する基板を工程チャンバー内に位置させるステップであって、ここで、前記特徴表面は、酸化物材料、窒化物材料、ポリシリコン、フォトレジストまたはこれらの組み合わせからなる群から選択された材料を含むステップ；
    前記基板を約５５０℃以下の所定温度に加熱するステップ；および
    前記基板をテトラシランを含有する処理ガスに露出させ、結晶性表面と特徴表面にわたってシリコン−含有ブランケット層を蒸着させるステップであって、ここで、前記工程キャリアガスは、前記テトラシランより約１５０〜２５０倍さらに高い速度で流れるステップ；
    を含んでなる、基板上にシリコン含有材料をブランケット蒸着する方法。
JP2013518370A 2010-07-02 2011-06-23 Ｓｉ−含有材料および置換的にドーピングされた結晶性ｓｉ−含有材料の選択エピタキシー Withdrawn JP2013531899A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US39898010P 2010-07-02 2010-07-02
US61/398,980 2010-07-02
PCT/US2011/001116 WO2012002994A1 (en) 2010-07-02 2011-06-23 Selective epitaxy of si-containing materials and substitutionally doped crystalline si-containing materials

Publications (1)

Publication Number Publication Date
JP2013531899A true JP2013531899A (ja) 2013-08-08

Family

ID=45400028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013518370A Withdrawn JP2013531899A (ja) 2010-07-02 2011-06-23 Ｓｉ−含有材料および置換的にドーピングされた結晶性ｓｉ−含有材料の選択エピタキシー

Country Status (6)

Country Link
US (1) US8759200B2 (ja)
EP (1) EP2588650A4 (ja)
JP (1) JP2013531899A (ja)
KR (1) KR20130139844A (ja)
TW (1) TW201214526A (ja)
WO (1) WO2012002994A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025262A (ja) * 2014-07-23 2016-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916770B (zh) * 2010-07-13 2012-01-18 清华大学 具有双缓变结的Si-Ge-Si半导体结构及其形成方法
EP2718962A1 (en) * 2011-06-10 2014-04-16 Massachusetts Institute Of Technology High-concentration active doping in semiconductors and semiconductor devices produced by such doping
US9243324B2 (en) * 2012-07-30 2016-01-26 Air Products And Chemicals, Inc. Methods of forming non-oxygen containing silicon-based films
JP6275373B2 (ja) * 2012-08-28 2018-02-07 株式会社日本触媒 シリコン膜形成方法、およびシリコン膜形成装置
US20140120678A1 (en) * 2012-10-29 2014-05-01 Matheson Tri-Gas Methods for Selective and Conformal Epitaxy of Highly Doped Si-containing Materials for Three Dimensional Structures
US9165773B2 (en) * 2013-05-28 2015-10-20 Praxair Technology, Inc. Aluminum dopant compositions, delivery package and method of use
KR102458309B1 (ko) 2015-12-28 2022-10-24 삼성전자주식회사 SiOCN 물질막의 형성 방법 및 반도체 소자의 제조 방법
US20170194138A1 (en) * 2015-12-30 2017-07-06 International Business Machines Corporation Low temperature selective deposition employing a germanium-containing gas assisted etch
WO2018017216A1 (en) * 2016-07-18 2018-01-25 Applied Materials, Inc. A method and material for cmos contact and barrier layer
US9799736B1 (en) 2016-07-20 2017-10-24 International Business Machines Corporation High acceptor level doping in silicon germanium
TWI783027B (zh) 2017-08-28 2022-11-11 日商日本觸媒股份有限公司 氫化矽烷組合物
TWI775922B (zh) 2017-08-31 2022-09-01 日商日本觸媒股份有限公司 氫化矽烷組合物
US11417524B2 (en) * 2018-05-24 2022-08-16 Mitsubishi Electric Corporation Manufacturing method of a group III-V compound semiconductor device
US11230474B2 (en) 2018-10-11 2022-01-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing isomer enriched higher silanes
KR20210035449A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11515408B2 (en) 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
TW202218133A (zh) * 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6161311A (en) * 1998-07-10 2000-12-19 Asm America, Inc. System and method for reducing particles in epitaxial reactors
JP3745959B2 (ja) 2000-12-28 2006-02-15 セイコーエプソン株式会社 シリコン薄膜パターンの形成方法
WO2002080244A2 (en) 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
KR20080103609A (ko) * 2001-05-30 2008-11-27 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7077388B2 (en) * 2002-07-19 2006-07-18 Asm America, Inc. Bubbler for substrate processing
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
WO2007112058A2 (en) * 2006-03-24 2007-10-04 Applied Materials, Inc. Carbon precursors for use during silicon epitaxial firm formation
US7897495B2 (en) * 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
US20080173239A1 (en) * 2007-01-24 2008-07-24 Yuri Makarov Method, system, and apparatus for the growth of SiC and related or similar material, by chemical vapor deposition, using precursors in modified cold-wall reactor
US7772097B2 (en) * 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
JP2013537705A (ja) * 2010-07-02 2013-10-03 マシスン トライ−ガス インコーポレイテッド シクロヘキサシランを利用した薄膜およびこの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025262A (ja) * 2014-07-23 2016-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Also Published As

Publication number Publication date
KR20130139844A (ko) 2013-12-23
EP2588650A4 (en) 2014-03-19
US8759200B2 (en) 2014-06-24
US20120003819A1 (en) 2012-01-05
TW201214526A (en) 2012-04-01
WO2012002994A1 (en) 2012-01-05
EP2588650A1 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
US8759200B2 (en) Methods and apparatus for selective epitaxy of Si-containing materials and substitutionally doped crystalline Si-containing material
JP5147629B2 (ja) シリコン炭素エピタキシャル層の選択形成
JP5808522B2 (ja) シリコンを含有するエピタキシャル層の形成
US7560352B2 (en) Selective deposition
KR100938312B1 (ko) 교번식 가스 공급을 통한 선택적 에피택셜 프로세스
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
US7897495B2 (en) Formation of epitaxial layer containing silicon and carbon
US7682940B2 (en) Use of Cl2 and/or HCl during silicon epitaxial film formation
JP5115970B2 (ja) 選択エピタキシープロセス制御
US20120024223A1 (en) Thin films and methods of making them using cyclohexasilane

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902