JP2013537705A - シクロヘキサシランを利用した薄膜およびこの製造方法 - Google Patents

Abstract

化学気相蒸着法にシクロヘキサシランを使用して基板上にエピタキシャルシリコン含有膜を蒸着させる。このような方法は半導体製造に利用されることができ、非均一表面上の均一な蒸着、高い蒸着速度、そして高い生産性を含む、多様な長所を有する。これだけでなく、変形ＣＶＤ条件下においてドデカメチルシクロヘキサシランまたはテトラメチルジシランのような炭素−含有ガスおよびシリコン原料としてシクロヘキサシランを利用して比較的高い流速で蒸着を実行することにより、結晶性ＳｉをＩＮ ＳＩＴＵドーピングすることができる。
【選択図】図３

Description

他出願との相互参照
本出願は、２０１０年７月２日付の米国仮特許出願第６１／３９８９８０号および２０１０年８月２４日付の米国仮特許出願第６１／４０２１９１号に基づいた優先権主張出願であり、前記２件の特許出願の開示内容すべては本発明において参照し組み込まれる。

１．発明の分野：

本発明は、シリコン（ｓｉｌｉｃｏｎ）−含有材料の選択的なエピタキシャル蒸着に関し、より詳細には、多様な基板上にシリコン含有材料を蒸着させるための化学気相蒸着法において、シクロヘキサシランＣ_６Ｈ_１２の使用に関する。

２．従来技術に関する説明：

薄膜の生産能力は、回路のサイズが小さくなり、結果的なデバイスもそのサイズがさらにコンパクト化することに伴って次第に重要になっている。化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）は、高純度の高性能固体材料を製造するのに使用される化学工程である。この工程は、半導体産業において薄膜を製造するのに広く利用されている。典型的なＣＶＤ工程では、基板表面と反応および／または分解して所望する蒸着物を生産する、１以上の前駆体にウエハ（基板）を露出させる。このとき、揮発性副産物も頻繁に生産されるが、このような副産物は反応チャンバを通じるガスの流れ（ｇａｓ ｆｌｏｗ）によって除去される。

数種類の類型のＣＶＤが広く利用されているが、これに関する記載は文献上から見つけ出すことができる。このような工程は、化学反応を開始する手段（例えば、活性化工程）および工程条件の側面において差がある。作業圧力によるいくつかのＣＶＤの分類を次に例示した。
●低圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ−ｐｒｅｓｓｕｒｅ ＣＶＤ）−大気圧よりも低い圧力（１０^−３Ｔｏｒｒベース圧力／ｌ００ｍＴｏｒｒ−１Ｔｏｒｒ作業圧力）で実行されるＣＶＤ工程。
●超高真空ＣＶＤ（ＵＨＶＣＶＤ：Ｕｌｔｒａｈｉｇｈ ｖａｃｕｕｍ ＣＶＤ）−極めて低い圧力、一般的に１０^−９Ｔｏｒｒベース圧力／１０^−５〜５０ｍＴｏｒｒの作業圧力で実行されるＣＶＤ工程。
●減圧ＣＶＤ（ＲＰＣＶＤ：Ｒｅｄｕｃｅｄ−Ｐｒｅｓｓｕｒｅ ＣＶＤ）−１０^−３Ｔｏｒｒベース圧力／１０Ｔｏｒｒ〜ＡＴＭ作業圧力で実行されるＣＶＤ工程。
●極低圧ＣＶＤ（ＶＬＰＣＶＤ：Ｖｅｒｙ Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）−１０^−７Ｔｏｒｒベース圧力／１０ｍＴｏｒｒ〜５０ｍＴｏｒｒの作業圧力で実行されるＣＶＤ工程。

半導体製造業分野では、このような薄膜を製造するためにシラン（ＳｉＨ_４）が頻繁に利用されている。しかし、シランを利用して極めて薄い（例えば、約１５０Å以下）シリコン含有膜、特に、広い面積の基板に蒸着させることは極めて困難であるが、これは膜の均一性が核形成現象によって影響を受けるためである。

核形成が完全に理解されたわけではないが、複数の個別に離れたシリコン島が基板表面に初期に形成される工程によってシラン蒸着が起こるものと観察された。蒸着が進むにつれて、これらの島は互いに接触するまで成長し続け、最終的には連続的なシリコン膜を形成するようになる。この時点において、シリコン膜は一般的に、初期核形成部位に該当するピークと接触部位に該当するベリーがある粗い表面を有する。表面粗度は、酸化シリコンまたは窒化シリコンのような誘電性（ｄｉｅｌｅｃｔｒｉｃ）表面に層を、特に、ドーピング層を蒸着させるときに目立つ。蒸着がさらに進むにつれて膜は厚くなり、上述したものと類似した平均化工程によって厚さの均一性が増加する。

一般的に、選択的エピタキシャル工程は、蒸着反応とエッチング反応を含む。蒸着反応とエッチング反応は、エピタキシャル層と多結晶層に対する相対的な反応速度を異にしながら同時に起こる。蒸着工程の間、エピタキシャル層は単結晶表面で形成される反面、多結晶層は少なくとも第２層、例えば既存の多結晶層および／または無定形層に蒸着する。しかし、蒸着した多結晶層は、一般的にはエピタキシャル層よりも速い速度でエッチングされる。したがって、エッチングガス（ｅｔｃｈａｎｔ ｇａｓ）の濃度を変化させることにより、純選択的工程によってエピタキシ材料が蒸着され、多結晶材料の蒸着は制限的にのみ起こるかまったく起こらなくなる。例えば、選択的エピタキシャル工程によって単結晶シリコン表面上にシリコン含有材料のエピ層が形成される反面、スペーサ上には蒸着が残らないこともある。

しかし、現行の選択的エピタキシャル工程には、いくつかの短所がある。現在行われているエピタキシャル工程中に選択性を維持するためには、前駆体の化学的濃度だけでなく、反応温度を蒸着工程前の期間に制御および調整しなければならない。シリコン前駆体が不十分な量で投入される場合、エッチング反応が優勢に起こるようになり、全般的な工程の速度が遅くなる。また、エッチング前駆体が不十分な量で投入される場合には、蒸着反応が優勢になって選択性が減少し、基板表面に渡って単結晶および多結晶材料が形成される。さらに、現行の選択的エピタキシャル工程は大概に高い反応温度、例えば、約８００℃、１、０００℃、またはそれ以上の高温を必要とする。このような高温は、熱消耗予算側面と基板表面に対して制御されない窒化反応が起こる可能性により、組み立て工程中には好ましくない。

Ｓｉ−含有前駆体、好ましくはトリシラン（Ｈ_３ＳｉＳｉＨ_２ＳｉＨ_３）を利用する膜蒸着法は米国特許第６、９６２、８５９号に開示されているが、この方法は基板表面全般に渡って核形成現象に対して極めて鈍感である。前記特許文献は、その内容すべてが本発明に参照されている。しかし、不幸にも、市販されているトリシランは値段が高く、汚染度が不満足であり、その分解速度が極めて速く、４００−５００℃の温度および２０００−６０００ｐｓｉの圧力で分解される。

半導体デバイスの性能は、回路性能の増加によってさらに向上することができる。金属酸化膜半導体（ＭＯＳ：ｍｅｔａｌ ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのチャネルを通じて流れる電流量はチャネル内のキャリアの移動性に正比例し、高移動性ＭＯＳトランジスタを使用することによってさらに多くの電流を流すことができ、その結果、回路の性能をさらに迅速化させることができる。例えば、ＭＯＳトランジスャンネル内のキャリアの移動性は、チャネル内に機械的応力（ｍｅｃｈａｎｉｃａｌ ｓｔｒｅｓｓ）、すなわち、変形（ｓｔｒａｉｎ）を発生させることによって増加させることができる。

Ｓｉ−およびＧｅ−含有材料で変形を誘導するための接近法のうち、様々な結晶性材料間の格子定数差を利用するのに焦点を合わせる方法がいくつかある。ある接近法では、特定の結晶性材料の薄層をこれとは異なる結晶性材料上に蒸着させることにより、蒸着した層が下部の単結晶材料の格子定数を採択するようにする。

また、変形は、格子構造内のＳｉをドーパントに代替することによって単結晶Ｓｉ−含有材料内に導入することもできるが、これは置換的ドーピングと称される。例えば、単結晶シリコンの格子構造内のいくつかのシリコン原子をゲルマニウム原子に置換すれば、結果的な置換的にドーピングされた単結晶シリコン材料で圧縮変形が起こるが、これはゲルマニウム原子のサイズがこれに代替されるシリコン原子よりも大きいためである。別の方法として、炭素による置換ドーピングによって単結晶シリコン内に引張変形を導入することができるが、これは炭素原子のサイズがこれに代替されるシリコン原子よりも小さいためである。例えば、文献［Ｊｕｄｙ Ｌ．Ｈｏｙｔ、‘‘Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ Ｃａｒｂｏｎ Ｉｎｃｏｒｐｏｒａｔｉｏｎ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｓｉｉ−_ｙＣ_ｙ／Ｓｉ ａｎｄ Ｓｉｉ−_ｘ−ｙＧｅ_ｘＣ_ｙ／Ｓｉ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎｓ、‘‘Ｃｈａｐｔｅｒ ３ ｉｎ‘‘Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ ＣａｒｂｏｎＡｌｌｏｙ、‘‘Ｔａｙｌｏｒ ａｎｄ Ｆｒａｎｃｉｓ、Ｎ．Ｙ．、ｐｐ．５９−８９、２００２］参照。前記文献の開示内容は、本発明に参照されている。

格子構造内にドーパントを混入するために、アニーリングを伴うｅｘ ｓｉｔｕドーピングに比べてｉｎ ｓｉｔｕドーピングが次第に選好されつつあるが、これはアニーリングに加熱に関する費用を多く要するためである。しかし、ｉｎ ｓｉｔｕ炭素置換ドーピングは、実際には、蒸着が起こる間にドーパントが非置換的に混入する傾向があるとし、すなわち、結晶構造内のシリコン原子を置換するためというよりは、例えば、シリコン内のクラスタまたはドメインの間に混入するとして複雑である。［例えば、Ｈｏｙｔの前記文献参照］。さらに、非置換的ドーピングは、例えば、ＳｉＧｅの炭素ドーピング、電気的に活性的なドーパントによるＳｉおよびＳｉＧｅのドーピングなどのような他の材料系を利用する置換ドーピングを複雑にする。Ｈｏｙｔの上述した文献７３ページの図３、１０に示されるように、従来の蒸着法を利用する場合、５．４Å以上の格子間隔に対応する２．３原子％以下のＩＮ ＳＩＴＵドーピングされた置換性炭素含量および１．０ＧＰａ未満の引張応力を有する結晶性シリコンが生成される。しかし、従来技術の蒸着法を利用することで、ＩＮ ＳＩＴＵドーピングされた置換性炭素含量が２．３原子％を超過する単一結晶シリコンを蒸着させることができたかについては知られていない。

これだけでなく、ドーパント元素の相対的な混入の割合が異なるため、クロス−膜および／またはスルー膜方向におけるドーピングされた薄膜の元素組成が均一でないことがある。したがって、得られた膜は元素濃度が不均一であり、それによって膜表面および／または膜厚さ方向において膜の物理的特性が不均一になる。

超薄型の平滑なＳｉ−含有膜を経済的に蒸着させることができれば、半導体製造業分野、特に、回路サイズがさらに小さい未来世代のマイクロ電子デバイスの製作において長年の宿願を果たし、著しい進歩を遂げるようになるであろう。このためには、極めて合理的な価格で購入することができる高純度のシリコン前駆体の使用が要望されている。

これに加え、シリコンおよびシリコン含有材料を選択的およびエピタキシャルに蒸着させる一方、Ｓｉ−含有材料のＩＮ ＳＩＴＵ置換ドーピングを達成することができる工程が求められている。このような改善された方法を利用する場合、蒸着した材料の蒸着速度、選択性および／または品質（例えば、結晶品質）を過度に犠牲させることなく、商業的に有意的な水準の置換ドーピングを達成できるものと期待される。これだけでなく、この方法は、蒸着速度が速いながらも２００Ｔｏｒｒ未満の圧力を維持する一方、約２５０℃−５５０℃の工程温度、好ましくは約５００℃−５２５℃範囲の工程温度を維持しながらも多様な元素濃度を有するシリコン含有材料を形成できるものでなければならない。

シリコン前駆体としてトリシランのようなシクロヘキサシランを利用することにより、大型面積の基板上に超薄型の平滑なＳｉ−含有膜を蒸着させることができることが明かになった。本発明の一側面により、基板表面がある基板を含むチャンバ内にシクロヘキサシランを含むガスを導入するステップ；チャンバ内のシクロヘキサシラン化学気相蒸着および分解条件を確立するステップ；およびＳｉ−含有膜を基板表面上に蒸着するステップを含んでなされる、薄膜の蒸着方法が提供される。

本発明のさらに他の側面により、第１表面モルフォロジを有する第１表面と第１表面モルフォロジとは異なる第２表面モルフォロジを有する第２表面を含む基板をチャンバ内に配置して提供するステップ；化学気相蒸着条件下で前記チャンバにシクロヘキサシランを導入するステップ；前記シクロヘキサシランの分解を開始するステップ；および第１表面と第２表面の両面すべてに対して基板上にＳｉ−含有膜を蒸着するステップを含んでなされる、蒸着方法が提供される。

本発明のさらに他の側面により、化学気相蒸着条件下でシクロヘキサシランを混合基板表面に伝達し、前記混合基板表面１平方センチメートルあたり１分あたり約０．００１ミリグラム以上の伝達速度で伝達するステップ；および前記混合基板表面上にシリコン含有材料を１分あたり約１０Å以上の速度で蒸着させるステップを含んでなされる、高速蒸着法が提供される。

さらに他の好ましい具体例において、１０ｍＴｏｒｒ〜２００Ｔｏｒｒの範囲で駆動する変形した化学気相蒸着および／または成長システム（減圧化学ＣＶＤ）を利用し、炭素−ドーピングされたＳｉ−含有膜を蒸着させるためにシクロヘキサシランと炭素源を利用する蒸着および／または成長法が開発された。このような蒸着および／または成長法により、従来技術に係る方法によって達成する水準に比べて有意的にさらに高い水準を含む多様な水準で、炭素によって置換的にドーピングされた多様なＳｉ−含有単一結晶膜を製造することができる。例えば、シリコンソースとしてシクロヘキサシランを利用する好ましい蒸着および／または成長法を利用することにより、１．８原子％よりも高い水準を含む所定の置換性炭素水準範囲を有する炭素−ドーピングされた多様な単結晶Ｓｉ膜を、電気工程を通じて反応温度を一定に維持しながら蒸着させることができる。

さらに他の具体例により、チャンバ内に配置された基板を提供するステップ；前記シクロヘキサシランの分解を開始するステップ；および前記基板を減圧化学気相蒸着および／または成長条件下でシクロヘキサシランに露出させ、約５５０℃未満の温度および約２００Ｔｏｒｒ未満の圧力下で単一シリコン膜を前記基板上に蒸着させるステップを含んでなされる、エピタキシャルシリコン膜の蒸着方法が提供される。

さらに他の具体例より、チャンバ内に配置された基板を提供するステップ；および減圧ＣＶＤ条件下でシクロヘキサシランと炭素源を前記チャンバに導入し、約５５０℃未満の温度および約２００Ｔｏｒｒ未満の圧力下で単結晶シリコン膜基板上に蒸着させることにより、ｘ線回折法による測定時に少なくとも１．８原子％置換性炭素を含む単結晶シリコン膜を製造するステップを含んでなされる、エピタキシャルシリコン膜の蒸着方法が提供される。

さらに他の具体例より、第１単結晶Ｓｉ−含有領域と第２単結晶Ｓｉ−含有領域を含み、前記第１単結晶Ｓｉ−含有領域と第２単結晶Ｓｉ−含有領域のうちの少なくとも１つの領域は、前記第１単結晶Ｓｉ−含有領域と第２単結晶Ｓｉ−含有領域の間に位置する第３単結晶Ｓｉ−含有領域に対して引張応力を発揮するのに効果的な量の置換性炭素を含み、前記第３単結晶Ｓｉ−含有領域は、応力が加えられなかったときに匹敵する領域と比較するとき、キャリア移動性が少なくとも約１０％増加した集積回路が提供される。

本発明のさらに他の側面において、多様なチャンバディメンションおよび正反対の末端（ｏｐｐｏｓｉｔｅ ｅｎｄｓ）を有する蒸着および／または成長チャンバ；シクロヘキサシランソースと前記チャンバの間に作動的に配置され、シクロヘキサシランがチャンバ内に流入する前にシクロヘキサシラン分解の開始を可能にする分解チャンバ；分解したシクロヘキサシランをチャンバ内に導入させるためのチャンバの他側末端に隣接したガスインレット；および基板をチャンバ内に支持させるための基板支持手段を含んでなされる、基板上にエピタキシャル膜を形成するための変形した低圧−化学気相蒸着および／または成長システムが開示される。

本発明のさらに他の側面において、多様なチャンバディメンションおよび正反対の末端を有する蒸着および／または成長チャンバ；チャンバの片側末端に連結してチャンバ内の蒸着および／または成長圧力を２００Ｔｏｒｒ未満に維持させるように作動する高速ポンプ手段；チャンバ内にガスを導入し、ガスが大体にガスインレットからポンプ手段の方向に流れるようにするためのチャンバの他側末端に隣接したガスインレット；および基板をチャンバ内に支持させるための基板支持手段を含んでなされる、基板上にエピタキシャル膜を形成するための変形した低圧−化学気相蒸着および／または成長システムが提供されるが、ここで、前記高速ポンプ手段は、存在する汚染物質、例えば、非制限的な例として、酸素、水、一酸化炭素、二酸化炭素、シロキサン、ジシロキサン、および高次シロキサンのような汚染物質が希薄される程度の十分に高い濃度のキャリアガスを前記チャンバ内に流れるようにすることができる。

上述した文段は、本発明の内容を概略的に説明するために提供されたものに過ぎず、添付の特許請求の範囲が上述した文段の内容によって限定されることはない。提示された好ましい具体例および追加の長所は、後述する詳細な説明と添付の図面を参照することによって最も適切に理解されるであろう。

本明細書の一部を構成する添付の図面は、本発明の好ましい具体例を図示したものであって、詳細な説明と共に本発明の基本原理を説明するのに参照される。

添付された図面において：

本発明によってシリコン含有膜を選択的に蒸着させるためにキャリアガスとシクロヘキサシランを利用するシステムに使用される反応器セットアップを示す概略図である。

本発明によってシクロヘキサシランを含むバブラーと反応チャンバの間に位置する分解チャンバを有する、シリコン含有膜を選択的に蒸着させるための反応器の概略図である。

本発明によってシリコン含有膜を選択的に蒸着させるためにシクロヘキサシラン、炭素源、エッチングガス、およびキャリアガスを利用する高速ポンプを有するシステムに使用される反応器セットアップを示す概略図である。

ＭＯＳＦＥＴで選択的およびエピタキシャル的に蒸着されたシリコン含有層を含むデバイスの概略図である。

トリシランを利用するよりもさらに経済的であり、基板表面に渡った温度変化に極めて鈍感であり、高置換性炭素値を有することができる、シクロヘキサシラン（Ｃ_６Ｈ_１２）を利用する膜を蒸着法が発見された。非制限的な例として、トリシラン、テトラシラン、ジシラン、ペンタシランのような他のシリコンソースと同様に、シクロヘキサシランをシリコン前駆体として使用することにより、広い基板面積に極めて薄くて平滑なＳｉ−含有膜を蒸着させることができることが明かになった。好ましい具体例は、これらの方法は核形成現象に極めて鈍感である。本発明で説明された蒸着法を実施する場合、様々な長所が得られる。例えば、本発明の方法により、均一で薄い新規のエピタキシャルＳｉ−含有膜だけではなく、膜、好ましくはクロス−膜方向およびスルー−膜方向の両方向でドーパントが均一に分布され、比較的高濃度の置換性炭素を含むことができる、ドーピングされたエピタキシャルＳｉ−含有膜を製造することができる。また、本発明の方法を利用することにより、超薄型の連続膜を製造することができる。このような長所により、極めて低廉な費用でデバイスを高い収率で製造することができ、回路サイズはさらに小さく、および／または信頼度はさらに高い新たなデバイスを製作することも可能である。上述した長所とその他の長所に関して後述する。

本発明において「基板」とは、その上で蒸着および／または成長させようとするワークピースを表したり、または蒸着および／または成長ガスに露出する表面を示す。例えば、基板は単一結晶シリコンウエハであることもでき、または絶縁基板上半導体（ＳＯＩ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）であることもでき、さらにはウエハなどに蒸着したエピタキシャルＳｉ、ＳｉＧｅまたはＩＩＩ−Ｖ材料であることもできる。ワークピースはウエハに限定されることはなく、ガラス、プラスチック、および半導体加工に使用されるその他の基板もこれに含まれる。

本発明において「混合基板（ｍｉｘｅｄ ｓｕｂｓｔｒａｔｅ）」とは、２以上の互いに異なる類型の表面を有する基板を意味する。表面は様々な方法によって互いに異なることができる。例えば、表面は銅またはシリコンのように互いに異なる元素から生成されることもでき、または銅やアルミニウムのように互いに異なる金属から生成されることもでき、さらにはシリコンや二酸化シリコンのようにＳｉを含む互いに異なる材料から生成されることもできる。材料が等しい元素から生成される場合であっても、表面のモルフォロジが異なれば表面は互いに異なることができる。表面の電気的特性によっても表面が互いに異なることができる。いくつかの例として、伝導性半導体材料と誘電体からシリコン含有層が同時に形成される。誘電体材料の例としては、二酸化シリコン（シリコンの炭素−ドーピングされた酸化物およびフッ素−ドーピングされた酸化物のような低誘電性不変形態が含まれる）、窒化シリコン、酸化金属、およびケイ化金属（ｍｅｔａｌ ｓｉｌｉｃａｔｅ）を有することができる。

本発明において「エピタキシャル（ｅｐｉｔａｘｉａｌ）」、「エピタキシャル的（ｅｐｉｔａｘｉａｌｌｙ）」、「ヘテロエピタキシャル（ｈｅｔｅｒｅｐｉｔａｘｉａｌ）」、「ヘテロエピタキシャル的（ｈｅｔｅｒｏｅｐｉｔａｘｉａｌｌｙ）」、「単結晶（ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ）」、およびこれと類似する用語は、結晶性基板上の結晶性Ｓｉ−含有材料の蒸着および／または成長を意味するが、蒸着した層が基板の格子定数を採択したり、他の方式によって蒸着および／または成長することを示す。蒸着した層の組成が基板の組成と異なる場合、エピタキシャル蒸着および／または成長はヘテロエピタキシャル的なものであることができる。当業者であれば、ある層の結晶性は一般的に、無定形から多結晶に、または単結晶での連続体（ｃｏｎｔｉｎｕｕｍ）によって変わるということを認識することができるであろう。また、当業者は、低い欠陥密度にもかかわらず、いつ結晶構造が単結晶として考慮されるか、またはエピタキシャルとして考慮されるかを容易に定めることができるであろう。混合基板の特別な例としては、単結晶／多結晶単結晶／無定形、エピタキシャル／多結晶、エピタキシャル／無定形、単結晶／誘電体、エピタキシャル／誘電体、伝導体／誘電体、半導体／誘電体を挙げることができるが、これに限定されることはない。

同じ元素から材料が生成された場合であっても、表面のモルフォロジ（結晶性）が異なれば表面が異なることがある。本発明で説明された工程は、様々な基板にＳｉ−含有膜を蒸着するのに有利であるが、混合した表面モルフォロジを有する混合基板にＳｉ−含有膜を蒸着するのに特に有利である。このような混合基板は、第１表面モルフォロジを有する第１表面と第２表面モルフォロジを有する第２表面を含む。ここで、「表面モルフォロジ」とは、基板表面の結晶構造を意味する。互いに異なるモルフォロジの例として、無定形と結晶性を挙げることができる。多結晶モルフォロジは、秩序整然な（ｏｄｅｒｌｙ）結晶の秩序整然でない（ｄｉｓｄｅｒｌｙ）配列でなされ、したがってその秩序整然度は中間級である。エピタキシャル膜は、これらが成長する基板の結晶構造および芳香性（典型的に単結晶）と同じ結晶構造と芳香性を有することを特徴とする。これらの材料において、原子は比較的に長距離（原子規模面において）に渡って維持される格子状構造で配列される。無定形モルフォロジは原子が明確な周期的配置を欠如することにより、秩序整然度が低い非結晶構造である。その他のモルフォロジとしては、無定形と結晶性材料の混合体と未晶質を挙げることができる。

本発明の具体例は、一般的にシリコン含有エピタキシャル層を形成および処理するための方法および装置を提供する。特定具体例では、トランジスタを製造する間にエピタキシャル層を形成および処理するための方法と装置を取り扱う。

本発明全般に渡り、「シリコン含有（ｓｉｌｉｃｏｎ−含有）」材料、化合物、膜、または層という用語は、少なくともシリコンを含む組成物を含むものと意図され、ゲルマニウム、炭素、ホウ素、ヒ素、リン、ガリウム、および／またはアルミニウムを含むことができる。シリコン含有材料、化合物、膜、または層には、金属、ハロゲン、または水素のようなその他の元素が大概にはパーツパーミリオン（ｐｐｍ）濃度で混入されることができる。シリコン含有材料の化合物または合金は、シリコンの場合はＳｉ、シリコンゲルマニウムの場合はＳｉＧｅ、シリコン炭素の場合はＳｉ：Ｃ、そしてシリコンゲルマニウム炭素の場合はＳｉＧｅＣと略称されることができる。このような略語は、化学両論的な関係を示す化学式でもなく、シリコン含有材料の特定の還元／酸化状態を示すものでもない。

本発明で教示されたＣＶＤ条件下でシクロヘキサシランが基板表面に伝達されれば、Ｓｉ−含有膜が形成される。好ましくは、表面が混合基板表面であってもパターン型基板表面であっても、基板が配置されている適切なチャンバ内にシクロヘキサシランを導入することにより、分解したシクロヘキサシランが前記表面に伝達されるものが好ましい。ＣＶＤ条件下でシクロヘキサシランをチャンバ内に導入してシクロヘキサシランの分解を開始することにより、表面類型の多様性と関係なく、基板表面上に高品質のＳｉ−含有膜を蒸着させることができる。蒸着は当業者に周知の様々なＣＶＤ方法によって適切に実行されることができるが、本発明で説明されたＣＶＤ方法によって蒸着を実行するときに最上の結果を得ることができる。開示された方法は、プラズマ強化化学気相蒸着（ＰＥＣＶＤ）または熱ＣＶＤを含んだＣＶＤにより、ガス状シクロヘキサシランを利用することでＣＶＤチャンバ内に含有された混合基板上にＳｉ−含有膜を蒸着させることによって適切に実行されることができる。熱ＣＶＤが好ましい。

図１に示すように、シクロヘキサシラン１０６は、フィードガスの一成分またはガス形態でチャンバ１２０内に導入されることが好ましい。ＣＶＤチャンバ内の総圧力は約０．００１ｔｏｒｒ〜約１０００ｔｏｒｒ範囲、より好ましくは約０．１ｔｏｒｒ〜約８５０ｔｏｒｒ範囲、最も好ましくは約１ｔｏｒｒ〜約７６０ｔｏｒｒの範囲であることが好ましい。チャンバの温度は、好ましくは約４５０℃以上、より好ましくは約５００℃以上、さらに好ましくは約５５０℃以上であることが好ましい。好ましくは、蒸着が約７５０℃以下、より好ましくは約７２５℃以下、最も好ましくは約７００℃以下の温度で起こることが好ましい。基板は、技術分野に知られた多様な方法によって加熱されることができる。当業者は、例えば、熱消耗予算の保存や蒸着速度などのような実務的な製造現実を勘案した上で、このような温度範囲を調節することができるであろう。しかし、シクロヘキサシランの分解が開始される地点まで温度を合わせることが何よりも重要となる。したがって、好ましい蒸着温度は、所定の応用分野によって異なるが、一般的には約４００℃〜約７５０℃、好ましくは約４２５℃〜約７２５℃、さらに好ましくは約４５０℃〜約７００℃の温度範囲になるであろう。

シクロヘキサシランの分圧は、総圧力の約０．０００１％〜約１００％、さらに好ましくは総圧力の約０．００１％〜約５０％範囲であることが好ましい。フィードガス１０２は、シクロヘキサシラン以外のガスまたはガス、例えば、不活性キャリアガスを含むことができる。水素は改善された水素終決（ｈｙｄｒｏｇｅｎ ｔｅｒｍｉｎａｔｉｏｎ）により、典型的な好ましいキャリアガスである。しかし、アルゴン、ヘリウム、および窒素のような他の不活性キャリアガスの使用も可能である。好ましくは、シクロヘキサシランは、シクロヘキサシラン蒸気１０７を連行するために、キャリアガス１０２と共に使用されるバブラー１１２、さらに好ましくは温度調節型バブラーを経由してチャンバ内に導入することが好ましい。

適切なマニホールドを使用してＣＶＤチャンバにフィードガスを供給することができる。例示された具体例では、ＣＶＤチャンバ内の気流が水平的であり、最も好ましくはチャンバがシングル−ウエハ、シングルパス、ラミや垂直気流反応器であることが好ましく、放射的に加熱されることが好ましい。このような類型の適切な反応器は市販で購入することができるが、好ましいモデルとしてはアップライドマテリアル社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）によって製作されたＣｅｎｔｕｒａ（登録商標）ＲＰ−ＣＶＤ（減圧−真空化学気相蒸着）を挙げることができる。本発明で説明された方法は、シャワーヘッド配列のようなさらに他の反応器でも使用されることができ、特に、処理ガス滞留時間が短い回転基板を利用するＣｅｎｔｕｒａ（登録商標）チャンバの水平、シングル−パスラミや気流配置において、均一性と蒸着速度面において長所が際立つ。ＣＶＤは、プラズマ産物（ＩＮ ＳＩＴＵまたは遠隔プラズマ発生器の下流）をチャンバ内に導入することによって実行されることができるが、熱ＣＶＤが好ましい。

また、フィードガスは、必要に応じて、Ｓｉ−含有膜ドーピングまたは合金処理に有用なものとして当業者に知られた他の材料を含むこともできる。好ましくは、ガスがゲルマニウムソース、炭素源、ホウ素ソース、ガリウムソース、リンジウムソース、ヒ素ソース、リンソース、スズソース、窒素ソース、および酸素ソースからなる群から選択された１以上の前駆体をさら含むことが好ましい。このようなソースの特定例としては、シリコンソースとしてシラン、ジシラン、およびシクロヘキサシラン、ゲルマニウムソースとしてゲルマン、ジゲルマン、およびトリゲルマン、窒素ソースとしてＮＦ_３、アンモニア、ヒドラジン、および原子窒素、炭素源として様々な炭化水素、例えば、メタン、エタン、プロパンなど、炭素とシリコンの両者すべてのソースとしてモノシリルメタン、ジシリルメタン、トリシリルメタン、およびテトラシリルメタン、窒素と酸素の両者すべてのソースとしてＮ_２ＯおよびＮＯ_２、スズ、ヒ素、ホウ素、ガリウム、リンジウム、およびリンのようなドーパントのソースとして多様なドーパント前駆体を挙げることができる。シリコン含有化合物を蒸着させるのに有用な炭素源としては、エチル、プロピル、およびブチルの有機シラン、シクロヘキサシラン、アルキル、アルケン、およびアルキンを挙げることができる。このような炭素源の非制限的な例としては、一般式Ｓｉ_ｘＨ_ｙ（ＣＨ_３）_ｚ［式のうち、ｘは１〜６の整数であり、ｙおよびｚはそれぞれ独立的に０〜６の整数である］の炭素源およびテトラメチルジシラン（ＴＭＤＳ）、モノシリルメタン、ジシリルメタン、トリシリルメタン、およびテトラシリルメタンのようなシリルアルカン、および／またはアルキルシラン、例えばモノメチルシラン（ＭＭＳ）およびジメチルシラン、メチルシラン（ＣＨ_３ＳｉＨ_３）、ジメチルシラン（（ＣＨ_３）_２ＳｉＨ_２）、エチルシラン（ＣＨ_３ＣＨ_２ＳｉＨ_３）、メタン（ＣＨ_４）、エチレン（Ｃ_２Ｈ_４）、エチレン（Ｃ_２Ｈ_２）、プロパン（Ｃ_３Ｈ_８）、プロピレン（Ｃ_３Ｈ_６）、ブテン（Ｃ_４Ｈ_６）、およびその他などを挙げることができる。

シクロヘキサシランを利用してＣＶＤによってドーパントをＳｉ−含有膜内に混入させることは、ドーパント前駆体を使用してＩＮ ＳＩＴＵドーピングによって実行することが好ましい。電気的ドーパントの前駆体としては、ジボラン、重水素化ジボラン、ホスフィン、ヒ素蒸気、およびヒ化水素（ａｒｓｉｎｅ）を挙げることができる。シリルホスフィン［（Ｈ_３Ｓｉ）_３−ｘＰＲ_ｘ］およびシリルヒ化水素［（Ｈ_３Ｓｉ）_３−ｘＡｓＲ_ｘ］［式のうち、ｘ＝０−２であり、Ｒ_Ｘ＝Ｈである］および／またはＤが、リンおよびヒ素ドーパントの好ましい前駆体である。ＳｂＨ_３とトリメチルインジウムはそれぞれ、スズとリンジウムの好ましいソースである。このようなドーパント前駆体は、後述するような好ましい膜、好ましくはホウ素−、リン、スズ−、リンジウム−、およびヒ素−ドーピングされたシリコン、ＳｉＣ、ＳｉＧｅ、およびＳｉＧｅＣ膜と合金を製造するのに有用である。本発明において、「ＳｉＣ」、「ＳｉＧｅ」、および「ＳｉＧｅＣ」は、表示された元素を多様な割合で含む材料を示す。例えば、「ＳｉＧｅ」は、シリコン、ゲルマニウム、および任意の他の元素、例えば、ドーパントを含む材料である。「ＳｉＣ」、「ＳｉＧｅ」、および「ＳｉＧｅＣ」は、それ自体が化学両論的な化学式ではなく、したがって表示された元素を特定の割合で含む物質に限定されることはない。

Ｓｉ−含有膜中でドーパントを所望する水準で提供するように、フィードガス中のドーパント前駆体の量を調整することができる。フィードガス中の典型的な濃度は、フィードガスの総重量に基づいて重量基準として約１パーツパービリオン（ｐｐｂ）〜約１％の範囲であることができるが、時には結果的な膜で所望する特性を得るために、これよりもさらに多いか少ない量を使用することが好ましいこともある。シングルウエハ反応器の好ましいＣｅｎｔｕｒａ（登録商標）シリーズにおいて、キャリアガス中のドーパント前駆体の薄い混合物は、所定のドーパント濃度とドーパントガス濃度によって変わるが、１分あたり約１０〜約２００標準立方センチメートル（ｓｃｃｍ）範囲のセットポイントを有するマスフローコントローラを経由して反応器内に伝達されることができる。この薄い混合物は、シクロヘキサシランおよびその他の適切なキャリアガスとの混合によってさらに希薄することが好ましい。好ましいＣｅｎｔｕｒａ（登録商標）シリーズ反応器において、蒸着のための典型的な総流速は１分あたり約２０標準リットル（ｓｌｍ）〜約１８０ｓｌｍであるため、このような方法に使用されるドーパント前駆体の濃度は総流量に比べて少ない。

本発明で説明されたＳｉ−含有膜の蒸着は、好ましくは１分あたり約５Å以上、さらに好ましくは１分あたり約１０Å以上、最も好ましくは１分あたり約２０Å以上の速度で実行されることが好ましい。好ましい具体例では、基板表面１平方センチメートルあたり１分あたり少なくとも約０．００１ミリグラムの伝達速度、さらに好ましくは基板表面１平方センチメートルあたり１分あたり少なくとも約０．００３ミリグラムの伝達速度でシクロヘキサシランが基板表面に伝達される高速蒸着法が提供される。ＣＶＤ条件下において、好ましくは約４５０℃〜約７００℃の蒸着温度範囲であるが、この具体例を実施することにより、Ｓｉ−含有材料（他のシリコンソースと比べて）が、好ましくは１分あたり約１０Å以上、さらに好ましくは１分あたり約２５Å以上、最も好ましくは１分あたり約５０Å以上の速度で比較的迅速に蒸着される。好ましくは、ゲルマニウムソースもシクロヘキサシランと共に表面に伝達されることにより、Ｓｉ−含有材料としてＳｉＧｅ−含有材料を蒸着させることが好ましい。

本発明で説明された工程は非制限的な例であって、混合型表面モルフォロジを有する基板を含んだ、多様な基板上にＳｉ−含有膜を蒸着させるのに有用である。好ましい一具体例では、混合−モルフォロジＳｉ−含有膜が混合基板上に蒸着される。混合−モルフォロジ膜のモルフォロジは、蒸着温度、圧力、反応物の分圧、および反応物の流速、または下部基板の表面モルフォロジによって異なる。シクロヘキサシランを利用すれば、単結晶膜を形成することができるシリコン含有材料が適切に製造された単結晶表面上に形成される傾向がある反面、非−単結晶表面（ｎｏｎ−ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ｓｕｒｆａｃｅｓ）上には非−単結晶膜が形成される傾向がある。下部の単結晶表面が適切に処理された場合、例えば、酸化層のＥＸ ＳＩＴＵ湿式エッチングに続いてＩＮ ＳＩＴＵ洗浄および／または水素ベークステップによって適切に処理され、成長条件がこのような膜成長を支持する場合、不定形（ｐｓｅｕｔｏｍｏｒｐｈｉｃ）構造を形成することができるシリコン含有材料においてエピタキシャル膜形成が選好される。このような処理方法は当業者に公知であり、例えば、文献［Ｐｅｔｅｒ Ｖａｎ Ｚａｎｔ、‘‘Ｍｉｃｒｏｃｈｉｐ Ｆａｂｒｉｃａｔｉｏｎ、‘‘４^ｔｈＥｄ．、ＭｃＧｒａｗ Ｈｉｌｌ、ＮｅｗＹｏｒｋ、（２０００）、ｐｐ．３８５］を挙げることができる。エピタキシャル膜の成長が可能なように、処理されない単結晶表面と無定形および多結晶表面上には、多結晶および無定形膜が適切に形成される。低温では無定形膜が無定形および多結晶基板表面上に適切に形成される反面、比較的高い蒸着温度では多結晶膜が無定形および多結晶表面上に形成される傾向がある。

シクロヘキサシランを、分解が開始するのに十分な温度と期間、または所望する厚さを有するＳｉ−含有膜が形成されるのに効果的な伝達速度で混合基板表面に伝達されることが好ましい。特定表面上の膜厚さは、適用目的に応じて、約１０Å〜約１０マイクロンまたはそれ以上の範囲であることができる。好ましくは、特定表面上のＳｉ−含有膜の厚さは約５０Å〜約５、０００Å、さらに好ましくは約２５０Å〜約２、５００Åの範囲であることが好ましい。

第１表面モルフォロジを有する第１表面と第２表面モルフォロジを有する第２表面を含む混合基板において、この混合基板上に蒸着されるＳｉ−含有膜は、第１表面上の厚さをＴ_１、第２表面上の厚さをＴ_２とするとき、Ｔ_１：Ｔ_２の割合が約１０：１〜約１：１０、より好ましくは約５：１〜約１：５、さらに好ましくは約２：１〜約１：２、および最も好ましくは約１．３：１〜約１：１．３の範囲であることが好ましい。

好ましい一具体例は、シクロヘキサシランは双極性トランジスタ用ベース構造物を生成する方法に使用される。このようなベース構造物の製造方法は、活性領域および絶縁体を含む基板表面を提供するステップと、前記活性領域と絶縁体の両者すべての基板上にシリコン含有膜を蒸着させるのに効果的な条件下で基板表面にシクロヘキサシランを供給するステップを含んでなされる。

好ましい一具体例は、Ｓｉ−含有膜は約０．１原子％〜約８０原子％のゲルマニウム、好ましくは約１原子％〜約６０原子％のゲルマニウムを含む、ＳｉＧｅ−含有膜、好ましくはＳｉＧｅまたはＳｉＧｅＣ膜の形態で混合基板上に蒸着されることが好ましい。ＳｉＧｅ−含有膜はゲルマニウムソースとシクロヘキサシランを同時にチャンバ内に導入することにより、さらに好ましくは、シクロヘキサシランとゲルマニウムソースとの混合物を使用することによって蒸着することが好ましい。ＳｉＧｅ−含有膜は、上述したように緩衝層、好ましくはシリコンまたはドーピングされたシリコン緩衝層上に蒸着されたり、または混合基板上に直接に蒸着されることが好ましい。さらに好ましくは、ゲルマニウムソースがゲルマンまたはジゲルマンであることが好ましい。膜内の元素、例えばシリコン、ゲルマニウム、炭素、ドーパントなどの元素の相対的な割合は、上述したようにフィードガスの組成を変化させることによって好ましく制御される。ゲルマニウム濃度は膜厚さ全体に渡って一定することができ、または蒸着が起こる間にフィードガス内のゲルマニウムソースの濃度を変化させることによって差等膜を製造することもできる。

ＳｉＧｅを蒸着するのに好ましいガス混合物は、水素キャリアガス、ゲルマニウムソースとしてゲルマンまたはジゲルマン、またはシクロヘキサシランを含む。フィードガス中のシクロヘキサシラン対ゲルマニウムソースの重量比は約１０：９０〜約９９：１、さらに好ましくは約２０：８０〜約９５：５の範囲であることが好ましい。上述した好ましい高速蒸着を達成するためには、ゲルマニウムソースが混合基板表面１平方センチメートルあたり１分あたり少なくとも約０．００１ミリグラム、さらに好ましくは混合基板表面１平方センチメートルあたり１分あたり少なくとも約０．００３ミリグラムの伝達速度で混合基板に伝達されることが好ましい。所望する蒸着速度および膜組成を達成するために、ゲルマニウムソースの伝達速度をシクロヘキサシランの伝達速度と調和的に調整することが好ましい。好ましくは、ゲルマニウムソースの伝達速度を変化させ、ゲルマニウム濃度が差等したＳｉＧｅまたはＳｉＧｅＣ膜を得ることが好ましい。

好ましくは、下部の混合基板の少なくとも１表面の表面モルフォロジと組成は、その表面上でＳｉＧｅ膜の変形した（ｓｔｒａｉｎｅｄ）ヘテロエピタキシャル成長を可能にするのに効果的であるものが好ましい。蒸着されたエピタキシャル層は少なくとも２サイズが下部の単結晶基板のそれと同じであるが、その本来の格子定数とは異なる格子構造を有するように拘束された場合を「変形」したと言う。膜の格子構造が下部の単結晶基板の格子構造にマッチされる方式によって膜が蒸着される場合、原子が独立したバルク材料の格子構造で正常に占めた位置から原子が離隔するようにすることによって格子変形が存在するようになる。以下で詳しく説明するが、本発明は、高水準の置換性炭素達成を通じて高水準の変形を生成させる方法を開示する。

したがって、シクロヘキサシランの分解を開始するのに十分なエネルギーを供給することにより、結果的なシリコン生成物が基板表面に伝達される速度、より好ましくは後述する基板の加熱によって一次で調節される速度で蒸着するように、シクロヘキサシラン蒸着条件が生成されることが好ましい。好ましい蒸着方法は、シクロヘキサシランの存在下で適切なチャンバにおいてシクロヘキサシランの分解および蒸着条件を確立し、Ｓｉ−含有膜を前記チャンバ内に含有された基板上に蒸着させることを含んでなされる。別の方法として、シクロヘキサシランの分解は、非制限的な例として熱分解、光分解、放射線分解、イオン衝撃分解、プラズマ分解などの分解技術によってチャンバに至る前に開始することもできる。

金属、誘電体材料、半導体、およびドーピングされた半導体を含んだ本発明で説明されたＳｉ−含有材料上に、通常の方式によって様々な材料を蒸着させることができる。また、Ｓｉ−含有材料は、アニーリング、エッチング、イオン注入、研磨などのような他の半導体製作工程によって処理することもできる。

さらに他の好ましい具体例より、拡散ソースまたは拡散層を製造する方法が提供された。拡散ソース（ｄｉｆｆｕｓｉｏｎ ｓｏｕｒｃｅ）は、１以上のドーパント元素のソースとして作用する層である。このような拡散層は、一般的にドーパントが要望される領域近辺に蒸着された後に加熱されることにより、ドーパントが拡散層から所望する目的地まで移動する。しかし、このような拡散ソースの使用には制限がある。例えば、蒸着および移動ステップには時間がかかり、これらのステップと関連した加熱によって熱消耗予算が超過することがある。イオン注入のような他のドーピング方法を使用することもできるが、イオン注入法では浅目の注入が達成され難い。

したがって、浅いソース−ドレーン接合のような浅いドーピング領域の生成に問題がある。熱消耗予算に及ぶ衝撃を最小化するために、拡散経路の長さを減少させるように薄い拡散ソースを蒸着させようとする試みが行われた。しかし、シリコンソースとしてシランを利用するこのような試みは不満足であったが、これはシランの蒸着温度が高く、拡散層内部の厚さ不均一性によって移動ステップ後にドーパントの不均一性を引き起こすためである。

最近は、シリコンソースとしてシクロヘキサシランを利用することにより、薄くて均一なＳｉ−含有拡散ソースを生成することができることが明かになった。これらの拡散ソースは、シクロヘキサシランとドーパント前駆体をチャンバ内に導入し、ドーパントの最終目的地付近から、高度にドーピングされたＳｉ−含有膜を熱ＤＶＣによって基板上に蒸着させることによって好ましく製造される。チャンバ内に導入されるドーパント前駆体の量は、最終適用目的に応じて広範囲に異なることがあるが、約ｌ×ｌ０^１６〜約ｌ×ｌ０^２２原子／ｃｍ^３の範囲であることが好ましい。チャンバ内に導入されるドーパント前駆体対シクロヘキサシランの割合は、シクロヘキサシランとドーパント前駆体の総重量に基づいて約０．００００１％〜１５０％、好ましくは約０．００１％〜約７５％の範囲であることができる。

拡散層蒸着温度は約４００℃〜約６５０℃の範囲であることができるが、約４５０℃〜約６００℃の範囲であることが好ましい。蒸着温度が低いほど弱くて消耗予算に及ぶ衝撃が小さくなるため、より平滑かつ連続的な膜を提供することができるが、温度が高いほど蒸着速度はさらに速くなる。拡散ソースの厚さは、好ましくは約２５Å〜約１５０Å、さらに好ましくは約５０Å〜約１００Åの範囲である。拡散ソースは、実際に均一な厚さ、さらに好ましくは厚さの不均一度が約１０％以下であり、実際に均一なドーパント分布を有する連続的なＳｉ−含有膜であることが好ましい。

本発明で説明されたＳｉ−含有膜は、反射防止コーティングとしても有用である。半導体製作時、基板にパターンを形成するためには、主に強力な電磁気放射ソースを利用するフォトリソグラフィ工程が使用される。反射防止コーティングは、反射する放射量を減少させるために表面に適用される。このようなコーティングは大概に、前記コーティングの厚さを放射波長の数倍になるように調整することにより、その反射防止特性が入射放射類型に対して最大になるように考案される。第２の光学効果を回避するためには、可能な限り一般的に前記倍数が小さいことが好ましいが、このように薄い光学的高品質膜を製作するのは一般的にさらに難しい。これだけでなく、デバイスのサイズが次第に小さくなるに伴い、フォトリソグラフィに利用された入射放射波長も反射防止コーティングが所望する厚さの減少と共に短くなってきた。

好ましい具体例より、半導体製作に有用な反射防止コーティングが提供される。好ましい反射防止コーティングは、実際に均一な厚さを有するものである、さらに好ましくは厚さ不均等度が約１０％以下であることにより、反射防止特性が基板表面全体に渡って実質的に一定なものである、本発明で説明されたＳｉ−含有膜を含むことが好ましい。反射防止コーティングの厚さは、入射放射の少なくとも一部の反射を抑制するのに効果的な程度であって、さらに好ましくは反射量が入射放射の約７５％以下になるように選択されることが好ましい。典型的な厚さは入射放射波長の低倍数、好ましくは約１００Å〜約４０００Å、さらに好ましくは約３００Å〜約１０００Åであることが好ましい。Ｓｉ−含有膜は、元素上窒素、酸素、および／または炭素を含むことが好ましく、さらに好ましくはＳｉ−−Ｎ、Ｓｉ−−Ｏ−−Ｎ、およびＳｉ−−Ｃ−−Ｎからなる群から選択されることが好ましい。好ましい反射防止コーティングは、本発明の他の場所で説明された蒸着技術を利用し、シクロヘキサシランおよび任意に酸素、窒素、および／または炭素前駆体を使用することによって蒸着させることが好ましい。好ましい酸素前駆体としては二原子酸素およびオゾンを挙げることができ、好ましい窒素前駆体としてはヒドラジン、原子窒素、シアン化水素、およびアンモニアを有することができ、好ましい炭素前駆体としては二酸化炭素、一酸化炭素、シアン化水素、アルキルシラン、およびシリル化アルカンを挙げることができる。このようなＳｉ−−Ｎ、Ｓｉ−−Ｏ−−Ｎ、およびＳｉ−−Ｃ−−Ｎ膜は、他の目的、特に、薄いエッチングストップ（ｔｈｉｎ ｅｔｃｈ ｓｔｏｐｓ）においても有用である。

非制限的な例として、シクロヘキサシラン、トリシラン、テトラシラン、ジシラン、ペンタシランのようなＳｉ−含有材料を表面上に蒸着させるための装置が提供される。図１に好ましい装置の概略図を示した。この装置１００は、キャリアガスソース１０２、液体シクロヘキサシラン１０６を含む温度調節型バブラー１１２、およびバブラー１１２にガスソース１０２を作動的に連結させるガスライン１０３を含んでなされる。排出ライン１３０が装着したＣＶＤチャンバ１２０は、フィードライン１１５によってバブラー１１２に作動的に連結している。キャリアガス内で連行される蒸気化したシクロヘキサシラン１０７であるシクロヘキサシランのバブラー１１２からＣＶＤチャンバ１２０への流れは、バブラー付近に作動的に配置された温度調節ソース（図示せず）によって援助されることが好ましい。温度調節ソースは約１０℃〜約７０℃、好ましくは約２０℃〜約５２℃の温度範囲でシクロヘキサシラン１０６の温度を維持することにより、シクロヘキサシランの蒸気化速度を調節する。好ましくは、ＣＶＤチャンバ１２０はシングル−ウエハの水平型気流反応器であることが好ましい。さらに好ましくは、この装置は、チャンバ１２０内に内蔵された基板の気流均一性を個別に同調させる方式により、バブラー１１２からＣＶＤチャンバ１２０へのシクロヘキサシラン１０６の流れを制御することができるように、フィードライン１１５に作動的に連結したマニホールド（図示せず）も含むことが好ましい。好ましくは、蒸気化したシクロヘキサシラン１０７の凝縮を防ぐように、フィードライン１１５は約３５℃〜約７０℃、好ましくは約４０℃〜約５２℃の温度範囲で維持することが好ましい。

別の方法として、図１で説明された装置は、図２に示すようにフィードライン２１５内に分解チャンバ２１８が統合されるように変形することができる。蒸気化したシクロヘキサシラン２０７が分解チャンバ２１８に流入し、熱分解、光分解、放射線分解、イオン衝撃分解、プラズマ分解などの方法によって分解が開始する。このような分解法は当業者に周知である。

シランを利用する半導体デバイス製造工程の収率は、本発明で説明されたように、シランをシクロヘキサシランに代替することによって増加することができる。このような代替使用によって多様な工程で収率を増加することができるが、工程が平均厚さが約２０００Å以下のＳｉ−含有膜を蒸着させることと関連した場合に特に有用であり、膜厚さが減少するほどさらに選好される。したがって、このような代替使用は、厚さが約３００Å以下の膜を蒸着するのに有用であり、厚さが約１５０Å以下の膜を蒸着するのにさらに有用であり、特に厚さが約１００Å以下の膜を蒸着するのに極めて有用である。同じように、このような代替使用は、基板の表面積が約３００ｃｍ^２以上の場合に特に有用であり、基板表面積が約７００ｃｍ^２以上の場合にさらに有用である。

個別的な半導体デバイスの価値は極めて高いため、収率が少しだけでも高くなれば、製造者の立場では有意的な費用節減となる。もしくは、シランの代わりにシクロヘキサシランを使用することにより、［シクロヘキサシランデバイス収率−シランデバイス収率］／シランデバイス収率に１００を掛けた値を百分率で示したデバイス収率が約２％以上、さらに好ましくは約５％以上増大する。

好ましい使用法は、例えば、シクロヘキサシランの熱ＣＶＤと関連して上述した温度変数を利用し、低温でシクロヘキサシランを蒸着させる能力を利用するため、ＣＶＤ工程を変形させることを含む。例えば、半導体デバイス製造工程が温度Ｔ_ｓでのシラン熱ＣＶＤを含む場合、シランの代わりにシクロヘキサシランを使用することによって蒸着温度がＴ_ｔ（ここで、Ｔ_ｓ＞Ｔ_ｔ）に低下して好ましい。このような温度低下は熱消耗予算を減縮させるため有利であり、（Ｔ_ｓ−Ｔ_ｔ）／Ｔｓに１００を掛けて百分率で示す場合、約１０％以上、さらに好ましくは約２０％以上の熱消耗予算を節約することができて好ましい。Ｔ_ｔは約４５０℃〜約６００℃の範囲、さらに好ましくは約４５０℃〜約５２５℃の範囲であることが好ましい。好ましくは、上述したように室温でシクロヘキサシランが液体である性質を考慮し、シランをシクロヘキサシランに代替するとき、シランをチャンバ内に導入する工程も、例えばバブラーや加熱したガスラインなどを利用することによって変形させることが好ましい。

また、本発明は、Ｓｉ−含有材料のＩＮ ＳＩＴＵ置換ドーピングを達成する一方、シリコンとシリコン含有材料を選択的またはエピタキシャル的に蒸着させる工程を提供する。これに加え、このような本発明の改善された方法は、蒸着される材料の蒸着および／または成長速度、選択性、および／または品質（例えば結晶品質）を過度に犠牲にしない上に、置換ドーピングを商業的に有意的な水準として達成できるようにする。これだけでなく、本発明の工程は、多様な元素濃度を有するシリコン含有材料を迅速な蒸着および／または成長速度で、工程温度を約２５０℃−５５０℃範囲、好ましくは約５００℃−５２５℃の範囲に維持する一方、圧力を約１０ｍＴｏｒｒ−２００Ｔｏｒｒ、好ましくはｌ０ｍＴｏｒｒ−５０Ｔｏｒｒの範囲、さらに好ましくは１０ｍＴｏｒｒ−１０Ｔｏｒｒの範囲に維持しながら形成するのに十分に多芸多才である。最後に、この工程がエッチングの結果として複数回のサイクルを必要とする場合、温度を変化させる必要がない。すなわち、エッチングステップは、蒸着および／または成長ステップと同じ温度で起こる。

後述するように、Ｓｉ−含有材料のＩＮ ＳＩＴＵ置換ドーピングを達成しながら、シリコンおよびシリコン含有材料を選択的またはエピタキシャル的に蒸着するのに重要な蒸着および／または成長変数がいくつかある。非制限的な例として、シクロヘキサシラン（ｎ−シクロヘキサシラン、イソ−シクロヘキサシラン、およびシクロ−シクロヘキサシラン）のような線形およびイソ形の高級シランを高速ポンプを使用できるように本発明にしたがって変形した低圧化学気相蒸着および／または成長システム（図１および図２に示すようなシステム）と組み合わせて使用するのが、本発明の教示内容を達成するための２つの重要な変数であることが明らかになった。

例えば、シクロヘキサシランのような高級シランを使用すれば、シリコンソースガスのようなモノ−シランを使用した場合よりも、炭素が混入したシリコン含有膜低温でもさらに速い速度で蒸着および／または成長させることができ、置換性炭素原子をさらに多く混入させることができる。シクロヘキサシランのような高級シランは低温で蒸着させやすいため、多結晶材料に対して無定形成長に対する選択性がさらに高い。高級シランは重合し易くて粒子形態に蒸着する高級鎖型ポリマーを形成するため（ガス状核形成）、伝統的にエピタキシ工程に採用し難かった。この粒子はＳｉ材料に欠陷を発生させてエピタキシを破壊することにより、温度に応じて無定形層またはポリシリコン層に転移することがある。蒸着および／または成長温度を低下させればガス状核形成の可能性が減る。しかし、不幸にも、蒸着および／または成長温度が低下するほど、酸素分圧やエピタキシ工程中に存在する不純物が増加し、酸素がＳｉ材料内に侵入的に混入するようになる。Ｌａｎｄｅｒなど［ＪＡＰ、ｖ３３（６）：２０８９−２０９２（１９６２）］の研究内容を５５０℃の蒸着および／または成長温度に適用すれば、酸素が清浄表面上でこれ以上安定しない分圧は１０’^１６Ｔｏｒｒである。シクロヘキサシランのような高級シランを対象にした蒸着および／または成長法として、ガス状核形成に遥かに鈍感ながらも多様な置換性を有する単結晶Ｓｉ−含有材料を製造するのに有用な方法が開発された。

驚くべきことに、約５５０℃以下の温度および約１０ｍＴｏｒｒ−２００Ｔｏｒｒ、好ましくは約１０ｍＴｏｒｒ−５０Ｔｏｒｒ、さらに好ましくはｌ０ｍＴｏｒｒ−１０Ｔｏｒｒの圧力下で、高速ポンプが備えられた減圧ＣＶＤシステムを利用して相対的にオイル貯油内にシクロヘキサシランを流しながら、相対的に固有内に流れる運搬体ガスに、チャンバ内に含有された基板を露出させることによってエピタキシャルシリコン膜を形成することができることが明かになった。前記高速ポンプは、例えば、存在する酸素、水、一酸化炭素、二酸化炭素、シロキサン、ジシロキサン、および高級シロキサンのような汚染物質がすべて希薄される程度に高い濃度でキャリアガスを前記チャンバ内に流すことができる。

これだけでなく、このような変形したＣＶＤ条件下でシリコンソースとしてシクロヘキサシランを使用し、炭素源として炭素−含有ガスを使用して比較的高速で蒸着および／または成長を実施することにより、比較的高い水準で置換性炭素を含むように、結晶性ＳｉをＩＮ ＳＩＴＵドーピングすることができる。基板上の単結晶シリコン膜の蒸着および／または成長は約５５０℃未満の温度および約１０ｍＴｏｒｒ−２００Ｔｏｒｒ、好ましくは約１０ｍＴｏｒｒ−５０Ｔｏｒｒ、およびさらに好ましくはｌ０ｍＴｏｒｒ−１０Ｔｏｒｒの圧力下で起こり、ｘ線回折によって測定する場合、単結晶シリコン膜は約１．８原子％〜約３．０原子％の置換性炭素を含む。本発明によって炭素−ドーピング層の蒸着および／または成長は、以下で詳しく説明するが、エッチングガスが存在するか存在しない状態で選択的または非選択的に実行されることができる。エッチングガスを使用する場合、周期が蒸着および／または成長周期であるのかまたはエッチング周期であるのかに応じて、圧力および温度を周期化させなくても良いという付加的な長所がある。

上述したように、多様な蒸着および／または成長変数が置換性炭素のＳｉ−含有膜内への混入に影響を及ぼすことが明かになったが、このような変数としては、シクロヘキサシラン対他のシリコンソースの割合、炭素源流速対シクロヘキサシラン流速の割合、キャリアガス流速、蒸着および／または成長圧力、および蒸着および／または成長温度を挙げることができる。このような変数の特定の組み合わせは、置換性炭素をＳｉ−含有膜内に比較的高水準で混入させるのに特に有利であることが明かになった。特に、次の組み合わせが有利である。比較的速いキャリア炭素の流速（例えば、シクロヘキサシラン流速対水素キャリアガス流速の割合が比較的低いもの）およびこれと次のうちの少なくとも１つとの組み合わせ、すなわち、比較的遅いシクロヘキサシラン流速（例えば、約５０ｍｇ／分〜約２００ｍｇ／分）、比較的低い蒸着および／または成長圧力（例えば、好ましくは約１０ｍＴｏｒｒ〜約１０Ｔｏｒｒ、さらに好ましくは１Ｔｏｒｒ未満の圧力）、比較的低い蒸着および／または成長温度（例えば、好ましくは約２５０℃〜約５５０℃、さらに好ましくは約５００℃〜約５２５℃の温度範囲）。

Ｓｉ−含有材料内に置換的にドーピングされた炭素の量は、ドーピングされたＳｉ−含有材料の垂直格子間隔をｘ線回折によって測定することによって求めることができる。例えば、文献［Ｊｕｄｙ Ｌ．Ｈｏｙｔ、‘‘Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ Ｃａｒｂｏｎ Ｉｎｃｏｒｐｏｒａｔｉｏｎ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｓｉ_１−ｙＣ_ｙ／Ｓｉ ａｎｄ Ｓｉ_{１−ｘ−ｙ}Ｇｅ_ｘＣ_ｙ／Ｓｉ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎｓ、‘‘Ｃｈａｐｔｅｒ ３ ｉｎ‘‘Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ Ｃａｒｂｏｎ Ａｌｌｏｙ、‘‘Ｔａｙｌｏｒ ａｎｄ Ｆｒａｎｃｉｓ、Ｎ．Ｙ．、ｐｐ．５９−８９、２００２］参照。Ｈｏｙｔの上述した文献の７３ページ図３．１０に示されるように、ドーピングされたシリコン中の総炭素含量はＳＩＭＳによって測定することができ、非置換性炭素含量は総炭素含量から置換性炭素含量を引くことによって求めることができる。その他のＳｉ−含有材料内に置換的にドーピングされた他の元素の量も、類似する方式によって求めることができる。

様々な具体例は、炭素源シクロヘキサシラン、および必要によっては電気活性ドーパントのような他の元素のソースを使用することにより、炭素−ドーピングされたＳｉ−含有材料（例えば、炭素−ドーピングされた単結晶Ｓｉ）を蒸着させる方法が提供される。本発明に教示された変形した化学気相蒸着および／または成長条件下において、分解したシクロヘキサシランおよび炭素源の基板表面への伝達によって基板表面上にエピタキシャル炭素−ドーピングされたＳｉ−含有膜が形成されることが好ましい。所定の選択的な蒸着および／または成長においては、エッチングガスが分解したシクロヘキサシランおよび炭素源と共に基板に伝達され、Ｓｉ−含有膜が単結晶基板または混合基板の単結晶領域に選択的に蒸着されることができる。比較的高い蒸着および／または成長速度を利用する方法が好ましく、好ましい具体例は、このような方法によって比較的高い水準で置換性炭素を含む、ＩＮ ＳＩＴＵドーピングされた結晶性Ｓｉ−含有材料が蒸着および／または成長したものと示された。

本発明の１以上の具体例は、一般的に電子デバイスの製作時に基板の単結晶表面にシリコン含有材料を選択的かつエピタキシャルに蒸着させる方法を提供する。単結晶表面（例えば、シリコンまたはシリコンゲルマニウム）および少なくとも１つの第２表面、例えば無定形表面および／または多結晶表面（例えば、酸化物または窒化物）を含む基板をエピタキシャル工程に露出させて単結晶表面上にエピタキシャル層を形成する一方、第２表面には多結晶層が制限的のみ形成されたりまったく形成されないようにする。エピタキシャル工程では、エピタキシャル層が所望する厚さに成長するまで、一般的に蒸着および／または成長工程とエッチング工程周期を繰り返す。米国特許第７、３１２、１２８号には蒸着およびエッチング工程を相互に実施する例が説明されており、前記文献はその内容すべてが本発明に参照併合されている。

本発明の１以上の具体例は、蒸着工程は少なくともシクロヘキサシランとキャリアガスを含む蒸着ガスに基板表面を露出させることを含むが、ここで前記キャリアガスの流速は、シクロヘキサシランの流速よりも０〜２０、０００倍、好ましくは２、０００〜１０、０００倍、さらに好ましくは１００〜２、０００倍さらに速いことが好ましい。また、蒸着ガスは、ドーパントソースだけではなくゲルマニウムソースおよび／またはソースも含むことができる。特定具体例は、蒸着ガスはｎ−型ドーパント前駆体を十分な量で含み、ｎ−型ドーパントを少なくとも約１×１０^２０原子／ｃｍ^３で含むエピタキシャル膜が得られる。特定具体例は、最終エピタキシャル膜は少なくとも約２×１０^２０原子／ｃｍ^３のｎ−型ドーパント、さらに特異的には少なくとも約５×１０^２０原子／ｃｍ^３のｎ−型ドーパントを含む。本発明において、このような水準のドーパント濃度は、ｎ−型ドーパントが多くドーピングされたと表現する。適切なｎ−型ドーパントとしては、Ｐ、Ａｓ、およびＳｂを挙げることができる。蒸着工程が進む間に、基板の単結晶表面にはエピタキシャル層が形成される一方、誘電体の無定形および／または多結晶表面のような第２表面（以下、集合的に「第２表面」と称する）上には多結晶線／無定形層が形成される。続いて、基板をエッチングガスに露出させる。一般的に、エッチングガスは、キャリアガスとエッチング剤（ｅｔｃｈａｎｔ）、例えば塩素ガスまたは塩化水素を含む。エッチングガスは、蒸着工程間に蒸着したシリコン含有材料を除去する。エッチング工程が進む間に、多結晶／無定形層はエピタキシャル層よりも速い速度で除去される。したがって、蒸着工程とエッチング工程の結果を総合すれば、単結晶表面上にはエピタキシャルに成長したシリコン含有材料が形成される一方、第２表面上の多結晶／無定形シリコン含有材料の成長は最小化する。蒸着およびエッチング工程周期は、所望する厚さのシリコン含有材料が得られるまで繰り返すことができる。本発明の具体例によって蒸着することができるシリコン含有材料には、シリコン、シリコンゲルマニウム、シリコン炭素、シリコンゲルマニウム炭素、およびドーパントを含んだこの変形体が含まれる。

所望する陥没部（ｒｅｃｅｓｓ）の深さに応じて、蒸着とエッチングを３０−５０回繰り返すことができる。一般的に、蒸着工程はエッチング反応よりも低温で実行することができるが、これはエッチング剤は活性化に高温を求めるためである。しかし、シクロヘキサシランの場合、無定形的に蒸着することができるため、エッチング工程の温度を蒸着温度と同じように維持させることができ、これによって蒸着工程全般に渡って反応温度を制御および調節するための努力を最小化させることができる。

さらに他の好ましい具体例は、蒸着およびエッチングステップを相互に実施し、シクロヘキサシランを利用して成長したエピタキシャル膜の結晶性が増加した、ブランケットまたは非選択的エピタキシを実行する方法を提供する。このような方法の一例は、基板を工程チャンバに入れ、工程チャンバ内の条件を所望する原図および圧力に合わせることを含む。続いて、蒸着工程を開始して１分あたり約２−４ｎｍの速度で板の単結晶表面上にエピタキシャル層が形成される。続いて、蒸着工程が終決される。

基板は、パターンを有することもあるし有さないこともある。パターン型基板は、気波や表面上または表面内に形成された電気特性を含む基板である。パターン型基板は大概に、単結晶表面と、多結晶または無定形表面のように、単結晶性ではない、第２の表面または特徴表面を少なくとも１つ含む。単結晶表面は普通シリコン、シリコンゲルマニウム、またはシリコン炭素のような材料から生成される蒸着された単結晶層またはバレー（ｂａｒｅ）結晶性基板を含む。多結晶または無定形表面は、無定形シリコン表面だけではなく、ポリシリコン、フォトレジスト材料、酸化物または窒化物、特に酸化シリコンまたは窒化シリコンのような誘電体材料またはこれらの組み合わせを含むことができる。

基板を工程チャンバにローディングした後、工程チャンバの条件を所定の温度と圧力に合わせる。温度は、実行される所定の工程に合うように設定する。一般的に、工程チャンバは、蒸着およびエッチングが起こる間、約５５０℃未満の温度に維持する。工程チャンバは、蒸着が起こる間は大概に、約１０ｍＴｏｒｒ−２００Ｔｏｒｒ、好ましくはｌ０ｍＴｏｒｒ−５０Ｔｏｒｒ、およびさらに好ましくはｌ０ｍＴｏｒｒ−１０Ｔｏｒｒの圧力に維持する。圧力は工程ステップが進む間またはその間に搖動することがあるが、一般的に一定に維持される。

蒸着工程が起こる間、基板は蒸着ガスに露出されてエピタキシャル層が形成される。基板は約０．５秒〜約３０秒、例えば約１秒〜約２０秒、さらに具体的には約５秒〜約１０秒間露出させる。特定具体例は、蒸着ステップは約１０秒〜１１秒間持続する。蒸着工程の特定露出時間は、その工程に使用された特定前駆体および温度だけではなく、後続するエッチング工程の露出時間と関連づけて決定される。一般的に、エピタキシャル層の最大厚さが形成されるのに十分に長い時間に渡って基板を蒸着ガスに露出させる。

１以上の具体例は、蒸着ガスは少なくともシクロヘキサシランとキャリアガスを含み、少なくとも１種の第２元素ソース、例えば、炭素源または前駆体および／またはゲルマニウムソースまたは前駆体を含むことができる。また、蒸着ガスは、ホウ素、ヒ素、リン、ガリウム、および／またはアルミニウムのようなドーパントソースの提供のためにドーパント化合物をさらに含むこともできる。さらに他の具体例は、蒸着ガスは少なくとも１種のエッチング剤を含むことができる。

前記チャンバ内に導入するシクロヘキサシランは大概に、純度が約９５％〜約９９．９％水準であり、酸素添加された不純物は２０００ｐｐｍ未満であり、好ましくは酸素添加された不純物が２ｐｐｍ、さらに好ましくは酸素添加された不純物が５００ｐｐｂである。

シクロヘキサシランは、工程チャンバ内に大概に、約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは約１０ｓｃｃｍ〜約３００ｓｃｃｍ、さらに好ましくは約５０ｓｃｃｍ〜約２００ｓｃｃｍ、例えば約１００ｓｃｃｍの速度範囲で提供される。特定具体例は、シクロヘキサシランは約６０ｓｃｃｍで流れる。シリコン含有化合物を蒸着させるために蒸着ガスに有用なシリコンソースの例としては、シクロヘキサシラン、ハロゲン化シクロヘキサシラン、および有機シクロヘキサシランを挙げることができるが、これに限定されることはない。ハロゲン化シランには、実験式がＸ’_ｙＳｉ_４Ｈ（_１０−ｙ）（ここで、Ｘ’＝Ｆ、ＣＩ、Ｂｒ、またはＩである）である化合物が含まれる。有機シランには、実験式がＲ_ｙＳｉ_４Ｈ（_１０−ｙ）（式のうち、Ｒ＝メチル、エチル、プロピル、またはブチルである）である化合物が含まれる。有機シラン化合物は、蒸着したシリコン含有化合物に炭素が混入される具体例は、炭素源としてだけではなくシリコンソースとしても有利なことが明かになった。

シクロヘキサシランは大概に、キャリアガスと共に工程チャンバ内に提供される。キャリアガスは、流速が約１ｓｌｍ（１分あたり標準リットル：ｓｔａｎｄａｒｄ ｌｉｔｅｒｓ ｐｅｒ ｍｉｎｕｔｅ）〜約５０ｓｌｍであり、１００Ｔｏｒｒ未満の圧力を有する。例えば、約１００Ｔｏｒｒ未満の圧力で約１２ｓｌｍ〜約４５ｓｌｍ、さらに特定して約２０ｓｌｍ〜約４０ｓｌｍ、例えば約３４ｓｌｍの流速を有する。キャリアガスとしては、ヘリウム、窒素（Ｎ_２）、水素（Ｈ_２）、アルゴン、およびこれらの組み合わせを挙げることができる。キャリアガスは、使用される前駆体および／またはエピタキシャル工程中の工程温度に基づいて選択されることができる。通常、キャリアガスは、蒸着およびエッチングステップそれぞれを通じて同じである。しかし、一具体例では、特定ステップで他のキャリアガスを使用することもできる。一般的に、低温（例えば、５５０℃未満）工程を利用する具体例では、キャリアガスとして水素が利用される。

また、使用される蒸着ガスは、炭素源および／またはゲルマニウムソースのような少なくとも１種の第２元素ソースを含む。炭素源は、蒸着が起こる間、シリコンソースおよびキャリアガスと共に工程チャンバ内に添加され、シリコン炭素材料のようなシリコン含有化合物を形成する。炭素源、すなわち１００％は大概に、約０．１ｓｃｃｍ〜約４０ｓｃｃｍ、例えば約３ｓｃｃｍ〜約２５ｓｃｃｍ、さらに特定して約５ｓｃｃｍ〜約２５ｓｃｃｍ、例えば約１０ｓｃｃｍの速度で工程チャンバ内に提供される。

前記チャンバ内に導入した炭素源は大概に、約９７％〜約９９．％の純度範囲を有し、酸素添加された不純物は１００ｐｐｍ未満、好ましくは酸素添加された不純物が１０ｐｐｍ未満、さらに好ましくは酸素添加された不純物が５００ｐｐｂ未満である。

蒸着が起こる間に使用される蒸着ガスは、例えば、ホウ素、ヒ素、リン、ガリウム、またはアルミニウムのような元素ドーパントソースを提供するために少なくとも１種のドーパント化合物をさらに含むことができる。ドーパントは、蒸着されたシリコン含有化合物に電子デバイスによって求められる様々な導電特性を、例えば、適切に制御されて要望される経路で提供する。シリコン含有化合物の膜は特定のドーパントでドーピングされ、所望する導電特性を達成することができる。一例として、シリコン含有化合物を約１０^２０原子／ｃｍ^３〜約１０^２１原子／ｃｍ^３の濃度でリン、スズ、および／またはヒ素を利用してｎ−型ドーピングする。

ドーパントソースは、蒸着時に工程チャンバ内に約０．１ｓｃｃｍ〜約２０ｓｃｃｍの範囲、例えば約０．５ｓｃｃｍ〜約１０ｓｃｃｍの範囲、さらに具体的に約１ｓｃｃｍ〜約５ｓｃｃｍの範囲、例えば約３ｓｃｃｍで提供される。また、ドーパントは、悚化水素（ＡｓＨ_３）、ホスフィン（ＰＨ_３）、および例えば実験式Ｒ_ＸＰＨ（_３−Ｘ）（ここで、Ｒ＝メチル、エチル、プロピル、またはブチルであり、ｘ＝１、２、または３である）のアルキルホスフィンを含むことができる。アルキルホスフィンには、トリメチルホスフィン（（ＣＨ_３）_３Ｐ）、ジメチルホスフィン（（ＣＨ_３）_２ＰＨ）、トリエチルホスフィン（（ＣＨ_３ＣＨ_２）_３Ｐ）、およびジエチルホスフィン（（ＣＨ_３ＣＨ_２）_２ＰＨ）が含まれる。アルミニウムおよびガリウムドーパントソースとしては、例えば、実験式Ｒ_ＸＭＸ_{（３−Ｘ）}（ここで、Ｍ＝ＡｌまたはＧａ、Ｒ＝メチル、エチル、プロピル、またはブチルであり、Ｘ＝Ｃ１またはＦであり、ｘ＝０、１、２、または３である）で表示されるアルキル化および／またはハロゲン化誘導体を有することができる。アルミニウムおよびガリウムドーパントソースには、トリメチルアルミニウム（Ｍｅ_３Ａｌ）、トリエチルアルミニウム（Ｅｔ_３Ａｌ）、ジメチルアルミニウムクロライド（Ｍｅ_２ＡｌＣｌ）、アルミニウムクロライド（Ａ１Ｃ１_３）、トリメチルガリウム（Ｍｅ_３Ｇａ）、トリエチルガリウム（Ｅｔ_３Ｇａ）、ジメチルガリウムクロライド（Ｍｅ_２ＧａＣｌ）、およびガリウムクロライド（ＧａＣｌ_３）が含まれる。

１以上の具体例より、蒸着工程の終決後、工程チャンバを浄化ガスまたはキャリアガスによってフラッシュ処理しておよび／または工程チャンバを真空ポンプで疏開させることができる。浄化および／または真空工程によって過量の蒸着ガス、反応副産物、およびその他の汚染物質が除去される。１つ例示的な具体例では、キャリアガスを約５ｓｌｍで１０秒間流すことによって工程チャンバを浄化させる。蒸着およびエッチング周期は、数回に渡って繰り返すことができる。

本発明のさらに他の側面では、シリコンソース、好ましくはシクロヘキサシランを利用して低温、例えば約５５０℃未満の温度でブランケットまたは非選択的蒸着を実施する。これは、蒸着ステップ（非選択的蒸着）間に酸化物および窒化物のような誘電体表面上での無定形の成長（多結晶成長より）を援助し、以後のエッチングステップによって誘電体表面上の層を除去することを容易にし、結晶性基板上に成長した単結晶層に対する損傷を最小化させる。

典型的な選択的エピタキシ工程は、蒸着反応およびエッチング反応と関連がある。蒸着工程の間、エピタキシ層は単結晶表面上に形成される一方、多結晶層は例えば既存の多結晶層および／または無定形層のような少なくとも１つの第２層上に蒸着される。蒸着反応およびエッチング反応は、エピタキシャル層と多結晶層に比較的異なる反応速度で同時に起こる。しかし、蒸着した多結晶層は、一般的にエピタキシャル層よりもさらに速い速度でエッチングされる。したがって、エッチングガスの濃度を変化させることにより、純選択的工程によってエピタキシ材料が蒸着され、多結晶材料の蒸着は制限的のみに起こるかまったく起こらなくなる。例えば、選択的エピタキシ工程によって多結晶シリコン表面にはシリコン含有材料のエピ層が形成される一方、スペーサ上には蒸着が残らないこともある。

シリコン含有材料の選択的エピタキシャル蒸着は、増加したソース／ドレーン形成時に有用な技術となり、例えば、シリコン含有ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）デバイス形成時にソース／ドレーン拡張特性となる。ソース／ドレーン拡張特性は、シリコン表面をエッチングして陥没したソース／ドレーン特性を生成し、続いてシリコンゲルマニウム（ＳｉＧｅ）材料のような、選択的に成長されたエピ層にエッチングされた表面を充填することによって生成される。選択的エピタキシにより、ＩＮ ＳＩＴＵドーピングでほぼ完璧なドーパント活性化が可能となるため、ポストアニーリング（ｐｏｓｔ ａｎｎｅａｌｉｎｇ）工程は省略される。したがって、シリコンエッチングおよび選択的エピタキシによってジャンクションの深さを正確に定めることができる。一方、極めて薄い（ｕｌｔｒａ ｓｗａｌｌｏｗ）ソース／ドレーンジャンクションでは、直列抵抗の増加が不可避である。また、シリサイドが形成される間にジャンクション消耗によって直列抵抗がさらに増加する。ジャンクション消耗を補償するため、増加したソース／ドレーンがジャンクション上にエピタキシャルかつ選択的に成長する。一般的に、増加したソース／ドレーン層はドーピングされていないシリコンである。

本発明の具体例は、置換性炭素濃度が高い（１．８％超過）Ｓｉ：Ｃ膜のようなシリコン含有膜のための選択的エピタキシ工程を提供するが、これはエピタキシャル膜が陥没した（ｒｅｃｅｓｓｅｄ）トランジスタのソース／ドレーン上で成長するとき、Ｎ−型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の引張応力チャネルを形成するのに利用されることができる。一般的に、Ｓｉ：Ｃエピタキシでは高い置換性炭素濃度（１．８％超過）を得難い。しかし、シクロヘキサシランは、極めて低温でも高い成長速度が可能である。

１以上の具体例は、本発明の方法とは順序は異なるが、このような工程が本発明で説明されたものと必ずしもまったく同じステップに限定されることはない。例えば、工程シーケンス順序が維持される限り、工程ステップの間に他の工程ステップが入り込むこともできる。エピタキシャル蒸着の個別ステップについて、１以上の具体例を挙げながら以下でさらに詳しく説明する。

本発明で説明された工程によって形成されたＭＯＳＦＥＴデバイスは、ｐＭＯＳ部品またはｎＭＯＳ部品を含むことができる。ｐ−型チャネルを有するｐＭＯＳ部品にはチャネル伝導に責任があるホールがある一方、ｎ−型チャネルを有するｎＭＯＳ部品にはチャネル伝導に責任がある電子がある。したがって、例えば、ＳｉＧｅのようなシリコン含有材料を陥没した領域に蒸着させてｐＭＯＳ部品を生成することができる。さらに他の例として、ＳｉＣのようなシリコン含有膜を陥没した領域に蒸着させてｎＭＯＳ部品を生成することができる。ＳｉＧｅがｐＭＯＳに使用されるのには様々な理由がある。

また、シリコンの最上部にエピタキシャルに成長したＳｉＧｅは膜内部に圧縮応力を有するが、これはＳｉＧｅの格子定数がシリコンの格子定数よりも大きいためである。圧縮応力は側面サイズ（ｌａｔｅｒａｌ ｄｉｍｅｎｓｉｏｎ）に伝達され、ｐＭＯＳチャネルで圧縮応力が生成されてホールの移動性を増加させる。ｎＭＯＳの場合、陥没した領域にＳｉＣを使用してチャネル内に引張応力を形成させることができるが、これはＳｉＣの格子定数がシリコンの格子定数よりも小さいためである。引張応力はチャネル内に伝達されて電子移動性を増加させる。したがって、一具体例は、第１シリコン含有層は第１格子変形値を有しながら形成され、第２シリコン含有層は第２格子変形値を有しながら形成される。

炭素−ドーピングされたシリコンエピタキシを利用して陥没したソース／ドレーンを有するｎＭＯＳトランジスタのチャネルで増加された電子移動性を達成するためには、選択的蒸着や後蒸着（ｐｏｓｔ−ｄｅｐｏｓｉｔｉｏｎ）プロセッシングにより、ソース／ドレーン上に炭素−ドーピングされたシリコンエピタキシャル層を選択的に形成することが求められる。これだけでなく、炭素−ドーピングされたシリコンエピタキシャル層はチャネル内に引張変形を誘導するため、置換性Ｃ炭素を含むことが求められる。炭素−ドーピングされたシリコンソースおよびドレーン内の置換性Ｃ含量が増加するほど、さらに高いチャネル引張変形を達成することができる。１．５％置換性Ｃを達成することは約０．５％チャネル変形に該当し、２％置換性Ｃは約０．８％チャネル変形に該当し、２．５％置換性Ｃは約１．０％チャネル変形に、そして３％置換性Ｃは約１．２％チャネル変形に該当する。

ｎ−ドーピングされたシリコンを含むエピタキシャル層の形成方法は技術分野で周知であるため、本明細書ではこれに関して詳述しない。特定具体例は、半導体デバイス、例えば、ＭＯＳＦＥＴデバイスでのエピタキシャル層の形成および処理に関するものである。特定具体例は、ｎ−型エピタキシャル層の形成は、工程チャンバ内の基板をシリコンソース、炭素源、およびｎ−ドーパントソースを含む蒸着ガスに第１温度および圧力下で露出させた後、前記基板を温度または圧力変化なくエッチング剤に露出させることを含んでなされる。

一具体例は、図４に示すように、ソース／ドレーン拡張がＭＯＳＦＥＴデバイス４００内で起こるが、ここでシリコン含有層は、基板４１０の表面上にエピタキシャルかつ選択的に蒸着される。ソース／ドレーン領域４１２は、イオンを基板４１０の表面内に注入（ｉｍｐｌａｎｔ）することによって形成される。ソース／ドレーン領域４１２のセグメントは、スペーサ４１４およびゲート酸化物層４１６上に形成されたゲート４１８によって連結する。

さらに他の具体例は、シリコン含有エピタキシャル層４２０および多結晶層４２２は、ｘ線回折法によって測定するとき、炭素濃度が少なくとも１．８原子％の置換性炭素〜約３．０％の置換性炭素範囲であるＳｉＣ−含有層である。

さらに他の具体例は、シリコン含有エピタキシャル層４２０および多結晶層４２２は、ゲルマニウム濃度が約１原子％〜約５０原子％、好ましくは約２４原子％以下の範囲であるＳｉＧｅ−含有層である。シリコンとゲルマニウムを多様な量で含む複数のＳｉＧｅ−含有層を積層し、元素濃度が差等したシリコン含有エピタキシャル層２４０を形成することができる。例えば、第１ＳｉＧｅ−層は約１５原子％〜約２５原子％範囲のゲルマニウム濃度を有するように蒸着され、第２ＳｉＧｅ−層は約２５原子％〜約３０原子％範囲のゲルマニウム濃度を有するように蒸着されることができる。

図３は、キャリアガス３０２（図示された具体例はヘリウム）、炭素源３０４（図示された具体例はメチルシラン）、シリコンソース３０６（図示された具体例はシクロヘキサシラン）、およびエッチングガス３０８を使用する好ましい反応器システム３００を示す図である。本発明で使用された反応器システム３００は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社が製作したＣｅｎｔｕｒａ（登録商標）ＲＰ−ＣＶＤ（減圧−真空化学気相蒸着）を含み、後述するように高速ポンプ３５０を追加装着して改造されたものである。

反応器システム３００内に導入されるガスは、反応チャンバ３２０内に導入される前にガス浄化器（図示せず）によって高度に精製される。したがって、ガスが高度に精製された後に反応チャンバ３２０内に導入されるようにガス浄化器を提供する必要がある。これにより、酸素、水、シロキサン、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ_２）のようなガスに含まれた不純物が最小化する。キャリアガス３０２の流れの一部は経路を変えてバブラー３１２の形態の気化器に移動し、その場所から、キャリアガス３０２が気化されたシクロヘキサシラン３０７を約０．００５の割合で沈めることによって飽和された処理ガスを形成する。

キャリアガス３０２は、蒸着チャンバ３２０用注入マニホールド（図示せず）上流のメインガスキャビネット３３０で他の反応物質と混合する。エッチングガス３０８のソースも選択的蒸着工程のために任意に提供される。

図に示すように、反応器システム３００は高速ポンプ３５０も含む。この高速ポンプ３５０は、メインキャリアガス３０２がシクロヘキサシラン飽和蒸気３０７の流速よりも遥かに速い速度、すなわち、シクロヘキサシラン飽和蒸気３０７の流速の０〜２０、０００倍、好ましくは２、０００〜１０、０００倍、さらに好ましくは１００〜２、０００倍の速度でチャンバに流れるようにするため必須不可欠である。本発明で説明するように、５５０℃未満の低い蒸着温度でこのように高い流速は、酸素、水、一酸化炭素、二酸化炭素、シロキサン、ジシロキサン、高級シロキサン（これらに限定されることはない）のような酸素含有不純物がＳｉ膜内に流入することを最小化する。侵入型酸素含量（ｉｎｔｅｒｓｔｉｔｉａｌ ｏｘｙｇｅｎ ｃｏｎｔｅｎｔ）は、１Ｅ１８原子／ｃｍ^３以下、好ましくは２Ｅ１７原子／ｃｍ^３未満であることが好ましい。界面酸素含量（ｉｎｔｅｒｆａｃｉａｌ ｏｘｙｇｅｎ ｃｏｎｔｅｎｔ）は、背景値５Ｅ１７原子／ｃｍ^３でＳＩＭＳ検出限界（界面でのドーズ）未満でなければならない。侵入型炭素含量は、５Ｅ１７原子／ｃｍ^３以下でなければならない。界面炭素は、背景値５Ｅ１７原子／ｃｍ^３以下でＳＩＭＳ検出下限未満でなければならない。このような要求条件は、高速ポンプ３５０を使用することにより、約１０ｍＴｏｒｒ−２００Ｔｏｒｒ、好ましくはｌ０ｍＴｏｒｒ−５０Ｔｏｒｒ、およびさらに好ましくは１０ｍＴｏｒｒ−１０Ｔｏｒｒの圧力範囲で、キャリアガス３０２がシクロヘキサシラン飽和蒸気３０７の流速のほぼ２００倍に達する流速である最大５０ｓｌｍの流速で流れるため達成され、結果的には、反応器チャンバ３２０内に存在する不純物が文字どおり希薄される。

中央コントローラ（図示せず）は、反応器システム３００の様々な制御可能な部品に電気的に連結している。コントローラは、反応チャンバ３２０内に内蔵された基板に対して本発明で説明されたような蒸着工程が実施されるように、ガスの流れ、温度、圧力などが提供されるようにプログラムされている。通常の技術者は、コントローラが一般的にメモリおよびマイクロプロセッサを含むものと、ソフトウェア、ハードワイヤ型、またはこれら両者の組み合わせによってプログラムされることができてコントローラの機能が多様な物理的位置に位置されたプロセッサの間に配分される可能性があることが理解できるであろう。したがって、コントローラは、反応器システム３００を通じて分布する複数のコントローラを代表することができる。

図に示された具体例は、炭素源３０４とシクロヘキサシラン飽和蒸気３０７との組み合わせにより、上述したように、高い置換性炭素含量Ｓｉ：Ｃの選択的蒸着を達成することができる。さらに他の具体例では、ドーパントハイドライドソース３１０も提供されることにより、伝導性が増加したＩＮ ＳＩＴＵドーピングされた半導体層が生産される。好ましくは、Ｓｉ：Ｃエピタキシにおいて、ドーパントハイドライドは悚化水素またはホスフィンであることが好ましく、ドーパントハイドライド用希薄不活性ガスも水素ガスであることが好ましい。したがって、ホスフィン３１０とメチルシラン３０４は、それらがソース容器、例えば水素内で保管されることが好ましい。一般的なドーパントハイドライド濃度は、悚化水素とホスフィンの場合、水素３０２中に０．１％〜５％、さらに一般的には水素中に０．５％〜１．０％である。一般的な炭素源濃度は、水素３０２中に５％〜５０、さらに一般的には水素中に１０％〜３０％である。例えば、水素３０２中に２０％のメチルシラン３０４を利用して実験が実行される。

別の方法として、図３に説明された装置を変形させてフィードラインｆ内に分解チャンバ（図示せず）を設置することもできる。気化したシクロヘキサシラン３０７は分解チャンバ内に流入し、熱分解、光分解、放射線分解、イオン衝撃分解、プラズマ分解などの分解技術によって分解し始める。このような分解方法は当業者に公知である。

本発明の明細書全般に渡り、「一具体例」、「特定具体例」、「１以上の具体例」、または「１つの具体例」などの表現は、該当の具体例と関連して説明された特定の性質、構造、材料、または特徴が本発明の少なくとも一具体例に含まれることを意味する。したがって、本発明の明細書全般に渡って多くの場所で使用された「１以上の具体例で」、「特定具体例で」、「一具体例で」、または「１つの具体例で」などの表現が、必ずしも本発明の同じ具体例を示すものではない。また、特定の性質、構造、材料、または特徴は、１以上の具体例で適切な方式によって組み合わすことができる。上述した方法を説明した順序は、その順序に拘束されるものと解釈されてはならず、関連方法は説明された作業順序を変えて実行されたり、特定作業を省略または追加する方式によって実行されることもできる。上述した説明は、本発明の原理を説明するための目的としてのみ理解されなければならない。また、当業者は、上述した説明に複数の変形および変化を容易に加えることができるはずであるため、本発明が上述したものと正確に一致する構造および方法に限定されてはならない。したがって、可能なすべての適切な変形および等価物は、添付の特許請求の範囲によって定義される本発明の範囲に属することができる。本発明の詳細な説明と添付の請求範囲全般に渡り、「含んだ」、「含む」などの用語は、言及された特徴、整数、成分、またはステップが存在することを明示するために使用されるものに過ぎず、これらが１以上の他の特徴、整数、成分、ステップ、またはそのグループの存在や付加を排除するものではない。

Claims (20)

1. シクロヘキサシロキサンを含む処理ガスを基板を含むチャンバ内に導入するステップ；
   前記チャンバ内のシクロヘキサシラン化学気相蒸着条件を確立するステップ；
   前記シクロヘキサシランの分解を開始するステップ；および
   エピタキシャルＳｉ−含有膜を前記基板上に蒸着させるステップ；
   を含んでなされる、薄膜の蒸着方法。
2. 前記エピタキシャルＳｉ−含有膜上に酸化物層を直接蒸着させることをさらに含む、請求項１に記載の方法。
3. 前記処理ガスは、ホウ素、ヒ素、スズ、リンジウム、およびリンで構成された群から選択されたドーパント元素をさらに含む、請求項１に記載の方法。
4. 前記シクロヘキサシランの分解開始は、前記チャンバを約４００℃〜約７５０℃の温度範囲で加熱することによって起こる、請求項１に記載の方法。
5. 前記シクロヘキサシランの分解開始は、前記シクロヘキサシランを前記チャンバに導入する前に起こる、請求項１に記載の方法。
6. シクロヘキサシラン蒸着条件の確立は、前記チャンバの圧力を約１Ｔｏｒｒ〜１００Ｔｏｒｒの範囲に維持することを含む、請求項１に記載の方法。
7. 前記処理ガスはキャリアガスをさらに含む、請求項１に記載の方法。
8. 前記キャリアガスは、ヘリウム、水素、窒素、またはアルゴンをさらに含む、請求項７に記載の方法。
9. 前記キャリアガスの流速は、前記シクロヘキサシランの流速よりも約２００倍さらに高い、請求項７に記載の方法。
10. 前記処理ガスは炭素源をさらに含む、請求項１に記載の方法。
11. 前記炭素源はシリコン炭素源からなる群から選択される、請求項１０に記載の方法。
12. 前記炭素源は化学式Ｓｉ_ｘＨ_ｙ（ＣＨ_３）_ｚを有する化合物群から選択され、前記化学式において、ｘは１〜６の整数であり、ｙおよびｚはそれぞれ０〜６の整数である、請求項１０に記載の方法。
13. 前記シリコンはテトラメチルジシランおよびメチル化シクロヘキサシランからなる群から選択される、請求項１１に記載の方法。
14. 前記炭素ドーピングされたシリコンエピタキシャル層は、１．８〜３．０原子パーセントの置換性Ｃ値を有する、請求項１０に記載の方法。
15. 結晶性表面および少なくとも１つの特徴表面を含む基板を工程チャンバ内に位置させるステップであって、ここで、前記特徴表面は、酸化物材料、窒化物材料、ポリシリコン、フォトレジスト、またはこれらの組み合わせからなる群から選択された材料を含むステップ；
    前記基板を約５５０℃以下の所定温度で加熱するステップ；および
    前記基板をシクロヘキサシランを含む処理ガスに露出させて結晶性表面と特徴表面に渡ってシリコン含有ブランケット層を蒸着させるステップであって、ここで、前記処理キャリアガスは、前記シクロヘキサシランよりも約１５０〜２５０倍さらに高い速度で流れるステップ；
    を含んでなされる、基板上にシリコン含有材料をブランケット蒸着する方法。
16. 前記処理ガスは化学式Ｓｉ_ｘＨ_ｙ（ＣＨ_３）_ｚを有する化合物群から選択された炭素源をさらに含み、前記化学式において、ｘは１〜６の整数であり、ｙおよびｚはそれぞれ０〜６の整数である、請求項１５に記載の方法。
17. 前記炭素源は、メチルシラン、ドデカメチルシクロヘキサシラン、またはテトラメチルジシランからなる群から選択される、請求項１６に記載の方法。
18. 前記炭素ドーピングされたシリコンエピタキシャル層は、１．８〜３．０原子パーセントの置換性Ｃ値を有する、請求項１５に記載の方法。
19. シクロヘキサシラン蒸着条件の確立は、前記工程チャンバの圧力を約１Ｔｏｒｒ〜１００Ｔｏｒｒに維持することを含む、請求項１５に記載の方法。
20. インレットおよびアウトレットが備えられた分解チャンバ；
    蒸着チャンバとして、チャンバディメンションと前記蒸着チャンバに作動的に連結した反対側末端を有する蒸着チャンバ；
    チャンバの一側末端に連結し、チャンバ内の蒸着圧力を２００Ｔｏｒｒ以下に維持させるように作動する高速ポンプ手段；
    ガスをチャンバ内に導入させ、ガスが一般的にガスインレットからポンプ手段の方向に流れるように前記チャンバの他側末端に隣接したガスインレット；
    基板をチャンバ内に支持させるための基板支持手段；および
    前記チャンバからキャリアガスを２００Ｔｏｒｒ未満の圧力を維持するのに十分な速度で疏開させる高速ポンプ；
    を含んでなされる、化学気相蒸着システムで基板上にエピタキシャル膜を形成するための装置。