JP6121993B2 - 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置 - Google Patents

半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置 Download PDF

Info

Publication number
JP6121993B2
JP6121993B2 JP2014514454A JP2014514454A JP6121993B2 JP 6121993 B2 JP6121993 B2 JP 6121993B2 JP 2014514454 A JP2014514454 A JP 2014514454A JP 2014514454 A JP2014514454 A JP 2014514454A JP 6121993 B2 JP6121993 B2 JP 6121993B2
Authority
JP
Japan
Prior art keywords
ge
doping
layer
dopant
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014514454A
Other languages
English (en)
Other versions
JP2014522576A (ja
Inventor
ジョナサン ティー ベセット
ジョナサン ティー ベセット
ヤン カイ
ヤン カイ
アグイレラ ロドルフォ イー カマチョ
アグイレラ ロドルフォ イー カマチョ
ジフェング リュー
ジフェング リュー
リオネル キメリング
リオネル キメリング
ユルゲン ミカエル
ユルゲン ミカエル
Original Assignee
マサチューセッツ インスティテュート オブ テクノロジー
マサチューセッツ インスティテュート オブ テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US201161495455P priority Critical
Priority to US61/495,455 priority
Application filed by マサチューセッツ インスティテュート オブ テクノロジー, マサチューセッツ インスティテュート オブ テクノロジー filed Critical マサチューセッツ インスティテュート オブ テクノロジー
Priority to PCT/US2012/027350 priority patent/WO2012170087A1/en
Publication of JP2014522576A publication Critical patent/JP2014522576A/ja
Application granted granted Critical
Publication of JP6121993B2 publication Critical patent/JP6121993B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/3027IV compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3223IV compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping

Description

関連出願との相互参照
本願は、2011年6月10日出願の米国仮出願第61/495,455号の利益を主張するものであり、同仮出願の全体を参照によって本願に援用する。

連邦政府による資金提供を受けた研究開発の記載
本発明は、海軍空中戦センター航空機部門から落札した契約第N00421−03−9−002号および空軍科学研究局から落札した契約第FA9550−06−1−0470号に基づく政府の支援を受けて成された。政府が本発明における特定の権限を有する。

本発明は一般に、半導体材料の電気的ドーピング技術に関し、より詳しくは、半導体デバイスの製造における半導体材料への高濃度ドーピングに関する。

半導体材料への高濃度電気的ドーピングは、高性能の電子および光電子デバイスを実現するために、ますますその重要性を増している。従来、1種または複数の電気的ドーパントを半導体材料に添加することができ、これはたとえば、半導体材料を成長させている間のin situ方式でのドーパント混入、既存の半導体材料中へのイオン注入、または既存の半導体材料へのドーパントの固相または気相拡散をはじめとする様々なドーピング方法によって行われる。

いずれのドーピング技術を用いるかを問わず、半導体材料中に混入されるドーパント種は電気的に活性化する必要がある。すなわち、ドーパント種は、半導体材料格子の中の、自由電気キャリア、すなわち正孔または電子をドーパント種による半導体の導電性に寄与させて、半導体材料の導電性を所望の方法で変化させるような部位に位置付けなければならない。

しかしながら、半導体材料内の活性ドーパントの濃度は、その材料中に実際に物理的に存在するドーパントの濃度よりはるかに低いことがありうる。一般に、半導体材料内の欠陥、たとえばドーピング工程そのものにより発生する損傷がドーパントの活性化を制限する可能性がある。一般に、高温でのアニーリングにより、ドーパントの活性化が促進されるとともに、格子の欠陥が低減されることが証明されている。しかし、アニーリングによってドーパントをごく高い程度まで活性化させるために必要な温度は、多くの応用において侵襲性が高すぎ、ナノメートルレベルのデバイス構成部を有する高度な半導体の製造シーケンスでは利用できない。高温アニーリング工程はまた、実際にドーパント種が半導体材料の外へと排出されてしまうほど、ドーパント拡散の度合を高める原因ともなりうる。

その結果、多くの半導体材料に関して、活性化ドーパントの濃度には、従来のドーピング工程のほとんどがそれを超えられない限界があることがわかっている。たとえば、イオン注入では、方向性を含めたドーパントの位置は十分に制御できるが、多くの材料について、重大な格子損傷を引き起こし、これは一般に、物理的には高濃度のドーパントが存在していたとしても活性ドーパントの割合が少なくなる原因となる。材料成長中のin situドーピングによる格子損傷は比較的少ないが、多くの材料について、in situでの高ドーピングは、たとえば表面ポイズニングにより、材料成長を低下させ、または時には停止させる可能性がある。その結果、材料成長中に利用可能なin situドーピングの濃度には限界が生じ、これは半導体材料中のドーパント種の固溶度より実際にはるかに低いかもしれない。固相拡散はその半導体材料の拡散特性によって限定され、気相拡散工程では、それに一般的に必要とされる温度が多くの材料によるナノスケールデバイスの製造において耐えられない。

したがって、多様な重要な半導体材料について、高濃度の活性ドーピングは依然として困難であり、従来のシリコンに基づく高スループットの製造工程と設備では一般的に不可能である。

本願では、半導体材料中の活性ドーパントを高濃度にするための、半導体材料の電気的ドーピングの方法が提供される。これらの方法は様々な用途、たとえば高性能光電子デバイスの動作を可能にする光子デバイスの製造やこのような光子デバイスを製造するための構造に使用できる。

半導体材料の電気的ドーピングのための1つの方法において、ある層厚の半導体材料の層を形成し、この層の形成中に、層厚全体にin−situでドーパント原子を混入する。形成された層は、選択されたドーパント型の第一のドーパント濃度を有する。次に、半導体材料層の形成後に、その層厚全体に追加のドーパント原子をex−situで混入し、層厚全体を通じて、その選択されたドーパント型の、第一のドーパント濃度より高い第二のドーパント濃度を得る。

このようなドーピング方法を用いて光子デバイスを形成する方法が提供され、これはたとえば、シリコン基板上にゲルマニウム活性層を形成し、活性層の形成中にゲルマニウ活性層のin−situ n型ドーピングを行うことによる。ゲルマニウム活性層形成後に、この活性層にn型ドーパント原子の貯蔵部が形成される。その後、ドーパント原子貯蔵部からドーパント原子をゲルマニウム活性層中に拡散させる。

光子デバイスの別の形成方法において、第一のシリコン電極を形成し、次にゲルマニウム活性層を第一のシリコン電極上に形成し、その間、層形成中にn型ドーパント原子をゲルマニウム層の中に含め、ゲルマニウムの真性ドーパント濃度より高いバックグラウンド電気ドーパント濃度を得る。次に、第二のシリコン電極をゲルマニウム活性層の表面上に形成する。形成されたゲルマニウム活性層に追加のドーパントをドープし、これは、レーザ利得媒質として電流励起ガイドモードをサポートするためのもので、その電気的活性化n型電気ドーパント濃度は、光子デバイスの電気損失を克服するために、バックグラウンドドーパント濃度より高い。

光子デバイスを形成するための構造が提供され、これはシリコン基板と、シリコン基板上に配置されたゲルマニウムの活性層と、を含み、ゲルマニウム活性層のn型ドーパント濃度は少なくとも約5×1018cm−3である。少なくとも1つのドーパント貯蔵層の積層体がゲルマニウム活性層の上に配置される。その積層体の中のこのようなドーパント貯蔵層の各々は、リンドーパント原子の少なくとも部分的単原子層からなる。積層体中の各ドーパント貯蔵層間にゲルマニウム封止層が配置される。

さらに、電流励起光子デバイスが提供され、これは2つのシリコン電極を含み、各電極が、光子デバイス全体の電気損失に寄与する電気損失率によって特徴付けられる。ゲルマニウム活性層が、活性層を電気的に励起する2つのシリコン電極間に配置される。ゲルマニウム活性層は、レーザ利得媒質として電流励起ガイドモードをサポートし、その電気的活性化n型電気ドーパント濃度は、光子デバイス全体の電気損失を克服するために、形成された活性層のバックグラウンドドーパント濃度特性より高い。

これらの方法と構造によって、これまでは達成できなかった動作パラメータを有する多様な高性能光電子デバイスとシステムが実現する。その他の特徴や利点は、以下の説明と添付の図面および特許請求の範囲から明らかとなるであろう。

半導体材料への高濃度活性ドーピングのための2段階式in situ−ex situ工程で実行される処理の概略図である。 それぞれバルク真性Ge、伸張歪真性Ge、伸張歪n+添加Geの遷移における伝導帯と価電子帯のグラフである。 それぞれバルク真性Ge、伸張歪真性Ge、伸張歪n+添加Geの遷移における伝導帯と価電子帯のグラフである。 それぞれバルク真性Ge、伸張歪真性Ge、伸張歪n+添加Geの遷移における伝導帯と価電子帯のグラフである。 Ge活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するex situドーピング工程を含む2段階式in situ−ex situドーピング工程の一例の概略断面図である。 Ge活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するex situドーピング工程を含む2段階式in situ−ex situドーピング工程の一例の概略断面図である。 Ge活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するex situドーピング工程を含む2段階式in situ−ex situドーピング工程の一例の概略断面図である。 Ge活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するex situドーピング工程を含む2段階式in situ−ex situドーピング工程の一例の概略断面図である。 Ge活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するex situドーピング工程を含む2段階式in situ−ex situドーピング工程の一例の概略断面図である。 Ge活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するex situドーピング工程を含む2段階式in situ−ex situドーピング工程の一例の概略断面図である。 Ge活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するex situドーピング工程を含む2段階式in situ−ex situドーピング工程の一例の概略断面図である。 図3A〜3Fに示される2段階式ドーピング工程の、時間に関するガスフローのグラフである。 Geの高濃度活性ドーピングのための、in situドーピング工程後に用いられる、イオン注入を含むex situドーピングの一例の概略断面図である。 Geの高濃度活性ドーピングのための、in situドーピング工程後に用いられる、イオン注入を含むex situドーピングの一例の概略断面図である。 図1の2段階式ドーピング工程で製造可能な縦型注入電流励起Geレーザの本体の設計の一例の概略斜視図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図6Aのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図3FのようなGe活性層とデルタドーピング層の、深さに関するPドーパント濃度のグラフである。 図3Fのようなin situでドーピングされ、デルタドーピング層を含むGe活性層の、ex situドーパント拡散ステップ後の、深さに関するPドーパント濃度のグラフである。 温度に関するGe中のPドーパントのイントリンシック(intrinsic)拡散率とエクストリンシック(extrinsic)拡散率のグラフである。 バックグラウンドドーピングが行われていないGe活性層の、深さに関するPドーパント濃度のグラフである。 図3Fのようなin situでドーピングされ、デルタドーピング層を含むGe活性層の、ex situドーパント拡散ステップ後の、波長に関するフォトルミネセンス強度のグラフである。 各種の注入部アニーリング条件でのリン注入Ge活性層の、波長に関するフォトルミネセンス強度測定値のグラフである。 各種の注入部アニーリング条件でのGe活性層へのリン−ヒ素共イオン注入の、波長に関するフォトルミネセンス強度のグラフである。 各種の注入部アニーリング条件でのGe活性層へのリン−アンチモン共イオン注入の組み合わせの、波長に関するフォトルミネセンス強度のグラフである。 縦型注入Geレーザ本体と、縦型注入Geレーザ本体からのレーザ発振放出を実験的に測定するために用いられる試験セットアップの概略図である。 図16のレーザの、それぞれそのレーザのレーザ発振閾値より下およびそのレーザのレーザ発振閾値より上の、波長に関するレーザ強度測定値のグラフである。 図16のレーザの、それぞれそのレーザのレーザ発振閾値より下およびそのレーザのレーザ発振閾値より上の、波長に関するレーザ強度測定値のグラフである。 図16のレーザの、電流密度に関するレーザ発光パワーの測定値のグラフである。

図1に関して、半導体材料のドーピングのための工程10の中で、第一の、in situドーピングステップ11を実行する。「in situドーピング」という用語は、本明細書において、半導体材料の形成中、たとえば材料の層を成長させている間に半導体材料中にドーパント原子を混入する工程を指す。その後、半導体材料の形成後に、この材料に対し、第二の、ex situドーピングステップ23が行われる。したがって、「ex situドーピング」という用語は、本明細書において、半導体材料、たとえば、それ以前にすでに形成された半導体材料の層の中にドーパント原子を混入する工程を指す。詳しくは後述するように、in situおよびex situドーピング工程は、相乗的に作用して、どちらのドーピングステップでも単独では実現できないレベルの活性化ドーパント濃度を達成しながら、半導体材料の電気的および機械的完全性を保持することができることを発見した。

ドーピングを行うべき半導体材料は、図1に示されるように基板12上に形成でき、所望の組成と構造を有する。基板は電気的ドープ材料でも真性材料でもよく、半導体材料自体で形成しても、その他の所望の組成で形成してもよい。半導体材料は、基板上にすでに配置された1つまたは複数の層の上に形成することができ、これらの層は下地の基板および形成される予定の半導体材料と均質でも異質でもよい。

図1に示されるように、in situドーピングステップ11の間に、そのような基板12が提供され、そこに半導体材料を形成するための1つまたは複数の種14を向ける(16)。半導体材料形成工程は、気相、液相工程としても、またはその他適当な技術でも実行できる。好適な気相材料成長方式の例には、化学気相成長法(CVD)、原子層堆積法(ALD)、分子線エピタキシャル成長法(MBE)、スパッタ堆積法等、様々な適当な工程がある。

半導体材料の形成中、半導体材料中にドーパント原子を混入するための1つまたは複数の種18を、半導体材料を形成するための種と共に基板12へと向ける(20)。その結果、半導体材料の形成中にドーパント原子21と半導体材料原子22が基板12上に生成され、それによってドーパント原子が、たとえば材料層の形成時に、半導体材料格子の中にその厚さ全体にわたって混入される。

in situドーピングステップは、詳しくは後述するように、成長させた半導体材料中のドーパント原子が所望の濃度となるように選択された条件で実行され、この濃度を本明細書において、バックグラウンドドーピングレベルまたはバックグラウンド電気キャリア濃度と呼ぶ。一般に、このin situで生成されたバックグラウンドドーピングレベルは、各用途に応じて理想的に選択できる。いずれの用途に関しても、このバックグラウンドドーピングレベルは、対応する拡散温度での真性半導体材料の電気キャリア濃度より高い電気キャリア濃度を提供し、すなわち、バックグラウンドドーピングにより提供されるキャリア濃度は半導体材料の真性キャリア濃度より高い。

所望のin situバックグラウンドドーピングステップが完了したところで、図1に示されるように、ex situドーピングステップ23が実行され、今度は外部供給源からさらに半導体材料を電気的ドーピングする。このステップでは、1つまたは複数の種24を、形成済みの、そのバックグラウンドドーピング濃度を有する半導体材料28に向け(26)、別のドーパント原子をバックグラウンドドーピング濃度まで追加する。たとえば、ドーパント原子の固体層29を半導体材料の表面上に形成できる。あるいは、ドーパント原子を半導体材料表面の中に、半導体材料内のある、選択された深さまで導入することもできる。ドーパント種24は、in situドーピングステップで使用されたものと同じであっても、異なっていてもよく、希望に応じて複数のドーパント種を含めることも可能である。したがって、このex situドーパントステップでのドーパント種は、材料の表面上または材料自体の内部のどちらのドーパント貯蔵部としても提供される。すると、貯蔵部からのドーパントが、たとえば図1に示されるような適当な熱工程によって材料の大部分にわたって拡散される(30)。

この熱工程30により、ドーパント種が半導体材料全体に拡散し、それによって材料の大部分にわたるドーパント種が活性化される。ここで熱アニーリングまたはその他の工程を各用途に応じた所望の程度まで利用して、ドーパント貯蔵部からのドーパント原子による正孔または電子が半導体材料に貢献できるようにしてもよい。詳しくは後述するように、このようなドーパント活性化処理のパラメータは、各製造シーケンスの制約の中で考慮しなければならない。

ドーパント貯蔵部形成23のためのこのex situドーピング工程と次の拡散30は、たとえば固体ドーパント供給源、気相ドーパント供給源または液相ドーパント供給源を使って実行でき、さらに、イオン注入、プラズマドーピング、または半導体材料層中に拡散可能なドーパント種を供給するその他の選択された工程を利用できる。

in situおよびex situドーピングステップの上記のような組み合わせによって、in situドーピングステップにより半導体材料中に生じるバックグラウンドキャリア濃度が、ex situドーパント拡散工程を促進し、その一方で半導体材料の損傷を最小限にすることがわかった。その結果、高濃度の活性化ドーパントを、in situステップだけ、またはex situステップだけでは達成不能な電気キャリア濃度で、半導体材料中に混入できる。達成可能なドーピングレベルに対する唯一の物理的制約は、ある条件下でのドーパントの沈殿であるかもしれないが、一般には、この工程は平衡状態にないため、半導体材料中のドーパントの固溶限を超えることができる。

具体的には、in situドーピングステップによって半導体材料の大部分にわたって混入されたドーパント原子は、その半導体材料の特徴である拡散率を有意に向上させるように動作する。したがって、それによってex situドーピングステップ中の半導体材料中へのドーパント原子の拡散が有意に促進され、実現可能な最終的なドーピング濃度を低下させる傾向のある他の工程を凌駕できる。ex situドーピングステップ中のドーパント原子の拡散は、in situドーピングステップ中の半導体材料格子の完全性を保持することによってさらに促進される。in situドーピングステップ中に発生する、比較的小さい結晶格子損傷と、その結果としての高い格子完全性は、ex situドーピングステップ中のドーパント拡散を助ける。ex situドーピング工程が、格子損傷および格子欠陥の導入も抑えるものである場合、ex situドーピングステップ中のドーパント拡散をさらに促進でき、非常に高濃度のドーピングを達成できる。

この高濃度ドーピング工程が特に好ましい半導体材料の一例はゲルマニウムである。ゲルマニウム(Ge)は本来的には間接遷移半導体材料であるが、擬似直接遷移材料として設計できる。図2Aに示されるように、真性バルクGeは、0.8dVの直接エネルギー遷移により特徴付けられ、これは光通信で最も一般的に使用される波長である1550nmの波長に対応する。伝導帯のΓ谷でのこの直接遷移と伝導帯のL谷でのより小さい間接遷移のエネルギーの差は約0.136eVである。1550nmの所望の波長での直接遷移を可能にするために、これらの伝導帯の谷のエネルギーを整合させなければならない。

真性Geに機械的な伸長歪を加えると、Geエネルギー帯が相応にシフトすることがわかっており、これが図2Bに示されている。伸長歪を受けると、伝導帯のΓ谷と伝導帯のL谷のエネルギーの差は約0.1%〜約0.3%の伸長歪で約0.11eVまで縮小する。このような伸長歪は、たとえばGeのそれと相応に不一致の結晶格子によって特徴付けられる基板材料、たとえばシリコン上にGeを成長させることによって加えられる。このような方法の例は、2005年9月20日発行の米国特許第6,946,318号、「Ge光検出器の形成方法(Method of Forming Ge Photodetectors)」に記載されており、その全体を参照によって本願に援用する。伸長歪0.25%の状態にした場合、図2Cに示されるように、n+ドーピング濃度は、約4×1019cm−3の電子がL谷を埋め、1550nmの波長での所望の0.76eVの遷移を実現できるものとなる。

従来のCVDエピタキシャル工程によるGeのin situ n型ドーピングで得られる活性キャリア濃度は、Ge成長中のドーパント混入とドーパントの外方拡散との間の微妙なバランスにより、わずか約1019cm−3であることがわかっている。比較的低温でのエピタキシャル成長は、ドーパント混入を増大させることができるとされているが、一般には、その結果として得られるGe層の品質は低く、混入されたドーパントのわずかな部分しか活性化されない。分子線エピタキシャル法(MBE)は、約1020cm−3の活性化n型ドーパント濃度を実現できることが証明されているが、MBEは、従来のCMOS製造工程がMBEを使用しないという点で、多くの製造シーケンスにとって非現実的な工程である。その結果、従来のシリコンベースのデバイスと構造は、MBE材料とモノリシックに集積できない。イオン注入は、高速熱アニーリング後のGe内の活性ドーパントを高濃度にできることが証明されているが、注入ドーズが高いと、結果として生じるイオン注入による損傷を除去しにくく、このように注入されたGeで形成される光デバイスの光損失が増大する。長時間の炉内アニーリングによればこのような注入による損傷を除去できることが証明されているが、アニーリング中のドーパント種の外方拡散によって、ドーピング濃度は大幅に低下する。

2段階式in situ−ex situドーピング工程は、光電子システム用のレーザ材料としてのGeの実用を可能にするGeドーピングレベルを達成するためのこのような限界を克服する。Geへのリン(P)ドーピングを考えると、in situドーピングステップではPドーピングによるキャリア濃度が1×1019cm−3となりえ、ex situドーピングステップ中のドーパント貯蔵部からのリンの拡散がキャリア濃度に対する二乗特性を有するエクストリンシックドーピング領域内で起こることがわかっている。

Geにリンをドーピングするための2段階式in situ−ex situドーピング法を分析する中で、理論的な計算から、2eVのGe内空乏形成エネルギーが3.5eVのSi内のそれより有意に低いため、空乏はドーパント拡散において、SiよりGeの中でより重要な役割を果たすことがわかった。Geは空乏メカニズムによって自己拡散し、その中で空乏は受容体として機能する。P、As、Sb等のn型ドーパントのGe中の拡散率は、Geの自己拡散の拡散率より高い。この事実から、n型ドーパントとGe空乏の間の引力相互作用の結果として、Ge内のドーパント拡散中にドーパント空乏(DV−)ペアが形成されることが明らかとなる。したがって、Ge中へのPドーパント拡散のモデリングに空乏メカニズムを当てはめることは合理的である。

Ge内の格子空乏の荷電状態は負の二重荷電と仮定される。したがって、二重荷電Geの拡散率、D(DV)は電気キャリア濃度に対する二乗特性を有すると考えることができ、以下のように表せる。
式中、DはGeのイントリンシック拡散率、nはあるGeサンプル中の平衡キャリア濃度、nはex situドーピングステップのドーパント拡散温度での伸長歪Geの真性キャリア濃度である。

Ge内の伸長歪が0.25%であるとすると、その結果としての遷移の減少と価電子帯分裂によって、伸張歪Geの真性キャリア濃度nは次式のようになる。
式中、Nは伝導帯の電子の有効状態密度、Nthは価電子帯の軽い正孔の有効状態密度、Nhhは価電子帯の重い正孔の有効状態密度、ΔEはΓ谷での軽い正孔と重い正孔の分裂エネルギーである。

上記の真性濃度では、ex situドーピングステップ中のGeへのリンドーパント拡散をフィックの第二法則によって以式で表すことができる。

この解析により、in situドープGeのエスクトリンシック拡散率が、拡散率のキャリア濃度に対する二乗特性によって真性Geのそれより有意に増大することがわかる。リン拡散は、in situドーピングによって相応に促進される。その結果、in situドープGe中へのリンの拡散速度は真性Ge中へのリンの拡散速度より有意に改善されることがわかった。このような拡散速度の増大は、表面と界面における外方拡散および界面欠陥トラッピングによるドーパント損失により、拡散ステップ中に一般的に発生するドーパント損失を克服する。それゆえ、in situドーピングステップからの拡散率増大を利用することにより、ex situドーピングステップも相応に促進される。その結果、以前は実現できなかったレベルのドーピング濃度が、2段階式in situ−ex situドーピング法により実現されることがわかった。この実現によって、結果的に得られる高濃度ドーピングゲルマニウムをシリコン電子デバイスに組み込み、1550nmの波長で動作するモノリシック光電子システムを生成することが可能となる。

このようなGeへの2段階式ドーピング法を応用するための一例において、従来のようなGe層成長中のin situドーピングによって実現可能なものより高いドーピングレベルの活性デバイス層を達成するために、高いキャリア濃度が望まれる選択された基板の上に、1つのGe層を成長させる。図3Aに関して、基板12は適当であればどのような材料として提供してもよいが、多くの用途において、GeまたはSiと同様であり、Geに選択された程度の機械的歪を与えることによって、前述の方法で伝導帯の谷を調整する格子構造を持つ材料を選択することが望ましい可能性がある。適当なII−VI族またはIII−V族基板を多くの用途に使用できる。シリコンまたは石英は、多くの用途にとって好ましい基板材料となりうる。基板は、そのデバイスの用途にとっての必要性に応じて適当なドーパント種と濃度でドーピングすることができ、これについての詳細は後述する。

従来の方法で、成長をベア基板上にも、またはたとえばGeメサ構造を形成するためにGe成長程度を制限するパターニング層を含む基板上にも実行でき、これについての詳細は後述する。たとえば、窓を有し、そこからGe成長を伝え、横方向へのGe成長を制限できるような二酸化シリコンのパターニング層を提供できる。このようなパターニングを用いた成長は、その用途に合わせて調整でき、これについての詳細は後述する。

図3Bに関して、多くの用途のために、第一のGeバッファ層40、すなわち歪層を基板12の上に形成してから、活性Ge層を形成することが好ましい可能性がある。バッファ層は、基板との格子ミスマッチによって誘導される歪を妥当なレベルまで緩和し、さらに転位のシンクとしても機能する。バッファ層は適当であればどの厚さでもよく、たとえば約15nm〜約80nmであり、その用途にとっての必要性に応じて、ドーピングしてもしなくてもよい。ある加工条件の下では、バッファ層は好ましくは、約25nm〜約80nmの厚さで形成することができる。その後、活性Ge層をこのバッファ層の上に、その用途にとって適当なあらゆる厚さに形成できる。

適当であればどの成長工程を利用してもよく、たとえばALD、MBEおよび、たとえば超音波真空CVD(UHVCVD)等のCVDがある。ここでUHVCVD工程を例にとって説明するが、これに限定されない。

Geをシリコン基板上に形成する、上記のような1つの例示的工程では、UHVCVDを約1×10−9torr未満の圧力で実行し、基板上にGe層(複数の場合もある)を生成する。成膜室の温度はまず、たとえば約720℃に設定し、その間、水素を流して、従来の基板クリーニングの後のシリコン層からすべての自然酸化物を除去して、シリコン表面をさらに清浄化し、基板表面の成長領域を不動態化する。水素の流速は、たとえば約5.5sccmとすることができ、それによって室内圧は約3.4×10−4mbarとなる。

選択された時間、たとえば約20分間クリーニングした後、システム温度をGeバッファ層成長温度、たとえば約320℃〜約500℃の温度まで下げる。選択されたバッファ層成長温度で安定したら、ゲルマニウム前駆ガス、たとえばGeHを基板に供給する。たとえば約360℃のバッファ層成長温度を用い、約7.5sccmのGeH流速で約60分間、室内圧約8×10−4mbarとして、バッファ層を生成できる。

Geバッファ層は一般的に必要ではなく、適当な用途ではGe層成長から除外できることがわかる。たとえば、選択されたGe成長工程で提供される歪が小さければ、ドーパント原子を分離できるドーパントトラップを含むバッファ層を除去できる。これは、非常に高いドーピングレベルが望まれる場合に魅力的な方法となりうる。その結果、ある工程シーケンスとデバイスの用途によって、このようなバッファ層が望ましくない場合、この工程ステップを省略できる。

バッファ層がシリコン基板上の所定の位置に形成された状態で、図3Cに関して、次に活性Ge層42を形成する。基板をその場に保持しながら、成膜室の温度を選択された活性層成膜温度、たとえば約500℃〜約720℃、たとえば約650℃に上昇させる。このGe層成長は、Ge活性層が選択された厚さになるまで、たとえば約120分間行う。成長中は、Ge前駆ガスGeHを選択された流速、たとえば約3.5sccmで流し、希望に応じて、選択されたドーパントガスを導入し、成長中にGe層にin situドーピングを行う。たとえば、PHガスを、たとえば約12sccmの速度、室内圧4×10−4mbarで導入し、前述の方法でリン原子を成長中のGe層の中に混入することができる。ドーパントの流速は、Ge層により受入可能な相応のドーパント添加レベルと、気相のドーパントの希釈に基づいて選択される。

高いin situドーピングレベルを達成するために、多くの用途に関して、Ge前駆ガスフローとドーパント前駆ガスフローの比を約3:1〜約4:1とすることが好ましい可能性がある。多くの用途に関して、in situドーピングステップでドーパント濃度を少なくとも約5×1018cm−3とすること、より好ましくは、合理的なGe成長温度、たとえば650℃でin situドーピング濃度を少なくとも約1×1019cm−3とすることが望ましい場合がある。これより高いin situドーピング濃度の達成は、Pの外方拡散とGeの結晶品質の間のバランスによって制限される。Ge結晶度は約600℃以下の成長温度で低下し、その一方で、Pは約650℃の温度で大きく外方拡散する。このように画定される小さい成長窓により、実現可能なin situ Pドーピング濃度は制限される。したがって、約650℃の温度でのUHVCVD成長が、多くの用途でのPのドーピングに好ましい可能性がある。

活性Ge層と下地のバッファ層が生成されたところで、ドーピング工程の第一のステップ、すなわちin situステップが完了する。その結果として得られる活性Ge層のドーピング濃度は、バックグラウンドin situドーピングレベルと呼ばれ、この濃度は第二の、ex xituドーピングステップによって増大される。

再び図1に関して、ex situドーピング工程23は、活性層中に拡散させるべきドーパントを活性層に追加するために適したどのような方法でも完了させることができる。活性層中に拡散させるべきドーパント貯蔵部を提供するために必要な特定の技術はない。一例では、図1に示されるように、Ge活性層の上に固体拡散源29を設けることができる。ここで挙げるGeの例では、Ge活性層の上に、この層中に拡散させるためのリン原子の貯蔵部を設けることができる。しかし、適当であればどのような工程を用いて固体拡散源を形成してもよく、前述のように、その代わりにイオン注入またはその他適当な工程を用いてGe活性層にドーパント源を提供することができ、これについての詳細は後述する。

まず、活性層上に形成される固体拡散源、すなわちドーパント貯蔵部の形成を考えると、リン原子をCVD、ALD、MBEまたはその他適当な工程によって供給し、Ge活性層の表面の上にリンドーパント原子の複数の単原子層、1つの単原子層、または部分的な単原子層の被膜を形成でき、いわゆるデルタドーピング層が生成される。

このステップの一例では、UHVCDによってGe活性層とバッファ層を形成した直後に、CVD室の温度をGe活性層成長温度から、たとえば約360℃〜約450℃、たとえば約400℃に下げる。流速5.5sccmのHを選択された期間にわたって流し続けて温度を安定化させ、その後、リン前駆体、たとえばPHを、たとえば約12sccmの流速で、選択されたリン原子被膜を提供するのに適した時間、たとえば約5〜10分間にわたり導入する。

流速は好ましくは、Ge層表面上のドーパント原子を高レベルとするために選択される。図3Dに関して、それによってGe活性層42の上にドーパント層44が形成される。ドーパント層44は、単原子層でも、部分的単原子層でも、または複数の原子層でもよい。

リン原子のドーパント層44が生成されると、図3Eに示されるように、この層のすぐ上にGe封止層46が形成される。封止層の機能は、デルタドーピングリン原子層を所定の位置に保持し、希望に応じて、追加のリン原子を堆積させるための表面を提供することである。Ge封止層は適当であればどのような厚さであってもよく、たとえば最低厚さは約1nm〜約20nmでもよく、Geの単原子層の一部、単原子層、または複数の単原子層として提供できる。Ge封止層にはドーピングしてもしなくてもよい。

Ge層は、CVDシーケンスを継続することによって、たとえばGeHをたとえば約3sccmの流速で、選択された時間、たとえば10分間流すことによって形成できる。温度は調整でき、またはドーパント堆積温度に保持できる。多くの用途に関して、温度をドーパント堆積温度に保持することが好ましい可能性がある。リンドーパントとGe封止層を、GeとPの固溶限が高くなるような比較的低い温度で成膜することが好ましい。

再び図1に関して、ドーパント貯蔵部の形成に続き、ドーパントを活性Ge層中に拡散させて(30)、in situドーピングレベルを向上させる。したがって、希望に応じて、複数のデルタドープ層を含めることによって、その後の拡散ステップでGe活性層の選択されたドーピングレベルを実現するのに十分なドーピング原子を提供することができる。それゆえ、適当であればいくつのドーパントと封止層でも含めることができ、たとえば、少なくとも約3つ、および時には8つまたはそれ以上であってもよい。図3Fはこのような状態の一例を示しており、4つのドーパント層44が設けられ、これらはGe封止層46によって分離される。

図4は、このGe層成長とデルタドープ層の形成をすべて1回のCVDシーケンスで実行するためのガスフロー制御方式の一例のグラフである。第一のバッファ層成長温度、たとえば360℃でGeHを流してドープなしのGeバッファ層を生成し、その後、選択された活性層成長温度、たとえば650℃でGeHとPHを流して、リンがin ituドープされるGe活性層を形成する。その後、GeHとPHを交互に流すことによって、Ge封止層により分離されるデルタドーピング層を形成する。この例示的工程を調整して、デルタドープ層形成中と封止層形成中の両方でGeHを流し続けることにより、Ge封止層にドーピングすることができる。

選択された数のリンドーピング層と封止層を形成した後、図3Fに示されるように、より厚いゲルマニウム層47を、たとえば前述のような方法で約20〜30分間の持続時間のGe成長ステップにより、キャップ層として形成できる。このキャップ層は、表面を酸化と汚染から保護し、さらにドーピング層からのドーパントの外方拡散を防止する。その代わりに酸化物、窒化物、シリコンまたはその他の材料のキャップ層を用いて、デルタドーピング積層体表面を保護することもできる。

この時点で、熱アニーリング工程またはその他の適当な方法を実行して、デルタドーパント層の積層体の中のドーパント原子をゲルマニウム活性層中に拡散させて、活性層内の活性ドーパント濃度を増大させる。多くの用途に関して、熱アニーリング工程は、それが活性層内に存在しうる結晶格子の損傷を修復する能力によって好ましい可能性がある。デルタドーピング層からドーパントを十分に拡散するために、少なくとも約500℃のアニーリング温度が好ましい可能性があり、Geの融点以下の最大アニーリング温度、たとえば約800℃が好ましい可能性がある。

多くの用途に関して、この温度範囲内の温度で実行される高速熱アニール(RTA)工程を、たとえば約5秒〜約5分間の時間にわたって使用できる。たとえば、3分間、600℃のRTAステップが適当である可能性があり、30秒間、700℃でのRTAもまた適当でありうる。したがって、一般に、拡散ステップの持続時間と温度の最適化には実験的解析が必要であることがわかる。このステップによって、ゲルマニウム活性層に活性リン原子を、in situドーピングステップで得られるものより高い濃度で均一にドーピングできる。それによって、封止されたドーパント層の積層体は、アニーリング中にシステム内に拡散する固体源ドーパントのカプセルを提供し、活性層全体にわたる高い活性ドーパント濃度を提供することがわかった。

図3Gに関してし、デルタドーピング層からのドーパントをGe活性層中に拡散させた後に、化学機械研磨ステップ(CMP)を行って、デルタドープ層と中間Ge封止層をGe活性層55の表面から除去することができる。その結果、すべてのドーパント源が除去され、所望の高濃度活性ドーパントを有する活性層55が得られる。CMPステップの完了時に、Ge活性層の高濃度活性ドーピングが完了する。

in situおよびex situドーピング工程のためのUHVCVDシーケンスのこの例は限定するものではなく、前述のように、他の工程も利用できる。たとえば、Geバッファと活性層を成長させ、CVD工程によってin situドープさせることができ、その後、各デルタドーピング層が適当なALDまたはMBE工程によって形成される。あるいは、Ge活性層成長とin situドーピングおよびデルタドーピング層形成を、すべてMBE工程で、またはすべてALD工程で実行することもできる。多くの用途に関して、CVD工程は、従来のシリコンCMOS加工との適合性によって、特に好都合である。これに対応して、従来のCMOS製造シーケンスおよび製造設備との統合も、CVD工程が最も好都合である。

前述のように、in situドーピングステップのために使用されるどの工程にも、適当であればどのようなex situドーピング工程でも使用できる。ex situドーピングをin situドーピングと同じ工程で実行する必要はなく、まったく異なる工程でも実行できる。前述のCVD、MBE、ALD工程に加えて、ex situドーピングステップの別の例では、ドーパント種を、その後Ge層の大部分に拡散させるために活性Ge層にイオン注入できる。

図5Aに関して、この工程の一例において、前述のようなGe層成長中のin situドーピング工程の後に、ドーパント原子をGe活性層42の表面の内部に注入する(50)。1つまたは複数のドーパント種をGe活性層中に注入できる。たとえば、リンイオン、ヒ素(As)イオン、アンチモン(Sb)イオンまたはその他の適当なドーパントイオンを、Ge活性層の表面の内部に単独で、または組み合わせて注入できる。適当な注入パラメータとしては、約100keV〜約400keVの注入エネルギー、約3×1015cm−2のドーズ、たとえば約7°の適当な傾斜角度がある。

図5Aに示されるように、イオン注入工程によって、活性Ge層42の表面上に損傷層52が形成され、これは活性Ge層の中の、注入エネルギーと注入ドーズに対応する深さまで延びる。この損傷層は、高濃度注入ドーパントを含み、Ge活性層のその深さまで拡散させることのできるドーパントの固体拡散源または貯蔵部として機能する。

イオン注入ステップの後、この構造に対して、前述のように熱アニーリングまたは別の適当な工程を施行し、注入されたドーパントをGe活性層中に拡散させる。好ましくは、約600℃〜約800℃の温度、約30秒〜約1880秒の持続時間でのRTA処理を多くの用途に使用できる。

図5Bに関して、注入されたイオンをGe活性層中に拡散させた後に、化学機械研磨ステップ(CMP)を行って、損傷された領域52をGe活性層の表面から除去する。その結果、厚さが薄くなった活性層55が得られ、その研磨面58において、イオン注入工程による結晶格子の損傷が除去される。CMPステップの完了時に、Ge活性層の高濃度活性ドーピングが終了する。

ex situドーピング工程は、上述のもの以外の工程で実行でき、イオン注入またはデルタドーパント層の形成に限定されない。半導体層のin situ成長およびドーピングの後に、気相源拡散、液相源拡散、またはその他の拡散工程を使って、その層のex situドーピングを行うことができる。

2段階式in situ−ex situドーピング工程によって可能となる高い活性ドーパント濃度で、ドーピングにより可能となる動作を実現するための光電子デバイスを製造できる。引き続き高濃度Geドーピングの例において、Geレーザを製造して、そのようなGeレーザを利用するシリコンベースの光電子システムの中の動作させることができる。

n型ドーピングレベルが1×1019cm−3であると、Geファブリペローキャビティの利得は約50cm−1になると推測されている。この程度のレベル利得では、光励起によりレーザ発振でき、それは光損失が主としてGe内のファセット損失と自由キャリア損失に限定されるからである。反対に、このようなキャビティの電流励起では、レーザ発振を可能にするために、追加として生じる電気コンタクトによる損失、ドープ多結晶Si等のシステム材料内の自由キャリア損失、コンタクト金属との相互作用による損失を克服しなければならない。電気コンタクトを有するGe導波路内のモード伝播のモデリングから、このような追加の損失は100cm−1より大きいことがわかる。

上記のシステム損失を克服するために、Ge利得を相応に増大させる必要があり、これはn型ドーピング濃度を約3〜5×1019cm−3のレベルまで増大させることによって実現される。前述のin situ−ex situドーピング工程で実現できるn型ドーピングレベルは4×1019cm−3であり、この要求事項を満たす。フォトルミネセンス(PL)強度、n型ドーピングレベル、材料利得測定値の相関によって、本明細書において、4×1019cm−3のn型ドーピングレベルは400cm−1より大きいGe材料利得に対応すると判断され、これは電気励起レーザデバイスの損失を克服するのに十分であり、それによってシリコンベースのGe光電子システムが実現する。

図6Aは、縦型注入Geレーザ60の本体の一例の概略斜視図であり、これは電流励起でのレーザ発振を可能にする高濃度活性ドーピングレベルを有するGeレーザキャビティ62を含む。図7Aに関して、縦型注入Geレーザ本体を製造するためのシリコンベース工程の一例において、選択されたドーピングレベル、たとえば約1×1019cm−3のシリコン基板70を提供し、これは基板がGeレーザキャビティに対するコンタクト電極として機能するのに十分な高さである。シリコン基板を、たとえば熱酸化によって酸化させ、基板の両側に二酸化シリコン(SiO)の層72を形成し、酸化物の厚さはたとえば約300nm〜約500nmである。

図7B〜7Cに関して、フォトリソグラフィステップで、二酸化シリコンの上層70をパターニングおよびエッチングし、酸化物層内にトレンチ74を画定し、トレンチの底にある程度の厚さの酸化物76を残す。このトレンチ画定エッチングは、反応性イオンエッチング(RIE)または、好ましくは酸化物の厚さに縦方向のトレンチ側壁を保持する、その他の適当な工程により行うことができる。次に、図7Cに示されるように、緩衝酸化物エッチング(BOE)のウェットエッチングを用いて、トレンチの底からある厚さの酸化物76を除去でき、その間、Geを成長させる位置でのシリコン基板表面へのプラズマ損傷を防止する。これによって、酸化物層内に完全に露出した窓78が形成される。

図7Dに関して、前述のin situ−ex situドーピング工程を、Geレーザキャビティ材料の成長と同時に実行する。一例において、酸化物窓の中のシリコン基板上に、厚さ約20nm〜約100nmのGeバッファ層80、厚さ約300nn〜約500nmのnリンドープGe活性層82、厚さ約300nm〜約500nmのリンデルタドーピング層とGe封止層の積層体84を上記の方法で成長させる。次に、図7Eに示されるように、たとえばプラズマ増強化学気相成長法(PECVD)によって、厚さ約300nm〜約500nmの二酸化シリコンまたはその他の適当な材料のキャップ層を形成して、Geおよびドーパント層を保護する。次に前述の方法での熱アニーリングステップを実行し、デルタドーピング層からドーパントをGe活性層中に拡散させる。

あるいは、活性層の成長しin situドーピングの後に、前述の方法で、Ge活性層82の中に、表面の注入領域からの拡散による活性層のドーピングに十分なドーズのドーパントイオンを注入することができる。次に、熱アニーリングステップを前述の方法で実行し、Ge活性層の表面から注入されたドーパントイオンを層の大部分にわたって拡散させる。

どのようなex situドーピング工程を行うかを問わず、アニーリングステップ完了時またはその後のステップ中に、CMPまたその他の平坦化工程を前述の方法で実行し、デルタドーピング層と封止層を除去するか、イオン注入された損傷表面領域を除去することにより、Geキャビティ活性層の表面88を露出させる。

図7Gに関して、次にGeキャビティに上側コンタクトを形成する。そのための工程の一例において、構造の上面に厚さ約200nmのアモルファスSi層90を成膜する。好ましくは低温での長時間のアニーリングステップを用いて、Hを排出する。長時間のアニーリングの一例では、約150℃〜200℃で12時間の第一のアニーリング、約200℃で8時間の第二のアニーリング、約300℃で2時間の第三のアニーリング、350℃で2時間の第四のアニーリング、400℃で1時間の最後のアニーリングを実行する。その後、アモルファスシリコンに、たとえばボロン注入によってドーピングし、Geレーザキャビティのためのコンタクト電極として機能するのに十分なドーピングレベルのpドープ層を形成する。この時点で、裏面の二酸化シリコン層を除去する。次に、適当なRTA工程を、たとえば約750℃で約1分間実行して、注入されたドーパントを活性化させ、アモルファスシリコンを結晶化して多結晶シリコンとする。

図7Hに示されるように、フォトリソグラフィを行ってフォトレジスト層をパターニングし、pドープ多結晶シリコン層90を、たとえばREIにより、下地の酸化物層72までエッチングすることによって上側電極を画定する。次に、図7Iに示されるように、フォトリソグラフィを実行してフォトレジスト層をパターニングし、下地の酸化物層72を、たとえばRIEにより、シリコン基板70までエッチングすることによって基板との金属コンタクトのための窓を画定し、これが下側電極として機能する。

レーザ本体構造を完成させるために、図7Jに示されるように、金属コンタクトのための適当な金属層、たとえば、それぞれ約100nm、約1μm、約100nmの相応の厚さのTi/TiN/Alの金属積層体を成膜する。図7Kに示されるように、金属積層体を、たとえばRIEを用いたリソグラフィによりパターニングし、上側のp型多結晶シリコン層との上側金属コンタクト96と、下側n型シリコン基板との下側金属コンタクト98を画定する。このステップで、縦型注入GeレーザのためのGeレーザキャビティおよびキャビティとの電気接続の構造体が完成する。この製造シーケンスは、従来のCMOS製造工程にシームレスに統合できるため、光電子システム内の対応するSi電子部品およびその他の特徴部とデバイスを形成するための加工をこの工程に続けて実行することができる。

ここまで説明したような電流励起Geレーザキャビティ構造では、レーザシステムの良好な動作のために、高いドーピング濃度と比較的厚い、欠陥のないレーザキャビティ材料の両方が必要となる。前述のドーピングおよびレーザ製造工程によれば、従来は達成が困難であったこれらの要求事項をどちらも満たす。Ge活性層の厚さ全体にわたって高濃度ドーピングを均一に行うことは、レーザの製造を可能にする上で特に重要である。CMOSに適合する製造工程と機器を使ってこの条件を達成できるため、これらの工程とその結果得られるデバイスを大量生産用のシリコンベースのCMOS製造シーケンスに組み込むことが可能となる。

[実施例1]
デルタドーパント層を用いるGe in situドーピングとex situドーピング
ホットウォールUHVCVD成膜装置を使って、Ge層を6”のSi(100)基板上にエピタキシャル成長させた。まず、厚さ30nmのGeバッファ層を360℃の温度でSi基板上に直接成長させた。次に、温度を650℃に上げ、3.8sccmのGeHと12sccmのPHのガスフローにより、ドーピングレベル1×1019cm−3でリンをin situドーピングした、厚さ300nmのGe層を成長させた。比較のためにGe成長中にin situドーピングを行わずに、厚さ300nmのGe層も成長させた。

次に、基板を400℃で12sccmのPHガスフローに5分間曝露し、同時に水素を脱着させた。その後、厚さ60nmの真性Ge層を400℃で成膜した。成膜装置内でPH飽和と真性Ge成長を数サイクル行い、Pドーパント原子の複数の層を封止した。いくつかのサンプルでは、4つの封止ドーパント層を形成し、その他のいくつかのサンプルでは、8つの封止ドーパント層を形成した。次に、一番上のGe封止層の上に厚さ100nmのSiO層を後のアニーリング中の外方拡散を防止するためのキャップ層として成膜した。その後、これらの層を、RTAにより、600℃〜750℃の温度範囲といくつかのアニーリング時間でアニーリングした。

成長させ、アニーリングしたサンプルについて二次イオン質量分析(SIMS)による測定を行い、アニーリングステップ前後のPドーパントの拡散プロファイルを測定した。Pドーパントの深さのプロファイルを、2nmの精度での深さに関して記録した。

図8は、デルタドーピング層形成直後でアニーリング前の、デルタドーピング層とGe活性層中の深さに関するPドーパント濃度の測定値のグラフである。Ge層の厚さの大部分において、リンのドーピング濃度は約6×1018cm−3と測定された。335nmまでの深さのPピーク濃度は、Pドープ封止層の領域にリンが蓄積されたことを示す。デルタ層間への真性Ge封止層の成膜中、成膜装置の温度を400℃以下に保持するが、P拡散は起こる。深さ335nm内の中の他のP濃度ピークは、P拡散が非対称であるため、あまり顕著ではない。ドーパントピークは、100nmの崩壊長でin situドープGe層に崩壊することがわかる。Geバッファ層とSi基板の界面においてPドーパント濃度が高いのは、ドープなしのGeバッファ層にドーパントが蓄積したことによるものであり、これが高い転位密度によるドーパントトラップとして機能する。

成長させたGe層についてホール効果測定を行い、電気的活性化Pドーパントの程度を測定した。測定された活性キャリア濃度は1.5×1019cm−3であり、これは、デルタ層を含む深さの総P濃度を厚さで割った、SIMSプロファイルから判断される平均物理的濃度である4.4×1019cm−3と対照的である。このような測定値の違いから、デルタ層のP原子がGe層の中で電気的に活性化されないこと、およびin situドープGe層中にPを拡散させることによって良好な単結晶品質を持つ、より高いドーピング濃度を達成するために構造のアニーリングが好ましいことが裏付けられる。

この構造に対して各種の条件下での高速熱アニーリングを行い、SIMSおよびホール効果測定を使って、ドーパント分散プロファイルと電気的活性化ドーパントの濃度を調べた。ホール効果測定セットアップの標準測定誤差は±10%に設定した。

図9は、深さに関するリンドーパントの濃度のグラフである。明確にするために記せば、このグラフでは、一番下のデルタドーピング層とGe活性層表面との界面の位置が深さゼロに設定されている。濃度勾配によって、Pドーパントは、より長いアニーリング時間で、デルタ層からGe活性層のより深くまで拡散することがわかった。アニーリング時間は、Ge活性層の厚さ全体にわたる高いキャリア濃度と均一なドーパント分散プロファイルが望ましいことを鑑みて判断した。これらの検討結果に基づき、600℃で3分間のRTAにより、ここで用いられる工程パラメータについて最適なドーパント拡散が得られることが結論付けられた。この場合、SIMSで測定したところ、単結晶Ge活性層で2.5×1019cm−3の平均キャリア濃度が均一に分散された。600℃で3分間のRTAステップによるホール効果測定データは、Ge活性層の大部分における活性キャリア濃度が(2.8±0.3)×1019cm−3であることを示した。これは、リンドーパントが600℃、3分間のRTAステップで完全に活性化されることを実証している。

600℃、650℃、700℃でのRTA工程からのデータに基づき、Geの二重荷電イントリンシック拡散率を測定し、これを図10のグラフに示す。一般に、拡散率はアレニウスの特徴によって温度に関係付けられ、したがって、これら3つのデータポイントのフィッティングに表現
を用いた。抽出された活性化エネルギーEa=1.98eVであり、前指数因子は
=2.2×10−4cm/sであり、これはほぼ予測された計算と同程度である。伸長歪Geの真性キャリア濃度は、600℃で2.09×1017cm−3、700℃で3.88×1017cm−3であった。Ge活性層成長中のin situドーピングステップによって、アニーリング前のGe層内のキャリア濃度は7×1018cm−3に増大した。したがって、in situドープGe領域のエクストリンシック拡散率は、図10の四角で示されるように、真性Ge内の拡散率より約2桁高い。

このような結果は、Geに関するキャリア濃度への拡散率の二乗特性により、Pドーパント拡散がinsituドーピングによって有意に改善されることを裏付けている。Si基板上への真性エピタキシャルGe層成長と比較して、Si上にin situドープGeを設けた膜での拡散は有意に速い。アニーリング中にドーパント損失も見られ、これはアニーリング時間を長くすると平均P濃度が減少することから判断される。したがって、表面と界面へのドーパントの外方拡散に打ち勝つには、エピタキシャルGe層中への拡散をより速くすることが好ましい。

in situ拡散による拡散率の改善はさらに、in situドープGe活性層とドープなしGe活性層のSIMSドーパントプロファイルデータの比較によっても裏付けられる。図11は、成長中にin situドーピングを行わずに成長させたGe活性層の、深さに関するリンドーパント濃度のグラフである。このグラフにおいて、一番下のデルタドーピング層とGe活性層表面との界面は、深さ約275nmにある。このグラフは、デルタドーピング層の形成後と、デルタドーピング層形成に続くアニーリング後の両方のドーパント深さプロファイルを示している。Ge活性層の大部分において、ドーパント濃度は約3×1017cm−3である。600℃、1分間のRTAステップの後の、Ge活性層の大部分でのドーパント濃度は約3×1018cm−3である。

この測定値は、in situドーピングと、デルタドーパント積層体形成後のアニーリングの後のGe活性層の大部分におけるリン濃度の測定値、(2.8±0.3)×1019cm−3と顕著に異なる。in situドーピングステップとex situドーピングステップを組み合わることによって、Ge活性層の大部分のドーパント濃度が少なくとも1桁増大することが実証された。

活性化ドーパント濃度をさらに定量化するために、各種のアニーリング条件でのGe活性層のサンプルのフォトルミネセンスを測定した。光活性ドーパント濃度は、電気活性濃度と等価であるため、この測定値は活性化されたドーパント濃度をさらに証明することになる。図12は、時間と温度の異なるアニーリングと、アニーリングを行わなかったサンプルおよび、in situドーピングは行ったがex situドーピングを行わなかった、エピGeと呼ばれるGe活性層についての、波長に関するフォトルミネセンス強度の測定値のグラフである。ピークがより長い波長へとシフトしているのは、キャリア濃度の増大と一致している。

[実施例2]
イオン注入によるGeへのin situドーピングとex situドーピング
ホットウォールUHVCVD成膜装置を使って、Ge層を6”のSi(100)基板上にエピタキシャル成長させた。まず、厚さ30nmのGeバッファ層を360℃の温度でSi基板上に直接成長させた。次に、温度を650℃に上げ、3.8sccmのGeHガスフローと12sccmのPHガスフローにより、ドーピングレベル1×1019cm−3でリンをin situドーピングした、厚さ500nmのGe層を成長させた。

活性化層を成長された後、下表1のような3種類のイオン注入工程を実行した。

注入後、サンプルにアニーリングを行い、注入されたイオンをGe活性層中に拡散させた。温度600℃〜800℃、持続時間30秒〜180秒のRTA工程を実行した。

図13は、リン注入Ge活性層の、波長に関するフォトルミネセンス強度の測定値のグラフである。1660nmの波長でのピーク強度測定値は、リン注入と750℃で1分間のアニーリングにより得られる約4×1019cm−3の活性化ドーパント濃度に対応する。

図14は、Ge活性層内へのリン−ヒ素共イオン注入の組み合わせの、波長に関するフォトルミネセンス強度のグラフである。波長1680nmでのピーク強度測定値は、リン注入と750℃で1分間のアニーリングにより得られる約5.5×1019cm−3の活性化ドーパント濃度に対応する。

図15は、Ge活性層内へのリン−ヒ素共イオン注入の組み合わせの、波長に関するフォトルミネセンス強度のグラフである。波長1700nmでのピーク強度測定値は、リン注入と700℃で3分間のアニーリングにより得られる約8.7×1019cm−3の活性化ドーパント濃度に対応する。

[実施例3]
Geレーザの製造と動作
縦型注入電流励起Geレーザを前述の図7A〜7Kの製造シーケンスで製造し、その際、上記の実施例1の工程を用いて、厚さ30nmのGeバッファ層と約300nmのGe活性層を生成し、1×1019cm−3のリンドーピングでin situドーピングし、ここでは、これを図7Dに示される二酸化シリコン層内のトレンチ窓の中にメサ構造を成長させるために行った。4つの封止リンデルタ層を形成し、外方拡散を防止するために、厚さ100nmの二酸化シリコンのキャップ層を設けた。デルタドープ層からリンをGe活性層中に拡散させるための熱アニーリングを、700℃で1分間のRTAによって行った。次に、この構造を図7FのようにCMPによって平坦化し、デルタドーピング層とキャップ層を活性Ge層表面から除去した。CMPの後に残っているGe活性層の厚さを、基板全体にわたって測定したところ、表面の位置に応じて100nm〜300nmで変化することがわかった。CMP後の導波路の重大なディッシングにより、導波路内でサポートされる光モードを正確に測定することができなかった。最大の導波路で、6つのキャビティモードまでサポートできる。

次に、図7G〜7Kの方法で、厚さ180nmのアモルファスSi層をPECVDによって成膜し、その後、1020cm−3のドーピングレベルまでリンを注入した。750℃で1分間のドーパント活性化アニーリングステップの後に、TiとAlからなる金属層積層体を成膜して、上下のコンタクトを形成した。電流狭窄を優良にするように、酸化物トレンチを決定した。n型Ge活性層に確実に均一なキャリア注入を行うために、上側コンタクト金属をGe層の上に堆積させた。ダイシング後に、導波路を劈開して、Ge活性層の導波ファセットを露出させた。このファセットの上に、酸化物保護層を持たないデバイスで観察される汚染および光ミラー衝撃劣化(catastrophic optical mirror damage)から保護するための酸化物薄膜を成膜した。

Ge導波キャビティからの発光を、ロックイン検出機能を持つ冷却InGaAs検出器を備えたHoriba Micro PLシステムにより測定した。発光パワー測定は、ファイバ端をサンプル位置に置いたシングルモード光ファイバに連結された民生用の1550nmレーザからの光を使って校正した。校正中、検出が入力パワーと線形の関係であることを確認した。Geキャビティの電流励起は、電流パルス幅が20μs〜100msの範囲のパルス発生器により供給した。デューティサイクルは、電流加熱効果を縮小するために、2%〜50%の間、一般には4%とした。レーザを金属プローブと接触させ、バイアス回路内に直接設置した誘導型センサを使って電流を測定した。図16は、Geレーザ60の特徴に関する実験的セットアップ150を示している。

Geレーザキャビティを電流励起し、それによる発光スペクトルを測定した。すべての測定は、サンプルを15℃の熱電気クーラ上に設置して行った。しかしながら、局所的なデバイス温度はこれより高い可能性があったが、高い電流注入のために、正確には測定できなかった。

図17Aは、レーザ発振閾値以下の発光スペクトルの測定値のグラフである。図17Bは、レーザ発振閾値より高い発光スペクトルの測定値のグラフである。これらのスペクトルは短い積分時間を使い、広いスペクトル分析を確実に行えるようにした。図17Aのグラフは、レーザ発振閾値以下では、レーザからノイズフロアより上のスペクトル特徴は現れなかったことを示している。注入電流密度が閾値より大きくなると、図17Bに示されるように、急峻なレーザ発振線が現れた。個々の発振線の観察された線幅は、この測定セットアップのスペクトル分解能の1.2nm以下である。図17Bのレーザ発振スペクトル強度のグラフでは2本の線が示されている。キャビティ自由スペクトル領域(FSR)は1nmと推測され、グラフ内の線の間隔はFSRの倍数となりうる3nmである。

図18は、電流密度に関するレーザ発光パワーのグラフである。約280kA/cm2のレーザ発振閾値が明確に見える。この測定は、図16の測定システムを使って行われ、機器のスペクトル分解能は10nmと広かった。データポイントの数は、高電流レベルでの金属コンタクト破壊によって制限された。1mWの発光パワーは低い方の推定値であり、1500nm〜1650nmの波長範囲で測定された。

これらの例は、2段階式in situ−ex situ高濃度ドーピング法により、レーザ利得媒質としてのGe内で、利得材料の電流励起レーザ構成の損失を克服するガイドモードを利得媒質中に生成するのに十分なドーピング濃度での均一な活性化n型ドーピングを行うことにより、Geレーザ利得媒質をシリコンベースの電気光学システムの中に統合できることを実証している。

前述のように、2段階式in situ−ex situドーピング法は、例として挙げられたGeのドーピングに限定されない。電気的ドーピングが望まれるどのような半導体材料も、2段階式in situ−ex situドーピング法に従って加工できる。この方法により、従来のドーピング技術ではこれまで実現できなかったデバイスとシステムの製造が可能となる。

もちろん、当業者は本発明の工程に様々な改変や追加を行うことができ、これも技術に対する本発明の貢献の主旨と範囲から逸脱しないことがわかる。したがって、本願により請求される保護は、特許請求の範囲の主旨および本発明の範囲内に公正に含まれるすべての均等物にまで及ぶとみなすべきであると理解する。

特許請求の範囲は以下のとおり。

Claims (5)

  1. 光子デバイスを形成する方法において、
    第一のシリコン電極を形成するステップと、
    前記第一のシリコン電極の上にゲルマニウム活性層を形成し、前記ゲルマニウム活性層の形成中にn型ドーパント原子をin situドーピングにより混入させ、ゲルマニウムの真性ドーパント濃度より高いドーパント濃度とするステップと、
    前記ゲルマニウム活性層の表面上に第二のシリコン電極を形成するステップと、
    前記ゲルマニウム活性層に追加のドーパントをex situドーピングによりドープするステップであって、その電気的に活性化したn型ドーパント濃度が前記in situドーピングにより混入されたドーパント濃度より高いステップと、
    を含むことを特徴とする方法。
  2. 請求項に記載の方法において、
    前記ゲルマニウム活性層は、化学気相成長法により形成されることを特徴とする方法。
  3. 請求項に記載の方法において、
    第一のシリコン電極を形成するステップが、電気的にドープされたシリコン基板を提供するステップを含むことを特徴とする方法。
  4. 請求項1に記載の方法において、
    第二の電極を形成するステップが、前記ゲルマニウム活性層の上にアモルファスシリコンの層を形成するステップと、前記アモルファスシリコンを多結晶シリコンに変換するステップを含むことを特徴とする方法。
  5. 請求項1に記載の方法において、
    前記ゲルマニウム活性層にex situドーピングによりドーピングするステップが、前記ゲルマニウム活性層に、少なくとも約2×1019cm-3の電気的に活性化したn型ドーパント濃度となるようにドーピングするステップを含むことを特徴とする方法。
JP2014514454A 2011-06-10 2012-03-01 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置 Active JP6121993B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US201161495455P true 2011-06-10 2011-06-10
US61/495,455 2011-06-10
PCT/US2012/027350 WO2012170087A1 (en) 2011-06-10 2012-03-01 High-concentration active doping in semiconductors and semiconductor devices produced by such doping

Publications (2)

Publication Number Publication Date
JP2014522576A JP2014522576A (ja) 2014-09-04
JP6121993B2 true JP6121993B2 (ja) 2017-04-26

Family

ID=45937542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014514454A Active JP6121993B2 (ja) 2011-06-10 2012-03-01 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置

Country Status (4)

Country Link
US (2) US9692209B2 (ja)
EP (1) EP2718962A1 (ja)
JP (1) JP6121993B2 (ja)
WO (1) WO2012170087A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107085A1 (de) * 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
SG11201802818VA (en) * 2015-10-13 2018-05-30 Univ Nanyang Tech Method of manufacturing a germanium-on-insulator substrate
JP6598630B2 (ja) * 2015-10-22 2019-10-30 株式会社Screenホールディングス 熱処理方法
US10043666B2 (en) * 2016-02-26 2018-08-07 Applied Materials, Inc. Method for inter-chamber process
US20180151361A1 (en) * 2016-11-29 2018-05-31 President And Fellows Of Harvard College N-type doping of strained epitaxial germanium films through co-implantation and nanosecond pulsed laser melting
US10342110B1 (en) * 2018-09-14 2019-07-02 Serendipity Technologies LLC. Plasma power generator (z-box and z-tower)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34509A (en) * 1862-02-25 Improved shot-hole stopper
DE1544273A1 (de) 1965-12-13 1969-09-04 Siemens Ag Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
US4392297A (en) * 1980-11-20 1983-07-12 Spire Corporation Process of making thin film high efficiency solar cells
US4593307A (en) * 1983-06-30 1986-06-03 International Business Machines Corporation High temperature stable ohmic contact to gallium arsenide
JPH0783028B2 (ja) 1986-06-02 1995-09-06 株式会社日立製作所 半導体装置及び製造方法
JP3023982B2 (ja) * 1990-11-30 2000-03-21 東京エレクトロン株式会社 成膜方法
US5332689A (en) * 1993-02-17 1994-07-26 Micron Technology, Inc. Method for depositing low bulk resistivity doped films
US6723621B1 (en) 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
US6599781B1 (en) * 2000-09-27 2003-07-29 Chou H. Li Solid state device
WO2004001857A1 (en) 2002-06-19 2003-12-31 Massachusetts Institute Of Technology Ge photodetectors
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
EP1642331B1 (de) * 2003-07-08 2013-04-03 Infineon Technologies AG Herstellungsverfahren einer integrierten schaltungsanordnung mit niederohmigen kontakten
US7294848B2 (en) * 2005-05-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting Group IV semiconductor devices
WO2006132659A2 (en) * 2005-06-06 2006-12-14 President And Fellows Of Harvard College Nanowire heterostructures
US7596158B2 (en) 2005-10-28 2009-09-29 Massachusetts Institute Of Technology Method and structure of germanium laser on silicon
EP1952495B1 (en) * 2005-10-28 2017-12-06 Massachusetts Institute of Technology (MIT) Method and structure of germanium laser on silicon
JP5003013B2 (ja) * 2006-04-25 2012-08-15 株式会社日立製作所 シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP2009054873A (ja) * 2007-08-28 2009-03-12 Toshiba Corp 発光素子
JP5117156B2 (ja) * 2007-10-05 2013-01-09 株式会社日立製作所 半導体装置
WO2010055750A1 (ja) * 2008-11-12 2010-05-20 株式会社日立製作所 発光素子並びに受光素子及びその製造方法
EP2202784B1 (en) * 2008-12-29 2017-10-25 Imec Method for manufacturing a junction
US20120024223A1 (en) * 2010-07-02 2012-02-02 Matheson Tri-Gas, Inc. Thin films and methods of making them using cyclohexasilane
JP2013531899A (ja) * 2010-07-02 2013-08-08 マシスン トライ−ガス インコーポレイテッド Si−含有材料および置換的にドーピングされた結晶性si−含有材料の選択エピタキシー
EP2461352B1 (en) * 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
US9202693B2 (en) * 2013-01-28 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication of ultra-shallow junctions

Also Published As

Publication number Publication date
EP2718962A1 (en) 2014-04-16
US9692209B2 (en) 2017-06-27
WO2012170087A1 (en) 2012-12-13
US20180198256A1 (en) 2018-07-12
JP2014522576A (ja) 2014-09-04
US20140254620A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
JP5404858B2 (ja) 高速CMOS共存Ge−オン−インシュレータ光検出器の構造および製作方法
US10505026B2 (en) Advanced wafer bonded heterojunction bipolar transistors and methods of manufacture of advanced wafer bonded heterojunction bipolar transistors
US6914256B2 (en) Optoelectronic devices having arrays of quantum-dot compound semiconductor superlattices therein
JP5122130B2 (ja) 格子整合されなかった基板上に応力緩和層構造を形成する方法
US5985687A (en) Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
EP2509119B1 (en) Light emitting element and method for manufacturing same
CN102067343B (zh) 用于制造光电子器件的方法以及光电子器件
JP5399335B2 (ja) 光デバイスの製造方法
US10002981B2 (en) Multi-junction solar cells
JP2005526384A (ja) ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造
US20100019355A1 (en) Multi-Level Nanowire Structure And Method Of Making The Same
EP1631980B1 (en) Methods of incorporating germanium within cmos process
Koerner et al. Electrically pumped lasing from Ge Fabry-Perot resonators on Si
Nam et al. Strained germanium thin film membrane on silicon substrate for optoelectronics
TWI413262B (zh) 二極體
US20090020768A1 (en) Buried contact devices for nitride-based films and manufacture thereof
US20080187018A1 (en) Distributed feedback lasers formed via aspect ratio trapping
US7838894B2 (en) Optical device having photoelectric conversion layer
Roucka et al. High-performance near-IR photodiodes: A novel chemistry-based approach to Ge and Ge–Sn devices integrated on silicon
US6878562B2 (en) Method for shifting the bandgap energy of a quantum well layer
JP4902092B2 (ja) 等電子コドーピング
TW201131795A (en) Nanowire structured photodiode with a surrounding epitaxially grown p or n layer
KR20080076694A (ko) 반도체 발광 소자, 및 그것을 이용한 광전자 집적 회로, 및광전자 집적 회로의 제조 방법
US20030042492A1 (en) Semiconductor laser and fabricating method therefor
Stankovic et al. 1310-nm hybrid III–V/Si Fabry–Pérot laser based on adhesive bonding

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6121993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150