JP2013030798A - 多接合太陽電池 - Google Patents

多接合太陽電池 Download PDF

Info

Publication number
JP2013030798A
JP2013030798A JP2012222149A JP2012222149A JP2013030798A JP 2013030798 A JP2013030798 A JP 2013030798A JP 2012222149 A JP2012222149 A JP 2012222149A JP 2012222149 A JP2012222149 A JP 2012222149A JP 2013030798 A JP2013030798 A JP 2013030798A
Authority
JP
Japan
Prior art keywords
substrate
layer
solar cell
junction
photovoltaic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012222149A
Other languages
English (en)
Inventor
James Fiorenza
フィオレンザ、ジェイムズ
Anthony J Lochtefeld
ロチテフェルド、アンソニー・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amber Wave Systems Inc
Original Assignee
Amber Wave Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amber Wave Systems Inc filed Critical Amber Wave Systems Inc
Publication of JP2013030798A publication Critical patent/JP2013030798A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0384—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including other non-monocrystalline materials, e.g. semiconductor particles embedded in an insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/043—Mechanically stacked PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/078—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers including different types of potential barriers provided for in two or more of groups H01L31/062 - H01L31/075
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】 太陽光を電力に変換する多接合太陽電池を提供する。
【解決手段】 上部表面と底部表面を有する半導体基板、前記基板の上部表面に近接して配置され、上部開口を定める上部絶縁層、前記基板の底部表面に近接して配置され、底部開口を定める底部絶縁層、前記上部開口内に配置され、前記半導体基板に格子不整合し、前記基板に最も近い第１結晶質層の表面で生じた格子不整合欠陥の大部分は、前記上部開口内で終了する第１結晶質層、及び前記上部開口内に配置され、前記半導体基板に格子不整合し、前記基板に最も近い第２結晶質層の表面で生じた格子不整合欠陥の大部分は、前記底部開口内で終了する第２結晶質層を含む構造。
【選択図】図６

Description

本発明は、太陽光を電力に変換する多接合太陽電池に関するものである。
格子整合または準格子整合の必要性は、高効率のＩＩＩ−Ｖ族多接合太陽電池を構築する取り組みの上での制約である。太陽電池の格子整合は、電子−孔子ペアの非放射再結合を招く可能性がある結晶学的欠陥を減少させる（ｐ−ｎ接合が電子−孔子ペアを分離する前に電子−孔子ペアが再結合した時、太陽電池の効率が減少する）。現在のところ、格子整合の必要性は、太陽電池に用いる材料の選択に大きく影響し、その結果、効率は妥協して解決する場合がある。
太陽光を電力に変換する多接合太陽電池を提供する。
本発明の実施例は、格子整合の必要性によって制約を受けることなく、多接合太陽電池のさまざまな材料が電池の性能を向上するように選択することができる。一般のＩＩＩ−Ｖ族半導体のバンドギャップと格子定数が図１に示されている。現在、ゲルマニウム基板上に形成された、実質的に格子整合されたリン化インジウムガリウム／ガリウムヒ素／ゲルマニウム（InGaP／GaAs／Ge）構成（図１の点線に示されている）を用いた太陽電池が、太陽光を電力に変換する、相対的に高い効率（４０.１％）を達成している。太陽電池のエネルギー変換効率（η“eta”）は、太陽電池が電気回路に連結された時の、吸収された光エネルギーが電気エネルギーに変換されて太陽電池に収集された比率である。この値は、以下の方程式に基づいて、最大出力点Pmを基準試験条件（STC）下の入力光輝度（E，W/m2）と太陽電池の表面積（Ac，m2）で割ることで算出することができる。
Figure 2013030798
STCは、一般的に２５℃の温度、気団１.５（ＡＭ１.５）のスペクトルを有する１０００W／m2の放射照度である。
３接合太陽電池は、格子整合に関係なく効率を高めるように適合されるが、格子整合された材料のバンドギャップ（下記の表１に示される）が太陽スペクトルを捕獲する準最適な手法を提供するため、上述のInGaP／GaAs／Ge構造以外の構造を用いることができる。特に、太陽電池の理論効率は、太陽のスペクトルのそれぞれの部分の光子エネルギーに近いバンドギャップを有する材料を用いて太陽のスペクトルの各部分を吸収した時、理論効率の最大に到達する。図１の例では、GaAsの１.４２eVのバンドギャップは、InGaPとGeの３接合太陽電池の中間材料として、より適当となるようにモデル化することによって決定された約１.１eVのバンドギャップから離れている。モデル化は、バンドギャップが変数の１つである各サブセルの数学的モデルを作り、互いに等しい電流を設定して、各バンドギャップを変える効率最適化アルゴリズムを実行することが含まれた。
多接合セルを構成する、異なる光起電性電池は、“サブセル”と呼ぶことができ、光起電性サブセル（photovoltaic sub-cell）または太陽電池サブセル（solar sub-cell）を含む。よって、サブセルは、完全に機能的な光起電性電池であり、複数（multiple）のサブセルは、ここに記述される素子に含まれる。多接合太陽電池のサブセルの材料の好適なバンドギャップは、さまざまな要素によって決まる。サブセルのバンドギャップが高過ぎる場合、バンドギャップより低いエネルギーを有する光子は、吸収されることなくサブセルを通過することができ、それが下部のセルによって吸収されない限り、その光子のエネルギーは失われる可能性がある。サブセルのバンドギャップが低過ぎる場合、より多くの格子がそのサブセルによって吸収される可能性があるが、比較的高いエネルギーの光子は、非効率的に吸収される可能性がある。好適なバンドギャップのエネルギーは、これらの両者の効果の妥協を表す。

Figure 2013030798
図２は、６３.２%の効率で太陽エネルギーを電気に変換する理論的能力を提供するバンドギャップを有する３接合太陽電池に対する材料のいくつかの可能な組み合わせを表示している。
以下に詳しく述べられるように、シリコンを多接合太陽電池の中間サブセルとして用いる実施例は、性能の改善とコスト削減を提供する。ここに記述されたさまざまな実施例は、シリコン基板と現代のシリコンプロセスを用いて、シリコンを太陽電池の構造に用いている。いくつかの実施例では、アスペクト比捕獲（aspect ratio trapping; ART）技術は、シリコン上に高品質の格子不整合の材料を堆積する効果的なメカニズムを提供している。例えば、米国特許出願番号２００６／０２９２７１９を参照することにより本明細書に組み込まれる。
ゲルマニウムとGaAsの格子接合性により、ゲルマニウムが目下のところＩＩＩ−Ｖ族太陽電池にて好んで用いられる基板であるが、ゲルマニウムを基板として用いることに２つの実際の問題が関わる。まず、ゲルマニウム基板はＩＩＩ−Ｖ族太陽電池の高いコストの一因となる。ゲルマニウム基板はシリコン基板より小さく、高価であり、現在のシリコンプロセスのコスト削減の技術を用いることができない。また、ゲルマニウム基板の限られた供給は、これらの素子のマーケットの成長を制限する。
２つの主要な技術障害がシリコンプラットフォームへのＩＩＩ−Ｖ族太陽電池の統合を妨げるが、格子定数の不整合と熱膨張係数の不整合である。特に、シリコンより大きい格子定数を備えた材料がシリコン上に成長する時、Siテンプレートのより短い原子間距離を導入するため、格子定数がより大きい材料の原子は圧縮歪みを受ける。臨界厚さtc（一般的に実質的な不整合を備えた材料の数個の原子層）以下では、エピタキシャル層は、“非正規形（仮晶）（pseudomorphic）”または“完全歪み(fully strained)”を維持する。tc以上では、エピタキシャル層は、緩和され、即ち、その正常の格子パラメータが歪みを緩和させるものと考える。ミスフィット転位は、基板とエピタキシャル層間のインターフェースに現れ、インターフェースに沿って伝播する。
ミスフィット転位は、結晶または貫通転位の端、即ちインターフェースから上向きに伝播する欠陥で終了する。立方格子では、貫通転位は、＜１１０＞結晶方向に沿ってあり、基板に４５°で表面に接近する。貫通転位は、デバイス性能と信頼性を劣化するおそれがある。太陽電池では、電子と正孔の再結合を促進し、効率を低下するおそれがある。シリコン上に直接成長するＩＩＩ−Ｖ族の材料の貫通転位密度（TDD）は、一般的に約１０９／cm２である。
熱膨張不整合は、プロセスの困難を招く可能性がある。ＩＩＩ−Ｖ族の薄膜の成長温度は、一般的に４５０℃〜８００℃の範囲である。シリコン基板が冷却した時、その上に配置されたＩＩＩ−Ｖ族の材料は、シリコン以上に収縮する可能性がある。基板は、凹状に湾曲し、薄膜に応力を加え、最終的に亀裂してしまうおそれがある。
シリコン基板上に非シリコン半導体を統合する従来の試みは、主に３つの方法、傾斜緩衝層、ウエハボンディング、またはメサ領域上の選択エピタキシャル（selective epitaxy on mesa regions）に依存していた。以下に記述されるように、これらの各方法は、かなりの限界を示している。
傾斜緩衝層は、シリコン基板からエピタキシャル材料の活性領域までの格子定数の段階的な変化を提供する。しかし、傾斜緩衝層の一般的な厚さ（４％の格子不整合に１０マイクロメータ（μm）のエピタキシャル成長）は、エピキシャルの費用増加と亀裂を悪化させる。
ウエハボンディングは、格子整合基板上に素子を成長させ、素子を剥離してそれらをシリコン基板に接合することを含む。この方法は、比較的コストが掛かり、現在のシリコンプロセスと適合しない可能性がある。また、接合材料とシリコンの熱膨張係数の差異は、亀裂を招く可能性がある。
メサ領域上の選択エピタキシャルは、一部の転位の滑り挙動（glissile behavior）を利用しようと試みた技術である。上述の方策は、長さ１０〜１００μmのメサ領域にＩＩＩ−Ｖ族材料を堆積することで、短経路を提供し、これに沿って貫通転位はその領域の端に滑り、素子から転位を取り除くことができるものである。しかし、メサ領域上の選択エピタキシャルによって形成された構造は、一般的に１０８／cm２以上の高貫通転位密度を有する。これはおそらく、選択エピタキシャルが格子不整合が２％を超える時に支配するセシル（不動）転位を取り除くことができないからである。
本発明のいくつかの実施例は、上述の方法の素子を含むことができ、他の実施例はART方法（アプローチ）を用いてシリコン基板上に非シリコン半導体を統合する。
一態様では、本発明の実施例は、上部表面と底部表面を有する半導体基板を含む構造を特徴とする。上部絶縁層は、基板の上部表面に近接して配置され、上部開口を定める(define)。底部絶縁層は、基板の底部表面に近接して配置され、底部開口を定める。第１結晶質層は、上部開口内に配置され、第１結晶質層は、半導体基板に格子不整合し、基板に最も近い第１結晶質層の表面で生じた格子不整合欠陥の大部分は、上部開口内で終了する。第２結晶質層は、上部開口内に配置される。第２結晶質層は、半導体基板に対して格子不整合し、基板に最も近い第２結晶質層の表面で生じた格子不整合欠陥の大部分は、底部開口内で終了する。
もう一つの態様では、本発明の実施例は、基板を含む構造を特徴とし、第１光起電性サブセルは、基板上に形成され、第１格子定数を有する第１半導体材料を含む。第２光起電性サブセルは、第１サブセルの下方に形成され、第１格子定数と異なる第２格子定数を有する第２半導体材料を含む。第３光起電性サブセルは、第２光起電性電池の下方と基板の下方に形成され、第２格子定数と異なる第３格子定数を有する第３半導体材料を含む。
いくつかの実施例では、第１半導体材料は、ＩＩＩ−Ｖ族化合物を含むか、または本質的にＩＩＩ−Ｖ族化合物で構成され、第１光起電性サブセルは、ＩＩＩ−Ｖ族化合物によって定められた第１光起電性接合を備える。第２光起電性サブセルは、基板に定められた第２光起電性接合を含むことができる。特定の実施例では、第１光起電性サブセルは、第１ＩＩＩ−Ｖ族化合物を含み、第２光起電性サブセルは、シリコンを含むか、または本質的にシリコンで構成され、第３光起電性サブセルは、第２ＩＩＩ−Ｖ族化合物を含む。各種の実施例では、基板はシリコンを含む。組成的に傾斜した緩衝層は、第１と第２光起電性サブセル間に配置することができる。欠陥捕獲層は、第１と第２光起電性サブセル間に配置することができ、欠陥捕獲層は、（ｉ）結晶質材料と隣接の半導体材料の格子不整合から生じた欠陥を含む結晶質材料と、（ｉｉ）欠陥が非結晶質材料で終了する非結晶質材料を含む。
もう一つの態様では、本発明の実施例は、第１格子定数と第１バンドギャップエネルギーを有する第１半導体材料を含む第１光起電性サブセルを含む構造を含む。第２光起電性サブセルは、第１格子定数と異なる第２格子定数と第１バンドギャップエネルギーより低い第２バンドギャップエネルギーを有する第２半導体材料を含む。欠陥捕獲層は、第１と第２光起電性サブセルの間に配置され、第２バンドギャップエネルギーより高い第３バンドギャップエネルギーを有する。欠陥捕獲層は、非結晶質材料に近接して接触した結晶質材料を含み、結晶質材料は、非結晶質材料で終了した欠陥を含む。
もう一つの態様では、本発明の実施例は、第１非結晶質材料に近接して接触した第１結晶質材料を含み、第１結晶質材料は、第１結晶質材料の格子不整合から第１隣接材料に生じた欠陥を含み、欠陥は第１非結晶質材料で終了する第１欠陥捕獲層を特徴とする構造を含む。第２欠陥捕獲層は、第１欠陥捕獲層の下方に配置される。第２欠陥捕獲層は、第２非結晶質材料に近接して接触した第２結晶質材料を含む。第２結晶質材料は、第２結晶質材料の格子不整合から第２隣接材料に生じた欠陥を含み、欠陥は第２非結晶質材料で終了する。
第１と第２欠陥捕獲層は、基板の対向面に配置することができ、基板は、第１と第２隣接材料を含み、同じ材料とすることができる。第１と第２欠陥捕獲層は、基板の上方にそれぞれ配置することができ、第１隣接材料を含み、第１結晶質材料は、第２隣接材料を含む。太陽電池サブセルは、第２欠陥捕獲層の下方、または第１欠陥捕獲層の上方の第１と第２欠陥捕獲層間に配置される。第１格子定数を有する第１半導体層は、第１欠陥捕獲層の上方に配置され、第１格子定数と異なる第２格子定数を有する第２半導体層は、第２欠陥捕獲層の上方に配置される。
もう一つの態様では、本発明は、光素子を形成する方法を含む。前記方法は、基板を提供するステップを含む。基板の上方の第１活性光素子層と、第２活性光素子層は、基板の下方に形成される。第１と第２活性光素子層のそれぞれの形成は、エピタキシャル成長を含む。基板は、第３光素子層を含むことができる。第１活性光素子層は、第１太陽電池接合を含むことができ、第２活性光素子層は、第２太陽電池接合を含むことができる。
もう一つの態様では、本発明の実施例は、多接合太陽電池素子を特徴とする。前記素子は、第１非シリコン光起電性接合を含む第１太陽電池、第１太陽電池の下方に配置され、シリコン光起電性接合を含む第２太陽電池と、第２太陽電池の下方に配置され、第２非シリコン光起電性接合を含む第３太陽電池を含む。
もう一つの態様では、本発明の実施例は、多接合太陽電池素子を特徴とする。前記素子は、第１エネルギーバンドギャップを有する第１太陽電池サブセルを含む。前記素子は、第１太陽電池サブセルの下方に形成され、第１エネルギーバンドギャップより大きく、ほぼ１.１eVと等しい第２エネルギーバンドギャップを有する第２太陽電池サブセルも含む。第３太陽電池サブセルは、第２太陽電池の下方に形成され、第２エネルギーバンドギャップより大きい第３エネルギーバンドギャップを有する。第１エネルギーバンドギャップは、１.１eVより小さく、好ましくは約０.８eVより小さくすることができ、第３エネルギーバンドギャップは、１.１eVより大きくすることができる。第２バンドギャップは、一般的に約１.０eV〜約１.２eVの範囲から選択される。第３エネルギーバンドギャップは、一般的に１.６eVより大きい。
一般の格子整合のＩＩＩ−Ｖ族半導体材料のバンドギャップと格子定数を示すグラフである。 ６３.２％の効率で太陽エネルギーを電気に変換する理論的能力を提供するバンドギャップの格子非整合の３接合太陽電池のための材料の選択を示しているグラフである。 ARTの基本原理を示す概略図である。 ２つの誘電体層の側壁に隣接するファセット形成を示す概略図である。 ２つの誘電体層の側壁に隣接するファセット形成を示す概略図である。 ARTを用いて形成された材料の成長面を示す概略図である。 ARTを用いて形成された各種サンプルを示す概略図である。 ARTを用いて形成された各種サンプルを示す概略図である。 ARTを用いて形成された各種サンプルを示す概略図である。 ARTを用いて形成された各種サンプルを示す概略図である。 ３接合太陽電池構造を示す概略図である。 InGaPを成長させるART構造を示す概略図である。 格子非整合材料のさまざまな成長モードを示す概略図である。 ART領域のInGaAsの下方の広いバンドギャップInPの成長を示す概略図である。 単一接合InGaP太陽電池の構造を示す概略図である。 単一接合InGaAs太陽電池の構造を示す概略図である。 ２接合InGaP／Si太陽電池を示す概略図である。 ２接合InGaAs／Si太陽電池を示す概略図である。 合体材料を用いた単一接合InGaAs太陽電池のもう１つの構造を示す概略図である。 合体緩衝領域を有するInGaP／Si／InGaAs電池のもう１つの実施例を示す概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ３接合InGaP／Si／InGaAs太陽電池の製造を示す一連の概略図である。 ５接合InGaP／GaAs／Si／GaAsSb／InGaAs太陽電池を示す概略図である。 シリコン基板上に配置された３接合InGaP／GaAs／InGaAs太陽電池を示す概略図である。 シリコン基板の両面にInGaP傾斜緩衝層を組み込んだ３接合InGaP／Si／InGaAs太陽電池を示す概略図である。 ウエハボンディング、または層変換を用いて３接合InGaP／Si ／Ge太陽電池を形成するのを示している概略図である。 ウエハボンディング、または層変換を用いて３接合InGaP／Si ／Ge太陽電池を形成するのを示している概略図である。 （ａ）〜（ｆ）はART構造を形成するもう１つの方法を示す一連の概略図である。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
［実施例］
ここで用いられる用語“太陽電池（solar cell）”、“光起電性電池（photovolatic cell）”と、“光起電性サブセル（photovolatic sub-cell）”は、それぞれ、例えば、p-n接合など光起電性接合を有する構造を示している。光デバイス層は、例えば太陽電池などの光活性素子を示している。
ARTは、太陽電池の設計者が材料の格子定数によって制約を受けることなく、材料のバンドギャップに基づいて接合材料を選択できるようにしている。ARTはまた、太陽電池の製造業者が安価なシリコン基板と現代のシリコン製造技術を利用できるようにしている。ARTによってシリコン基板に製造された多接合太陽電池は、ゲルマニウム基板に比べ、良好な機械強度、軽量で、且つ優れた熱放散も提供している。優れた熱放散は、太陽電池は通常、上昇した温度下ではあまり効率よく作動しないので、集光（concentrator）アプリケーションで特に重要となる場合がある。
ARTは、薄膜と下にある基板の格子整合間の不整合から生じる貫通転位からの問題をなくす。熱膨張係数の不整合により応力を減少し、標準の設備を採用した、非常に高価なプロセスを必要としない。
図３を参照して、ART構造は、次のステップに従って形成することができる。半導体基板３００、即ち半導体ウェハが提供される。半導体基板３００は、半導体材料を含むことができ、例えばバルクシリコンウェハ、またはバルクゲルマニウムウェハとすることができる。基板３００は、例えば、第ＩＶ族元素（例えば、ゲルマニウムまたはシリコン）のような第１半導体材料を含む、または実質的にそれから構成することができる。一実施例では、基板１００は、（３００）シリコンを含む、または実質的にそれから構成される。
誘電材料を含む誘電体層３１０、即ち、例えばSiO2などの非晶質材料が半導体基板３００上に形成される。SiO2は、誘電材料の１つの例だけで、当業者は、例えばSiNxなど適当に再結合の影響を低減する他の材料に置き換えることもできる。誘電体層３１０は、例えば熱酸化またはプラズマ化学気相成長法（PECVD）などの当業者に周知の方法によって、例えばSanta Clara, CAを本拠地にしているApplied Materialによって製造されたCENTURA ULTIMAなどの適当なシステムで形成することができる。誘電材料は、結晶質材料が誘電体層に穿通して形成された開口に堆積されるのに必要な高さに対応した厚さt1を有することができる。いくつかの実施例では、誘電体層３１０の厚さt１は、例えば２５nm〜２０μmの間を上下することができる。
複数の狭いサブミクロン幅の開口、例えばトレンチ３２０は、従来のリソグラフィーと反応性イオンエッチングによって誘電体層３１０に定められ、この開口は誘電側壁３２５を有する。当業者は又、トレンチの側壁を不活性化するため、例えば水素プラズマを用いたSiO2処理などの各種アプリケーションに対してプロセスを適合する追加ステップをどのように行うかは分かる。
洗浄後、格子不整合材料３３０は、開口３２０内で選択的に成長する。格子不整合材料は、ＩＩＩ−Ｖ族半導体またはゲルマニウムであることができ、例えば、選択エピタキシャルによって開口に成長される。格子不整合材料の貫通転位は、通常、開口の側壁に向いて傾斜し、例えばSiO2の誘電材料に届いた時、終了する。よって、トレンチの上部付近のエピタキシャル材料の領域は、実質的に転位が含まれないことが望ましい。
ART構造は、以下に論ぜられるように太陽電池の欠陥捕獲（defect-trapping）層として用いることができる。ART構造は、（ｉ）結晶質材料と隣接の半導体材料間の格子不整合から生じる欠陥を含む結晶質材料と（ｉｉ）非結晶質材料で終了する欠陥の非結晶質材料を含む。
例えばゲルマニウムをSiO2側壁間のトレンチに堆積する時、ゲルマニウム原子と酸素原子間の結合は、２つのゲルマニウム原子間の結合より高いエネルギーを必要とする。よって、Ge-O結合はあまり好都合ではないため、あまり形成されそうもない。よって、典型的な成長条件下では、図４に示すようにゲルマニウム原子は、ファセット４００、一般的に｛１１１｝または｛１１３｝の結晶面を形成する。
２つの誘電体層の側壁間では、２つの結晶面、例えば｛１１１｝面５００と｛１００｝面５００’は、同時に形成することができる。２つの面の成長率（レート）は、異なってもよい。例えば、図５に示されるように、ゲルマニウムでは、｛１００｝面は｛１１１｝面より早く成長する。また図５に示されるように、早い（ファースト）成長面の方向の結晶成長は、遅い（スロー）成長面の成長率によって制限されるので、最終的に早い成長面は消失する。
これらの２つの結晶方向の観測を可能にするために、マーカー（marker）層６００を定めるマーカー材料の薄膜領域が格子不整合材料３３０間に挟設することができる。例えば、薄膜Si-Ge領域、または“マーカー層”は、ゲルマニウムマトリクス内に挟設され、TEM像のコントラストを提供することができる。これらのマーカー層６００は、図６のTEM顕微鏡写真の略図に黒山形(chevron)で表示されている。ゲルマニウムは、図（文字Aの下方）の最下部分で｛１００｝結晶方向に成長される。その領域の上方では、角度のあるSi-Geマーカー層は、ゲルマニウムが｛１１１｝成長面またはファセットに遷移されるのを示している。貫通転位６１０の下記の挙動が観測される。
基板３００から｛１００｝結晶方位を具備した領域５００’を穿通し、文字Aに向いて垂直に成長する
Aの位置では、貫通転位は、｛１１１｝結晶方位領域５００に交差する。結晶のファセットは、貫通転位を｛１１１｝ファセットと垂直の方向に向け、側壁の方に向く。
貫通転位は、SiO2の側壁に到達し、終了する。
貫通転位がファセットの境界線に届いた時、結晶境界は、通常ファセットに垂直な方向にそれを再度向ける。ファセットは、側壁に向いて貫通転位を傾斜する。材料の全ての貫通転位は、下方の基板に平行しないファセットを有するため、側壁が十分高い時、通常側壁に交差する。いくつかの実施例では、トレンチのアスペクト比、即ち縦横比は、約１より大きいことが好ましい。側壁は、好ましくは転位を捕獲し、トレンチの上部にエピタキシャル材料の欠陥のない領域を残す。このアプローチは、１つのリソグラフィーと１つの選択エピタキシャル成長ステップで基板のインターフェース欠陥を実質的に除去する。
ARTサンプルは、ゲルマニウムとヒ化ガリウム（GaAs）を用いて作成される。ゲルマニウムは、シリコン基板上のSiO2トレンチ内に堆積される。サンプルの薄膜のTEM像は、SiO2側壁が全ての貫通転位を捕獲し、トレンチの上部に欠陥のないゲルマニウムを残すことを示した。図７を参照して、TEM像の概略図は、例えば２００nm幅のトレンチの開口３２０に堆積されたゲルマニウムは、捕獲領域の上方は欠陥６１０は無くすことができることを示している。材料の上面図（“平面図”）のTEM像が捕らえられた。図８に示されるように、TEM像に基づいた概略図は、SiO2側壁３２５による貫通転位の捕獲を示しており、転位がART領域の底部の側壁で終了している。
図９を参照して、転位を含むゲルマニウムの下部領域は、除去することができる。基板３００と転位６１０領域の除去後、上部領域は、欠陥は無くすことができる。上部領域のゲルマニウムは、格子不整合による無穿通転位、無堆積欠陥、無双晶（２次元的格子欠陥）と、無亀裂を含有することができる。
図１０は、例えばシリコンなどの基板３００上の誘電体の側壁（例えばSiO2）間に、結晶質材料（例えばGaAs）で充填されたトレンチを示している。貫通転位６１０は、トレンチの底部付近の側壁３２５に向いて傾斜する。GaAsは、点線以上の領域に欠陥がない。ARTの使用により、シリコン基板上に高品質のＩＩＩ−Ｖ族材料の堆積は立証されており、これによりシリコン基板上に高効率、低コストの多接合太陽電池を形成する実現性を裏付けることができる。
分析により、熱膨張係数の不整合は、ARTを用いて格子不整合材料を成長する時、通常亀裂は生じないことが証明された。亀裂の不存在は、下記のうちの１つ以上によるものである：
エピタキシャル層は薄いので、応力は小さい。
非常に広いトレンチと対比して、トレンチは比較的狭いので熱膨張係数の不整合から生じる応力を弾性的に緩和することができ、材料反応(behavior)はバルク膜（bulk film）に近似する。
例えばSiO2などの側壁の誘電材料は、半導体材料よりも適合性が高い傾向があり、膨張接点となって応力を暖和するように伸びることができる。
図２を再度参照して、In0.5Ga0.5 P (1.86 eV)、Si (1.15 eV)と、In0.7Ga0.3As (0.61 eV)から作られた３接合太陽電池の実施例の格子とバンドギャップのパラメータが示されている。太陽電池は、６３.２％の理論的最大効率を有する。この図は、５０％のインジウムと５０％のガリウムを有するInGaP材料を用いた素子（device）が示されているが、他の濃度のインジウムとガリウムが用いられて材料のバンドギャップと格子定数を調整し、太陽電池の性能を改善することができることを示している。同じことがInGaAs層にも当てはまり、７０％のインジウムと３０％のガリウムのバンドギャップが示されているが、他の比率のインジウムとガリウムがInGaAs層に用いられて、性能改善のためバンドギャップと格子定数を調整することができる。例えば、以下に述べるように、InPに格子整合したInGaAs層を用いることが望ましく、この場合、In0.53Ga0.47Asを用いることができる。
図１１は、ARTによって、シリコン基板３００の上部に形成されたp-n接合を有するInGaP領域を含む上部ART領域１１１０、シリコン基板内のp-n接合１１２０と、ARTによってシリコン基板の底部表面に定められたp-n接合を有するInGaAs領域を含む底部ART領域１１３０を含む３接合太陽電池構造１１００を示している。上述の構造は、トンネル接合を組み込み、３つのサブセル、即ち、上部ART領域、基板と、底部ART領域間の電気的コンタクトを作る。
特に、上部ART領域１１１０は、第１非結晶質材料３１０（例えば、SiO2）に近接して接触している第１結晶質材料３３０（例えば、InGaP）を含む第１欠陥捕獲層として機能を果たすことができる。第１結晶質材料は、第１結晶質材料の格子不整合と第１隣接材料（例えばシリコン基板３００）間に生じた欠陥６１０を含み、この欠陥は第１非結晶質材料３１０で終了する。上部ART領域１１１０は、例えばp+型GaAsの湿潤層１１４０を含むことができる。湿潤層１１４０の構成は、第１結晶質材料（例えばInGaP）の連続成長を可能にするため、下方の材料（例えばシリコン）上に高品質かつ連続する層を形成するように選択される。上部ART領域は、例えばp型InGaPのベース１１４５と、例えばn+型InGaPのエミッタ１１５０を含むこともできる。InGaPは、適当なバンドギャップを有するので、選択することができる。光起電性接合１１５２は、ベース１１４５とエミッタ１１５０間のインターフェースによって定められる。InGaP材料とInとGaの比率は、材料が約１.８６eVのバンドギャップを有するように選択される。このバンドギャップは、上部サブセルが高エネルギー光子を効率よく吸収するが、低エネルギー光子が障害なく通過することが可能なように選択される。エミッタは、高ドープされたn型であり、InGaPと上部接触金属間の低抵抗を提供する。ベースは、InGaPが少数キャリア寿命を有するように低ドープされたp型であり、電子−孔子ペアがp-n接合によって分離される前に電子−孔子ペアが再結合しないように選ばれる。上部ART領域は、例えば約１〜５μmの厚さを有することができる。例えばNiAuなどの導電材料の上部接触層１１５５は、上部ART領域をおおって配置することができる。
底部ART領域１１３０は、第１欠陥捕獲層の下に配置された第２欠陥捕獲層として機能することができ、この第２欠陥捕獲層は、第２非結晶質材料３１０’（例えば、SiO2）に隣接して接触している第２結晶質材料３３０’（例えば、InGaP）を含む。第２結晶質材料は、格子不整合と第２隣接材料（例えばシリコン基板）間に生じる欠陥６１０’を含み、この欠陥は第２非結晶質材料３１０’で終了する。底部ART領域１１３０は、例えばn+型GaAsの湿潤層１１４０’、例えばn+型InPの底部捕獲領域１１６０、例えばn+型InGaAsのエミッタ１１５０’と、p型InGaAsのベース１１４５’を含むことができ、光起電性接合１１５２’は、例えばn+型InGaAsのエミッタ１１５０’と例えばp型InGaAsのベース１１４５’間のインターフェースによって定められる。底部ART領域１１３０は、例えば約１〜５μmの厚さを有することができる。例えばNiAuなどの例えば導電材料の底部接触層１１５５’は、底部ART領域上に配置することができる。
太陽電池、即ち、p-n接合１１２０は、例えばシリコン基板の上部および底部欠陥捕獲層間に配置され、n+とp+ドーピングを用いて定めることができる。p-n接合は、例えばイオン注入によってp型Siの基板に形成された、例えばn+型Siのエミッタ１１６７によって定めることができ、基板の残りの部分はベース１１６８を定め、p-n接合１１２０は、エミッタとベース間に配置されている。
トンネル接合１１７０は、基板３００と上部ART領域間に形成されることができ、他のトンネル接合１１７０’は、基板と底部ART領域間に形成することができる。トンネル接合は、非常に高ドープのp+／n+ダイオードである。ドーピングは、電流をp+とn+層間を通り抜ける（トンネルする）のに十分高く、トンネル接合は、２つの隣接層間の低抵抗接触を形成する。言い換えれば、上部ART領域が光にさらされた時、ドーピングは、p+／n+接合の空乏領域がトンネルを生じるように十分に小さくなり、電流が上部ART領域に流れるように十分に高い。電流は、トンネル接合をフォワードバイアスする。トンネル接合は、半導体基板３００の上方と下方に形成されたＩＩＩ−Ｖ族材料に形成することができる。成長中の現場(in-situ)ドーピングによってこのような層の高濃度、例えば約１×１０１９／cm3より上のp+とn+ドーピングが得ることができる。好適なトンネル接合は、空乏領域の厚さが約１０nmであるように選択することができる。例示されるように、実施例では、トンネル接合１１７０、１１７０’は、シリコン基板３００の上部と底部に定めることができる。次に、シリコン基板の上部から始まるシリコンのドーピングは、以下の通りである：
p++ (トンネル接合) 1170
n++ (トンネル接合) 1170
n+ (エミッタ) 1167
p (ベース) 1168
p++ (トンネル接合) 1170'
n++ (トンネル接合) 1170'
構造は、例えば、第２欠陥捕獲層の下方、または第１欠陥捕獲層の上方に配置された追加の太陽電池を含むことができる。いくつかの実施例では、第１と第２欠陥捕獲層の双方が、基板の上方に配置される。
各種の実施例では、３００nm〜５００nm幅のトレンチの大きなアレイ（〜５００,０００が１２インチの基板にある）がシリコン基板上の各ダイの表面を覆う。他の実施例では、トレンチ幅は、例えば１８０nm〜５μmのより広い範囲で変化することができる。トレンチ間の距離は、太陽放射のほぼ全ての波長以下である。この構成は、太陽放射がトレンチ間を通過するのから防ぐことができる。よって、太陽電池は、ほぼ全ての入射光を吸収することができる。〜１５０nmの間隔は、一部の基準には好ましいが、間隔は、必要なアプリケーションと、または材料に基づいて実質的に調整することができる。
図１１に示されたARTベースの３接合太陽電池構造は、以下のように動作する：
まず、太陽光が上部ART太陽電池１１１０のInGaP材料３３０を照射する。InGaPは、１.８２eV以上の高いエネルギーの光子を吸収する。１.８２eVより低いエネルギーの光子は、InGaPを通過し、シリコン基板３００に入射する。
InGaPを通過した光子は、上部欠陥捕獲層１１６５に入射する。この領域の吸収は、光生成キャリアが貫通転位６１０で再結合する可能性があるため、回避、または低下することが好ましい。ほとんどの上部捕獲領域は、InGaPから作られるため、上述のInGaPの領域によって吸収されない光子に対して透明である。GaAsの湿潤層１１４０がシリコン上にInGaPの２次元成長を促進するように提供されている間、この層は、シリコンに通過する光子の吸収を低下するように非常に薄く保持される。当業者は、湿潤層により吸収を減少するため他の材料を適用することが理解されよう。
シリコンは、１.１５eV以上の高いエネルギーの光子を吸収する。１.１５eVより低いエネルギーの光子はシリコン基板３００を通過する。
シリコンを通過した光子は、第２捕獲領域、即ち、底部捕獲領域１１６０を通過する。再度、この目標は、光生成されたキャリアが貫通転位で再結合する可能性があるため、この領域での吸収を回避することである。よって、捕獲領域は、高バンドギャップの材料のInPから作られることが好ましい。低エネルギー（≦１.１５eV）の光子はInP捕獲領域を通過してInGaAs領域に入る。InPは、シリコン上に非平面モード（mode）で成長するため、薄層GaAs湿潤層は、シリコン上に形成され、InPの２次元層を形成することが好ましい。GaAsは、広いバンドギャップを有するため、この領域の低エネルギー光子を吸収しない。
次に、InGaAsは、０.６１eV以上の高いエネルギーの光子を吸収し、InGaAsのp-n接合が光生成の電子−孔子ペアを分離する。
上述のように、光はART太陽電池の捕獲領域を通過する。転位は、サブバンドギャップの光子を吸収する可能性があるが、このサブバンドギャップの吸収は、ARTベースセルの性能に大きく影響しない。
捕獲領域では、貫通転位は、バンドギャップ内に電子状態を作る。よって材料は、捕獲領域を通過するサブバンドギャップの光子を数パーセント吸収する。光生成キャリアは貫通転位付近に現れることから、非放射で、即ち、太陽電池の出力電力に貢献することなく、再結合する傾向がある。吸収係数αと厚さｔの関数の透過率Ｔを提供する以下の公式でこの損失機構の影響を推定することが可能である：
Ｔ =ｅ-αt
シリコン上に成長したInPとGaAs領域の吸収係数は、バンドギャップより下の０と０.５eV間のエネルギーの光子に対して約５×１０３／cmであることが伝えられている。高転位領域の厚さは、約１００nmであり、ARTトレンチは通常５００nm以下のオーダーの幅を有するのが通常となりうる装置は、捕獲領域を介する透過率は、約９５％と見込まれる。
ここに記述された３接合太陽電池の効率に対する上述の現象の影響を推定することは可能である。InGaPは、光子が捕獲領域に入る前に、光子の約３３％を吸収する。光子の残りの６７％は、InGaPセルの捕獲領域に入る。InGaPセルの捕獲領域は、その６７％のうちの約５％、または太陽電池に入射した全ての光子の約３.３％を名目上吸収する。
次に、残りの光子は、InGaAsセルの捕獲領域に入る前にシリコンセルに通過する。この時までに、２つの上部（InGaPとシリコン）セルは、太陽電池に入射した全ての光子の約６７％を吸収している。太陽電池に入射した全ての光子の約３３％だけがInGaAsセルの捕獲領域に到達する。捕獲領域は、その３３％のうちの約５％、または太陽電池に入射した全ての光子の約１.７％を名目上吸収する。
次に、総計で、捕獲領域は、入射した全ての光子の〜３.３％＋〜１.７％＝〜５％吸収する。これらの簡単な計算は、貫通転位付近のサブバンドギャップ領域の光子吸収量が小さい損失機構であることを示し、これにより、ART太陽電池が６３％の最大理論効率を達成することから防げられる可能性があるが、５０％を超える生産効率を妨げることはない。
太陽電池におけるARTの利用により、転位の不利な影響を減少することができる。バルク材料では、転位は、例えば約１０μmまでの比較的長い距離に対して再結合を誘起することができる。３００〜５００nm幅のトレンチの太陽電池を作るためのARTの利用により、転位は隣接するトレンチの再結合を誘起することができないので、バルク材料または薄膜における欠陥の影響に比べ、欠陥の影響領域を大きく減少する。
ARTを用いてシリコン上にInGaPとInGaAsを形成することは、図１１に示された３接合セルを形成するのに用いられる製造プロセスの重要な部分である。ARTを用いてシリコン上にInGaPとInGaAsを形成する技術をより詳細に述べる。
図１２は、InGaPを成長させるART構造の実施例を示している。適当なシリコン基板３００は、例えばSEMATECHの子会社ATDFから入手することができる。例として、p型シリコン（００１）基板は、６°でオフカットされ、逆位相領域境界を回避する。例えば熱酸化物の１〜１.５μmの厚さを有する比較的厚い誘電体層３１０は、基板上に形成される。例えば０.２〜２.５μmの幅を有するトレンチ３２０は、フォトリソグラフィーとドライエッチングによって熱酸化物にパターン化される。
パターン化ステップ後、カーボン残留物は、酸素プラズマ灰化ステップ（酸素プラズマ灰化装置で８００W、１.２トール(Torr)、３０分間の条件下で処理）によって、基板表面から除去することができる。残留物の除去は、例えば、Fremont，CAを本拠地にしているMattson Technology, Inc. によって製造されたASPEN STRIPIIシステムで実行することができる。パターン化された基板は、例えば、Piranha溶液、SC2溶液と、低濃度フッ酸（HF） 溶液で順次に清浄される。エピタキシャル格子不整合材料３３０は、例えば有機金属気相成長（MOCVD）によってトレンチに選択的に形成される。エピタキシャル格子不整合材料３３０は、GaAsの湿潤層１１４０上に配置されたInGaPを含むことができる。
図１３は、格子不整合材料３３０の３つの可能な成長モードを示している。Frank-Van der Merwe (FM) モードでは、材料３３０は、２次元で一層ずつ基板上に成長する。Volmer-Weber (VW)モードでは、界面エネルギーは、エピタキシャル材料３３０の孤立（isolated）パッチを形成し、成長して合体（coalesce）する。Stranski-Krastanov (SK)モードでは、材料３３０は、臨界膜厚に達成するまで一層ずつ成長してから、パッチで成長する。
InGaPは、非平面モード、即ち、第２（VW）か、第３（SK）モードのいずれかでシリコン上に成長する傾向がある。非平面成長（即ち、VWまたはSKモード）は、一般的に高濃度の欠陥と粗面を招く。いくつかの実施例では、この問題は、例えばGaAsの湿潤層１１４０をInGaPに堆積する前に、シリコン基板上に直接堆積することで対応できる。GaAsは、シリコン上に２D層で成長し、InGaPは、GaAs上に２D層で成長する。表２は、GaAs とInGaPを成長させるように調整されることができる条件の模範的なセットを示している。

Figure 2013030798
Ｖ／ＩＩＩ元素比は、Ｖ族前駆体中のＶ族元素の流量とＩＩＩ族前駆体中のＩＩＩ族元素の流量間の比率として定められており、（Ｖ族前駆体流量／ＩＩＩ族前駆体流量）＊（Ｖ族前駆体中のＶ族元素の比率／ＩＩＩ族前駆体中のＩＩＩ族元素の比率）で算出される。要約すれば、Ｖ−ＩＩＩ族の比率は、処理チャンバに入るＶ族原子／秒の数を処理チャンバに入るＩＩＩ族原子／秒の数で割ったのと等しい。
成長条件は、さまざまな方法で調整することができる。例えば：
例えば８００℃〜１０００℃の温度範囲で基板をプレエピタキシーベーキング（pre-epitaxy bake）する。
成長中、室内温度から８００℃の温度で熱サイクルアニールする。
例えばInGaP、Si、SiO2などの異なる材料間の熱膨張係数の不整合の結果として堆積欠陥の可能性を軽減し、１つ以上の材料を処理してその熱膨張性質を変える、例えば、SiO2を熱窒化処理（thermal nitrogen treatment）に付して、その熱膨張係数をシリコンに近づける。
図１１に示された３接合太陽電池構造などのいくつかの実施例では、高バンドギャップのInP捕獲領域は、シリコン基板とInGaAs間に挟設され、最下層の太陽電池の捕獲領域の光子吸収を回避することができる。捕獲領域のバンドギャップは、捕獲領域下方のサブセルのバンドギャップより大幅に高いことが好ましい。光子が捕獲領域で吸収された場合、吸収された光子は、捕獲領域の転位で再結合するため、電気エネルギーに変換しない。捕獲領域のバンドギャップが大きい場合、光子は、捕獲領域を通過し易く、下方にあるサブセルによって効果的に吸収される。
上述の考察において、InGaAsは、InPとほぼ格子整合するので、InPが他の高バンドギャップ材料よりもむしろ挟設されるよりも適するが、当業者は、どのように他の適合する材料を用いるかはわかるだろう。
図１４は、例えば広バンドギャップInPの第１結晶質材料３３０がトレンチ３２０に配置されたGaAs湿潤層１１４０上に形成された構造を示している。続いて、例えばInGaAsのもう１つの結晶質材料１４００が例えばInPの第１結晶質材料上に形成される。InPは、欠陥を捕獲するように用いられ、大きいバンドギャップを有するため、光がそれに吸収されない。InGaAsは、太陽電池として機能する。表３は、InPとInGaAsを成長するように調整することができる条件の模範的なセットを示している。

Figure 2013030798
図１５は、単一接合InGaP太陽電池１５００の模範的な構造を表している。注意するのは、図１５とここでの太陽電池の他の図は、正確な図というよりむしろ、概略図である。これらは例えば、接触（contact）ドーピング領域、窓層と、裏面電界を省略しているが、その存在は当業者には容易にわかるであろう。
単一接合太陽電池１５００は、図１１を参照して述べられたように、上部ART領域１１１０と、p＋型Siの基板３００上のトレンチ３２０に配置されるp+型GaAsの湿潤層１１４０を含む。InGaPのベース層１１４５は、湿潤層１１４０上に配置され、n+型InGaPのエミッタ層１１５０は、ベース層上に配置され、その間に光起電性接合１１５２を定める。上部ART領域は、例えば約１〜５μmの厚さを有することができる。例えばNiAuなどの導電材料の上部接触層１１５５は、上部ART領域上に配置することができる。例えばアルミニウム層の底部接触層１１５５’は、上部ART領域の反対側のシリコン基板側に形成することができる。上部および底部接触層の金属層は、隣接の半導体材料により低接触抵抗を提供するよう選択されることが好ましい。例えば、アルミニウムは、ＩＩＩ−Ｖ材料でなくドープされたシリコンで低接触抵抗を提供する。よって、アルミニウムは、ドープされたシリコンに隣接する接触層として用いられることが好ましい。シリコン基板３００は、p＋型でドープされ、約２００〜７００μmの厚さを有し、好ましくは、約３００μmの厚さを有する。太陽光は、上部接触層１１５５を経由して単一接合太陽電池１５００を照射することができる。
トレンチ幅、層厚と、ドーピングレベルは、効率を増すために変えることができる。いくつかの実施例では、InGaPの厚さは、約１〜１.５μmの間である。当業者は、特定のアプリケーションの実験を実施しなくともどのように素子の幾何学的構造、ドーピングレベルと、材料係数を調整するかがわかるであろう。
図１６は、単一接合InGaAs太陽電池１６００の構造を示している。InGaP太陽電池と同じように、トレンチ幅、層厚と、ドーピングレベルは、効率を増すために合わせることができる。
単一接合InGaAs太陽電池１６００は、図１１を参照して述べられたように、n+型Siの基板３００上に形成された底部ART領域１１３０を含む。底部ART領域１１３０は、例えばn+型GaAsの湿潤層１１４０’、例えばn+型InPの底部捕獲領域１１６０、例えばn+型InGaAsのエミッタ１１５０’と、p型InGaAsのベース１１４５’を含むことができ、光起電性接合１１５２’は、エミッタ１１５０’とベース１１４５’間のインターフェースによって定められる。底部ART領域１１３０は、例えば約１〜５μmの厚さを有することができる。例えばNiAuなどの例えば導電材料の底部接触層１１５５’は、底部ART領域上に配置することができる。例えばアルミニウム層の上部接触層１１５５は、底部ART領域の反対側のシリコン基板側に形成することができる。太陽光は、上部接触層１１５５を経由して単一接合太陽電池１５００を照射することができる。
いくつかの実施例では、InGaAsの厚さは、約１〜３μmの間にある。底部ART領域１１３０は、１〜５μmの厚さを有することができる。基板は、約３００μmの厚さを有することができる。当業者は、どのように素子の幾何学的構造、ドーピングレベルと、材料係数を調整して、特定のアプリケーションの素子性能を最適化するかがわかるであろう。
図１７は、２接合InGaP／Si太陽電池１７００の実施例を示しており、図１８は、InGaAs／Si太陽電池１８００の実施例を示している。２接合InGaP／Si太陽電池１７００は、図１１を参照して述べられたように、上部ART領域１１１０を含み、第１光起電性接合１１５２を有し、基板上に配置されて第２接合を定める。特に、基板は、p型シリコンとし、約３００μmの厚さを有することができる。n+型Siのエミッタ領域１７０５は、イオン注入によって基板３００内に形成されることができる。ベース１７１０は、基板３００の残りによって定めることができる。よって、第２光起電性接合１７２０は、エミッタ１７０５とベース１７１０の間に形成される。トンネル接合１１７０は、上部ART領域１１１０とエミッタ１７０５の間に配置することができる。例えば、アルミニウムの底部金属層１１５５’は、基板３００の背面上に形成される。上部ART領域１１１０は、エミッタ１７０５に隣接して形成することができる。
図１８の２接合太陽電池１８００は、第１格子定数と第１バンドギャップエネルギーを有する、例えばシリコンの第１半導体材料を含む第１光起電性電池を含み、第１光起電性電池は、シリコン基板３００に対応し、n+型Siのエミッタ１７０５、p型Siのベース１７１０と、光起電性接合１７２０を含む。第２光起電性電池は、第１格子定数と異なる第２格子定数と第１バンドギャップエネルギーより低い第２バンドギャップエネルギーを有する第２半導体材料を含む。第２光起電性電池は、図１１を参照して述べられたように、底部ART領域１１３０の例えばInGaAsのベース１７１０に隣接して形成することができる。特に、第２光起電性電池は、n+型InGaAsのエミッタ１１５０’と、p型InGaAsのベース１１４５’を含むことができ、光起電性接合１１５２’は、エミッタとベース間のインターフェースに形成される。
欠陥捕獲層１１６０は、第１と第２光起電性電池間に配置される。欠陥捕獲層は、第２バンドギャップエネルギーより高い第３バンドギャップエネルギーを有する例えばn+型InPの材料を含む。欠陥捕獲層１１６０は、非結晶質材料３１０（例えばSiO２）に近接した結晶質材料（例えばInP）を含み、結晶質材料は、非結晶質材料で終了した欠陥を含む。
図１５と図１６に示された構造の代案では、太陽電池構造がトレンチからあふれ出るまで成長する膜を含み、図１９に示されたようにART緩衝層１９００を形成することができる。例示された実施例は、ART緩衝層１９００を組み込んだ単一接合ART太陽電池１９０５を示している。隣接の不連続領域の格子不整合材料は、単一連続膜、即ちART緩衝層１９００を形成するように合体（coalesce）される。次に、太陽電池のp-n接合は、緩衝層上に形成される。太陽電池のp-n接合は、ベース１９１０とエミッタ１９２０を含み、金属１９３０をその上に配置することができる。エミッタ、ベースと、誘電体層の総厚は、約１〜５μmとすることができる。上述の構造は、例えばシリコンの基板３００上に形成され、約３００μmの厚さを有することができる。図１９の具体例に示されたように、ART緩衝層に基づいた実施例では、太陽電池の活性領域がトレンチ３２０内に存在しないため、側壁の再結合が太陽電池の性能を低下させることはない。
図１９は又、合体欠陥（coalescence defect）１９４０も示し、垂直の点線がSiO2側壁３２５の上表面から現れている。これらのタイプの欠陥は、SiO2ペデスタル（pedestal）の一定の割合より高く、選択的に成長したエピタキシャル膜に現れる可能性があり、堆積条件の関数として変動する可能性がある。これらの合体欠陥の密度を減少する模範的な方法は、
MOCVD条件の調整、及び
欠陥を生ずる可能性のある合体領域の密度を減少する。これらの領域の密度を減少するために、過成長領域（図１９のLog）の長さを増加することができ、SiO2ペデスタルの幅を増加することを意味する。
Logが増加するにつれて、SiとInGaAs領域に移行したより低いエネルギー光のより少ない割合は捕獲領域を通過しなければならない。その結果、この構造は、捕獲領域内の転位によるサブバンドギャップ光吸収にはあまり影響は被らない。
いくつかの実施例では、ART緩衝層は、主要の太陽電池材料、例えば、上部のInGaPと底部のInGaAsから形成される。他の材料を緩衝層上に形成する前に、緩衝層１９００を平坦化することが望ましい。InGaPとInGaAsに対して化学機械研磨を用いる平坦化プロセスは、その主要パラメータの調整は、
表面を攻撃し、化学結合を弱体化させるスラリー
研磨粒子の大きさと材料
パッドの硬度
ダウンフォース （down force）
回転速度
処理時間
適当なCMP後の洗浄ステップ
からの選択を含むことができる。
図２０は、合体緩衝層領域を用いて３接合InGaP／Si／InGaAsセル２０００を形成するもう１つの実施例を示している。単一接合ART太陽電池１９０５は、誘電体材料３１０内に定められた開口内に形成されたp+型GaAsの湿潤層１１４０上に配置されたp+型InGaPを含むART緩衝層１９００を取り入れる。例えばp+型InGaPのベース１９１０は、緩衝層１９００上に配置され、例えばn+型InGaPのエミッタ１９２０は、ベース上に配置され、光起電性接合２０２０は、エミッタ層１９２０とベース１９１０間のインターフェースに形成されている。単一接合ART太陽電池１９０５は、例えば約１〜５μmの厚さを有することができる。例えばNiAuの金属１９３０は、単一接合ART太陽電池１９０５上に配置されることができる。
単一接合ART太陽電池１９０５は、例えばp型Siの基板３００上に形成され、約７００μmの厚さを有する。例えばn+型Siのエミッタ領域２０３０は、基板に定められ、p型Si基板の残りの部分はベース２０４０を定める。よって、第２光起電性接合２０２０’は、エミッタ層２０３０とベース２０４０間のインターフェースによって定められる。トンネル接合１１７０、１１７０’は、半導体基板３００の上部および底部表面上に形成される。
最後に、第２単一接合ART太陽電池１９０５’は、基板３００の背面上で、ベース２０４０に隣接して配置される。太陽電池１９０５’は、n+型InGaAsのエミッタ１９２０’とp型InGaAsのベース１９１０’間に配置された第３光起電性接合２０２０’を含む。ART緩衝層１９００’は、n+型GaAsの湿潤層１１４０’上に配置されたn+型InPの捕獲層１１６０’上に形成することができる。
図２１a〜２１jを参照して、３接合InGaP／Si／InGaAs太陽電池を形成する模範的なプロセスは、以下のステップを含む。
１． 結晶質半導体基板３００は、上表面２１００と下表面２１００’を有し、例えば８または１２インチのシリコン基板が提供される。基板は、p型とすることができ、n+型領域のエミッタ１７０５が上表面を穿通して注入されるため、エミッタ１７０５とベース１７１０間にn+／p太陽電池接合２１１０を定める（基板３００の残りによって定められる）。あるいは又、n+型領域のエミッタは、エピタキシャル成長によって形成することができる。n+型エミッタのドーピングレベルは、例えば、１×１０１９／cm3より大きいなど、比較的高くすることができ、ベースのドーピングレベルは、１×１０１６／cm3より小さいなど、比較的低くすることができる。上部保護層２１１５（例えば２００nmの厚さを有するSiNXの層）は、上部基板表面２１００上に形成される。
２． 基板の下表面２１００’または背面は、p型ドーパント、例えば１×１０１４／cm3〜２×１０１５／cm3、好ましくは、１×１０１５／cm3の量のホウ素、５〜２０keV、好ましくは１０keVのエネルギー、７°の傾斜で注入され、薄層のp+型領域を形成する。次にn型ドーパント、例えば２×１０１５／cm２〜５×１０１５／cm２、好ましくは、５×１０１５／cm２の量のヒ素、１０〜６０keV、好ましくは２０keVのエネルギー、７°の傾斜で注入され、これによりトンネル接合１１７０を定める。上述の２つの注入の量とエネルギーは、トンネル接合を横断する電圧降下が最小化されるように最適化されなければならない。n+型領域は、より深いp+型領域を相殺しないように浅いことが好ましい。
３． 底部絶縁層３１０’は、例えば、CVDによって基板の背面上にSiO2の１〜５μmの層を堆積することで基板の下表面２１００’に近接して形成される。複数の底部開口３２０’、即ちARTトレンチは、底部絶縁層を穿通して形成され、SiO2のARTトレンチの形成は、リソグラフィーとドライエッチによって形成される。
４． 第２結晶質層、即ち、第２格子不整合材料３３０’は、同じMOCVD反応器の単一ステップで、例えば、１０nm〜１ミクロン（〜４００nm）の間の厚さのn+型GaAs／InP緩衝層（湿潤層１１４０’と捕獲層１１６０を含む）と、p型とn型InGaAsセル層（１〜５μm）（エミッタ１１５０’とベース１１４５’、その間に配置された光起電性接合１１５２’を含む）を成長させることによって底部開口内に形成される。第２結晶質層は、結晶質半導体基板と格子整合する。結晶質の半導体基板に最も近接の第２結晶質層の表面に生じる大部分の欠陥は、それぞれの底部開口内で終了する。
５． 例えば約２００nmの厚さを有するSiNXの層の底部保護層２１１５’は、CVDによって前記構造の背面上に配置される。
６． 上部保護層２１１５は、例えばドライエッチングによって基板の上部表面２１００から除去される。基板は、適当な湿式洗浄、例えばピラニア溶液（硫酸、過酸化水素（H2O2）と、水）とフッ酸エッチング（HF etch）で洗浄される。
７． 上部絶縁層３１０は、例えば、CVDによって基板の上表面上にSiO2の１〜５μmの層を堆積することで基板の上表面に近接して形成される。複数の上部開口３２０は、例えば、リソグラフィーとドライエッチによってSiO2のARTトレンチの形成によって上部絶縁層に定められる。
８． 第１格子不整合材料３３０、即ち第１結晶質層は、例えば、同じ反応器の単一ステップで、GaAsの湿潤層１１４０とInGaPのベース層１１４５を成長することによって上部開口３２０内に形成される。第１結晶質層は、結晶質半導体基板と格子不整合である。大部分の欠陥は、結晶質の半導体基板に最も近い第１結晶質層の表面に生じる大部分の欠陥は、それぞれの上部開口内で終了する。
９． 例えば５０nm〜５００nmの間の厚さを有するSiNXの層の上部保護層２１１５は、CVDによって前記構造の上面上に配置される。底部保護層２１１５’は、ドライエッチングと例えばピラニア溶液とフッ酸浸漬（HF dip）の湿式洗浄によって基板の背面から除去される。
１０． 底部金属１１５５’は、電子ビーム蒸着またはスパッタリングによって上述の構造の背面上に形成される。底部金属は、低抵抗コンタクト（接触）を形成するための適当な組成を含むことができる。例えば、底部金属は、Au／Ni合金を含むまたはAu／Ni合金から構成することができ、約３００nm〜約１μmの範囲から選択された厚さ、好ましくは、約５００ｎｍを有する。
１１． 上部保護層２１１５は、例えばドライエッチングによって除去され、上部表面は、水で洗浄される。上部金属１１５５は、前記構造上に堆積される。上部金属は、隣接の半導体材料と低抵抗接触（コンタクト）を形成するのに適当な金属とすることができる。適当な金属は、例えば、約５００nm〜約１μmの範囲から選択された厚さを有するAu／Ni合金である。接触は、フォトリソグラフィーとエッチングによって金属１１５５にパターン化される。続いて、フォーミングガスを用いたアニールが接触を改善するため行われる。フォーミングガスは、窒素中１０％水素までの混合ガスである。アニールは、十分高い温度と継続時間にてコンタクトを改善することができ、例えば、急速熱アニーリングシステムにて、約１秒〜５分間、好ましくは１分間を約２５０℃〜４５０℃、好ましくは４００℃にて行う。アニールは、従来のアニール炉でより長時間行うこともできる。
結果として生じる構造は、上部ART領域１１１０、即ち基板３００上に配置された第１太陽電池または光起電性電池を有する。第１太陽電池は、第１格子定数、即ち第１結晶質層を有する第１半導体材料を含む。第１半導体材料は、第１ＩＩＩ−Ｖ族化合物を含み、第１太陽電池は、ＩＩＩ−Ｖ族化合物によって定められた光起電性接合１１５２を有する。第２太陽電池または光起電性電池は、例えば基板３００に定められた第１太陽電池の下方に配置される。例えばシリコンの第２太陽電池の材料は、第１半導体材料に対して整合されない第２格子定数を有する。第２太陽電池は、エミッタ１７０５とベース１７１０を含み、第２光起電性接合２１１０がその間に定められる。底部ART領域１１３０、即ち第３太陽電池または光起電性電池は、第２太陽電池の下方と基板の下方に配置される。第３太陽電池は、例えば第２ＩＩＩ−Ｖ族化合物の第２太陽電池の材料に対して格子不整合する第２半導体材料と光起電性接合１１５２’を含む。
第１太陽電池は、例えば１.１eVより小さい第１エネルギーバンドギャップを有する。いくつかの実施例では、第１エネルギーバンドギャップは、約０.８eVより小さい。第２太陽電池は、第１太陽電池の下方に配置され、第１エネルギーバンドギャップより大きく、シリコンのバンドギャップ、即ち１.１eVとほぼ等しい第２エネルギーバンドギャップを有する。第３太陽電池は、第２太陽電池の下方に配置され、例えば１.１eVより大きい第２エネルギーバンドギャップより大きい第３エネルギーを有する。いくつかの実施例では、第３エネルギーバンドギャップは、約１.６eVより大きい。
図２２は、５重接合InGaP／GaAs／Si／GaAsSb／InGaAs太陽電池２２００を示している。図１１に示された実施例と類似して、この実施例は、シリコン基板３００に定められた光起電性接合２１１０を有するシリコン基板３００の両面にARTを用いている。ARTは、欠陥を捕獲し、それぞれシリコン基板の上部表面と底部表面の上方に２つの太陽電池、即ちGaAsを含む上部ARTセル１１１０とGaAsSbを含む底部ARTセル１１３０を形成し易くするように用いられる。例えばInGaPセルの第４光起電性電池２２１０は、上部ART GaAsセル上に形成され、例えばInGaAsセルの第５光起電性電池２２２０は、GaAsSbセル上に形成される。これらの後者のセルペア（cell pairs）の結晶格子は、隣接する材料に実質的に整合するため、格子不整合欠陥を回避する。
図２３は、ARTがまず、シリコン基板３００の上方に成長した約０.７eVの名目上のバンドギャップを有するInGaAs太陽電池の格子不整合から生じる欠陥を捕獲する第１上部ART領域１１１０を形成するように用いられた実施例を示している。次に、第２上部ART領域１１１０’は、第１上部ART領域上に形成される。第２上部ART領域は、約１.４eVの名目上のバンドギャップを有するGaAs太陽電池を含む。最後に、第３太陽電池２３００は、例えば約１.８eVの名目上のバンドギャップを有するnとp型InGaPを含み、第２上部ART領域１１１０’、即ちGaAsセルの上方に成長される。
上述のように、ART技術を用いることなく、基板の両面に接合を有する太陽電池を製造する実施例が可能である。ARTは、異なる材料間の格子不整合から生じる欠陥を減少する、優れた方法を提供するが、これに鑑みて当業者は、どのように適当であるか、許容できるかのいずれかの欠陥レベルを有する他の技術を用いるかがわかるだろう。例えば、図２４は、例えばシリコン基板の基板３００の両面に形成された組成的に傾斜した上部および底部緩衝層２４００、２４００’（InGaPの組成的に傾斜した緩衝層）を用いて、３重接合InGaP／Si／InGaAs太陽電池２２００を形成し易くしているのを示している。例示して、傾斜した緩衝層２４００、２４００’は、それぞれシリコン基板に隣接して形成されたGaPから始まる（GaPは、シリコンの格子定数とほぼ整合する格子定数を有するため）。シリコン基板の上面では、傾斜した緩衝層２４００はGaPを含み、ほぼIn0.5Ga0.5Pの層に傾斜され、背面では、傾斜した緩衝層２４００’はInXGa1-XPの層に傾斜されたGaPを含み、InGaAsの格子定数に少なくともほぼ格子定数整合された。例示された構造では、傾斜した緩衝層２４００、２４００’は、第１（InGaPの上部光起電性電池２４１０）と第２（シリコン基板３００の光起電性電池）光起電性電池と、第２（シリコン基板３００）と第３（InGaAsの底部光起電性電池２４１０’）光起電性電池間にそれぞれ配置される。当業者は、傾斜した緩衝層に対する材料と厚さなどの他のパラメータと成長条件の選択の基準がわかるだろう。
当業者は、基板の両面に太陽電池接合を形成し易くするため、どのようにARTと傾斜した緩衝層以外の技術、例えば、ウエハボンディング、メサ領域上の選択エピタキシャル（selective epitaxy on mesas）、または格子不整合材料の直接エピタキシャル（direct epitaxy）などの技術を適用するかはわかるだろう。例えば図２５aと図２５bは、ウエハボンディングまたは層移動を用いて３接合InGaP／Si／Ge太陽電池２５００を形成する実施例を示している。単一接合Si太陽電池２５１０（即ち第１アクティブ光デバイス層）と単一接合Ge太陽電池２５２０（即ち第２アクティブ光デバイス層）は、適当なドーパントの注入によってシリコンとゲルマニウム基板上にそれぞれ直接製作される。InGaP太陽電池２５３０は、GaAs基板２５４０上に形成される。次に、ウエハボンディング技術は、シリコン、ゲルマニウムと、InGaP太陽電池２５１０、２５２０と、２５３０を多接合太陽電池２５００内に結合し、GaAｓ基板２５４０は、例えばウェットエッチングで除去されるように用いられる。例えば、第１アクティブ光デバイス層は、InGaP太陽電池２５３０に形成され、シリコン基板２５１０（太陽電池を含む）の上部表面に結合される。第２アクティブ光デバイス層は、Ge２５２０に形成され、シリコン基板２５１０の底部表面に結合される。第３アクティブ光デバイス層は、シリコン基板２５１０によって定めることができる。図２５bは、InGaP太陽電池２５３０からシリコン太陽電池２５１０を介して流れ、ゲルマニウム太陽電池２５２０に流れる電流路を備えた実施例を示している。
３つのセル（電池）間の電流整合を必要としない代替実施例では、誘電体層は、各電池間に含まれることができ、この場合、３つの電池のそれぞれに分離電極が用いられる。
いくつかの実施例では、ART領域の少なくとも一部は、基板の上よりもむしろ、基板内に形成することができる。模範的なプロセスが図２６a〜２６fに示される。例えばシリコンウエハの基板３００が提供される。マスキング層２６００は、基板３００上に形成される。マスキング層２６００は、薄膜の二酸化ケイ素２６１０と二酸化ケイ素２６１０上に配置されたより厚い窒化ケイ素２６２０を含むことができる。二酸化ケイ素層は、約１００nmの厚さとすることができ、窒化ケイ素膜は、約１０００nmの厚さとすることができる。二酸化ケイ素層は、窒化ケイ素と基板の間に挟設され、窒化ケイ素膜の亀裂を減少する。マスキング層は、フォトリソグラフィパターンニングステップによってパターン化され、開口２６３０は、マスキング層２６００を穿通して基板３００にドライエッチングされる。開口２６３０は、例えばトレンチとすることができる。トレンチ幅は２０nm〜２０μmの範囲とすることができ、深さは、トレンチのアスペクト比（トレンチの深さと幅の比率）は、≧１であるように選択される。第２二酸化ケイ素層２６４０は、マスキング層２６００上と開口２６３０の側壁に沿って共形的に堆積されるか、または開口２６３０の側壁に沿って成長する。第２二酸化ケイ素層２６４０のドライエッチングが行われ、第２二酸化ケイ素層２６４０を窒化ケイ素２６２０と開口の底部分２６５０から除去し、第２二酸化ケイ素層２６４０を開口の側壁２６６０に残す。約１０〜１００nm間、最も望ましくは２５nmの薄膜は、二酸化ケイ素部分２６４０と開口の露出された底部分部分上に成長されることができ、続いてフッ酸浸漬（ディップ）によって除去される。この薄い二酸化ケイ素層は、成長して、トレンチの底部の表面を洗浄するように剥離され、これによりトレンチのドライエッチング後によって生じた損傷と炭素化合物を取り除くことができる。結果として得られた構造は、基板３００内に定められた開口２６３０を含み、二酸化ケイ素２６１０、２６４０は開口の側壁上と基板３００の上部表面上に配置される。この構成は、エピタキシャル成長に適する、露出された結晶質表面（即ち、開口の底部分の露出された基板材料）と誘電材料で裏打ちされた開口を提供し、開口に形成された格子不整合の結晶質材料でARTによって欠陥を捕獲するのに適する。続いて、格子不整合材料３３０は、開口に形成され、上述の太陽電池構造を形成するように用いることができる。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。

Claims (7)

  1. 基板、
    前記基板の上方に形成され、第１格子定数を有する第１半導体材料を含む第１光起電性サブセル、
    前記第１光起電性サブセルの下方に形成され、前記第１格子定数と異なる第２格子定数を有する第２半導体材料を含む第２光起電性サブセル、及び
    前記第２光起電性電池の下方と前記基板の下方に形成され、前記第２格子定数と異なる第３格子定数を有する第３半導体材料を含む第３光起電性サブセルを含む構造。
  2. 前記第１半導体材料は、ＩＩＩ−Ｖ族化合物を含み、前記第１光起電性サブセルは、前記ＩＩＩ−Ｖ族化合物によって定められた第１光起電性接合を含む請求項１に記載の構造。
  3. 前記第２光起電性サブセルは、前記基板に定められた第２光起電性接合を含む請求項１に記載の構造。
  4. 前記第１光起電性サブセルは、第１ＩＩＩ−Ｖ族化合物を含み、前記第２光起電性サブセルは、シリコンを含み、第３光起電性サブセルは、第２ＩＩＩ−Ｖ族化合物を含む請求項１に記載の構造。
  5. 前記基板はシリコンを含む請求項１に記載の構造。
  6. 前記第１と第２光起電性サブセル間に配置される組成的に傾斜した緩衝層を更に含む請求項１に記載の構造。
  7. 前記第１と第２光起電性サブセル間に配置された欠陥捕獲層を更に含み、前記欠陥捕獲層は、（ｉ）結晶質材料と隣接の半導体材料の格子不整合から生じた欠陥を含む結晶質材料と、（ｉｉ）前記欠陥が非結晶質材料で終了する非結晶質材料を含む請求項１に記載の構造。
JP2012222149A 2007-09-07 2012-10-04 多接合太陽電池 Pending JP2013030798A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US97080807P 2007-09-07 2007-09-07
US60/970,808 2007-09-07
US98010307P 2007-10-15 2007-10-15
US60/980,103 2007-10-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010524067A Division JP2010538495A (ja) 2007-09-07 2008-06-26 多接合太陽電池

Publications (1)

Publication Number Publication Date
JP2013030798A true JP2013030798A (ja) 2013-02-07

Family

ID=40430546

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010524067A Pending JP2010538495A (ja) 2007-09-07 2008-06-26 多接合太陽電池
JP2012222149A Pending JP2013030798A (ja) 2007-09-07 2012-10-04 多接合太陽電池

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010524067A Pending JP2010538495A (ja) 2007-09-07 2008-06-26 多接合太陽電池

Country Status (6)

Country Link
US (2) US8344242B2 (ja)
JP (2) JP2010538495A (ja)
KR (1) KR101093588B1 (ja)
CN (1) CN101884117B (ja)
DE (1) DE112008002387B4 (ja)
WO (1) WO2009035746A2 (ja)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007014294A2 (en) * 2005-07-26 2007-02-01 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) * 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
WO2008124154A2 (en) * 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2010538495A (ja) 2007-09-07 2010-12-09 アンバーウェーブ・システムズ・コーポレーション 多接合太陽電池
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US20100116329A1 (en) * 2008-06-09 2010-05-13 Fitzgerald Eugene A Methods of forming high-efficiency solar cell structures
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8912428B2 (en) * 2008-10-22 2014-12-16 Epir Technologies, Inc. High efficiency multijunction II-VI photovoltaic solar cells
KR101450956B1 (ko) 2009-04-02 2014-10-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 결정질 재료의 비극성 평면으로부터 형성된 소자 및 이의 제조 방법
US20110124146A1 (en) * 2009-05-29 2011-05-26 Pitera Arthur J Methods of forming high-efficiency multi-junction solar cell structures
CN102449775B (zh) * 2009-06-05 2014-07-02 独立行政法人产业技术综合研究所 半导体基板、光电转换器件、半导体基板的制造方法和光电转换器件的制造方法
US8961687B2 (en) * 2009-08-31 2015-02-24 Alliance For Sustainable Energy, Llc Lattice matched crystalline substrates for cubic nitride semiconductor growth
US8575471B2 (en) * 2009-08-31 2013-11-05 Alliance For Sustainable Energy, Llc Lattice matched semiconductor growth on crystalline metallic substrates
SG169922A1 (en) * 2009-09-24 2011-04-29 Taiwan Semiconductor Mfg Improved semiconductor sensor structures with reduced dislocation defect densities and related methods for the same
US8614115B2 (en) * 2009-10-30 2013-12-24 International Business Machines Corporation Photovoltaic solar cell device manufacture
US8507365B2 (en) * 2009-12-21 2013-08-13 Alliance For Sustainable Energy, Llc Growth of coincident site lattice matched semiconductor layers and devices on crystalline substrates
CN102148266A (zh) * 2010-02-09 2011-08-10 晶元光电股份有限公司 多接面太阳能电池
US9559229B2 (en) * 2009-12-31 2017-01-31 Epistar Corporation Multi-junction solar cell
JP5260592B2 (ja) * 2010-04-08 2013-08-14 デクセリアルズ株式会社 保護素子、バッテリ制御装置、及びバッテリパック
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
KR101278117B1 (ko) * 2010-05-20 2013-06-24 아주대학교산학협력단 다중접합 태양전지 및 그 제작방법
US8119494B1 (en) * 2010-07-29 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free hetero-epitaxy of lattice mismatched semiconductors
CN101950774A (zh) * 2010-08-17 2011-01-19 中国科学院苏州纳米技术与纳米仿生研究所 四结GaInP/GaAs/InGaAsP/InGaAs太阳电池的制作方法
US20120103419A1 (en) * 2010-10-27 2012-05-03 The Regents Of The University Of California Group-iii nitride solar cells grown on high quality group-iii nitride crystals mounted on foreign material
US11417788B2 (en) * 2010-11-19 2022-08-16 The Boeing Company Type-II high bandgap tunnel junctions of InP lattice constant for multijunction solar cells
WO2012074524A1 (en) 2010-12-01 2012-06-07 Alliance For Sustainable Energy, Llc Coincident site lattice-matched growth of semiconductors on substrates using compliant buffer layers
US9041027B2 (en) 2010-12-01 2015-05-26 Alliance For Sustainable Energy, Llc Methods of producing free-standing semiconductors using sacrificial buffer layers and recyclable substrates
US8604330B1 (en) 2010-12-06 2013-12-10 4Power, Llc High-efficiency solar-cell arrays with integrated devices and methods for forming them
US20120180855A1 (en) * 2011-01-19 2012-07-19 Qualcomm Mems Technologies, Inc. Photovoltaic devices and methods of forming the same
JP5548908B2 (ja) * 2011-03-04 2014-07-16 日本電信電話株式会社 多接合太陽電池の製造方法
US20140069493A1 (en) * 2011-05-06 2014-03-13 Alliance For Sustainable Energy, Llc Photovoltaic device
WO2012177246A1 (en) * 2011-06-22 2012-12-27 Epir Technologies, Inc. Mbe growth technique for group ii-vi inverted multijunction solar cells
KR20130054010A (ko) * 2011-11-16 2013-05-24 삼성전자주식회사 Ｉｉｉ-ｖ족 물질을 이용한 반도체 소자 및 그 제조방법
US20150001588A1 (en) * 2012-02-13 2015-01-01 Tokyo Electron Limited Semiconductor device and method for manufacturing same
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8680576B2 (en) * 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
CN102723405B (zh) * 2012-06-26 2015-03-04 中国科学院苏州纳米技术与纳米仿生研究所 双面生长高效宽谱吸收多结太阳电池的制备方法
CN102723404B (zh) * 2012-06-26 2015-04-01 中国科学院苏州纳米技术与纳米仿生研究所 倒置生长宽谱吸收iii-v多结电池的制备方法
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
JP6353845B2 (ja) 2012-10-26 2018-07-04 グロ アーベーＧｌｏ Ａｂ ナノワイヤｌｅｄ構造の製造方法
US9142643B2 (en) * 2012-11-15 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial feature
US9123633B2 (en) * 2013-02-01 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
WO2014140082A1 (en) 2013-03-13 2014-09-18 Pilegrowth Tech S.R.L. High efficiency solar cells on silicon substrates
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
DE112013007072T5 (de) * 2013-06-28 2016-01-28 Intel Corporation Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie
US20150048422A1 (en) * 2013-08-16 2015-02-19 International Business Machines Corporation A method for forming a crystalline compound iii-v material on a single element substrate
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
US20150187578A1 (en) * 2013-12-26 2015-07-02 Macronix International Co., Ltd. Method of forming silicon layer, and method of manufacturing flash memory
US9379184B1 (en) 2015-02-18 2016-06-28 International Business Machines Corporation Secure chip with physically unclonable function
US9443940B1 (en) * 2015-04-07 2016-09-13 Globalfoundries Inc. Defect reduction with rotated double aspect ratio trapping
US9754968B2 (en) 2015-04-30 2017-09-05 International Business Machines Corporation Structure and method to form III-V, Ge and SiGe fins on insulator
FR3038776B1 (fr) * 2015-07-10 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule photovoltaique et procede de fabrication d'une cellule photovoltaique
CN105261659A (zh) * 2015-11-12 2016-01-20 天津三安光电有限公司 太阳能电池及其制备方法
FR3047354B1 (fr) * 2016-01-29 2018-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule photovoltaique et procede de fabrication d'une cellule photovoltaique
JP6953843B2 (ja) * 2017-07-07 2021-10-27 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
CN110364428B (zh) * 2018-04-11 2021-09-28 中国科学院物理研究所 一种锗-硅基砷化镓材料及其制备方法和应用
WO2019206844A1 (en) * 2018-04-22 2019-10-31 Epinovatech Ab Reinforced thin-film device
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132119A (ja) * 1983-01-19 1984-07-30 Nippon Telegr & Teleph Corp <Ntt> 半導体ウエハ
JPS61294877A (ja) * 1985-06-24 1986-12-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS63217672A (ja) * 1987-03-06 1988-09-09 Nippon Telegr & Teleph Corp <Ntt> 複合半導体基板
JPH04315419A (ja) * 1991-04-12 1992-11-06 Nec Corp 元素半導体基板上の絶縁膜／化合物半導体積層構造
JPH05343712A (ja) * 1992-06-05 1993-12-24 Hitachi Ltd タンデムヘテロ光電変換素子の製造方法
JP2001196620A (ja) * 2000-01-11 2001-07-19 Toyota Motor Corp タンデム型太陽電池
US20060292719A1 (en) * 2005-05-17 2006-12-28 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007123852A (ja) * 2005-10-27 2007-05-17 Sharp Corp ゲルマニウム光検出装置の製造方法

Family Cites Families (394)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307510A (en) 1980-03-12 1981-12-29 The United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Computer circuit card puller
EP0191503A3 (en) * 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4322253A (en) * 1980-04-30 1982-03-30 Rca Corporation Method of making selective crystalline silicon regions containing entrapped hydrogen by laser treatment
US4370510A (en) * 1980-09-26 1983-01-25 California Institute Of Technology Gallium arsenide single crystal solar cell structure and method of making
US4482422A (en) * 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
US4651179A (en) * 1983-01-21 1987-03-17 Rca Corporation Low resistance gallium arsenide field effect transistor
US4545109A (en) 1983-01-21 1985-10-08 Rca Corporation Method of making a gallium arsenide field effect transistor
US5091333A (en) * 1983-09-12 1992-02-25 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4860081A (en) 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
US4575576A (en) * 1984-11-07 1986-03-11 The United States Of America As Represented By The United States Department Of Energy Three-junction solar cell
US4551394A (en) 1984-11-26 1985-11-05 Honeywell Inc. Integrated three-dimensional localized epitaxial growth of Si with localized overgrowth of GaAs
EP0214610B1 (en) 1985-09-03 1990-12-05 Daido Tokushuko Kabushiki Kaisha Epitaxial gallium arsenide semiconductor wafer and method of producing the same
US4774205A (en) 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
JPS6381855A (ja) 1986-09-25 1988-04-12 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法
US5236546A (en) 1987-01-26 1993-08-17 Canon Kabushiki Kaisha Process for producing crystal article
US5269876A (en) 1987-01-26 1993-12-14 Canon Kabushiki Kaisha Process for producing crystal article
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
US5166767A (en) 1987-04-14 1992-11-24 National Semiconductor Corporation Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer
US4876210A (en) * 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US4826784A (en) 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
US5079616A (en) * 1988-02-11 1992-01-07 Gte Laboratories Incorporated Semiconductor structure
US5272105A (en) 1988-02-11 1993-12-21 Gte Laboratories Incorporated Method of manufacturing an heteroepitaxial semiconductor structure
GB2215514A (en) 1988-03-04 1989-09-20 Plessey Co Plc Terminating dislocations in semiconductor epitaxial layers
US5032893A (en) 1988-04-01 1991-07-16 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor eiplayers
US5156995A (en) 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
US5238869A (en) 1988-07-25 1993-08-24 Texas Instruments Incorporated Method of forming an epitaxial layer on a heterointerface
EP0352472A3 (en) 1988-07-25 1991-02-06 Texas Instruments Incorporated Heteroepitaxy of lattice-mismatched semiconductor materials
JPH0262090A (ja) 1988-08-29 1990-03-01 Matsushita Electric Ind Co Ltd 光半導体装置の製造方法
US5061644A (en) 1988-12-22 1991-10-29 Honeywell Inc. Method for fabricating self-aligned semiconductor devices
DE68915529T2 (de) 1989-01-31 1994-12-01 Agfa Gevaert Nv Integration von GaAs auf Si-Unterlage.
US5034337A (en) 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US4948456A (en) 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
US5098850A (en) * 1989-06-16 1992-03-24 Canon Kabushiki Kaisha Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them
US5256594A (en) 1989-06-16 1993-10-26 Intel Corporation Masking technique for depositing gallium arsenide on silicon
US5093699A (en) * 1990-03-12 1992-03-03 Texas A & M University System Gate adjusted resonant tunnel diode device and method of manufacture
US5164359A (en) 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US5105247A (en) 1990-08-03 1992-04-14 Cavanaugh Marion E Quantum field effect device with source extension region formed under a gate and between the source and drain regions
JP3202223B2 (ja) 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
US5403751A (en) * 1990-11-29 1995-04-04 Canon Kabushiki Kaisha Process for producing a thin silicon solar cell
US5223043A (en) 1991-02-11 1993-06-29 The United States Of America As Represented By The United States Department Of Energy Current-matched high-efficiency, multijunction monolithic solar cells
US5091767A (en) * 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
JPH04299569A (ja) 1991-03-27 1992-10-22 Nec Corp Ｓｏｉｓの製造方法及びトランジスタとその製造方法
US5269852A (en) 1991-05-27 1993-12-14 Canon Kabushiki Kaisha Crystalline solar cell and method for producing the same
JP3058954B2 (ja) 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
JP2773487B2 (ja) 1991-10-15 1998-07-09 日本電気株式会社 トンネルトランジスタ
JPH05121317A (ja) 1991-10-24 1993-05-18 Rohm Co Ltd Ｓｏｉ構造形成方法
JP3286920B2 (ja) 1992-07-10 2002-05-27 富士通株式会社 半導体装置の製造方法
DE59308841D1 (de) 1992-12-04 1998-09-10 Siemens Ag Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes mittels selektiver Epitaxie und dessen Anwendung zur Herstellung eines Bipolartransistors sowie eines MOS-transistors
JP3319472B2 (ja) 1992-12-07 2002-09-03 富士通株式会社 半導体装置とその製造方法
US5295150A (en) * 1992-12-11 1994-03-15 Eastman Kodak Company Distributed feedback-channeled substrate planar semiconductor laser
US5407491A (en) 1993-04-08 1995-04-18 University Of Houston Tandem solar cell with improved tunnel junction
EP0627799B1 (en) * 1993-06-04 1997-10-08 Sharp Kabushiki Kaisha Semiconductor light-emitting device with third cladding layer
JP3748905B2 (ja) 1993-08-27 2006-02-22 三洋電機株式会社 量子効果デバイス
US5792679A (en) 1993-08-30 1998-08-11 Sharp Microelectronics Technology, Inc. Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5405453A (en) 1993-11-08 1995-04-11 Applied Solar Energy Corporation High efficiency multi-junction solar cell
US5489539A (en) 1994-01-10 1996-02-06 Hughes Aircraft Company Method of making quantum well structure with self-aligned gate
JPH07230952A (ja) 1994-02-16 1995-08-29 Ricoh Co Ltd 再結晶化方法
JPH0851109A (ja) 1994-04-11 1996-02-20 Texas Instr Inc <Ti> 酸化物でパターン化されたウェーハの窓内にエピタキシャルシリコンを成長させる方法
US6011271A (en) * 1994-04-28 2000-01-04 Fujitsu Limited Semiconductor device and method of fabricating the same
US5710436A (en) * 1994-09-27 1998-01-20 Kabushiki Kaisha Toshiba Quantum effect device
US5825240A (en) 1994-11-30 1998-10-20 Massachusetts Institute Of Technology Resonant-tunneling transmission line technology
US5549762A (en) * 1995-01-13 1996-08-27 International Rectifier Corporation Photovoltaic generator with dielectric isolation and bonded, insulated wafer layers
JP3835225B2 (ja) 1995-02-23 2006-10-18 日亜化学工業株式会社 窒化物半導体発光素子
JPH08306700A (ja) 1995-04-27 1996-11-22 Nec Corp 半導体装置及びその製造方法
US5528209A (en) 1995-04-27 1996-06-18 Hughes Aircraft Company Monolithic microwave integrated circuit and method
TW304310B (ja) 1995-05-31 1997-05-01 Siemens Ag
US5621227A (en) 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
US6150604A (en) * 1995-12-06 2000-11-21 University Of Houston Quantum well thermophotovoltaic energy converter
WO1997023000A1 (en) 1995-12-15 1997-06-26 Philips Electronics N.V. SEMICONDUCTOR FIELD EFFECT DEVICE COMPRISING A SiGe LAYER
TW314621B (ja) 1995-12-20 1997-09-01 Toshiba Co Ltd
US5987590A (en) 1996-04-02 1999-11-16 Texas Instruments Incorporated PC circuits, systems and methods
US6121542A (en) 1996-05-17 2000-09-19 Canon Kabushiki Kaisha Photovoltaic device
JP3719618B2 (ja) 1996-06-17 2005-11-24 松下電器産業株式会社 半導体装置及びその製造方法
US6229153B1 (en) * 1996-06-21 2001-05-08 Wisconsin Alumni Research Corporation High peak current density resonant tunneling diode
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
JP3449516B2 (ja) 1996-08-30 2003-09-22 株式会社リコー 半導体多層膜反射鏡および半導体多層膜反射防止膜および面発光型半導体レーザおよび受光素子
US6191432B1 (en) * 1996-09-02 2001-02-20 Kabushiki Kaisha Toshiba Semiconductor device and memory device
US5825049A (en) 1996-10-09 1998-10-20 Sandia Corporation Resonant tunneling device with two-dimensional quantum well emitter and base layers
JPH10126010A (ja) 1996-10-23 1998-05-15 Ricoh Co Ltd 半導体レーザ装置の製造方法
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5853497A (en) 1996-12-12 1998-12-29 Hughes Electronics Corporation High efficiency multi-junction solar cells
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3853905B2 (ja) 1997-03-18 2006-12-06 株式会社東芝 量子効果装置とｂｌトンネル素子を用いた装置
EP0874405A3 (en) 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JP3184115B2 (ja) 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
JP3047852B2 (ja) 1997-04-04 2000-06-05 松下電器産業株式会社 半導体装置
EP0942459B1 (en) 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
US5998781A (en) 1997-04-30 1999-12-07 Sandia Corporation Apparatus for millimeter-wave signal generation
US5903170A (en) 1997-06-03 1999-05-11 The Regents Of The University Of Michigan Digital logic design using negative differential resistance diodes and field-effect transistors
US5883549A (en) * 1997-06-20 1999-03-16 Hughes Electronics Corporation Bipolar junction transistor (BJT)--resonant tunneling diode (RTD) oscillator circuit and method
DE69827824T3 (de) 1997-06-24 2009-09-03 Massachusetts Institute Of Technology, Cambridge Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
US5869845A (en) * 1997-06-26 1999-02-09 Texas Instruments Incorporated Resonant tunneling memory
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
EP1036412A1 (en) 1997-09-16 2000-09-20 Massachusetts Institute Of Technology CO-PLANAR Si AND Ge COMPOSITE SUBSTRATE AND METHOD OF PRODUCING SAME
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
EP2200071B1 (en) 1997-10-30 2012-01-18 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of making the same using homoepitaxy
JP3180743B2 (ja) 1997-11-17 2001-06-25 日本電気株式会社 窒化化合物半導体発光素子およびその製法
JP3468082B2 (ja) 1998-02-26 2003-11-17 日亜化学工業株式会社 窒化物半導体素子
US6150242A (en) 1998-03-25 2000-11-21 Texas Instruments Incorporated Method of growing crystalline silicon overlayers on thin amorphous silicon oxide layers and forming by method a resonant tunneling diode
JPH11274467A (ja) 1998-03-26 1999-10-08 Murata Mfg Co Ltd 光電子集積回路素子
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3338778B2 (ja) 1998-04-24 2002-10-28 日本電気株式会社 窒化物系化合物半導体レーザ素子
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4005701B2 (ja) 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6606335B1 (en) 1998-07-14 2003-08-12 Fujitsu Limited Semiconductor laser, semiconductor device, and their manufacture methods
WO2000016411A1 (fr) 1998-09-10 2000-03-23 Rohm Co., Ltd. Del a semi-conducteur et son procede de fabrication
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP3868136B2 (ja) 1999-01-20 2007-01-17 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3372226B2 (ja) 1999-02-10 2003-01-27 日亜化学工業株式会社 窒化物半導体レーザ素子
US7145167B1 (en) 2000-03-11 2006-12-05 International Business Machines Corporation High speed Ge channel heterostructures for field effect devices
JP3760663B2 (ja) 1999-03-31 2006-03-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
DE10017137A1 (de) 1999-04-14 2000-10-26 Siemens Ag Silizium-Aufbau und Verfahren zu dessen Herstellung
US6803598B1 (en) 1999-05-07 2004-10-12 University Of Delaware Si-based resonant interband tunneling diodes and method of making interband tunneling diodes
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
WO2000070683A1 (fr) * 1999-05-13 2000-11-23 Hitachi, Ltd. Mémoire à semi-conducteurs
US6252287B1 (en) 1999-05-19 2001-06-26 Sandia Corporation InGaAsN/GaAs heterojunction for multi-junction solar cells
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
GB9912178D0 (en) 1999-05-25 1999-07-28 Univ Court Of The University O Improved optical modulator
US6214653B1 (en) 1999-06-04 2001-04-10 International Business Machines Corporation Method for fabricating complementary metal oxide semiconductor (CMOS) devices on a mixed bulk and silicon-on-insulator (SOI) substrate
JP2001007447A (ja) 1999-06-18 2001-01-12 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
US6503310B1 (en) * 1999-06-22 2003-01-07 Dmc2 Degussa Metals Catalysts Cerdec Ag Laser marking compositions and method
DE60045126D1 (de) * 1999-06-25 2010-12-02 Massachusetts Inst Technology Oxidation einer auf einer germaniumschicht aufgebrachten siliziumschicht
US6228691B1 (en) 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same
GB9919479D0 (en) 1999-08-17 1999-10-20 Imperial College Island arrays
US6339232B1 (en) * 1999-09-20 2002-01-15 Kabushika Kaisha Toshiba Semiconductor device
JP2001102678A (ja) 1999-09-29 2001-04-13 Toshiba Corp 窒化ガリウム系化合物半導体素子
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001189483A (ja) 1999-10-18 2001-07-10 Sharp Corp バイパス機能付太陽電池セルおよびバイパス機能付き多接合積層型太陽電池セルおよびそれらの製造方法
DE60036594T2 (de) 1999-11-15 2008-01-31 Matsushita Electric Industrial Co., Ltd., Kadoma Feldeffekt-Halbleiterbauelement
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6340788B1 (en) * 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
JP2001176805A (ja) 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
WO2001058383A2 (en) * 2000-02-11 2001-08-16 Novo Rps Ulc Stent delivery system and method of use
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP3512701B2 (ja) 2000-03-10 2004-03-31 株式会社東芝 半導体装置及びその製造方法
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same
US20050184302A1 (en) 2000-04-04 2005-08-25 Toshimasa Kobayashi Nitride semiconductor device and method of manufacturing the same
US6362071B1 (en) * 2000-04-05 2002-03-26 Motorola, Inc. Method for forming a semiconductor device with an opening in a dielectric layer
JP2001338988A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
US20020008234A1 (en) 2000-06-28 2002-01-24 Motorola, Inc. Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US20020030246A1 (en) * 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
WO2002009187A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
JP2002118255A (ja) 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4269541B2 (ja) * 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
US6579463B1 (en) 2000-08-18 2003-06-17 The Regents Of The University Of Colorado Tunable nanomasks for pattern transfer and nanocluster array formation
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US20060175601A1 (en) 2000-08-22 2006-08-10 President And Fellows Of Harvard College Nanoscale wires and related devices
US6407425B1 (en) 2000-09-21 2002-06-18 Texas Instruments Incorporated Programmable neuron MOSFET on SOI
US6456214B1 (en) 2000-09-27 2002-09-24 Raytheon Company High-speed comparator utilizing resonant tunneling diodes and associated method
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6720090B2 (en) 2001-01-02 2004-04-13 Eastman Kodak Company Organic light emitting diode devices with improved luminance efficiency
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP4084544B2 (ja) 2001-03-30 2008-04-30 豊田合成株式会社 半導体基板及び半導体素子の製造方法
JP4084541B2 (ja) 2001-02-14 2008-04-30 豊田合成株式会社 半導体結晶及び半導体発光素子の製造方法
US6380590B1 (en) 2001-02-22 2002-04-30 Advanced Micro Devices, Inc. SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same
US6475869B1 (en) 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
US7205604B2 (en) 2001-03-13 2007-04-17 International Business Machines Corporation Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof
JP3705142B2 (ja) 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
CA2442985C (en) * 2001-03-30 2016-05-31 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP3956637B2 (ja) 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
GB0110112D0 (en) 2001-04-25 2001-06-20 Univ Glasgow Improved optoelectronic device
GB0111207D0 (en) 2001-05-08 2001-06-27 Btg Int Ltd A method to produce germanium layers
US6784074B2 (en) 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
JP3819730B2 (ja) 2001-05-11 2006-09-13 三洋電機株式会社 窒化物系半導体素子および窒化物半導体の形成方法
US20020168802A1 (en) 2001-05-14 2002-11-14 Hsu Sheng Teng SiGe/SOI CMOS and method of making the same
US7358578B2 (en) * 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
JP3515974B2 (ja) 2001-06-13 2004-04-05 松下電器産業株式会社 窒化物半導体、その製造方法及び窒化物半導体素子
TW544956B (en) 2001-06-13 2003-08-01 Matsushita Electric Ind Co Ltd Nitride semiconductor, production method therefor and nitride semiconductor element
US6566284B2 (en) 2001-08-07 2003-05-20 Hrl Laboratories, Llc Method of manufacture for 80 nanometer diameter resonant tunneling diode with improved peak-to-valley ratio and resonant tunneling diode therefrom
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP2003163370A (ja) 2001-09-11 2003-06-06 Toyoda Gosei Co Ltd 半導体結晶の製造方法
TW544930B (en) 2001-09-11 2003-08-01 Toyoda Gosei Kk Method for producing semiconductor crystal
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US6689650B2 (en) 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
US20030064535A1 (en) 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6710368B2 (en) * 2001-10-01 2004-03-23 Ken Scott Fisher Quantum tunneling transistor
US20030070707A1 (en) 2001-10-12 2003-04-17 King Richard Roland Wide-bandgap, lattice-mismatched window layer for a solar energy conversion device
JP2003142728A (ja) 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
JP2003152220A (ja) * 2001-11-15 2003-05-23 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
US6835246B2 (en) 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
US6576532B1 (en) 2001-11-30 2003-06-10 Motorola Inc. Semiconductor device and method therefor
EP1363318A1 (en) 2001-12-20 2003-11-19 Matsushita Electric Industrial Co., Ltd. Method for making nitride semiconductor substrate and method for making nitride semiconductor device
US6744071B2 (en) 2002-01-28 2004-06-01 Nichia Corporation Nitride semiconductor element with a supporting substrate
KR100458288B1 (ko) 2002-01-30 2004-11-26 한국과학기술원 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법
US7411233B2 (en) * 2002-08-27 2008-08-12 E-Phocus, Inc Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US6492216B1 (en) 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
JP3782021B2 (ja) 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
AU2002252110A1 (en) 2002-02-27 2003-09-09 Midwest Research Institute Monolithic photovoltaic energy conversion device
JP4092927B2 (ja) 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US6635909B2 (en) 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
WO2003089696A1 (en) 2002-04-15 2003-10-30 The Regents Of The University Of California Dislocation reduction in non-polar gallium nitride thin films
WO2004061909A1 (en) 2002-12-16 2004-07-22 The Regents Of The University Of California Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
US7208393B2 (en) 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
US20060162768A1 (en) 2002-05-21 2006-07-27 Wanlass Mark W Low bandgap, monolithic, multi-bandgap, optoelectronic devices
US8067687B2 (en) 2002-05-21 2011-11-29 Alliance For Sustainable Energy, Llc High-efficiency, monolithic, multi-bandgap, tandem photovoltaic energy converters
US7217882B2 (en) 2002-05-24 2007-05-15 Cornell Research Foundation, Inc. Broad spectrum solar cell
CN2550906Y (zh) 2002-05-27 2003-05-14 李映华 立体光双面结光电池
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
TWI271877B (en) 2002-06-04 2007-01-21 Nitride Semiconductors Co Ltd Gallium nitride compound semiconductor device and manufacturing method
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP2004014856A (ja) 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
WO2004001857A1 (en) 2002-06-19 2003-12-31 Massachusetts Institute Of Technology Ge photodetectors
US6887773B2 (en) 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
US7012298B1 (en) 2002-06-21 2006-03-14 Advanced Micro Devices, Inc. Non-volatile memory device
US6617643B1 (en) 2002-06-28 2003-09-09 Mcnc Low power tunneling metal-oxide-semiconductor (MOS) device
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
EP1530800B1 (en) * 2002-08-23 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US20040043584A1 (en) * 2002-08-27 2004-03-04 Thomas Shawn G. Semiconductor device and method of making same
US7015497B1 (en) 2002-08-27 2006-03-21 The Ohio State University Self-aligned and self-limited quantum dot nanoswitches and methods for making same
GB0220438D0 (en) * 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
US7122733B2 (en) 2002-09-06 2006-10-17 The Boeing Company Multi-junction photovoltaic cell having buffer layers for the growth of single crystal boron compounds
US6830953B1 (en) 2002-09-17 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of MOSFET gate leakage current
US6815241B2 (en) 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
US6787864B2 (en) 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
US6800910B2 (en) 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
JP4546021B2 (ja) 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US6902991B2 (en) 2002-10-24 2005-06-07 Advanced Micro Devices, Inc. Semiconductor device having a thick strained silicon layer and method of its formation
US6709982B1 (en) * 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6920159B2 (en) 2002-11-29 2005-07-19 Optitune Plc Tunable optical source
US6951819B2 (en) 2002-12-05 2005-10-04 Blue Photonics, Inc. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
US6645797B1 (en) 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
JP2004200375A (ja) 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
US7589380B2 (en) * 2002-12-18 2009-09-15 Noble Peak Vision Corp. Method for forming integrated circuit utilizing dual semiconductors
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US6794718B2 (en) 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
US6686245B1 (en) * 2002-12-20 2004-02-03 Motorola, Inc. Vertical MOSFET with asymmetric gate structure
US7098487B2 (en) 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
KR100513316B1 (ko) 2003-01-21 2005-09-09 삼성전기주식회사 고효율 반도체 소자 제조방법
US6762483B1 (en) 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
JP2004235190A (ja) 2003-01-28 2004-08-19 Sony Corp 光半導体装置
US7304336B2 (en) 2003-02-13 2007-12-04 Massachusetts Institute Of Technology FinFET structure and method to make the same
DE10320160A1 (de) 2003-02-14 2004-08-26 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper
US6815738B2 (en) 2003-02-28 2004-11-09 International Business Machines Corporation Multiple gate MOSFET structure with strained Si Fin body
CN100437970C (zh) 2003-03-07 2008-11-26 琥珀波系统公司 一种结构及用于形成半导体结构的方法
JP4695824B2 (ja) 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
EP1609176A2 (en) * 2003-03-21 2005-12-28 North Carolina State University Method and systems for single- or multi-period edge definition lithography
US6936851B2 (en) 2003-03-21 2005-08-30 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
US7061065B2 (en) 2003-03-31 2006-06-13 National Chung-Hsing University Light emitting diode and method for producing the same
US6900502B2 (en) 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
TWI231994B (en) 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
US20050212051A1 (en) 2003-04-16 2005-09-29 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
US6909186B2 (en) 2003-05-01 2005-06-21 International Business Machines Corporation High performance FET devices and methods therefor
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
US7088143B2 (en) 2003-05-22 2006-08-08 The Regents Of The University Of Michigan Dynamic circuits having improved noise tolerance and method for designing same
US6849487B2 (en) * 2003-05-27 2005-02-01 Motorola, Inc. Method for forming an electronic structure using etch
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
US7262117B1 (en) 2003-06-10 2007-08-28 Luxtera, Inc. Germanium integrated CMOS wafer and method for manufacturing the same
JP4105044B2 (ja) 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
US6974733B2 (en) 2003-06-16 2005-12-13 Intel Corporation Double-gate transistor with enhanced carrier mobility
US6943407B2 (en) 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
JP2005011915A (ja) 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
US7045401B2 (en) 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
KR100631832B1 (ko) 2003-06-24 2006-10-09 삼성전기주식회사 백색 발광소자 및 그 제조방법
US7122392B2 (en) 2003-06-30 2006-10-17 Intel Corporation Methods of forming a high germanium concentration silicon germanium alloy by epitaxial lateral overgrowth and structures formed thereby
US20050017351A1 (en) * 2003-06-30 2005-01-27 Ravi Kramadhati V. Silicon on diamond wafers and devices
US6921982B2 (en) 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
EP1519420A2 (en) 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Multiple gate semiconductor device and method for forming same
JP2005051022A (ja) 2003-07-28 2005-02-24 Seiko Epson Corp 半導体装置およびその製造方法
US6835618B1 (en) 2003-08-05 2004-12-28 Advanced Micro Devices, Inc. Epitaxially grown fin for FinFET
WO2005013375A1 (ja) 2003-08-05 2005-02-10 Fujitsu Limited 半導体装置及びその製造方法
US6855583B1 (en) * 2003-08-05 2005-02-15 Advanced Micro Devices, Inc. Method for forming tri-gate FinFET with mesa isolation
US7101742B2 (en) 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7355253B2 (en) 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US6815278B1 (en) 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations
US7078299B2 (en) 2003-09-03 2006-07-18 Advanced Micro Devices, Inc. Formation of finFET using a sidewall epitaxial layer
US6955969B2 (en) 2003-09-03 2005-10-18 Advanced Micro Devices, Inc. Method of growing as a channel region to reduce source/drain junction capacitance
JP4439358B2 (ja) 2003-09-05 2010-03-24 株式会社東芝 電界効果トランジスタ及びその製造方法
US7579263B2 (en) * 2003-09-09 2009-08-25 Stc.Unm Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US20050054164A1 (en) * 2003-09-09 2005-03-10 Advanced Micro Devices, Inc. Strained silicon MOSFETs having reduced diffusion of n-type dopants
US7138292B2 (en) 2003-09-10 2006-11-21 Lsi Logic Corporation Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
US7211864B2 (en) * 2003-09-15 2007-05-01 Seliskar John J Fully-depleted castellated gate MOSFET device and method of manufacture thereof
US20050056827A1 (en) * 2003-09-15 2005-03-17 Agency For Science, Technology And Research CMOS compatible low band offset double barrier resonant tunneling diode
WO2005029583A2 (en) 2003-09-19 2005-03-31 Spinnaker Semiconductor, Inc. Schottky barrier integrated circuit
US6831350B1 (en) 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
US6919258B2 (en) 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
US7291524B2 (en) 2003-10-03 2007-11-06 Spinnaker Semiconductor, Inc. Schottky-barrier mosfet manufacturing method using isotropic etch process
US6900491B2 (en) 2003-10-06 2005-05-31 Hewlett-Packard Development Company, L.P. Magnetic memory
WO2005038901A1 (en) 2003-10-22 2005-04-28 Spinnaker Semiconductor, Inc. Dynamic schottky barrier mosfet device and method of manufacture
US7009215B2 (en) 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
US6977194B2 (en) 2003-10-30 2005-12-20 International Business Machines Corporation Structure and method to improve channel mobility by gate electrode stress modification
US6902965B2 (en) 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US7057216B2 (en) 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
GB0326321D0 (en) 2003-11-12 2003-12-17 Univ Warwick Formation of lattice-tuning semiconductor substrates
US20050104156A1 (en) 2003-11-13 2005-05-19 Texas Instruments Incorporated Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes
US7247534B2 (en) 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
JP2005191530A (ja) 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP4473710B2 (ja) 2003-12-05 2010-06-02 株式会社東芝 半導体装置
US7198995B2 (en) 2003-12-12 2007-04-03 International Business Machines Corporation Strained finFETs and method of manufacture
US6958286B2 (en) 2004-01-02 2005-10-25 International Business Machines Corporation Method of preventing surface roughening during hydrogen prebake of SiGe substrates
US7247912B2 (en) 2004-01-05 2007-07-24 International Business Machines Corporation Structures and methods for making strained MOSFETs
US7705345B2 (en) 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
US7138302B2 (en) 2004-01-12 2006-11-21 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit channel region
US7268058B2 (en) 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7385247B2 (en) 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
US7198970B2 (en) 2004-01-23 2007-04-03 The United States Of America As Represented By The Secretary Of The Navy Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
US7118987B2 (en) 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
US7180134B2 (en) * 2004-01-30 2007-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structures for planar and multiple-gate transistors formed on SOI
DE102004005506B4 (de) * 2004-01-30 2009-11-19 Atmel Automotive Gmbh Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
US6855982B1 (en) * 2004-02-02 2005-02-15 Advanced Micro Devices, Inc. Self aligned double gate transistor having a strained channel region and process therefor
US7205210B2 (en) 2004-02-17 2007-04-17 Freescale Semiconductor, Inc. Semiconductor structure having strained semiconductor and method therefor
US7492022B2 (en) 2004-02-27 2009-02-17 University Of Iowa Research Foundation Non-magnetic semiconductor spin transistor
US6995456B2 (en) * 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US6888181B1 (en) 2004-03-18 2005-05-03 United Microelectronics Corp. Triple gate device having strained-silicon channel
US20050211291A1 (en) 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US6998684B2 (en) * 2004-03-31 2006-02-14 International Business Machines Corporation High mobility plane CMOS SOI
US7087965B2 (en) 2004-04-22 2006-08-08 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
US7445673B2 (en) 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
WO2005122267A2 (en) 2004-06-03 2005-12-22 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
US7125785B2 (en) 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
US7807921B2 (en) * 2004-06-15 2010-10-05 The Boeing Company Multijunction solar cell having a lattice mismatched GrIII-GrV-X layer and a composition-graded buffer layer
US7244958B2 (en) 2004-06-24 2007-07-17 International Business Machines Corporation Integration of strained Ge into advanced CMOS technology
US6991998B2 (en) * 2004-07-02 2006-01-31 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
TWI442456B (zh) 2004-08-31 2014-06-21 Sophia School Corp 發光元件
US20060073681A1 (en) 2004-09-08 2006-04-06 Han Sang M Nanoheteroepitaxy of Ge on Si as a foundation for group III-V and II-VI integration
US7002175B1 (en) * 2004-10-08 2006-02-21 Agency For Science, Technology And Research Method of making resonant tunneling diodes and CMOS backend-process-compatible three dimensional (3-D) integration
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US20060105533A1 (en) 2004-11-16 2006-05-18 Chong Yung F Method for engineering hybrid orientation/material semiconductor substrate
US20060113603A1 (en) 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US20060131606A1 (en) 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
US7405436B2 (en) 2005-01-05 2008-07-29 International Business Machines Corporation Stressed field effect transistors on hybrid orientation substrate
JP2006196631A (ja) 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
US7138309B2 (en) 2005-01-19 2006-11-21 Sharp Laboratories Of America, Inc. Integration of biaxial tensile strained NMOS and uniaxial compressive strained PMOS on the same wafer
US7344942B2 (en) 2005-01-26 2008-03-18 Micron Technology, Inc. Isolation regions for semiconductor devices and their formation
US7224033B2 (en) 2005-02-15 2007-05-29 International Business Machines Corporation Structure and method for manufacturing strained FINFET
JP2006253181A (ja) 2005-03-08 2006-09-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR100712753B1 (ko) 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
JP2008543029A (ja) * 2005-05-03 2008-11-27 ユニバーシティー、オブ、デラウェア ウルトラ超高効率太陽電池
US20070267722A1 (en) 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2006332295A (ja) 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
WO2007014294A2 (en) 2005-07-26 2007-02-01 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US7801406B2 (en) * 2005-08-01 2010-09-21 Massachusetts Institute Of Technology Method of fabricating Ge or SiGe/Si waveguide or photonic crystal structures by selective growth
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US8120060B2 (en) 2005-11-01 2012-02-21 Massachusetts Institute Of Technology Monolithically integrated silicon and III-V electronics
JP2009515344A (ja) 2005-11-04 2009-04-09 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高い光抽出効率の発光ダイオード（ｌｅｄ）
US7629661B2 (en) 2006-02-10 2009-12-08 Noble Peak Vision Corp. Semiconductor devices with photoresponsive components and metal silicide light blocking structures
KR100790869B1 (ko) * 2006-02-16 2008-01-03 삼성전자주식회사 단결정 기판 및 그 제조방법
US7691698B2 (en) 2006-02-21 2010-04-06 International Business Machines Corporation Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US20080070355A1 (en) 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) * 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US8426722B2 (en) * 2006-10-24 2013-04-23 Zetta Research and Development LLC—AQT Series Semiconductor grain and oxide layer for photovoltaic cells
US20080154197A1 (en) 2006-12-20 2008-06-26 Joel Brian Derrico System and method for regulating the temperature of a fluid injected into a patient
JP2008198656A (ja) 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
KR20080102065A (ko) 2007-05-18 2008-11-24 삼성전자주식회사 에피택시얼 실리콘 구조물 형성 방법 및 이를 이용한 반도체 소자의 형성 방법
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR20090010284A (ko) 2007-07-23 2009-01-30 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2010538495A (ja) 2007-09-07 2010-12-09 アンバーウェーブ・システムズ・コーポレーション 多接合太陽電池
US7883990B2 (en) 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
CN101896997B (zh) 2007-12-28 2014-01-01 住友化学株式会社 半导体基板、半导体基板的制造方法及电子器件
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) * 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) * 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
KR101450956B1 (ko) 2009-04-02 2014-10-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 결정질 재료의 비극성 평면으로부터 형성된 소자 및 이의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132119A (ja) * 1983-01-19 1984-07-30 Nippon Telegr & Teleph Corp <Ntt> 半導体ウエハ
JPS61294877A (ja) * 1985-06-24 1986-12-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS63217672A (ja) * 1987-03-06 1988-09-09 Nippon Telegr & Teleph Corp <Ntt> 複合半導体基板
JPH04315419A (ja) * 1991-04-12 1992-11-06 Nec Corp 元素半導体基板上の絶縁膜／化合物半導体積層構造
JPH05343712A (ja) * 1992-06-05 1993-12-24 Hitachi Ltd タンデムヘテロ光電変換素子の製造方法
JP2001196620A (ja) * 2000-01-11 2001-07-19 Toyota Motor Corp タンデム型太陽電池
US20060292719A1 (en) * 2005-05-17 2006-12-28 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007123852A (ja) * 2005-10-27 2007-05-17 Sharp Corp ゲルマニウム光検出装置の製造方法

Also Published As

Publication number Publication date
CN101884117A (zh) 2010-11-10
KR101093588B1 (ko) 2011-12-15
US20130081684A1 (en) 2013-04-04
WO2009035746A2 (en) 2009-03-19
JP2010538495A (ja) 2010-12-09
KR20100100749A (ko) 2010-09-15
US20090065047A1 (en) 2009-03-12
DE112008002387B4 (de) 2022-04-07
US8344242B2 (en) 2013-01-01
CN101884117B (zh) 2013-10-02
WO2009035746A3 (en) 2009-08-13
US10002981B2 (en) 2018-06-19
DE112008002387T5 (de) 2010-06-24

Similar Documents

Publication Publication Date Title
US8344242B2 (en) Multi-junction solar cells
US10367107B2 (en) Multijunction photovoltaic device having an Si barrier between cells
US10680126B2 (en) Photovoltaics on silicon
US10050166B2 (en) Silicon heterojunction photovoltaic device with wide band gap emitter
TWI528573B (zh) 光伏打電池與其形成方法及多重接面太陽能電池
US9368671B2 (en) Bifacial tandem solar cells
JP5001985B2 (ja) 太陽エネルギ電池のＧｅｘＳｉ１−ｘ緩衝層をシリコンウェハ上に形成する方法。
US20150303343A1 (en) Built-in vertical doping structures for the monolithic integration of tunnel junctions in photovoltaic structures
GB2501432A (en) Germanium Based Photovoltaic Cell With GaAs Substrate Removed
JP5268976B2 (ja) 光起電力装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304