KR100790869B1 - 단결정 기판 및 그 제조방법 - Google Patents

단결정 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100790869B1
KR100790869B1 KR1020060015151A KR20060015151A KR100790869B1 KR 100790869 B1 KR100790869 B1 KR 100790869B1 KR 1020060015151 A KR1020060015151 A KR 1020060015151A KR 20060015151 A KR20060015151 A KR 20060015151A KR 100790869 B1 KR100790869 B1 KR 100790869B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
single crystal
silicon
insulating layer
Prior art date
Application number
KR1020060015151A
Other languages
English (en)
Other versions
KR20070082381A (ko
Inventor
노구치 타카시
조세영
선우문욱
후아샹잉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060015151A priority Critical patent/KR100790869B1/ko
Priority to US11/598,040 priority patent/US20070187668A1/en
Priority to JP2007035441A priority patent/JP2007221144A/ja
Publication of KR20070082381A publication Critical patent/KR20070082381A/ko
Application granted granted Critical
Publication of KR100790869B1 publication Critical patent/KR100790869B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01C—PLANTING; SOWING; FERTILISING
    • A01C15/00—Fertiliser distributors
    • A01C15/12—Fertiliser distributors with movable parts of the receptacle
    • A01C15/122—Fertiliser distributors with movable parts of the receptacle with moving floor parts
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01B—SOIL WORKING IN AGRICULTURE OR FORESTRY; PARTS, DETAILS, OR ACCESSORIES OF AGRICULTURAL MACHINES OR IMPLEMENTS, IN GENERAL
    • A01B49/00—Combined machines
    • A01B49/04—Combinations of soil-working tools with non-soil-working tools, e.g. planting tools
    • A01B49/06—Combinations of soil-working tools with non-soil-working tools, e.g. planting tools for sowing or fertilising
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01C—PLANTING; SOWING; FERTILISING
    • A01C15/00—Fertiliser distributors
    • A01C15/005—Undercarriages, tanks, hoppers, stirrers specially adapted for seeders or fertiliser distributors
    • A01C15/006—Hoppers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Soil Sciences (AREA)
  • Environmental Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

양질의 단결정 기판 및 이의 제조방법에 관해 개시된다. 본 발명에 따른 단결정 웨이퍼는 기판 위에 형성되는 것으로 상기 기판의 일부가 노출되는 윈도우를 가지는 절연층, 상기 윈도우에 노출된 상기 기판 부분에 형성되는 선택적 결정성장층;그리고 상기 절연층 위에와 상기 결정성장층 위에 형성되는 것으로 상기 결정성장층을 결정화 종자층으로 이용하여 결정화된 단결정층;을 구비한다. 스토퍼에 의해 결정층의 연마 깊이를 제어할 수 있고 따라서 양질의 단결정 기판의 제조할 수 있다.
단결정, 성장, 실리콘, 게르마늄, 종자, 폴리싱, 스토퍼

Description

단결정 기판 및 그 제조방법{Single crystal substrate and fabrication method thereof}
도 1a 및 도 1b는 횡방향 열적 구배에 의해 결정화된 결정층을 가지는 본 발명에 따른 단결정 실리콘 기판들을 개략적으로 보인다.
도 2a 및 도 2b는 종자층에 의해 결정화된 횡적 결정층을 가지는 본 발명에 따른 단결정 실리콘 기판들을 개략적으로 보인다.
도 3a 및 도 3b는 종자층에 의해 결정화된 횡적 결정층을 가지는 본 발명에 따른 단결정 게르마늄 기판들을 개략적으로 보인다.
도 4a 내지 도 4j는 본 발명에 따른 단결정 실리콘 기판 제조방법의 공정도이다.
도 5a은 본 발명에 따라 실제 제작된 단결정 실리콘 기판의 한 샘플의 SEM 이미지이며, 도 5b는 도 5a의 사각형부분의 확대 이미지이다.
도 6a는 본 발명에 따라 성공적인 단결정실리콘의 결정화가 이루어진 샘플2의 SEM 이미지이며, 도 6b는 좀 더 확대해 보인 샘플 2의 확대 SEM 이미지이다.
1. IEEE ELECTRON DEVICE LETTERS, VOL. 23, NO. 6, JUNE 2002
본 발명은 단결정 기판 및 이의 제조방법{Single crystal substrate and Fabrication method thereof}에 관한 것으로 상세히는 단결정 실리콘 기판과 단결정 게르마늄 기판에 관한 것이다.
반도체 산업의 주류가 된 웨이퍼 형태의 단결정 실리콘은 트랜지스터의 소형화 추세에 따라 점점 그 성능의 한계에 다다르고 있다. 이를 극복하기 위해 SOI (silicon on insulator)가 개발 되었는데 이는 단결정 실리콘을 절연체 위에 성막한 것으로 소자의 크기(dimension)의 감소(shrink)없이 소자의 성능을 향상시킬 수 있는 재료재료이다.
SOI는 고이동도의 단결정 실리콘 기판으로서 기생용량 및 숏-채널 효과(short-channel effect)가 감소되고 특히 소자 간의 크로스토크를 저감할 수 있는 저소비전력의 재료이고, 이러한 우수한 성능의 SOI 막을 3차원으로, 즉 겹겹이 층을 쌓아서, 같은 기판 면적에 몇 배나 많은 양의 소자를 배치할 수 있게 하는 것이 반도체 칩 성능과 소자밀도 향상에 큰 효과를 줄 수 있을 것으로 예측이 돼, 단결정 silicon 막들이 서로 절연막으로 격리되어 겹겹이 쌓인 3차원 stacking구조가 매우 이상적인 구조로 주목되고 있다. 그러나, 단층의 SOI 기판의 경우만 해도 기존의 방법에 의한 제조단가가 기존 실리콘 기판에 비해 상당히 높으며, 이를 몇 층으로 쌓을 경우 제조 단가 역시 배가가 될 분 아니라 상부 (나중 적층되는 단결정) 층의 제조 시 하부 층에 제작된 소자에 파괴적인 영향을 줄 수 있다는 점이 치명적 인 결점이다.
한 가지 기존 SOI 제조 방법의 예를 보면, 소위 스마트-커트(등록상표)라고 일컷어지는 SOI 웨이퍼 제조방법은 최고 1000℃에 이르는 고온의 열처리(annealling) 과정을 포함한다. 이 방법은 일정 두께의 초기 베어 웨이퍼(bare wafer)를 열처리하여 산화막을 입히는 과정, 수소(H+) 이온을 웨이퍼 표면 아래로 주입하여 수소 불순물에 의한 경계층을 형성하는 과정, 웨이퍼를 별도의 기판에 본딩한 후 경계층을 분리하여 상기 기판 위에 소정 두께의 실리콘을 남기는 과정 그리고 고온 어닐링(annealling) 과정 등을 수행한다.
이러한 과정에서 열산화 시는 900℃ 이상, 어닐링 시는 최고 1100℃에 까지 이르며, 이러한 고온의 공정은 자칫 기판에 큰 무리를 줄 가능성이 있다. 따라서 종래의 SOI 웨이퍼 제조방법의 고온 공정은 사용될 수 있는 기판의 재료를 제한하며, 고온 공정에서 견딜 수 있는 재료로 된 기판 조차 열적인 충격을 준다.
이와 같이 열적으로 충격을 받은 기판으로부터 얻어진 반도체 소자는 자연 결함을 가질 확률이 높고 따라서 수율이 낮다. 무엇보다, SOI는 생산 공정이 어렵고 비용이 많다. 더욱이 이러한 높은 비용으로 얻을 수 있는 SOI막의 품질이 제한되어 극히 좋은 소자의 구득이 어렵다.
한편, 기판에 비정질 실리콘을 형성한 후 이를 레이저 용융 및 고체화(solidification)의 과정을 통해, 초기형성된 결정 핵(종자)으로부터 기판에 평면에 나란한 횡방향으로 결정이 성장하도록 하는 횡방향 결정화(lateral crystallization 또는 lateral growth) 방법이 있다. 이 방법은 국지적으로 목표하는 위치에 단결정을 성장할 수 있을 뿐 아니라 이러한 방법의 응용에 의해 다층 구조의 단결정을 형성할 수 있기 때문에 3D(Three-dimensional) 구조의 반도체 소자를 구현할 수 있다. 그러나 횡적 성장 또는 횡적 결정화에 의해 얻어진 단결정의 표면이 평활하지 않기 때문에 단결정 표면의 평탄화를 위한 필히 과정을 거쳐야 한다. 평탄화 과정은 일반적으로 알려진 화학기계적연마(Chemical-mechanical polishing; CMP)에 의해 수행된다. CMP는 많은 시간이 소요할 뿐 아니라 연마 깊이의 제어가 어려워 결정층을 목적하는 두께의 제어하기 어려운 결점을 가진다.
본 발명은 두께조절이 용이한 횡방향 결정화 기판 및 이의 제조방법을 제공한다.
본 발명에 따른 단결정 기판은:
결정성 기판(crystalline substrate);
상기 기판에 나란하게 결정이 성장된 횡적 성장 결정층(laterally- crystallized crystalline layer); 그리고
상기 결정층에 매립되는 것으로 결정층의 연마 깊이를 제한하는 연마 스토퍼(polishing stopper);를 구비한다.
본 발명에 따른 단결정 기판은 상기 기판과 결정층의 사이에 마련되어 상기 결정층의 횡적 성장을 유도하는 횡적 결정화 유도층(lateral crystallization inducing layer);을 더 구비한다.
본 발명의 다른 실시예에 따르면 상기 스토퍼는 상기 횡적 결정화 유도층 위에 형성된다.
본 발명의 또 다른 실시예에 따르면 상기 유도층에는 상기 기판의 표면이 노출되는 윈도우가 형성되며, 바람직하게는 윈도우 내에 상기 선택적 결정 성장에 의한 종자층;이 마련된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 상기 기판은 사파이어기판과 실리콘 기판 중의 어느 하나이며, 이 경우 상기 단결정은 실리콘이다.
본 발명의 다른 실시예에 따르면 상기 기판은 게르마늄 기판이며, 상기 단결정은 게르마늄 단결정이다.
또한, 상기 횡적 결정화 유도층은 SiO2 층을 구비하며, 보다 바람직하게는 상기 실리콘 산화물층 위의 실리콘 질화물층을 더 구비한다.
본 발명의 또 다른 실시예에 따르면, 상기 윈도우와 상기 단결정층은 복수이며, 단결정층들의 사이에 경계가 존재한다.
상기 본 발명의 단결정 기판 제조방법은:
결정성 기판상에
소정 높이의 스토퍼를 형성하는 단계;
상기 기판 위에 상기 스토퍼를 매몰하는 비정질층(amorphous layer) 을 형성하는 단계;
상기 비정질층의 용융 및 고체화에 의해 기판에 나란한 방향으로 결정이 성장된 결정층 (crystalline layer)을 형성하는 단계; 그리고
상기 결정층에 매몰된 스토퍼의 상단까지 결정층을 연마하는 단계;를 포함한다.
본 발명의 단결정 기판 제조방법의 구체적인 실시예에 따르면,
상기 기판에 스토퍼를 형성하는 단계 전에, 상기 기판에 상기 기판이 노출되는 윈도우를 가지는 횡적 결정화 유도층으로서의 절연층을 형성하는 단계;를 더 포함된다. 더욱 바람직하게는 상기 윈도우를 통해 노출된 상기 기판의 표면에 에피택셜 성장 종자층을 형성하는 단계;가 더 포함된다.
본 발명의 단결정 기판 제조방법의 또 다른 실시예에 따르면, 상기 기판은 사파이어 기판과 실리콘 기판 중의 어느 하나이며, 이 경우 상기 단결정은 실리콘이다. 본 발명의 단결정 기판 제조방법의 또 다른 실시예에 따르면, 상기 기판은 게르마늄 기판이며, 상기 단결정은 게르마늄 단결정이다. 또한, 상기 횡적 결정화 유도층은 SiO2 층을 구비하며, 보다 바람직하게는 상기 실리콘 산화물층 위의 실리콘 질화물층을 더 구비한다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 단결정 기판 및 그 제조방법의 실시예를 상세히 설명한다. 본 발명에 따른 단결정 기판은 단결정 실리콘 또는 단결정 게르마늄 기판이다.
도 1a 및 도 1b는 국부적 냉각의 차등화를 통해 실리콘의 결정화가 유도된 본 발명에 따른 단결정 실리콘 웨이퍼의 실시예들을 보인다.
먼저, 도 1a를 참조하면, 사파이어 등의 기판(1)에 기판(1)의 표면 일부를 노출시키는 윈도우를 가지는 절연층(2)이 마련되고 이 위에 단결정실리콘(x-Si, 3)이 형성되어 있다.
단결정 실리콘(x-Si)에는 본 발명의 특징 지우는 것으로 단결정 실리콘의 폴리싱 과정에서 연마깊이 한정을 위해 사용된 스토퍼(4)가 매몰되어 있다. 여기에서 절연층(2)은 열적으로 기판(1)에 비해 낮은 열전도도를 가지며 따라서 비정질 실리콘을 이용한 단결정 실리콘(x-Si) 형성시, 실리콘층에 횡 방향 열적 구배(lateral thermal gradient)가 발생한다. 이러한 열적 구배에 의해 열방출이 가장 큰 윈도우(3') 내에서 결정 핵이 발생하여 여기로부터 결정이 절연층(2)의 위쪽으로 성장한다(화살표).
도 1b는 도 1a의 단결정 실리콘 기판과 달리 절연층(2)의 윈도우(2')로 기판(1)의 돌출부(1')가 연장되어 있는 구조를 가진다. 열적 구배를 유사하게 발생하며, 본 실시예의 경우 돌출부에 의한 잠열 및 열 전달량 증가에 의해 보다 큰 횡방향 열적 구배가 얻어진다.
이하의 실시예에서는 열적 구배에 의한 결정핵 생성이 아닌 직접적으로 형성된 결정핵에 의해 제조되는 본 발명의 실시예에 따른 단결정 웨이퍼들을 설명한다.
도 2a를 참조하면, 실리콘 또는 사파이어 기판 위에 SiO2 버퍼층(insulator)이 형성되어 있고, 이 절연층에 윈도우 또는 관통공이 형성되어 여기에 선택적 결정성장(selective epitaxial growth)에 의한 Si(epi-Si) 층이 형성되어 있다.
상기와 같은 SiO2 절연층과 결정성장실리콘층(epi-Si) 위에 단결정 실리콘 (x-Si) 층들이 형성되어 있다. 상기 단결정실리콘층은 비정질실리콘의 결정화과정을 통해 얻은 것으로 결정화의 종자(seed)는 상기 결정성장실리콘층(epi-Si)이다.
단결정실리콘층의 결정화는 복수의 종자로부터 시작되므로 단결정실리콘층들의 사이에서 상기 절연층의 위의 중간에 위치하는 경계(boundary)가 존재한다. 상기 단결정 실리콘층은, 절연층 위에서 상기 경계 양측에 매우 균질한 결정구조를 가지며 이 부분으로부터 극히 좋은 성질의 소자를 얻을 수 있다. 이러한 본 발명의 웨이퍼에는 본 발명을 특징 지우는 스토퍼(4)를 구비하며, 이 스토퍼는 절연층(2) 위에 마련된다. 이러한 앞에서 설명되고 또한 뒤에서 설명될 스토퍼(4)의 위치는 소자가 형성되지 않는 영역 예를 들어 트랜지스터가 형성되지 않는 영역에 위치하여야 할 것이다.
도 2b를 참조하면, 단결정 실리콘 기판은 상기 절연층(2)이 SiO2 에 의한 단일층이 아닌 복층 구조를 가진다. 즉, 실리콘 또는 사파이어 기판 위에 SiO2 층과 SiNx 층이 적층된 섬(island)모양의 절연층(insulator)이 형성되어 있다. 이러한 복층구조의 절연층들 사이에 선택적 결정성장을 위한 윈도우 또는 개구부(W)가 형성되어 있고, 여기에 Si(epi-Si) 층이 형성되어 있다. 상기와 같은 SiO2 절연층과 결정성장실리콘층(epi-Si)의 위에 결정 경계(boundary) 단결정 실리콘 (x-Si) 층이 다수(본실시예에서는 두 개) 형성되어 있다. 그리고 절연층(2)의 일측에는 단결정 실리콘(x-Si)에 매몰된 스토퍼(4)가 형성되어 있다.
본 실시예의 특징이 SiNx 층은 바람직하게 Si3N4 이며, 이 물질층의 기능은 실리콘물질의 결정화과정에서 표면장력(surface tension)에 의한 결정 Si의 뭉침(agglomeration)을 억제하여 보다 양질의 단결정 실리콘(x-Si)을 얻기 위함이다. 따라서 상기 SiO2 물질층 위의 물질은 SiNx 와 같이 SiO2 에 비해 표면 경계 에너지를 가지는 어떤 알려진 물질이라도 사용가능하다. 현실적으로 Si3N4 가 가장 바람직한 물질이다.
도 3a를 참조하면, 게르마늄 기판 위에 SiO2 절연층(insulator)이 형성되어 있고, 이 절연층에 윈도우 또는 관통공이 형성되어 여기에 선택적 결정성장(selective epitaxial growth)에 의한 Ge(epi-Ge) 층이 형성되어 있다. 또한, 본 발명의 특징에 따라 상기 절연층의 일측에 스토퍼(4)가 형성되어 있다.
상기와 같은 SiO2 절연층과 결정성장게르마늄층(epi-Ge) 위에 단결정 게르마늄(x-Ge) 층들이 형성되어 있다. 상기 단결정게르마늄층은 역시 위의 단결정실리콘층과 마찬가지로 비정질 게르마늄의 결정화과정을 통해 얻은 것으로 결정화의 종자(seed)는 상기 결정성장게르마늄층(epi-Ge)이다.
단결정게르마늄층의 결정화는 복수의 종자로부터 시작되므로 단결정 게르마늄층들의 사이에 경계(boundary)가 존재하며, 역시 절연층 위에서 상기 경계의 양측에 매우 균질한 결정구조의 단결정 게르마늄층이 형성된다.
도 3b를 참조하면, 본 실시예의 단결정 게르마늄 기판은 상기 절연층이 SiO2 단일층이 아닌 복층 구조를 가진다. 즉, 게르마늄 기판 위에 SiO2 층과 SiNx 층이 적층된 섬(island)모양의 절연층(insulator)이 형성되어 있다. 이러한 복층구조의 절연층들 사이에 선택적 결정성장을 위한 윈도우 또는 개구부(W)가 형성되어 있고, 여기에 Ge(epi-Ge) 층이 형성되어 있다. 상기와 같은 SiO2 절연층과 결정성장게르마늄층(epi-Ge)의 위에 결정 경계(boundary), 단결정 게르마늄(x-Ge) 층이 다수(본실시예에서는 두 개) 형성되어 있다.
상기와 같은 구조의 단결정 실리콘 기판의 제조방법은 다음에 설명되며, 단결정 게르마늄 기판은 단결정 실리콘 기판의 제조방법으로부터 용이하게 도출될 수 있다. 단결정 실리콘을 제작할 때의 기판은 실리콘 웨이퍼 또는 사파이어 기판이 사용되며, 단결정 게르마늄의 제작할 때에는 게르마늄 웨이퍼가 이용된다. 종자물질 및 결정화대상 물질은 실리콘 또는 게르마늄이다.
위와 같은 구조를 가지는 본 발명의 단결정 기판은 횡적으로 결정화가 이루어진 결정층을 가지며 이러한 횡적 결정화는 윈도우를 가지는 절연층의 도움으로 이루어진다. 따라서 본 발명에서 정의하는 횡적 결정화 유도층(lateral crystallization inducing layer)은 기판의 표면이 노출되는 절연층이 해당된다. 그 부수적인 요소로서는 윈도우를 통해 노출되는 기판의 표면 또는 별도로 형성되는 결정성장에 의한 물질, 예를 들어 결정성장실리콘, 결정성장 게르마늄 등을 포함한다.
본 발명에 따른 단결정 기판의 제조방법은 기본적으로 기판에 소정 높이의 스토퍼를 형성하는 단계; 상기 기판 위에 상기 스토퍼를 매몰하는 비정질층(amorphous layer)을 형성하는 단계; 상기 비정질층의 용융 및 고체화에 의해 기판에 나란한 횡방향으로 결정이 성장된 결정층 (crystalline layer)을 형성하는 단계; 그리고 상기 결정층에 매몰된 스토퍼의 상단까지 결정층을 연마하는 단계;를 포함한다.
그러나, 본 발명의 제조방법은 아래에서 설명되는 구체적인 횡적결정성장 방법을 포함하여 다른 어떠한 공지의 횡적 결정화법에 의해서도 제한되지 않는다. 이러한 단결정 기판을 제조하는 본 발명의 방법은 이하의 실시예의 설명을 통해 이해될 수 있을 것이다.
이하, 본 발명에 따른 단결정 실리콘 기판의 제조방법에 따른 실시예를 설명한다.
도 4a에 도시된 바와 같이, 기판(substrate, 1)을 준비한다. 이때에 사용할 수 있는 기판은 실리콘 웨이퍼 또는 사파이어 기판이다.
도 4b에 도시된 바와 같이 상기 기판(1) 위에 CVD 또는 스퍼터링법에 의해 복층구조의 절연층(2) 즉 순차적층된 SiO2 층/ Si3N4 층을 형성한다.
도 4c에 도시된 바와 같이, 상기 절연층(2)을 아일랜드형으로 패터닝하여 절연층(2)의 사이에 윈도우(w)를 형성한다. 상기 윈도우(w)는 기판의 표면을 일부 노출시켜 후속되는 결정성장시 결정성장종자면(epitaxial growth seed surface)으로 이용하도록 한다.
도 4d에 도시된 바와 같이, 상기 윈도우(w)를 통해 절연층(2)들 사이로 노출된 기판(1)의 표면에 선택적 결정성장법에 의해 결정성장실리콘층(3, epi-Si)을 형성한다. 이때의 결정성장실리콘(3)의 높이는 절연층의 표면의 높이와 일치하거나 이보다 높게 설정한다.
도 4e에 도시된 바와 같이 상기 절연층(2)의 일측에 전술한 바와 같은 폴리싱 제한용 스토퍼(4)를 형성한다. 스토퍼의 물질로는 실리콘옥사이드, 실리콘나이트라이드가 이용될 수 있다. 여기에서 상기 절연층(2)과 이 위의 스토퍼(4)의 제조는 적절한 공정 설계에 의해 동시에 제조될 수 있으며, 또는 절연층(2) 형성 후 결정성장실리콘(3) 형성 전에 먼저 형성될 수 있다. 이러한 절연층(2), 결정성장실리콘(3) 및 스토퍼(4)의 구체적 제조과정을 본 발명의 기술적 범위를 제한하지 않는다.
도 4f에 도시된 바와 같이, 상기 기판(1)의 상면 전체, 즉 상기 절연층(2) 및 결정성장실리콘층(3)의 위에 상기 스토퍼(4)를 매립하는 비정질층(5)을 전면적으로 충분한 두께로 형성한다. 이때의 비정질층은 비정질실리콘(a-Si)이나, 실리콘의 증착 방법의 차이에 의해 나타나는 다결정 실리콘(p-Si) 또는 비정질 및 결정질 실리콘이 혼재하는 실리콘(mixed-Si)일 수 있다.
도 4g에 도시된 바와 같이, 일반적인 퍼니스에서 열처리(annealing)하여, SPC(solid phase crystallization)을 유도한다. 이러한 열처리 과정에서 비정질층을 치밀화하고 그리고 잔류 가스가 제거된다. 한편, 이러한 열처리를 통해서 상기 결정성장실리콘층(3) 위에서 일부 결정화된 영역(4a)이 나타난다.
도 4h에 도시된 바와 같이 상기 비정질층(5)을 용융온도로 가열한 후 냉각함으로써 실리콘물질의 결정화(crystallization)를 유도한다. 이때에 사용할 수 있는 열원으로서는 엑시머레이저이다. 즉, 비정질층(5)을 ELA(Excimer Laser Annealing)에 의해 용융시킨 후 냉각시켜 실리콘을 결정화 또는 재결정한다. 결정성장은 상기 종자층으로서 작용하는 결정성장실리콘층(3)의 위로부터 시작되어 그 방향은 기판에 평행한 횡방향(lateral direction, 화살표)으로 진행한다.
도 4i는 결정성장이 완료된 상태를 보인다. 상기와 같은 용융 및 냉각에 기판의 표면에 경계(boundary, 4b)를 사이에 둔 복수의 단결정실리콘(x-Si)층(5)이 얻어진다. 여기까지의 공정을 통해서 얻어진 단결정 실리콘층(5)은 횡방향으로 결정화가 되어있기 때문에 그 표면이 거칠고 따라서 CMP 등에 의한 폴리싱을 요구한다.
도 4j에 도시된 바와 같이 상기 단결정실리콘(x-Si)층(5)을 CMP에 의해 폴리싱하여 스토퍼(4)에 의해 제한된 깊이만큼 단결정실리콘층(5)의 두께를 조절한다. 상기 스토퍼(4)는 단결정실리콘층(5)을 폴리싱하는 과정에서 과도한 폴리싱을 억제하여 그리고 폴리싱시 폴리싱의 정도를 가늠하는 척도로서 이용된다.
앞에서 언급했던 바와 같이 상기와 같은 단결정 실리콘의 제조방법으로 부터 단결정 게르마늄의 제조방법을 용이하게 도출할 수 있다. 공정 조건은 대체적으로 유사하며, 다만 실리콘 기판이나 사파이어 기판 대신에 게르마늄 기판을 이용하며, 종자층 및 결정 대상 물질은 모두 게르마늄 물질로 형성한다.
도 5a은 실제 제작된 단결정 실리콘 기판의 SEM 이미지이며, 도 5b는 도 5a의 사각형부분의 확대 이미지이다. 본 샘플 1은 SiO2 절연층이 넓어서 단결정실리콘이 완전하게 형성되지 않은 샘플이다. 단결정실리콘의 완전한 결정화는 결정성장 실리콘 간의 간격 또는 실리콘 옥사이드 절연층의 폭과 관계가 되는 것으로 파악되었고, 이를 좁힘으로써 성공적인 단결정실리콘의 결정화가 가능하다. 이는 레이저 용융과 냉각에 의한 횡적 성장의 길이에 한계가 있음으로 인한 것이고, 절연층의 폭이 이보다 두 배 이상 클 경우 횡적 결정화가 미치지 못한 절연체 위의 중간 영역에서 액화 실리콘의 다발적 뉴클리에이션(nucleation)으로 인해 다결정 실리콘이 형성된다.
도 6a는 절연체 윗부분에서 성공적인 단결정실리콘의 결정화가 이루어진 샘플 2의 SEM 이미지이며, 도 6b는 좀 더 확대해 보인 샘플 2의 확대 SEM 이미지이다.
도 6a 및 도 6b에 도시된 바와 같이 결정성장 실리콘으로 부터 성장된 단결정실리콘이 절연층위에서 경계(6 5b에서 밝은 수직부분)가 약 2.6미크론의 폭으로 형성되었음을 알 수 있다.
상기와 같은 본 발명에 따르면 표면이 매끈한 단결정 실리콘 및 단결정 게르마늄 기판을 용이하게 저렴한 비용으로 목적하는 두께로 용이하게 제조할 수 있다. 이러한 제조방법은 결과적으로 소자의 제조단가를 낮추는 이점을 가진다.
이러한 본 발명은 소위 SOI 구조의 단결정 실리콘 기판 또는 단결정 게르마 늄 기판이 요구되는 다양한 분야의 응용에 적용될 수 있다. 이러한 본 발명에 의한 단결정 기판 제조방법은 TFT 뿐 아니라 실리콘을 이용하는 예를 들어 태양전지, Ge를 이용하는 전자 부품등에도 적용할 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (19)

  1. 결정성 기판(crystalline substrate);
    상기 기판에 나란하게 결정이 성장된 횡적 성장 결정층(laterally- crystalized crystalline layer);
    상기 기판과 결정층의 사이에 마련되어 상기 결정층의 횡적 성장을 유도하는 것으로 상기 기판이 노출되는 윈도우가 형성되어 있는 절연층;
    상기 윈도우 내에 선택적 결정 성장에 의한 종자층; 그리고
    상기 윈도우를 벗어난 절연층 상에 형성되며 그 위의 상기 결정층에 매립되는 것으로 결정층의 연마 깊이를 제한하는 연마 스토퍼(polishing stopper);를 구비하는 것을 특징으로 하는 단결정 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 기판은 사파이어, 실리콘, 게르마늄 기판 중의 어느 하나인 것을 특징으로 하는 단결정 기판.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 절연층은 SiO2 절연층인 것을 특징으로 하는 단결정 기판.
  7. 제 1 항 또는 제 5 항에 있어서,
    상기 절연층은 SiO2 절연층과 이 위에 적층된 SiNx 층을 구비하는 것을 특징으로 하는 단결정 기판.
  8. 결정성 기판 상에
    소정 높이의 스토퍼를 형성하는 단계;
    상기 기판 위에 상기 스토퍼를 매몰하는 비정질층(amorphous layer) 을 형성하는 단계;
    상기 비정질층의 용융 및 고체화에 의해 기판에 나란한 방향으로 결정이 성장된 결정층 (crystalline layer)을 형성하는 단계; 그리고
    상기 결정층에 매몰된 스토퍼의 상단까지 결정층을 연마하는 단계;를 포함하는 것을 특징으로 하는 단결정 기판의 제조방법.
  9. 제 8 항에 있어서,
    상기 기판에 스토퍼를 형성하는 단계 전에,
    상기 기판에 상기 기판이 노출되는 윈도우를 가지는 절연층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 단결정 기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 윈도우를 통해 노출된 상기 기판의 표면에 에피택셜 성장 종자층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 단결정 기판의 제조방법.
  11. 제 8 항에 있어서,
    상기 기판은 실리콘, 사파이어, 게르마늄 기판 중 어느 하나인 것을 특징으로 하는 단결정 기판의 제조방법.
  12. 제 9 항에 있어서,
    상기 절연층은 실리콘산화물(SiO2)층, 실리콘질화물(SiNx)층 중의 어느 하나 인 것을 특징으로 하는 단결정 기판 제조방법.
  13. 제 8 항에 있어서,
    상기 절연층은 실리콘산화물층 및 이 위의 실리콘 질화물층을 포함하는 것을 특징으로 하는 단결정의 기판 제조방법.
  14. 제 8 항에 있어서,
    상기 비정질층은 비정질 실리콘층 또는 비정질 게르마늄층인 것을 특징으로 하는 단결정 기판의 제조방법.
  15. 제 8 항에 있어서,
    상기 비정질층은 다정질 실리콘층 또는 다정질 게르마늄층인 것을 특징으로 하는 단결정 기판의 제조방법.
  16. 제 8 항에 있어서,
    상기 비정질층에 다결정이 혼재되어 있는 것을 특징으로 하는 단결정 기판의 제조방법.
  17. 제 8 항 내지 제 16항 중의 어느 한 항에 있어서,
    상기 비정질층의 용융은 ELA에 의해 수행하는 것을 특징으로 하는 단결정 기판 제조방법.
  18. 제 8 항 내지 제 16항 중의 어느 한 항에 있어서,
    상기 절연층은 CVD 또는 스퍼터링법에 의해 수행하는 것을 특징으로 하는 단결정 기판 제조방법.
  19. 제 8 항 내지 제 16 항 중의 어느 한 항에 있어서,
    상기 비정질층을 증착하는 단계와 비정질층의 재결정화단계의 사이에 결정화 대상물질층을 어닐링하는 것을 특징으로 하는 단결정 기판의 제조방법.
KR1020060015151A 2006-02-16 2006-02-16 단결정 기판 및 그 제조방법 KR100790869B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060015151A KR100790869B1 (ko) 2006-02-16 2006-02-16 단결정 기판 및 그 제조방법
US11/598,040 US20070187668A1 (en) 2006-02-16 2006-11-13 Crystal substrates and methods of fabricating the same
JP2007035441A JP2007221144A (ja) 2006-02-16 2007-02-15 単結晶基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015151A KR100790869B1 (ko) 2006-02-16 2006-02-16 단결정 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070082381A KR20070082381A (ko) 2007-08-21
KR100790869B1 true KR100790869B1 (ko) 2008-01-03

Family

ID=38367453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015151A KR100790869B1 (ko) 2006-02-16 2006-02-16 단결정 기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20070187668A1 (ko)
JP (1) JP2007221144A (ko)
KR (1) KR100790869B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP5408855B2 (ja) 2007-08-28 2014-02-05 株式会社デンソー 車両用制御装置及び制御システム
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
TW200949908A (en) * 2008-03-01 2009-12-01 Sumitomo Chemical Co Semiconductor substrate, method for manufacturing the same and electronic device
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
EP2335273A4 (en) 2008-09-19 2012-01-25 Taiwan Semiconductor Mfg FORMATION OF EQUIPMENT BY EXCESSIVE GROWTH OF THE EPITAXIAL LAYER
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
KR101642834B1 (ko) * 2010-04-09 2016-08-11 삼성전자주식회사 Ｌｅｇ 공정을 이용하여 벌크 실리콘 웨이퍼의 필요한 영역내에 ｓｏⅰ층을 형성하는 반도체 소자의 제조방법
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8753953B1 (en) * 2013-03-15 2014-06-17 International Business Machines Corporation Self aligned capacitor fabrication
US20170018427A1 (en) * 2015-07-15 2017-01-19 Applied Materials, Inc. Method of selective epitaxy
KR20200137259A (ko) 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자
CN113192969B (zh) * 2021-03-17 2023-07-25 广东省大湾区集成电路与系统应用研究院 一种多层绝缘体上硅锗衬底及其制备方法、应用
CN113471214B (zh) * 2021-05-18 2023-09-19 中国科学院微电子研究所 一种多层绝缘体上硅锗衬底结构及其制备方法和用途

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480922A (ja) * 1990-07-24 1992-03-13 Canon Inc 結晶物品の形成方法
JP2005136100A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd ウエハの製造方法およびウエハ

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105517A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体装置の製造方法
JP2831745B2 (ja) * 1989-10-31 1998-12-02 富士通株式会社 半導体装置及びその製造方法
JPH03292723A (ja) * 1990-04-10 1991-12-24 Canon Inc シリコン単結晶薄膜の作製方法
US5238865A (en) * 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
JPH04137723A (ja) * 1990-09-28 1992-05-12 Nippon Steel Corp 半導体積層基板の製造方法
CA2055400C (en) * 1990-11-15 1998-08-04 Kenji Yamagata Method of forming crystal
JPH04365377A (ja) * 1991-06-13 1992-12-17 Agency Of Ind Science & Technol 半導体装置
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
JPH07147233A (ja) * 1993-11-24 1995-06-06 Agency Of Ind Science & Technol 半導体薄膜の製造方法
JPH07245306A (ja) * 1994-01-17 1995-09-19 Sony Corp 半導体装置における膜平坦化方法
US5449638A (en) * 1994-06-06 1995-09-12 United Microelectronics Corporation Process on thickness control for silicon-on-insulator technology
JP2835580B2 (ja) * 1995-02-13 1998-12-14 工業技術院長 平板型光弁駆動用半導体装置
US5807771A (en) * 1996-06-04 1998-09-15 Raytheon Company Radiation-hard, low power, sub-micron CMOS on a SOI substrate
US5915181A (en) * 1996-07-22 1999-06-22 Vanguard International Semiconductor Corporation Method for forming a deep submicron MOSFET device using a silicidation process
JPH10200120A (ja) * 1997-01-10 1998-07-31 Sharp Corp 半導体装置の製造方法
TW358989B (en) * 1997-04-08 1999-05-21 United Microelectronics Corp Method of forming gold-oxygen semiconductor cells
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
US6497476B1 (en) * 1998-10-12 2002-12-24 Matsushita Electric Industrial Co., Ltd. Liquid injection device, manufacturing method therefor, liquid injection method and manufacturing method for piezo-electric actuator
US6365465B1 (en) * 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6228691B1 (en) * 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same
JP2003188383A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
US6919238B2 (en) * 2002-07-29 2005-07-19 Intel Corporation Silicon on insulator (SOI) transistor and methods of fabrication
JP4256670B2 (ja) * 2002-12-10 2009-04-22 富士通株式会社 容量素子、半導体装置およびその製造方法
KR100682893B1 (ko) * 2004-10-13 2007-02-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100689818B1 (ko) * 2004-11-05 2007-03-08 삼성전자주식회사 절연층상 단결정 반도체 박막 형성방법 및 그에 의해제조된 반도체소자
US7416924B2 (en) * 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
US20060113596A1 (en) * 2004-12-01 2006-06-01 Samsung Electronics Co., Ltd. Single crystal substrate and method of fabricating the same
KR100634528B1 (ko) * 2004-12-03 2006-10-16 삼성전자주식회사 단결정 실리콘 필름의 제조방법
KR100612885B1 (ko) * 2004-12-30 2006-08-14 삼성전자주식회사 국부적으로 단결정 실리콘층이 집적된 기판의 제조방법
KR101186291B1 (ko) * 2005-05-24 2012-09-27 삼성전자주식회사 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자
KR101155176B1 (ko) * 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
KR101131135B1 (ko) * 2005-11-14 2012-04-03 삼성전자주식회사 박막 트랜지스터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480922A (ja) * 1990-07-24 1992-03-13 Canon Inc 結晶物品の形成方法
JP2005136100A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd ウエハの製造方法およびウエハ

Also Published As

Publication number Publication date
US20070187668A1 (en) 2007-08-16
JP2007221144A (ja) 2007-08-30
KR20070082381A (ko) 2007-08-21

Similar Documents

Publication Publication Date Title
KR100790869B1 (ko) 단결정 기판 및 그 제조방법
KR101146588B1 (ko) Ｆｉｎ 구조체 및 이를 이용한 핀 트랜지스터의 제조방법
US6919238B2 (en) Silicon on insulator (SOI) transistor and methods of fabrication
KR101186291B1 (ko) 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
CN100466175C (zh) 形成独立半导体层的方法
JP2006114913A (ja) 薄膜トランジスタ及びその製造方法
TW200919552A (en) Method of manufacturing localized semiconductor-on-insulator (SOI) structures in a bulk semiconductor wafer
CN105684132A (zh) 缓和应力的无定形SiO2中间层
JP2009081352A (ja) 半導体基板の製造方法及び半導体基板
US8445332B2 (en) Single crystal silicon rod fabrication methods and a single crystal silicon rod structure
CN103413776B (zh) 一种具有隔离层的复合衬底及其制造方法
JP2505736B2 (ja) 半導体装置の製造方法
KR100695144B1 (ko) 단결정 실리콘 기판 및 그 제조방법
WO2007116917A1 (ja) ３次元半導体デバイスの製造方法
CN1319124C (zh) 制造绝缘体上半导体沟道结构的方法
US20060102888A1 (en) Semiconductor substrate and method of fabricating the same
KR20090038974A (ko) 반도체 장치의 제조방법
JPWO2007086442A1 (ja) Ｓｏｉウェーハの製造方法
KR100612892B1 (ko) 반도체 기판 및 그 제조방법
JP2010129963A (ja) 半導体装置の製造方法及び半導体装置
JP2876598B2 (ja) 半導体装置の製造方法
JPH03266469A (ja) 半導体装置の製造方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JP2981777B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee