CN113471214B - 一种多层绝缘体上硅锗衬底结构及其制备方法和用途 - Google Patents

一种多层绝缘体上硅锗衬底结构及其制备方法和用途 Download PDF

Info

Publication number
CN113471214B
CN113471214B CN202110540902.4A CN202110540902A CN113471214B CN 113471214 B CN113471214 B CN 113471214B CN 202110540902 A CN202110540902 A CN 202110540902A CN 113471214 B CN113471214 B CN 113471214B
Authority
CN
China
Prior art keywords
layer
silicon germanium
silicon
insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110540902.4A
Other languages
English (en)
Other versions
CN113471214A (zh
Inventor
亨利·H·阿达姆松
王桂磊
罗雪
林鸿霄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Original Assignee
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Institute of Microelectronics of CAS
Priority to CN202110540902.4A priority Critical patent/CN113471214B/zh
Publication of CN113471214A publication Critical patent/CN113471214A/zh
Application granted granted Critical
Publication of CN113471214B publication Critical patent/CN113471214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种多层绝缘体上硅锗衬底结构，其包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一硅锗层以及交替垂直堆叠在所述第一硅锗层上的n层第二绝缘层和n层第二硅锗层，并且靠近所述第一硅锗层的是所述第二绝缘层；所述第一硅锗层的硅锗材料的化学式为Si1‑ yGey；所述第二硅锗层的硅锗材料的化学式为Si1‑zGez，0＜z≤0.5；其中，n为1以上的正整数；所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且所述凹槽中充满与所述第二硅锗层的硅锗材料相同的硅锗材料。本发明还涉及一种多层绝缘体上硅锗衬底结构的制备方法。该衬底结构有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。

Description

一种多层绝缘体上硅锗衬底结构及其制备方法和用途
技术领域
本发明属于半导体制造领域，具体涉及一种多层绝缘体上硅锗衬底结构及其制备方法和用途。
背景技术
随着半导体技术的不断发展，半导体器件特征尺寸不断缩小，现在的工艺技术研发节点已到达3nm及以下。小尺寸下，器件的短沟道效应等严重影响器件的性能，在此情况下新材料、新器件结构、新的集成技术以及封装技术不断提出。
现有的绝缘层上衬底主要是单层的，在实际应用中，静电特性有所改善，但是性能提升有限。
因此，迫切需要开发一种能够克服现有技术缺陷的绝缘体上衬底结构。
发明内容
本发明的目的在于提供一种多层绝缘体上硅锗衬底结构。所述衬底结构可用于垂直堆叠全耗尽晶体管，有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
本发明的另一目的在于提供一种多层绝缘体上硅锗衬底结构的制备方法。
本发明的目的可通过如下技术方案实现。
一种多层绝缘体上硅锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一硅锗层以及交替垂直堆叠在所述第一硅锗层上的n层第二绝缘层和n层第二硅锗层，并且靠近所述第一硅锗层的是所述第二绝缘层；所述第一硅锗层为Si1-yGey；所述第二硅锗层为Si1-zGez，0＜z≤0.5；
其中，n为1以上的正整数；
所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且
所述凹槽中充满与所述第二硅锗层的硅锗材料相同的材料。
一种多层绝缘体上硅锗衬底结构的制备方法，其包括：
步骤a：提供绝缘体上硅衬底(SOI)，所述绝缘体上硅衬底包括由下至上依次堆叠的背衬硅层、第一绝缘层和硅顶层；
步骤b：在所述硅顶层上形成初始硅锗层，所述初始硅锗层为Si1-xGex，0＜x≤0.5；并在所述初始硅锗层上形成绝缘保护层；
步骤c：进行退火处理，以使硅顶层和初始硅锗层进行层间扩散，从而形成第一硅锗层；然后去除所述绝缘保护层；
步骤d：形成第二绝缘层；
步骤e：在所述第二绝缘层上刻蚀出贯穿所述第二绝缘层的凹槽；
步骤f：填充凹槽并形成第二硅锗层，所述第二硅锗层为Si1-zGez，0＜z≤0.5，之后任选进行表面平滑处理；
步骤g：重复所述步骤d至步骤f的过程n-1次，所述n为1以上的正整数。
上述多层绝缘体上硅锗衬底结构或通过上述方法制备的多层绝缘体上硅锗衬底结构用于垂直堆叠全耗尽晶体管。
与现有技术相比，本发明达到了以下技术效果：
本发明的多层绝缘体上硅锗衬底结构具有依次堆叠至少一个第二绝缘层和至少一个第二硅锗层，该衬底结构用于垂直堆叠全耗尽晶体管时，具有多层沟道结构，有利于减小器件的短沟道效应，同时多层沟道结构有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明的多层绝缘体上硅锗衬底结构的形成方法的流程图。
图2-8本发明实施例提供的衬底制备方法中每步得到的结构示意图，其中1为背衬硅层，2为第一绝缘层，3为第一硅锗层，4为第二绝缘层，5为第二硅锗层，6为凹槽，31为硅顶层，32为初始硅锗层，33为绝缘保护层。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
由于现有的衬底制作成全耗尽型的晶体管对短沟道效应优化有限，并且开态电流不足以满足更小尺寸下的应用，为此，本发明提供了一种改进型的衬底，结构如下。
一种多层绝缘体上硅锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一硅锗层以及交替垂直堆叠在所述第一硅锗层上的n层第二绝缘层和n层第二硅锗层，并且靠近所述第一硅锗层的是所述第二绝缘层；所述第一硅锗层为Si1-yGey；所述第二硅锗层为Si1-zGez，0＜z≤0.5；
其中，n为1以上的正整数；
所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且
所述凹槽中充满与所述第二硅锗层的硅锗材料相同的材料。
该衬底结构的特点是：具有堆叠结构，并且由绝缘层、硅锗层交替堆叠而成，其中各硅锗层之间通过凹槽实现了电连接或接触。
这样的衬底结构用于垂直堆叠全耗尽晶体管时有显著优势：能形成多层沟道结构，有利于减小器件的短沟道效应，同时多层沟道结构有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
本发明对于第一绝缘层和第二绝缘层的构成材料并无特别限制。第一绝缘层和第二绝缘层可以是氧化硅或者其他常用的电介质材料，并且两者可相同或不同。
为了提高衬底结构的电特性，第一绝缘层、第一硅锗层、第二绝缘层和第二硅锗层的厚度适宜保持在100nm以下。
本发明对于凹槽的外壁轮廓和凹槽间的间距没有特殊限制。凹槽的外壁轮廓可以是圆形或矩形等，凹槽间的间距可相同或不同。
本发明衬底结构包含的第二绝缘层、第二硅锗层的数量n是任意的，例如1-6或3-6等。
本发明上述衬底结构可采用如下方法制备而成。
第一步：提供绝缘体上硅衬底(SOI)，所述绝缘体上硅衬底包括由下至上依次堆叠的背衬硅层、第一绝缘层和硅顶层。
第一绝缘层即为传统的埋氧层，一些优选的实施方式中要求第一绝缘层的厚度在100nm以下；硅顶层即为传统SOI中的顶层硅，一些优选的实施方式中要求硅顶层的厚度在100nm以下，若过厚，可预先减薄，减薄不限制手段，可采用湿法刻蚀、干法刻蚀、湿法刻蚀和干法刻蚀的结合或化学机械抛光(CMP)等。这一步所用的SOI可以从市场上直接购买或自行制备。
第二步：在硅顶层上形成初始硅锗层，初始硅锗层为Si1-xGex，0＜x≤0.5；并在初始硅锗层上形成绝缘保护层。
一些优选的实施方式中要求初始硅锗层和绝缘保护层的厚度为100nm以下；可直接形成要求厚度的初始硅锗层和绝缘保护层，或者先过量沉积然后减薄。初始硅锗层的形成方法优选采用外延生长工艺，例如减压化学气相沉积法(RPCVD)进行。本发明对绝缘保护层的形成方法没有特别限制，可采用化学气相沉积法，例如等离子增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、常压化学气相淀积法(APCVD)、超高真空化学气相沉积法(UHVCVD)或快速热化学气相沉积法(RTCVD)等进行。本发明对于减薄方法没有特别限制。可通过湿法刻蚀、干法刻蚀、湿法刻蚀和干法刻蚀的结合或化学机械抛光(CMP)等进行减薄。
第三步：进行退火处理，以使硅顶层和初始硅锗层进行层间扩散，从而形成第一硅锗层；然后去除绝缘保护层。
本发明对退火方法没有特别限制。退火处理的温度可为800-1300℃。一些优选的实施方式中要求经退火得到的第一硅锗层的厚度在100nm以下。
本发明对去除绝缘保护层的方法没有特别限制。可通过湿法刻蚀、干法刻蚀或其结合等进行去除。
第四步：在所述第一硅锗层上形成第二绝缘层。
一些优选的实施方式中要求第二绝缘层的厚度为100nm以下；可直接形成要求厚度的第二绝缘层，或者先过量沉积然后减薄。本发明对第二绝缘层的形成方法没有特别限制。可采用化学气相沉积法(CVD)在第一硅锗层上形成第二绝缘层。本发明对于减薄方法没有特别限制。优选地，通过湿法刻蚀、干法刻蚀、湿法刻蚀和干法刻蚀的结合或化学机械抛光(CMP)等进行减薄。
第五步：在第二绝缘层上刻蚀出贯穿第二绝缘层的凹槽。
该凹槽的主要目的是实现各硅锗层之间的接触，其刻蚀手段不限，例如湿法刻蚀、干法刻蚀或其结合等。凹槽的具体结构及排布是任意的，凹槽的外壁轮廓可以是圆形或矩形等，凹槽间的间距可相同或不同。
第六步：填充凹槽并形成第二硅锗层，第二硅锗层的硅锗材料的化学式为Si1- zGez，0＜z≤0.5，之后任选进行表面平滑处理。
一些优选的实施方式中要求第二硅锗层的厚度为100nm以下；可直接形成要求厚度的第二硅锗层，或者先过量沉积然后减薄。本发明对填充凹槽和形成第二硅锗层的方法无特别限制。填充凹槽和形成第二硅锗层的步骤可以是同时进行的。优选通过选择性外延生长工艺来填充凹槽和形成第二硅锗层。本发明对于减薄方法没有特别限制。优选地，通过湿法刻蚀、干法刻蚀、湿法刻蚀和干法刻蚀的结合或化学机械抛光(CMP)等进行减薄。
本发明对表面平滑处理的方法没有特别限制。可采用离子束抛光、等离子体辅助化学抛光、液体喷射抛光、磁流变抛光、化学机械抛光(CMP)或弹性发射加工等工艺进行表面平滑处理。
第七步：重复所述第四步至第六步的过程n-1次，所述n为1以上的正整数。
重复时工艺条件的要求同上。
下面将结合具体实施例对本发明作进一步说明。
实施例1
提供如图2所示的SOI衬底，该衬底包括由下至上依次堆叠的背衬硅层1、第一绝缘层2和硅顶层31。第一绝缘层2的厚度在100nm以下。
对硅顶层31进行减薄，厚度控制在100nm以下。
然后在硅顶层31上形成初始硅锗层32，初始硅锗层32为Si1-xGex，0＜x≤0.5；并在初始硅锗层32上形成绝缘保护层33，初始硅锗层32和绝缘保护层33的厚度为100nm以下，得到如图3所示的结构。
将如图3所示的结构进行退火处理，以使硅顶层31和初始硅锗层32进行层间扩散，从而形成第一硅锗层3，所得第一硅锗层3的厚度为100nm以下；然后去除绝缘保护层33，得到如图4所示的结构。
然后在第一硅锗层3上形成第二绝缘层4，之后对所得第二绝缘层4进行减薄，厚度控制在100nm以下，得到如图5所示的结构。
接下来在第二绝缘层4上刻蚀凹槽6，其贯穿第二绝缘层4，得到如图6所示的结构。
然后通过选择性外延生长工艺来填充凹槽6并形成第二硅锗层5，第二硅锗层5为Si1-zGez，0＜z≤0.5，之后对所得第二硅锗层5进行减薄，厚度控制在100nm以下，得到如图7所示的结构。之后任选地进行表面平滑处理。
实施例2
提供如图2所示的SOI衬底，该衬底包括由下至上依次堆叠的背衬硅层1、第一绝缘层2和硅顶层31。第一绝缘层2和硅顶层31均在100nm以下。
然后在硅顶层31上形成初始硅锗层32，初始硅锗层32为Si1-xGex，0＜x≤0.5；并在初始硅锗层32上形成绝缘保护层33，初始硅锗层32和绝缘保护层33的厚度为100nm以下，得到如图3所示的结构。
将如图3所示的结构进行退火处理，以使硅顶层31和初始硅锗层32进行层间扩散，从而形成第一硅锗层3，所得第一硅锗层3的厚度为100nm以下；然后去除绝缘保护层33，得到如图4所示的结构。
然后在第一硅锗层3上形成第二绝缘层4，所得第二绝缘层4的厚度为100nm以下，得到如图5所示的结构。
接下来在第二绝缘层4上刻蚀凹槽6，其贯穿第二绝缘层4，得到如图6所示的结构。
然后通过选择性外延生长工艺来填充凹槽6并形成第二硅锗层5，第二硅锗层5为Si1-zGez，0＜z≤0.5，所得第二硅锗层5的厚度为100nm以下，得到如图7所示的结构。之后任选地进行表面平滑处理。
实施例3
提供如图2所示的SOI衬底，该衬底包括由下至上依次堆叠的背衬硅层1、第一绝缘层2和硅顶层31。第一绝缘层2和硅顶层31均在100nm以下。
然后在硅顶层31上形成初始硅锗层32，初始硅锗层32为Si1-xGex，0＜x≤0.5；并在初始硅锗层32上形成绝缘保护层33，初始硅锗层32和绝缘保护层33的厚度为100nm以下，得到如图3所示的结构。
将如图3所示的结构进行退火处理，以使硅顶层31和初始硅锗层32进行层间扩散，从而形成第一硅锗层3，所得第一硅锗层3的厚度为100nm以下；然后去除绝缘保护层33，得到如图4所示的结构。
然后在第一硅锗层3上形成第二绝缘层4，所得第二绝缘层4的厚度为100nm以下，得到如图5所示的结构。
接下来在第二绝缘层4上刻蚀凹槽6，其贯穿第二绝缘层4，得到如图6所示的结构。
然后通过选择性外延生长工艺来填充凹槽6并形成第二硅锗层5，第二硅锗层5为Si1-zGez，0＜z≤0.5，所得第二硅锗层5的厚度为100nm以下，得到如图7所示的结构。
重复上述形成第二绝缘层4、凹槽6和第二硅锗层5的过程1次，得到如图8所示的结构。之后任选地进行表面平滑处理。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种多层绝缘体上硅锗衬底结构，其特征在于，由以下层结构组成：由下至上依次堆叠的背衬硅层、第一绝缘层、第一硅锗层以及交替垂直堆叠在所述第一硅锗层上的n层第二绝缘层和n层第二硅锗层，并且靠近所述第一硅锗层的是所述第二绝缘层；所述第一硅锗层为Si1-yGey；所述第二硅锗层为Si1-zGez，0＜z≤0.5；
其中，n为1以上的正整数；
所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且
所述凹槽中充满与所述第二硅锗层的硅锗材料相同的材料。
2.根据权利要求1所述的多层绝缘体上硅锗衬底结构，其特征在于，所述第一绝缘层和所述第一硅锗层的厚度均为100nm以下。
3.根据权利要求1所述的多层绝缘体上硅锗衬底结构，其特征在于，所述第二绝缘层和所述第二硅锗层的厚度均为100nm以下。
4.根据权利要求1所述的多层绝缘体上硅锗衬底结构，其特征在于，所述第一绝缘层和所述第二绝缘层均为氧化硅。
5.权利要求1-4任一项所述的多层绝缘体上硅锗衬底结构的制备方法，其特征在于，包括：
步骤a：提供绝缘体上硅衬底，所述绝缘体上硅衬底包括由下至上依次堆叠的背衬硅层、第一绝缘层和硅顶层；
步骤b：在所述硅顶层上形成初始硅锗层，所述初始硅锗层为Si1-xGex，0＜x≤0.5；并在所述初始硅锗层上形成绝缘保护层；
步骤c：进行退火处理，以使硅顶层和初始硅锗层进行层间扩散，从而形成第一硅锗层；然后去除所述绝缘保护层；
步骤d：形成第二绝缘层；
步骤e：在所述第二绝缘层上刻蚀出贯穿所述第二绝缘层的凹槽；
步骤f：填充凹槽并形成第二硅锗层，所述第二硅锗层为Si1-zGez，0＜z≤0.5，之后任选进行表面平滑处理；
步骤g：重复所述步骤d至步骤f的过程n-1次，所述n为1以上的正整数。
6.根据权利要求5所述的多层绝缘体上硅锗衬底结构的制备方法，其特征在于，步骤b之前将硅顶层的厚度减薄至100nm以下。
7.根据权利要求5所述的多层绝缘体上硅锗衬底结构的制备方法，其特征在于，通过选择性外延生长工艺形成第二硅锗层。
8.根据权利要求5所述的多层绝缘体上硅锗衬底结构的制备方法，其特征在于，步骤f还包括将所形成的第二硅锗层的厚度减薄至100nm以下，之后任选进行表面平滑处理。
9.根据权利要求5所述的多层绝缘体上硅锗衬底结构的制备方法，其特征在于所述第一绝缘层和所述第二绝缘层的构成材料均为氧化硅。
10.权利要求1-4任一项所述的多层绝缘体上硅锗衬底结构或通过权利要求5-9中任一项所述的方法制备的多层绝缘体上硅锗衬底结构用于制作垂直堆叠全耗尽晶体管。
CN202110540902.4A 2021-05-18 2021-05-18 一种多层绝缘体上硅锗衬底结构及其制备方法和用途 Active CN113471214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110540902.4A CN113471214B (zh) 2021-05-18 2021-05-18 一种多层绝缘体上硅锗衬底结构及其制备方法和用途

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110540902.4A CN113471214B (zh) 2021-05-18 2021-05-18 一种多层绝缘体上硅锗衬底结构及其制备方法和用途

Publications (2)

Publication Number Publication Date
CN113471214A CN113471214A (zh) 2021-10-01
CN113471214B true CN113471214B (zh) 2023-09-19

Family

ID=77870891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110540902.4A Active CN113471214B (zh) 2021-05-18 2021-05-18 一种多层绝缘体上硅锗衬底结构及其制备方法和用途

Country Status (1)

Country Link
CN (1) CN113471214B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377006B (zh) * 2022-10-21 2023-02-28 广东省大湾区集成电路与系统应用研究院 一种三维堆叠半导体器件的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770453A (zh) * 2004-11-03 2006-05-10 中国科学院微电子研究所 一种鱼脊形场效应晶体管的结构和制备方法
WO2011054852A1 (en) * 2009-11-06 2011-05-12 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
CN103390593A (zh) * 2013-08-05 2013-11-13 苏州远创达科技有限公司 一种半导体衬底及其制造方法
KR20160039530A (ko) * 2014-10-01 2016-04-11 삼성전자주식회사 시스템 온 칩
CN111599758A (zh) * 2020-06-03 2020-08-28 中国科学院微电子研究所 一种半导体器件及其制造方法
CN112185977A (zh) * 2020-09-27 2021-01-05 长江存储科技有限责任公司 一种三维存储器及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
KR100481868B1 (ko) * 2002-11-26 2005-04-11 삼성전자주식회사 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법
JP4481181B2 (ja) * 2005-01-27 2010-06-16 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
KR100790869B1 (ko) * 2006-02-16 2008-01-03 삼성전자주식회사 단결정 기판 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770453A (zh) * 2004-11-03 2006-05-10 中国科学院微电子研究所 一种鱼脊形场效应晶体管的结构和制备方法
WO2011054852A1 (en) * 2009-11-06 2011-05-12 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
CN103390593A (zh) * 2013-08-05 2013-11-13 苏州远创达科技有限公司 一种半导体衬底及其制造方法
KR20160039530A (ko) * 2014-10-01 2016-04-11 삼성전자주식회사 시스템 온 칩
CN111599758A (zh) * 2020-06-03 2020-08-28 中国科学院微电子研究所 一种半导体器件及其制造方法
CN112185977A (zh) * 2020-09-27 2021-01-05 长江存储科技有限责任公司 一种三维存储器及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于SOI材料的兵器微电子技术应用分析;张新等;《兵器材料科学与工程》;20050525(第03期);全文 *

Also Published As

Publication number Publication date
CN113471214A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
CN104392963B (zh) 三维半导体器件制造方法
US10546926B2 (en) III-V semiconductor devices with selective oxidation
US11069684B1 (en) Stacked field effect transistors with reduced coupling effect
CN106611739B (zh) 衬底及其制造方法
CN112447771B (zh) GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法
CN107195550B (zh) 一种半导体器件结构及其制备方法
CN112635391B (zh) 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法
CN105336609A (zh) 一种FinFET器件及其制造方法、电子装置
CN113130489A (zh) 一种半导体器件的制造方法
CN113471214B (zh) 一种多层绝缘体上硅锗衬底结构及其制备方法和用途
CN112038290B (zh) 一种半导体器件的制造方法
CN104576501B (zh) 一种半导体器件及其制造方法
US11239374B2 (en) Method of fabricating a field effect transistor
CN105097517B (zh) 一种FinFET器件及其制造方法、电子装置
CN111916398B (zh) 一种半导体器件的制造方法
CN105470296A (zh) 一种半导体器件及其制造方法、电子装置
CN115763256A (zh) 一种半导体结构的制备方法及半导体结构
CN111415907B (zh) 非晶硅结构的制造方法
CN113471215B (zh) 一种多层绝缘体上锗衬底结构及其制备方法和用途
CN113192969B (zh) 一种多层绝缘体上硅锗衬底及其制备方法、应用
CN113192970B (zh) 一种多层绝缘体上硅衬底及其制备方法、应用
CN113130630B (zh) 一种半导体器件的制造方法
CN105097515B (zh) 一种FinFET器件及其制造方法、电子装置
CN110047926A (zh) 半导体装置以及其制作方法
US20240154036A1 (en) Stack of monocrystalline layers for producing microelectronic devices with 3d architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant