CN111415907B - 非晶硅结构的制造方法 - Google Patents

非晶硅结构的制造方法 Download PDF

Info

Publication number
CN111415907B
CN111415907B CN202010242670.XA CN202010242670A CN111415907B CN 111415907 B CN111415907 B CN 111415907B CN 202010242670 A CN202010242670 A CN 202010242670A CN 111415907 B CN111415907 B CN 111415907B
Authority
CN
China
Prior art keywords
amorphous silicon
layer
silicon oxide
fcvd
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010242670.XA
Other languages
English (en)
Other versions
CN111415907A (zh
Inventor
龚昌鸿
胡宗福
胡秀梅
陈建勋
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010242670.XA priority Critical patent/CN111415907B/zh
Publication of CN111415907A publication Critical patent/CN111415907A/zh
Application granted granted Critical
Publication of CN111415907B publication Critical patent/CN111415907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种非晶硅结构的制造方法，包括步骤：步骤一、在表面具有图形结构的半导体衬底表面上形成非晶硅层；步骤二、在非晶硅层的表面形成第一氧化硅层，第一氧化硅层中至少包括一层采用FCVD工艺生长的FCVD氧化硅子层；利用FCVD工艺使第一氧化硅层表面平坦化；步骤三、进行退火使FCVD氧化硅子层致密化；步骤四、采用等向性刻蚀工艺对第一氧化硅层和非晶硅层进行刻蚀并停止在非晶硅层的目标厚度上。本发明能简化非晶硅层的平坦化和厚度控制工艺并降低工艺难度，能提高器件电学性能和电性匹配度以及提高产品良率，适用于技术节点不断缩小的需要。

Description

非晶硅结构的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种非晶硅结构的制造方法。
背景技术
现有先进逻辑芯片鳍式场效晶体管(FinFET)工艺中，栅极厚度控制是电性的关键要素。目前非晶硅栅极制作的混合层工艺复杂，最终定义非晶硅栅极高度的等向性刻蚀需同时移除三种不同材质薄膜，对刻蚀工艺和负载效应控制难度较大。若芯片内负载效应过大，有机会引发器件电性不匹配，或偏离设计目标导致测试失败，冲击产品良率。现在结合附图说明如下，如图1A至图1D所示，是现有非晶硅结构的制造方法各步骤中的器件结构示意图；现有非晶硅结构的制造方法包括如下步骤：
步骤一、如图1A所示，提供表面具有图形结构的半导体衬底101，在所述半导体衬底101表面上形成非晶硅层104，所述图形结构使所述非晶硅层104具有不平坦表面。图1A中所述非晶硅层104还采用A-Si表示。
通常，所述半导体衬底101包括硅衬底，图1A中硅衬底101还采用Si表示。
在所述半导体衬底101上形成有多个鳍体102，所述鳍体102由对所述半导体衬底101进行刻蚀形成的条形结构；所述鳍体102之间的间隔区域中形成有顶部表面低于所述鳍体102顶部表面的第二氧化层103。所述第二氧化层103采用流体化学气相沉积(FlowableCVD，FCVD)工艺生长，图1A中所述第二氧化层103还采用FCVD Ox表示。
部分所述鳍体102被截断，截断后的所述鳍体102表面和所述第二氧化层103表面相平。
所述图形结构包括所述鳍体102和所述鳍体102之间的间隔区域组成的不平坦结构。由图1A所示可知，在所述鳍体102被截断的区域以及所述鳍体102之间的较大的间隔区域中，所述非晶硅层104的表面会形成如虚线圈105所示的凹陷结构。
步骤二、如图1B所示，在所述非晶硅层104的表面依次形成氮化硅层106和氧化层107。
图1A中所述氮化硅层106还采用SIN表示。所述氧化层107还采用TEOS Ox表示，其中的TEOS表示所述氧化层107的形成工艺中的硅源采用TEOS材料，Ox表示氧化层。
现有方法中，采用氮化硅层106是为了以氮化硅层106作为所述氧化层107的选择性化学机械研磨工艺(CMP)的停止层，从而实现平坦化，故现有方法中，氮化硅层106是必不可少的。
步骤三、如图1C所示，以氮化硅层106作为停止层，对所述氧化层107进行选择性CMP。CMP后，所述氧化层107仅保留在所述凹陷结构105中且和所述氮化硅层106的表面相平。
步骤四、如图1D所示，采用等向性刻蚀工艺对所述氧化层107、所述氮化硅层106和所述非晶硅层104进行刻蚀，所述等向性刻蚀工艺对所述氧化层107、所述氮化硅层106和所述非晶硅层104刻蚀速率相等，所述等向性刻蚀工艺将所述氧化层107和所述氮化硅层106全部去除且刻蚀停止在所述非晶硅层104的目标厚度上，由刻蚀后的所述非晶硅层104组成非晶硅结构。
由图1D所示可知，所述等向性刻蚀工艺需对三种材料即所述氧化层107、所述氮化硅层106和所述非晶硅层104的刻蚀速率进行控制，刻蚀工艺和负载效应控制难度较大。若芯片内负载效应过大，有机会引发器件电性不匹配，或偏离设计目标导致测试失败，冲击产品良率。
所述非晶硅结构用于形成FinFET的栅极结构。随着技术节点不断缩小如缩小到16nm以下时，现有方法会产生较大问题。
发明内容
本发明所要解决的技术问题是提供一种非晶硅结构的制造方法，能简化非晶硅层的平坦化和厚度控制工艺并降低工艺难度，能提高器件电学性能和电性匹配度以及提高产品良率，适用于技术节点不断缩小的需要。
为解决上述技术问题，本发明提供的非晶硅结构的制造方法包括如下步骤：
步骤一、提供表面具有图形结构的半导体衬底，在所述半导体衬底表面上形成非晶硅层，所述图形结构使所述非晶硅层具有不平坦表面。
步骤二、在所述非晶硅层的表面形成第一氧化硅层，所述第一氧化硅层中至少包括一层采用FCVD工艺生长的FCVD氧化硅子层；利用FCVD工艺使所述第一氧化硅层表面平坦化。
步骤三、进行退火使所述FCVD氧化硅子层致密化。
步骤四、采用等向性刻蚀工艺对所述第一氧化硅层和所述非晶硅层进行刻蚀，所述等向性刻蚀工艺对所述第一氧化硅层和所述非晶硅层刻蚀速率相等，所述等向性刻蚀工艺将所述第一氧化硅层全部去除且刻蚀停止在所述非晶硅层的目标厚度上，由刻蚀后的所述非晶硅层组成非晶硅结构。
进一步的改进是，步骤一中所述半导体衬底包括硅衬底。
进一步的改进是，在所述半导体衬底上形成有多个鳍体，所述鳍体由对所述半导体衬底进行刻蚀形成的条形结构；所述鳍体之间的间隔区域中形成有顶部表面低于所述鳍体顶部表面的第二氧化层。
所述图形结构包括所述鳍体和所述鳍体之间的间隔区域组成的不平坦结构。
进一步的改进是，所述第二氧化层采用FCVD工艺生长。
进一步的改进是，所述非晶硅结构用于形成FinFET的栅极结构，在步骤四之后还包括步骤：
光刻定义出所述栅极结构的形成区域。
之后对所述非晶硅结构进行刻蚀形成所述栅极结构。
进一步的改进是，步骤一中，在形成所述非晶硅层之前，还包括形成栅介质层的步骤，所述栅介质层形成在各所述鳍体的侧面和顶部表面。
进一步的改进是，部分所述鳍体被截断，所述鳍体被截断的区域中不形成所述栅极结构。
进一步的改进是，截断后的所述鳍体表面和所述第二氧化层表面相平。
进一步的改进是，步骤二中，所述第一氧化硅层还包括一层位于所述FCVD氧化硅子层底部的第一氧化硅子层，先形成所述第一氧化硅子层再形成所述FCVD氧化硅子层。
进一步的改进是，形成所述第一氧化硅子层的工艺包括：HDPCVD工艺、HARP工艺或PECVD工艺。
进一步的改进是，步骤三中的退火温度为500℃～1000℃。
进一步的改进是，所述半导体衬底上的各所述FinFET组成逻辑芯片。
进一步的改进是，所述FinFET的技术节点为16nm以下。
进一步的改进是，步骤一中，在所述鳍体被截断的区域中，所述非晶硅层表面形成凹陷结构。
进一步的改进是，在所述栅极结构形成之后，还包括以所述栅极结构为自对准条件在所述栅极结构两侧的所述鳍体中形成源区和漏区的步骤。
本发明对多晶硅层的平坦化和厚度控制工艺进行了特别设置，本发明采用相同材料的第一氧化硅层内本身所具有的FCVD氧化硅子层进行平坦化，这样在后续的多晶硅层的厚度控制的刻蚀工艺中，仅需对多晶硅层和第一氧化硅层的刻蚀速率进行控制，很容易实现对多晶硅层和第一氧化硅层的刻蚀速率相等的等向性刻蚀工艺，从而能简化刻蚀工艺并能实现对多晶硅层的厚度进行精确控制。显然，和现有技术相比，本发明不需要采用两种不同介质膜如氮化硅膜和氧化硅膜的组合并结合选择性CMP工艺来进行平坦化，以及也避免了当采用两种不同介质膜时，在进行等向性刻蚀时需要同时控制两种介质膜以及多晶硅层的刻蚀速率所带来的工艺难度，所以本发明能简化非晶硅层的平坦化和厚度控制工艺并降低工艺难度；工艺难度降低最后能提高器件电学性能和电性匹配度以及提高产品良率，适用于技术节点不断缩小的需要，如本发明能应用到16nm以下工艺节点中。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有非晶硅结构的制造方法各步骤中的器件结构示意图；
图2是本发明实施例非晶硅结构的制造方法的流程图；
图3A-图3B是本发明实施例非晶硅结构的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例非晶硅结构的制造方法的流程图；如图3A至图3B所示，是本发明实施例非晶硅结构的制造方法各步骤中的器件结构示意图；本发明实施例非晶硅结构的制造方法包括如下步骤：
步骤一、如图3A所示，提供表面具有图形结构的半导体衬底1，在所述半导体衬底1表面上形成非晶硅层4，所述图形结构使所述非晶硅层4具有不平坦表面。图3A中所述非晶硅层4还采用A-Si表示。
本发明实施例中，所述半导体衬底1包括硅衬底，图3A中硅衬底1还采用Si表示。
在所述半导体衬底1上形成有多个鳍体2，所述鳍体2由对所述半导体衬底1进行刻蚀形成的条形结构；所述鳍体2之间的间隔区域中形成有顶部表面低于所述鳍体2顶部表面的第二氧化层3。较佳为，所述第二氧化层3采用FCVD工艺生长，图3A中所述第二氧化层3还采用FCVD Ox表示。
部分所述鳍体2被截断，截断后的所述鳍体2表面和所述第二氧化层3表面相平。
所述图形结构包括所述鳍体2和所述鳍体2之间的间隔区域组成的不平坦结构。由图3A所示可知，在所述鳍体2被截断的区域以及所述鳍体2之间的较大的间隔区域中，所述非晶硅层4的表面会形成凹陷结构。
步骤二、如图3A所示，在所述非晶硅层4的表面形成第一氧化硅层5，所述第一氧化硅层5中至少包括一层采用FCVD工艺生长的FCVD氧化硅子层5b；利用FCVD工艺使所述第一氧化硅层5表面平坦化。图3A中所述FCVD氧化硅子层5b也用FCVD Ox表示。
本发明实施例中，所述第一氧化硅层5还包括一层位于所述FCVD氧化硅子层5b底部的第一氧化硅子层5a，先形成所述第一氧化硅子层5a再形成所述FCVD氧化硅子层5b。
形成所述第一氧化硅子层5a的工艺包括：HDPCVD工艺、HARP工艺或PECVD工艺。图3A中，所述第一氧化硅子层5a还用TEOS Ox表示，其中的TEOS表示所述第一氧化硅子层5a的形成工艺中的硅源采用TEOS材料，Ox表示氧化层。
由图3A可以看出，由于FCVD工艺形成的所述FCVD氧化硅子层5b本身具有流动性，故所述FCVD氧化硅子层5b生长完成后表面会为平坦表面，故直接实现平坦化，不需要额外的CMP工艺。
步骤三、进行退火使所述FCVD氧化硅子层5b致密化。
本发明实施例中，使所述FCVD氧化硅子层5b致密化的退火温度为500℃～1000℃。
步骤四、如图3B所示，采用等向性刻蚀工艺对所述第一氧化硅层5和所述非晶硅层4进行刻蚀，所述等向性刻蚀工艺对所述第一氧化硅层5和所述非晶硅层4刻蚀速率相等，所述等向性刻蚀工艺将所述第一氧化硅层5全部去除且刻蚀停止在所述非晶硅层4的目标厚度上，由刻蚀后的所述非晶硅层4组成非晶硅结构。
由图3A所示可知，所述等向性刻蚀工艺仅需对两种材料即所述第一氧化硅层5和所述非晶硅层4的刻蚀速率进行控制，实现非选择性的等向性刻蚀会比较简单，刻蚀过程中的负载效应控制难度较小，故本发明实施例能将会工艺难度，同时能避免负载效应过大所产生的器件电性不匹配问题，最后能提高产品良率。
本发明实施例中，所述非晶硅结构用于形成FinFET的栅极结构，所述半导体衬底1上的各所述FinFET组成逻辑芯片。较佳为，所述FinFET的技术节点为16nm以下。
在步骤四之后还包括步骤：
光刻定义出所述栅极结构的形成区域。
之后对所述非晶硅结构进行刻蚀形成所述栅极结构。所述鳍体2被截断的区域中不形成栅极结构。
步骤一中，在形成所述非晶硅层4之前，还包括形成栅介质层的步骤，所述栅介质层形成在各所述鳍体2的侧面和顶部表面。
在所述栅极结构形成之后，还包括以所述栅极结构为自对准条件在所述栅极结构两侧的所述鳍体2中形成源区和漏区的步骤。
本发明实施例对多晶硅层的平坦化和厚度控制工艺进行了特别设置，本发明实施例采用相同材料的第一氧化硅层5内本身所具有的FCVD氧化硅子层5b进行平坦化，这样在后续的多晶硅层的厚度控制的刻蚀工艺中，仅需对多晶硅层和第一氧化硅层5的刻蚀速率进行控制，很容易实现对多晶硅层和第一氧化硅层5的刻蚀速率相等的等向性刻蚀工艺，从而能简化刻蚀工艺并能实现对多晶硅层的厚度进行精确控制。显然，和现有技术相比，本发明实施例不需要采用两种不同介质膜如氮化硅膜和氧化硅膜的组合并结合选择性CMP工艺来进行平坦化，以及也避免了当采用两种不同介质膜时，在进行等向性刻蚀时需要同时控制两种介质膜以及多晶硅层的刻蚀速率所带来的工艺难度，所以本发明实施例能简化非晶硅层4的平坦化和厚度控制工艺并降低工艺难度；工艺难度降低最后能提高器件电学性能和电性匹配度以及提高产品良率，适用于技术节点不断缩小的需要，如本发明实施例能应用到16nm以下工艺节点中。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种非晶硅结构的制造方法，其特征在于，包括如下步骤：
步骤一、提供表面具有图形结构的半导体衬底，在所述半导体衬底表面上形成非晶硅层，所述图形结构使所述非晶硅层具有不平坦表面；
步骤二、在所述非晶硅层的表面形成第一氧化硅层，所述第一氧化硅层中至少包括一层采用FCVD工艺生长的FCVD氧化硅子层；利用FCVD工艺使所述第一氧化硅层表面平坦化；
步骤三、进行退火使所述FCVD氧化硅子层致密化；
步骤四、采用等向性刻蚀工艺对所述第一氧化硅层和所述非晶硅层进行刻蚀，所述等向性刻蚀工艺对所述第一氧化硅层和所述非晶硅层刻蚀速率相等，所述等向性刻蚀工艺将所述第一氧化硅层全部去除且刻蚀停止在所述非晶硅层的目标厚度上，由刻蚀后的所述非晶硅层组成非晶硅结构。
2.如权利要求1所述的非晶硅结构的制造方法，其特征在于：步骤一中所述半导体衬底包括硅衬底。
3.如权利要求2所述的非晶硅结构的制造方法，其特征在于：在所述半导体衬底上形成有多个鳍体，所述鳍体由对所述半导体衬底进行刻蚀形成的条形结构；所述鳍体之间的间隔区域中形成有顶部表面低于所述鳍体顶部表面的第二氧化层；
所述图形结构包括所述鳍体和所述鳍体之间的间隔区域组成的不平坦结构。
4.如权利要求3所述的非晶硅结构的制造方法，其特征在于：所述第二氧化层采用FCVD工艺生长。
5.如权利要求3所述的非晶硅结构的制造方法，其特征在于：所述非晶硅结构用于形成FinFET的栅极结构，在步骤四之后还包括步骤：
光刻定义出所述栅极结构的形成区域；
之后对所述非晶硅结构进行刻蚀形成所述栅极结构。
6.如权利要求5所述的非晶硅结构的制造方法，其特征在于：步骤一中，在形成所述非晶硅层之前，还包括形成栅介质层的步骤，所述栅介质层形成在各所述鳍体的侧面和顶部表面。
7.如权利要求5所述的非晶硅结构的制造方法，其特征在于：部分所述鳍体被截断，所述鳍体被截断的区域中不形成所述栅极结构。
8.如权利要求7所述的非晶硅结构的制造方法，其特征在于：截断后的所述鳍体表面和所述第二氧化层表面相平。
9.如权利要求1所述的非晶硅结构的制造方法，其特征在于：步骤二中，所述第一氧化硅层还包括一层位于所述FCVD氧化硅子层底部的第一氧化硅子层，先形成所述第一氧化硅子层再形成所述FCVD氧化硅子层。
10.如权利要求9所述的非晶硅结构的制造方法，其特征在于：形成所述第一氧化硅子层的工艺包括：HDPCVD工艺、HARP工艺或PECVD工艺。
11.如权利要求9所述的非晶硅结构的制造方法，其特征在于：步骤三中的退火温度为500℃～1000℃。
12.如权利要求5所述的非晶硅结构的制造方法，其特征在于：所述半导体衬底上的各所述FinFET组成逻辑芯片。
13.如权利要求12所述的非晶硅结构的制造方法，其特征在于：所述FinFET的技术节点为16nm以下。
14.如权利要求7所述的非晶硅结构的制造方法，其特征在于：步骤一中，在所述鳍体被截断的区域中，所述非晶硅层表面形成凹陷结构。
15.如权利要求5所述的非晶硅结构的制造方法，其特征在于：在所述栅极结构形成之后，还包括以所述栅极结构为自对准条件在所述栅极结构两侧的所述鳍体中形成源区和漏区的步骤。
CN202010242670.XA 2020-03-31 2020-03-31 非晶硅结构的制造方法 Active CN111415907B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010242670.XA CN111415907B (zh) 2020-03-31 2020-03-31 非晶硅结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010242670.XA CN111415907B (zh) 2020-03-31 2020-03-31 非晶硅结构的制造方法

Publications (2)

Publication Number Publication Date
CN111415907A CN111415907A (zh) 2020-07-14
CN111415907B true CN111415907B (zh) 2023-04-07

Family

ID=71493476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010242670.XA Active CN111415907B (zh) 2020-03-31 2020-03-31 非晶硅结构的制造方法

Country Status (1)

Country Link
CN (1) CN111415907B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739802B (zh) * 2020-06-30 2024-04-12 上海华力集成电路制造有限公司 一种半导体器件的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078357A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN105845557A (zh) * 2016-05-17 2016-08-10 上海华力微电子有限公司 实现多晶硅栅极平坦化的方法
US9905430B1 (en) * 2016-08-24 2018-02-27 United Microelectronics Corp. Method for forming semiconductor structure
CN107887273A (zh) * 2016-09-30 2018-04-06 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
WO2018120170A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 隧穿场效应晶体管的制作方法及隧穿场效应晶体管
US10181426B1 (en) * 2017-08-30 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of polysilicon structures of semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011109702A2 (en) * 2010-03-05 2011-09-09 Cornell University Monocrystalline epitaxially aligned nanostructures and related methods
KR102002782B1 (ko) * 2012-09-10 2019-07-23 삼성전자주식회사 팽창성 부재를 사용하는 반도체 장치의 제조 방법
US20150064929A1 (en) * 2013-09-05 2015-03-05 United Microelectronics Corp. Method of gap filling
CN106328702B (zh) * 2015-06-15 2020-03-06 联华电子股份有限公司 填充半导体元件间隙的方法及其形成的半导体元件
US10269936B2 (en) * 2017-08-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
CN109830462B (zh) * 2017-11-23 2021-06-22 联华电子股份有限公司 制作半导体元件的方法
US10707333B2 (en) * 2018-07-30 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10867862B2 (en) * 2018-08-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor method and device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078357A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN105845557A (zh) * 2016-05-17 2016-08-10 上海华力微电子有限公司 实现多晶硅栅极平坦化的方法
US9570562B1 (en) * 2016-05-17 2017-02-14 Shanghai Huali Microelectronics Corporation Method of planarizing polysilicon gate
US9905430B1 (en) * 2016-08-24 2018-02-27 United Microelectronics Corp. Method for forming semiconductor structure
CN107887273A (zh) * 2016-09-30 2018-04-06 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
WO2018120170A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 隧穿场效应晶体管的制作方法及隧穿场效应晶体管
US10181426B1 (en) * 2017-08-30 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of polysilicon structures of semiconductor devices

Also Published As

Publication number Publication date
CN111415907A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
US8679925B2 (en) Methods of manufacturing semiconductor devices and transistors
TWI648774B (zh) 半導體裝置及其形成方法
CN108649033B (zh) 半导体器件及其制造方法
US20090057846A1 (en) Method to fabricate adjacent silicon fins of differing heights
TW202218093A (zh) 半導體裝置
US10892193B2 (en) Controlling active fin height of FinFET device
KR20150054497A (ko) 반도체 장치 제조 방법
CN108470737B (zh) 三维存储器及其制造方法
TWI697052B (zh) 半導體裝置及其製造方法
CN111415907B (zh) 非晶硅结构的制造方法
TW202147613A (zh) 半導體結構及其形成方法
US10903331B2 (en) Positioning air-gap spacers in a transistor for improved control of parasitic capacitance
US20100270618A1 (en) Production method of semiconductor device and semiconductor device
US11069680B2 (en) FinFET-based integrated circuits with reduced parasitic capacitance
US20170110460A1 (en) Metal strap for dram/finfet combination
TWI816801B (zh) 半導體裝置與其形成方法
TW202209414A (zh) 半導體裝置
KR102639002B1 (ko) 강유전체 메모리를 포함하는 반도체 디바이스들 및 그 형성 방법들
TWI816113B (zh) 半導體裝置及其方法
US11557518B2 (en) Gapfill structure and manufacturing methods thereof
TWI803956B (zh) 半導體元件及其製造方法
US20230155005A1 (en) Semiconductor device and method
US20230378259A1 (en) Vertical field-effect transistor (fet) stacked over horizontal fet
KR100672772B1 (ko) 반도체 소자 제조 방법
TW202201782A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant