CN105845557A - 实现多晶硅栅极平坦化的方法 - Google Patents

实现多晶硅栅极平坦化的方法 Download PDF

Info

Publication number
CN105845557A
CN105845557A CN201610327876.6A CN201610327876A CN105845557A CN 105845557 A CN105845557 A CN 105845557A CN 201610327876 A CN201610327876 A CN 201610327876A CN 105845557 A CN105845557 A CN 105845557A
Authority
CN
China
Prior art keywords
polysilicon gate
planarization
method realizing
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610327876.6A
Other languages
English (en)
Other versions
CN105845557B (zh
Inventor
雷通
严钧华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610327876.6A priority Critical patent/CN105845557B/zh
Publication of CN105845557A publication Critical patent/CN105845557A/zh
Priority to US15/235,172 priority patent/US9570562B1/en
Application granted granted Critical
Publication of CN105845557B publication Critical patent/CN105845557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种实现多晶硅栅极平坦化的方法，包括：在衬底上生长多晶硅栅极层；在所述多晶硅栅极层上沉积氧化物层；对整个硅片进行热氧化，使得所述多晶硅栅极层的上部被氧化成氧化硅；去除所述衬底表面的所述氧化物层和被热氧化而形成的氧化硅。

Description

实现多晶硅栅极平坦化的方法
技术领域
本发明涉及半导体制造领域，特别涉及28nm技术结点的多晶硅栅极形成技术；更具体地说，本发明涉及一种实现多晶硅栅极平坦化的方法。
背景技术
如图1所示，在多晶硅栅极生长之前，有源活性区和浅沟槽区之间存在一个高度差，由于这个高度差的存在，导致多晶硅的表面出现一个台阶。这个台阶的存在，会导致后续制程的一系列问题。特别是对于后续需要进行SiGe外延生长的集成电路产品，在多晶硅栅台阶的高处，可能出现SiGe残留缺陷。所以有必要消除这个台阶。
当然，可以通过化学机械研磨的方式，消除多晶硅栅表面的台阶。但是针对多晶硅的研磨，需要特殊的研磨液，另外，化学机械研磨工艺会明显增大多晶硅栅极的厚度极差(虽然局部区域的台阶可以消除，但是整个晶圆上的多晶硅栅的厚度均匀性会变差)。
流动式化学气相沉积FCVD(flowable Chemical Vapor Deposition)和旋涂法，都能够得到平坦的氧化硅薄膜。如图2所示为流动式化学气相沉积FCVD的氧化硅薄膜沉积的显微示意图，其中沟槽区的薄膜沉积速度更快，最终得到的氧化硅的表面相比具有台阶的衬底而言，是非常平坦的。
由此，希望能够提供一种能够消除或者改善多晶硅表面的台阶，从而进一步能够避免在后续制程中由于多晶硅台阶的存在而导致的一系列问题的技术方案。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种实现多晶硅栅极平坦化的方法，能够避免在后续制程中由于多晶硅台阶的存在而导致的一系列问题。
为了实现上述技术目的，根据本发明，提供了一种实现多晶硅栅极平坦化的方法，包括：
第一步骤：在衬底上生长多晶硅栅极层；
第二步骤：在所述多晶硅栅极层上沉积氧化物层；
第三步骤：对整个硅片进行热氧化，使得所述多晶硅栅极层的上部被氧化成氧化硅；
第四步骤：去除所述衬底表面的所述氧化物层和被热氧化而形成的氧化硅。
优选地，在所述实现多晶硅栅极平坦化的方法中，所述氧化物层是氧化硅层。
优选地，在所述实现多晶硅栅极平坦化的方法中，所述衬底是硅衬底。
优选地，在所述实现多晶硅栅极平坦化的方法中，所述多晶硅栅极层的厚度为500-1000A。
优选地，在所述实现多晶硅栅极平坦化的方法中，在衬底中形成有填充有非硅片材料的沟槽。
优选地，在所述实现多晶硅栅极平坦化的方法中，所述多晶硅栅极层表面存在台阶。
优选地，在所述实现多晶硅栅极平坦化的方法中，述台阶的高度为100-300A。
优选地，在所述实现多晶硅栅极平坦化的方法中，采用可流动化学气相沉积在衬底上生长多晶硅栅极层。
优选地，在所述实现多晶硅栅极平坦化的方法中，采用旋涂的方法在衬底上生长多晶硅栅极层。
优选地，在所述实现多晶硅栅极平坦化的方法中，在第四步骤中，使用湿法清洗的方式去除所述衬底表面的所述氧化物层30和被热氧化而形成的氧化硅。
由此，在本发明中，在多晶栅极生长之后，首先形成氧化硅膜。由于制程特性，能够得到平坦的氧化硅表面。也就是说，多晶硅的低洼处会填进更多的氧化硅介质。然后对晶圆进行氧化处理，目的是对氧化硅下面的多晶硅进行氧化。由于多晶硅栅凸起处的氧化硅薄膜更薄，而低洼处的氧化硅更厚，而热氧化工艺中的氧气是通过扩散的方式到达多晶硅处，那么在多晶硅突起的地方会先被氧化。由此，能够将多晶硅台阶减小甚至消除。最后在去除覆盖在多晶硅栅上的氧化硅膜，就可以得到相对更加平坦的多晶硅表面。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的方法导致的多晶硅栅极台阶的显微示意图。
图2示意性地示出了图2所示为流动式化学气相沉积FCVD的氧化硅薄膜沉积的显微示意图。
图3示意性地示出了根据本发明优选实施例的实现多晶硅栅极平坦化的方法的第一步骤。
图4示意性地示出了根据本发明优选实施例的实现多晶硅栅极平坦化的方法的第二步骤。
图5示意性地示出了根据本发明优选实施例的实现多晶硅栅极平坦化的方法的第三步骤。
图6示意性地示出了根据本发明优选实施例的实现多晶硅栅极平坦化的方法的第四步骤。
图7示意性地示出了根据本发明优选实施例的实现多晶硅栅极平坦化的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明提出一种实现多晶硅栅极平坦化的方法，提供完成多晶硅生长的晶圆，首先在多晶硅上采用可流动化学气相沉积或者旋涂法的方式沉积一定厚度的氧化硅薄膜，然后例如利用热氧化工艺对晶圆进行氧化，在这个过程中多晶硅也会被氧化。最后去除多晶硅表面的氧化硅。通过上述方法，能够消除或者改善多晶硅表面的台阶，避免在后续制程中由于多晶硅台阶的存在而导致的一系列问题。
具体地，图3至图6示意性地示出了根据本发明优选实施例的实现多晶硅栅极平坦化的方法的各个步骤。图7示意性地示出了根据本发明优选实施例的实现多晶硅栅极平坦化的方法的流程图。
更具体地，如图3至图6以及图7所示，根据本发明优选实施例的实现多晶硅栅极平坦化的方法包括：
第一步骤S1：在衬底10上生长多晶硅栅极层20；
一般，所述衬底10是硅衬底。
优选地，所述多晶硅栅极层20的厚度为500-1000A。
例如，如图3所示，在衬底10中形成有填充有非硅片材料的沟槽11；由于沟槽11可能会向表面突出一些，由此，所述多晶硅栅极层20表面的沟槽位置处会存在台阶21。
例如，在所述多晶硅栅极层20的厚度为500-1000A的情况下，所述台阶21的高度为100-300A。
第二步骤S2：在所述多晶硅栅极层20上沉积氧化物层30，具体如图4所示；
优选地，所述氧化物层30是氧化硅层。
优选地，在第二步骤S2中，采用可流动化学气相沉积在衬底10上生长多晶硅栅极层20。可替换地，优选地，在第二步骤S2中，采用旋涂的方法在衬底10上生长多晶硅栅极层20。
第三步骤S3：对整个硅片进行热氧化；在第三步骤S3中，如图5所示，使得所述多晶硅栅极层20的上部被氧化成氧化硅50；
第四步骤S4：去除所述衬底10表面的所述氧化物层30和被热氧化而形成的氧化硅50，如图6所示。
优选地，在第四步骤S4中，使用湿法清洗的方式去除所述衬底10表面的所述氧化物层30和被热氧化而形成的氧化硅50。更具体地，例如，在第四步骤S4中，可以使用稀释氢氟酸溶液去除所述衬底10表面的所述氧化物层30和被热氧化而形成的氧化硅50。
由此，如图6所示，在第四步骤S4之后，硅片表面只剩下减薄的多晶硅栅极层20。
由此，在本发明中，在多晶栅极生长之后，首先形成氧化硅膜。由于制程特性，能够得到平坦的氧化硅表面。也就是说，多晶硅的低洼处会填进更多的氧化硅介质。然后对晶圆进行氧化处理，目的是对氧化硅下面的多晶硅进行氧化。由于多晶硅栅凸起处的氧化硅薄膜更薄，而低洼处的氧化硅更厚，而热氧化工艺中的氧气是通过扩散的方式到达多晶硅处，那么在多晶硅突起的地方会先被氧化。由此能够将多晶硅台阶减小甚至消除。最后在去除覆盖在多晶硅栅上的氧化硅膜，就可以得到平坦的多晶硅表面。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种实现多晶硅栅极平坦化的方法，其特征在于包括：
第一步骤：在衬底上生长多晶硅栅极层；
第二步骤：在所述多晶硅栅极层上沉积氧化物层；
第三步骤：对整个硅片进行热氧化，使得所述多晶硅栅极层的上部被氧化成氧化硅；
第四步骤：去除所述衬底表面的所述氧化物层和被热氧化而形成的氧化硅。
2.根据权利要求1所述的实现多晶硅栅极平坦化的方法，其特征在于，所述氧化物层是氧化硅层。
3.根据权利要求1或2所述的实现多晶硅栅极平坦化的方法，其特征在于，所述衬底是硅衬底。
4.根据权利要求1或2所述的实现多晶硅栅极平坦化的方法，其特征在于，所述多晶硅栅极层的厚度为500-1000A。
5.根据权利要求1或2所述的实现多晶硅栅极平坦化的方法，其特征在于，在衬底中形成有填充有非硅片材料的沟槽。
6.根据权利要求1或2所述的实现多晶硅栅极平坦化的方法，其特征在于，所述多晶硅栅极层表面存在台阶。
7.根据权利要求6所述的实现多晶硅栅极平坦化的方法，其特征在于，所述台阶的高度为100-300A。
8.根据权利要求1或2所述的实现多晶硅栅极平坦化的方法，其特征在于，在第二步骤中，采用可流动化学气相沉积在衬底上生长多晶硅栅极层。
9.根据权利要求1或2所述的实现多晶硅栅极平坦化的方法，其特征在于，在第二步骤中，采用旋涂的方法在衬底上生长多晶硅栅极层。
10.根据权利要求1或2所述的实现多晶硅栅极平坦化的方法，其特征在于，在第四步骤中，使用湿法清洗的方式去除所述衬底表面的所述氧化物层30和被热氧化而形成的氧化硅。
CN201610327876.6A 2016-05-17 2016-05-17 实现多晶硅栅极平坦化的方法 Active CN105845557B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610327876.6A CN105845557B (zh) 2016-05-17 2016-05-17 实现多晶硅栅极平坦化的方法
US15/235,172 US9570562B1 (en) 2016-05-17 2016-08-12 Method of planarizing polysilicon gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610327876.6A CN105845557B (zh) 2016-05-17 2016-05-17 实现多晶硅栅极平坦化的方法

Publications (2)

Publication Number Publication Date
CN105845557A true CN105845557A (zh) 2016-08-10
CN105845557B CN105845557B (zh) 2018-05-04

Family

ID=56592712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610327876.6A Active CN105845557B (zh) 2016-05-17 2016-05-17 实现多晶硅栅极平坦化的方法

Country Status (2)

Country Link
US (1) US9570562B1 (zh)
CN (1) CN105845557B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269739A (zh) * 2016-12-30 2018-07-10 无锡华润上华科技有限公司 多晶硅栅极的形成方法
CN109841521A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110459466A (zh) * 2018-05-07 2019-11-15 株洲中车时代电气股份有限公司 一种沟槽栅功率器件栅极制作方法
CN111415907A (zh) * 2020-03-31 2020-07-14 上海华力集成电路制造有限公司 非晶硅结构的制造方法
CN111554574A (zh) * 2020-05-19 2020-08-18 中国科学院微电子研究所 一种平坦化方法、半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030166327A1 (en) * 2002-03-02 2003-09-04 Dirk Efferenn Method for filling depressions on a semiconductor wafer
CN101901785A (zh) * 2009-05-26 2010-12-01 和舰科技(苏州)有限公司 一种改善栅氧化层tddb失效的方法
CN101958269A (zh) * 2009-07-14 2011-01-26 无锡华润上华半导体有限公司 一种半导体制造方法
CN102543743A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(北京)有限公司 Mos器件的制作方法
CN103187353A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118975A (ja) * 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030166327A1 (en) * 2002-03-02 2003-09-04 Dirk Efferenn Method for filling depressions on a semiconductor wafer
CN101901785A (zh) * 2009-05-26 2010-12-01 和舰科技(苏州)有限公司 一种改善栅氧化层tddb失效的方法
CN101958269A (zh) * 2009-07-14 2011-01-26 无锡华润上华半导体有限公司 一种半导体制造方法
CN102543743A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(北京)有限公司 Mos器件的制作方法
CN103187353A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区的形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269739A (zh) * 2016-12-30 2018-07-10 无锡华润上华科技有限公司 多晶硅栅极的形成方法
CN109841521A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109841521B (zh) * 2017-11-24 2022-05-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110459466A (zh) * 2018-05-07 2019-11-15 株洲中车时代电气股份有限公司 一种沟槽栅功率器件栅极制作方法
CN111415907A (zh) * 2020-03-31 2020-07-14 上海华力集成电路制造有限公司 非晶硅结构的制造方法
CN111415907B (zh) * 2020-03-31 2023-04-07 上海华力集成电路制造有限公司 非晶硅结构的制造方法
CN111554574A (zh) * 2020-05-19 2020-08-18 中国科学院微电子研究所 一种平坦化方法、半导体器件及其制作方法

Also Published As

Publication number Publication date
CN105845557B (zh) 2018-05-04
US9570562B1 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
CN105845557A (zh) 实现多晶硅栅极平坦化的方法
TWI500079B (zh) 具有單石異質積集化合物半導體與元素半導體的方法與結構
CN103515419B (zh) 用于硅衬底上的iii‑v族氮化物层的梯度氮化铝镓和超晶格缓冲层
KR100968328B1 (ko) 실리콘-게르마늄 에피택셜 성장에서의 수율 향상
CN106030760B (zh) 利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法
US20220238662A1 (en) Method for forming thin semiconductor-on-insulator (soi) substrates
CN106611739A (zh) 衬底及其制造方法
US20220059364A1 (en) Multi-layered polysilicon and oxygen-doped polysilicon design for rf soi trap-rich poly layer
JP2017520936A (ja) ゲルマニウム・オン・インシュレータ基板の製造方法
CN112285827B (zh) 一种多层硅光子器件的制备方法
CN103021840A (zh) 防止钝化层过刻蚀的方法
CN103928386B (zh) 一种浅沟槽隔离结构的制造方法
WO2015074480A1 (zh) 边缘光滑的半导体衬底的制备方法
CN104851834B (zh) 一种半导体器件的制备方法
JPH046875A (ja) シリコンウェーハ
CN110277313A (zh) 侧墙的制造方法
CN103855073A (zh) 一种浅沟槽隔离结构的制备方法
CN107425007A (zh) 一种3d nand存储器件的金属栅极制备方法
CN104795355A (zh) 硅通孔结构的制备方法
CN103187254A (zh) 一种双层多晶硅栅的制造方法
TWI509659B (zh) 異質材料之自我對準水平接合製作方法
CN103021812B (zh) 一种ⅲ-ⅴoi结构的制备方法
CN105845548A (zh) 一种硅衬底及其制造方法
CN105931957B (zh) 消除多晶硅残留的方法
US6238482B1 (en) Method of producing a wafer with an epitaxial quality layer and device with epitaxial quality layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant