CN103855073A - 一种浅沟槽隔离结构的制备方法 - Google Patents

一种浅沟槽隔离结构的制备方法 Download PDF

Info

Publication number
CN103855073A
CN103855073A CN201410118212.XA CN201410118212A CN103855073A CN 103855073 A CN103855073 A CN 103855073A CN 201410118212 A CN201410118212 A CN 201410118212A CN 103855073 A CN103855073 A CN 103855073A
Authority
CN
China
Prior art keywords
groove
preparation
isolation structure
fleet plough
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410118212.XA
Other languages
English (en)
Inventor
肖天金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410118212.XA priority Critical patent/CN103855073A/zh
Publication of CN103855073A publication Critical patent/CN103855073A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种浅沟槽隔离结构的制备方法，包括以下步骤：提供半导体衬底，其表面依次形成有氧化层和氮化硅层；刻蚀在半导体衬底中形成沟槽；干法刻蚀所述沟槽的表面以使其平滑；在所述沟槽的表面形成线性氧化层；以及在所述沟槽中填充隔离介质层。本发明能够形成优质的线性氧化层，进而提高浅沟槽隔离结构的质量。

Description

一种浅沟槽隔离结构的制备方法
技术领域
本发明涉及半导体制造工艺，特别涉及一种浅沟槽隔离结构的制备方法。
背景技术
随着集成电路的发展，现代的CMOS芯片通常在一块普通的硅衬底材料上集成数以百万计的有源器件（即NMOS晶体管和PMOS晶体管），然后通过特定的连接实现各种复杂的逻辑功能或模拟功能，而除了这些特定的功能以外，在电路的设计过程中，通常假设不同的器件之间一般是没有其他的互相影响的。因此在集成电路制造中必须能够把器件隔离开来，这就需要隔离技术。
随着器件向深亚微米发展，隔离技术由局部氧化（Local Oxidation of Silicon，LOCOS）工艺发展成为浅沟槽隔离（STI）技术。业界常用的浅沟槽隔离（STI）方法主要包括以下步骤：首先，在硅衬底上依次沉积氧化层、氮化硅层，并在氮化硅层上形成图形化的光刻胶层；之后以该图形化的光刻胶层为掩膜刻蚀氮化硅层、氧化层和衬底，从而形成沟槽，并定义出有源区（Active Area）；接着在沟槽内生长线性氧化层（Liner Oxide），以改善硅衬底与后续填充的氧化物的界面特性；随后进行高温退火（High TemperatureAnneal）以释放应力，优化氧化层的质量；最后在这些沟槽中填入氧化物材料（如SiO2材料）并抛光。上述的隔离工艺可以完全消除局部氧化（LOCOS）隔离工艺所特有的氧化层边缘的鸟嘴形状，由此可以形成更小的器件隔离区。
用于有浅沟槽隔离结构的线性氧化层需要低缺陷和高致密度的薄膜，半导体制造工艺一般从以下几个方面进行优化：1.用于生长线性氧化层的浅沟槽表面的质量；2.线性氧化层生长工艺条件；3.高温退火的工艺条件。
发明内容
本发明的主要目的旨在提供一种高质量浅沟槽隔离结构的制备法。
为达成上述目的，本发明提供一种浅沟槽隔离结构的制备方法，包括以下步骤：
提供半导体衬底，其表面依次形成有氧化层和氮化硅层；刻蚀以在半导体衬底中形成沟槽；对所述沟槽进行原位表面处理以使其平滑；在所述沟槽的表面形成线性氧化层；以及在所述沟槽中填充隔离介质层。
优选地，对所述沟槽进行原位表面处理的步骤包括通过使用HCl、Cl2或HCl/Cl2混合气体，在同一腔室内原位刻蚀所述沟槽的表面。
优选地，原位刻蚀所述沟槽的表面的厚度为
Figure BDA0000482858610000021
。
优选地，在对所述沟槽进行原位表面处理的步骤之前，还包括对所述沟槽侧壁的氮化硅层进行湿法刻蚀，直至暴露出所述氮化硅层下方的氧化层的步骤。
优选地，所述沟槽的侧壁所刻蚀的氮化硅层的宽度为
Figure BDA0000482858610000022
。
优选地，在所述沟槽的表面形成线性氧化层的步骤之前，还包括酸槽清洗所述沟槽表面的步骤。
优选地，所述线性氧化层的形成工艺为化学气相沉积或氧化工艺，厚度为
Figure BDA0000482858610000023
优选地，所述隔离介质层的材料为二氧化硅。
优选地，所述氧化层和线性氧化层的材料为二氧化硅。
本发明所提出的浅沟槽隔离结构的制备方法，在形成线性氧化层之前，对沟槽表面刻蚀以去除沟槽形成过程中的缺陷，由此提供低缺陷和粗糙度良好的浅沟槽表面，有利于形成优质的线性氧化层。
附图说明
图1为本发明一实施例的浅沟槽隔离结构的制备方法的流程图；
图2a～2d为本发明一实施例的浅沟槽隔离结构的制备方法的剖视图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
图1为本发明提供的浅沟槽隔离结构制备方法步骤流程图。
如图1所示，本具体实施方式提供的浅沟槽隔离结构制备方法，包括步骤：
步骤S1：提供半导体衬底。
该步骤中，如图2a所示，半导体衬底100表面从下至上依次覆盖有氧化层101和氮化硅层102。半导体衬底100可以为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。氧化层101一般为二氧化硅层，二氧化硅层101和氮化硅层102的制备均采用本领域技术人员熟知的工艺，在此不作赘述。
步骤S2：刻蚀以在半导体衬底中形成沟槽。
该步骤中，如图2b所示，在氮化硅层102上形成光刻胶层103。对该光刻胶层图形化形成界定浅沟槽的开口。以该图形化的光刻胶层103为掩膜干法刻蚀覆盖半导体衬底100表面的二氧化硅层101和氮化硅层102，直至在半导体衬底100中形成沟槽104，沟槽104用以形成隔离有源区的浅沟槽隔离结构。本实施例中，刻蚀形成的沟槽104为V型或U型槽。
步骤S3：对所述沟槽进行原位表面处理以使其平滑。
由于在步骤S2中，干法刻蚀过程中等离子体的轰击容易造成沟槽104表面的损伤，因此需对沟槽表面进行适当处理以使沟槽表面平滑。具体来说，该步骤中使用HCl、Cl2或HCl/Cl2混合气体，在同一腔体内原位（in-situ）刻蚀，把沟槽104表面的硅衬底刻蚀掉
Figure BDA0000482858610000031
，如此可修复步骤S2刻蚀过程对沟槽的损伤以及衬底中的晶格缺陷，得到清洁的、低缺陷和粗糙度良好的浅沟槽表面，有利于后续线性氧化层的生长。
较佳的，如图2c所示，在步骤S2和步骤S3之间，还包括对氮化硅层102进行侧向刻蚀的步骤。具体的，将位于沟槽上部侧壁的氮化硅层102的一部分刻蚀掉，暴露出氮化硅层102下方的氧化层101，其中被刻蚀的氮化硅层的宽度可为
Figure BDA0000482858610000032
。该刻蚀氮化硅层的工艺可采用湿法刻蚀工艺。通过将氮化硅层刻蚀掉一部分使得沟槽104的开口增大，如此在后续隔离介质层填充沟槽时，不易产生空洞，有利于隔离介质层填满沟槽。
步骤S4：在步骤S3形成的沟槽表面形成线性氧化层105。
该步骤中，所形成的线性氧化层105如图2d所示。本实施例中，线性氧化层105为二氧化硅层，其形成工艺为氧化工艺或化学气相沉积，厚度约为
Figure BDA0000482858610000033
。线性二氧化硅层105的引入，可以提高浅沟槽的圆滑度和改善浅沟槽内的应力环境。可选的，在形成线性氧化层之前还包括酸槽清洗沟槽表面的步骤，以提供清洁的沟槽表面。
步骤S5：在所述沟槽填充隔离介质层。
该步骤中，隔离介质如二氧化硅。需要指出的是，本具体实施方式提供的浅沟槽隔离结构制备方法，还包括退火、平坦化，及清洗等常规步骤，上述工艺均为本领域技术人员所熟知的加工过程，在此不作赘述。
综上所述，本发明所提供的浅沟槽隔离结构的制备方法中，通过干法刻蚀沟槽表面，对沟槽形成过程中产生的损伤和尖角进行修复，使沟槽更为平滑平整，有利于线性氧化层的生长以及后续沟槽的充分填充。
虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (9)

1.一种浅沟槽隔离结构的制备方法，包括以下步骤：
提供半导体衬底，其表面依次形成有氧化层和氮化硅层；
刻蚀以在半导体衬底中形成沟槽；
对所述沟槽进行原位表面处理以使其平滑；
在所述沟槽的表面形成线性氧化层；以及
在所述沟槽中填充隔离介质层。
2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，对所述沟槽进行原位表面处理的步骤包括通过使用HCl、Cl2或HCl/Cl2混合气体，在同一腔室内原位刻蚀所述沟槽的表面。
3.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，原位刻蚀所述沟槽的表面的厚度为
Figure FDA0000482858600000011
。
4.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，在对所述沟槽进行原位表面处理的步骤之前，还包括对所述沟槽侧壁的氮化硅层进行湿法刻蚀，直至暴露出所述氮化硅层下方的氧化层的步骤。
5.根据权利要求4所述的浅沟槽隔离结构的制备方法，其特征在于，所述沟槽的侧壁所刻蚀掉的氮化硅层的宽度为
Figure FDA0000482858600000012
。
6.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，在所述沟槽的表面形成线性氧化层的步骤之前，还包括酸槽清洗所述沟槽表面的步骤。
7.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述线性氧化层的形成工艺为化学气相沉积或氧化工艺，厚度为。
8.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述隔离介质层的材料为二氧化硅。
9.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述氧化层和线性氧化层的材料为二氧化硅。
CN201410118212.XA 2014-03-27 2014-03-27 一种浅沟槽隔离结构的制备方法 Pending CN103855073A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410118212.XA CN103855073A (zh) 2014-03-27 2014-03-27 一种浅沟槽隔离结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410118212.XA CN103855073A (zh) 2014-03-27 2014-03-27 一种浅沟槽隔离结构的制备方法

Publications (1)

Publication Number Publication Date
CN103855073A true CN103855073A (zh) 2014-06-11

Family

ID=50862560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410118212.XA Pending CN103855073A (zh) 2014-03-27 2014-03-27 一种浅沟槽隔离结构的制备方法

Country Status (1)

Country Link
CN (1) CN103855073A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157602A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN104392929A (zh) * 2014-11-26 2015-03-04 上海华力微电子有限公司 嵌入式碳化硅的制备方法
CN109166817A (zh) * 2018-08-20 2019-01-08 上海华虹宏力半导体制造有限公司 深沟槽隔离的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069091A (en) * 1997-12-29 2000-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method
TW436966B (en) * 1999-06-24 2001-05-28 Taiwan Semiconductor Mfg Shallow trench isolation process capable of reducing residuals
CN101154617A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102082110A (zh) * 2009-11-26 2011-06-01 上海华虹Nec电子有限公司 获得倾斜沟槽结构或改变沟槽结构倾斜角的方法
CN102867773A (zh) * 2011-07-06 2013-01-09 中国科学院微电子研究所 降低hdpcvd缺陷的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069091A (en) * 1997-12-29 2000-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method
TW436966B (en) * 1999-06-24 2001-05-28 Taiwan Semiconductor Mfg Shallow trench isolation process capable of reducing residuals
CN101154617A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102082110A (zh) * 2009-11-26 2011-06-01 上海华虹Nec电子有限公司 获得倾斜沟槽结构或改变沟槽结构倾斜角的方法
CN102867773A (zh) * 2011-07-06 2013-01-09 中国科学院微电子研究所 降低hdpcvd缺陷的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157602A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN104157602B (zh) * 2014-08-27 2019-11-22 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN104392929A (zh) * 2014-11-26 2015-03-04 上海华力微电子有限公司 嵌入式碳化硅的制备方法
CN109166817A (zh) * 2018-08-20 2019-01-08 上海华虹宏力半导体制造有限公司 深沟槽隔离的制造方法

Similar Documents

Publication Publication Date Title
US7521763B2 (en) Dual stress STI
CN104779195A (zh) 一种浅沟槽隔离结构的制备方法
US7402477B2 (en) Method of making a multiple crystal orientation semiconductor device
US7682929B2 (en) Method and structure for double lining for shallow trench isolation
US7393756B2 (en) Method for fabricating a trench isolation structure having a high aspect ratio
CN105161450A (zh) 一种双浅沟槽隔离形成方法
CN102122630B (zh) 浅沟槽隔离结构的制作方法
US6555442B1 (en) Method of forming shallow trench isolation with rounded corner and divot-free by using disposable spacer
CN104157602A (zh) 浅沟槽隔离结构的制备方法
CN102339782B (zh) 浅沟道隔离区的制作方法
CN103855073A (zh) 一种浅沟槽隔离结构的制备方法
US20190013204A1 (en) Method of fabricating buried word line and gate on finfet
US20070293045A1 (en) Semiconductor device and method for fabricating the same
JP2005514791A (ja) Ｓｔｉのコーナー部の丸みを改善する、シャロー・トレンチ分離方法
CN106233452A (zh) 由局部硅外延籽晶形成的体晶片中的隔离半导体层
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
US6893940B2 (en) Method of manufacturing semiconductor device
WO2019085919A1 (zh) 浅沟槽隔离结构的凹陷区处理方法及半导体元器件
CN108091608B (zh) 浅沟槽隔离的制造方法
US9865498B2 (en) Isolated semiconductor layer over buried isolation layer
JP4756926B2 (ja) 素子分離構造部の製造方法
JP2006210463A (ja) 半導体装置及びその製造方法
US10211107B1 (en) Method of fabricating fins including removing dummy fins after fluorocarbon flush step and oxygen clean step
JP5401818B2 (ja) 半導体装置の製造方法
CN106910706B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140611