CN102122630B - 浅沟槽隔离结构的制作方法 - Google Patents
浅沟槽隔离结构的制作方法 Download PDFInfo
- Publication number
- CN102122630B CN102122630B CN201010022571.7A CN201010022571A CN102122630B CN 102122630 B CN102122630 B CN 102122630B CN 201010022571 A CN201010022571 A CN 201010022571A CN 102122630 B CN102122630 B CN 102122630B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- isolation structure
- plough groove
- groove isolation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽隔离结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成有衬垫氧化层、氮化硅层和浅沟槽；在所述浅沟槽内形成衬底氧化层；在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层；去除部分的填充氧化层直至暴露出所述氮化硅层；至少对所述填充氧化层进行氮离子注入；去除所述氮化硅层和注入有氮离子的部分的所述填充氧化层；去除所述衬垫氧化层。通过本技术方案，增加含氮离子的填充氧化层的去除速率，使得浅沟槽隔离结构的阶高得以降低，提高半导体器件的电学性能，提升半导体产品的良率。
Description
技术领域
本发明涉及半导体制作技术领域，特别涉及浅沟槽隔离结构的制作方法。
背景技术
半导体集成电路的发展方向为增加密度与缩小元件。浅沟槽隔离结构用以将形成在硅基底上的元件与其他元件隔离。随着半导体制作技术的进步，浅沟槽隔离(ShallowTrenchIsolation，STI)技术已经逐渐取代了传统半导体器件制作所采用的如局部硅氧化法(LOCOS)等其他隔离方法。
图1至图4，显示了采用现有制作方法制作浅沟槽隔离结构的过程示意图。所述现有制作方法包括：首先，在高温氧化炉管内氧化硅晶圆，在硅衬底100上形成衬垫氧化层(PadOxide)101和氮化硅层(Nitride)102，再进行浅沟槽蚀刻，在硅衬底内形成浅沟槽103，如图1所示；之后，在浅沟槽103的底部及侧壁以例如为原位蒸汽生成工艺(ISSG)的热氧化工艺形成衬底氧化层(Liner)104，并以例如低压化学气相淀积(LPCVD)工艺或高浓度等离子-化学气相沉积(HDP-CVD)工艺在所述衬底氧化层104上形成用于填充浅沟槽的填充氧化层105，如图2所示；接着，以例如为化学机械研磨(CMP)技术去除表面多出的材料，并以氮化硅层102作为研磨终止层，留下一平坦的表面，如图3所示；最后再以例如热磷酸和氢氟酸分别将氮化硅层102和衬垫氧化层101去除，如图4所示。有关浅沟槽隔离结构的制作技术，可以在例如公开号为CN101211816A、名称为“浅沟槽隔离成形方法”的中国发明专利，以及专利号为US6,444,541B1、名称为“在制作浅沟槽隔离的预氧化阶段行程衬底氧化层的方法(Methodforformingliningoxideinshallowtrenchisolationincorporatingpre-annealingstep)”美国发明专利找到更多的相关资料。
由于现有技术中，去除氮化硅层102和衬垫氧化层101采用的是湿法刻蚀工艺，例如应用热磷酸刻蚀氮化硅层102时，由于热磷酸对含氮离子的氮化硅层102的刻蚀速率要远大于对填充氧化层105(材料为氧化硅)的刻蚀速率，因此在去除氮化硅层102和衬垫氧化层101之后，所述浅沟槽隔离结构的阶高(stepheight)，即：浅沟槽隔离结构的填充氧化层105与浅沟槽隔离结构的侧旁的硅衬底100表面的高度落差(在如图4以H标示)，较大。较大的阶高会产生漏电流，降低浅沟槽隔离结构的隔离特性，从而导致最终形成的半导体器件的质量下降。
发明内容
本发明解决的问题是提供一种浅沟槽隔离结构的制作方法，避免了现有技术中由于阶高较大而产生漏电流，降低浅沟槽隔离结构的隔离特性的问题。
为解决上述问题，本发明提供一种浅沟槽隔离结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成有衬垫氧化层、氮化硅层和浅沟槽；在所述浅沟槽内形成衬底氧化层；在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层；去除部分的填充氧化层直至暴露出所述氮化硅层；至少对所述填充氧化层进行氮离子注入；去除所述氮化硅层和注入有氮离子的部分的所述填充氧化层；去除所述衬垫氧化层。
可选地，形成所述衬底氧化层的方法为热氧化工艺。
可选地，所述形成填充氧化层的方法为低压化学气相淀积工艺、次常压化学汽相沉积工艺或高浓度等离子-化学气相沉积工艺。
可选地，去除部分的填充氧化层直至暴露出所述氮化硅层的方法为化学机械研磨工艺。
可选地，所述至少对所述填充氧化层进行氮离子注入的工艺参数包括：氮离子的注入能量为3Kev至20Kev，注入剂量为1E15/cm2至1E16/cm2。
可选地，氮离子的注入能量为8Kev，注入剂量为2E15/cm2。
可选地，氮离子注入的方向与所述半导体衬底成15度至90度。
可选地，去除所述氮化硅层和注入有氮离子的部分的所述填充氧化层的方法为湿法刻蚀工艺。
可选地，所述湿法刻蚀工艺为热磷酸刻蚀。
可选地，去除所述衬垫氧化层的方法为氢氟酸刻蚀工艺。
与现有技术相比，本发明技术方案在制作浅沟槽隔离结构工艺中在去除氮化硅层和衬垫氧化层之前额外增加了对填充氧化层进行氮离子注入的工艺步骤，使得所述填充氧化层的表层区域注入有氮离子，利用后续去除氮化硅层的工艺步骤中对氮离子的强刻蚀性，增加对填充氧化层的刻蚀速率，相对更多地去除掉部分的填充氧化层，使得浅沟槽隔离结构的阶高得以降低，提高半导体器件的电学性能，进而提升半导体产品的良率。
附图说明
图1至图4为现有技术中浅沟槽隔离结构的制作方法的结构示意图；
图5为本发明在一实施方式中浅沟槽隔离结构的制作方法的流程图；
图6至图12为根据图5流程制作浅沟槽隔离结构的结构示意图。
具体实施方式
发明人发现，在制作浅沟槽隔离结构时，由于氮化硅层的刻蚀速率要大于对填充氧化层(材料为氧化硅)的刻蚀速率，因此在去除氮化硅层和衬垫氧化层之后，所述浅沟槽隔离结构的阶高较大，会引起漏电流，降低浅沟槽隔离结构的隔离特性，从而导致半导体器件的电学性能下降。
因此，在制作半导体器件时，为防止上述缺陷对产品良率的影响。本发明提供一种浅沟槽隔离结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成有衬垫氧化层、氮化硅层和浅沟槽；在所述浅沟槽内形成衬底氧化层；在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层；去除部分的填充氧化层直至暴露出所述氮化硅层；至少对所述填充氧化层进行氮离子注入；去除所述氮化硅层和注入有氮离子的部分的所述填充氧化层；去除衬垫氧化层。与现有技术相比，本发明额外增加了对填充氧化层进行氮离子注入的工艺步骤，增加对填充氧化层的刻蚀速率，相对更多地去除掉部分的填充氧化层，使得浅沟槽隔离结构的阶高得以降低，提高半导体器件的电学性能，进而提升半导体产品的良率。
为此，如图5所示，所述浅沟槽隔离结构的制作方法包括如下步骤：
S100，提供半导体衬底，在衬底上依次形成有衬垫氧化层、氮化硅层和浅沟槽；
S102，在浅沟槽内形成衬底氧化层；
S104，在衬底氧化层上形成用于填充浅沟槽的填充氧化层；
S106，去除部分的填充氧化层直至暴露出氮化硅层；
S108，对填充氧化层和氮化硅层进行氮离子注入；
S110，去除氮化硅层和注入有氮离子的部分的填充氧化层；
S112，去除衬垫氧化层。
下面结合附图对本发明的内容进行详细说明。
执行步骤S100，提供半导体衬底，在半导体衬底200上依序形成衬垫氧化层201、氮化硅层202和浅沟槽203，形成如图6所示的结构。
其中，所述半导体衬底200为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。
在半导体衬底200上形成衬垫氧化层201，衬垫氧化层201的材料一般为氧化硅。在现有技术中，形成衬垫氧化层201的工艺是热氧化法，即在高温环境下，将半导体衬底200暴露在含氧环境中。该工艺通常在炉管中实现。通常形成的衬垫氧化层201的厚度都在几十埃左右，例如约50埃至250埃厚。因形成衬垫氧化层201的工艺已为本领域技术人员所熟知，故在此不再赘述。
在衬垫氧化层201上形成氮化硅层202，氮化硅层202的材料为氮化硅。在现有技术中，形成氮化硅层202的方法例如是化学气相淀积工艺(CVD)。在本实施例中，形成的氮化硅层202的厚度大约为1000埃至2000埃。因形成氮化硅层202的工艺已为本领域技术人员所熟知，故在此不再赘述。
衬垫氧化层201和氮化硅层202内形成有暴露半导体衬底200的开口。
接着，进行蚀刻以形成浅沟槽203，浅沟槽203是用于对半导体衬底200所形成的栅极结构(未予以图示)进行电隔离。在现有技术中，形成浅沟槽203的方法是微影蚀刻工艺，具体来讲，是通过非等向性蚀刻，并且以含有HBr、Cl与CF4为反应气体而形成的。形成的浅沟槽203的深度一般为0.3毫米至0.5毫米。因形成浅沟槽203的工艺已为本领域技术人员所熟知，故在此不再赘述。
接着执行步骤S102，在浅沟槽203内形成衬底氧化层204，形成如图7所示的结构。
衬底氧化层204是形成在浅沟槽203的底部和侧壁上，衬底氧化层204的材料为氧化硅，其厚度为30埃至200埃。在现有技术中，形成衬底氧化层204的方法也可以利用热氧化法、优选为原位蒸汽生长(SituSteamGeneration，ISSG)工艺，来实现。因该ISSG工艺已为本领域技术人员所熟知，在此不再赘述。
需说明的是，在步骤S102中形成衬底氧化层204时采用的是热氧化法，故在处理过程中，特别是在高温情形下，浅沟槽203的应力能得到进一步的释放，浅沟槽203的各转角圆化效果更为明显，使得最终形成的衬底氧化层204厚度均匀，且在对应浅沟槽203的各转角处的那部分同样是圆滑过渡，而可避免出现之前的尖锐状。
接着执行步骤S104，在衬底氧化层204上形成用于填充浅沟槽203的填充氧化层205，形成如图8所示的结构。
填充氧化层205的材料为氧化硅。在现有技术中，形成填充氧化层205的方法可以是低压化学气相淀积(Low-PressureCVD，LPCVD)工艺、次常压化学汽相沉积工艺(Sub-AtmosphereCVD，SACVD)或高浓度等离子-化学气相沉积(HDP-CVD)工艺。优选地，可以是例如以SiH4、O2和Ar的混合气体作为等离子化的气体源的HDP-CVD工艺对沟槽进行填充，因该HDP-CVD工艺的具体实施方法已为本领域技术人员所熟知，在此不再赘述。
接着，执行步骤S106，去除部分的填充氧化层205直至暴露出氮化硅层204，形成如图9所示的结构。在现有技术中，去除部分的填充氧化层205的工艺可以为化学机械抛光工艺(ChemicalMechanicalPolishing，CMP)，因该CMP工艺的具体实施方法已为本领域技术人员所熟知，在此不再赘述。
接着执行步骤S108，如图10所示，对填充氧化层205和氮化硅层204进行氮离子注入。在本实施例中，氮离子的注入能量为3Kev至20Kev，注入剂量为1E15/cm2至1E16/cm2。优选地，氮离子的注入能量为8Kev，注入剂量为2E15/cm2。
另外，所述离子注入可以采用与半导体衬底200成一定夹角α的倾斜注入，注入夹角α可以为15度至90度。
通过上述步骤S108，使得填充氧化层205的表层部分注入有氮离子。
接着执行步骤S110，去除氮化硅层204和注入有氮离子的部分的填充氧化层205，形成如图11所示的结构。在本实施例中，去除工艺可以采用例如为热磷酸(HPO)刻蚀的湿法刻蚀工艺，所述热磷酸刻蚀工艺中使用的热磷酸溶液的温度为150℃至200℃。所述热磷酸溶液的选择应参考湿度、干燥条件及氮化硅层204的厚度等因素。该热磷酸刻蚀工艺的具体实施方法已为本领域技术人员所熟知，在此不再赘述。
易知，一般而言，热磷酸对含氮离子的氮化硅层的刻蚀速率要大于对为氧化硅的填充氧化层205的刻蚀速率，而由于在本实施例的步骤S108中，在填充氧化层205的表层部分注入有氮离子，因此，相比于现有技术，在步骤S10中，采用热磷酸溶液进行刻蚀时，能增加对表层注入有氮离子的填充氧化层205刻蚀速率，得以相对更多地去除掉部分的填充氧化层205，使得填充氧化层205与衬垫氧化层201的高度差相比于现有技术要相对降低。
接着执行步骤S112，去除衬垫氧化层201。形成如图12所示的结构。在本实施例中，去除衬垫氧化层201的方法可以采用湿法刻蚀工艺，例如可通过稀释水溶性氢氟酸(HF)溶液来腐蚀并去除。所述氢氟酸溶液的选择应参考湿度、干燥条件及衬垫氧化层201的厚度等因素。通过稀释水溶性氢氟酸溶液清洗技术能更好地保证硅片表面的微粗糙度，在处理过程中不会产生额外的杂质。该氢氟酸刻蚀工艺的具体实施方法已为本领域技术人员所熟知，在此不再赘述。
如图12所示，在去除衬垫氧化层201之后，所述浅沟槽隔离结构的阶高(在如图12中以H标示)，即：浅沟槽隔离结构的填充氧化层与浅沟槽隔离结构的侧旁的半导体衬底200表面的高度落差，得以有效降低。
综上所述，本发明技术方案在制作浅沟槽隔离结构工艺中在去除氮化硅层和衬垫氧化层之前额外增加了对填充氧化层进行氮离子注入的工艺步骤，使得所述填充氧化层的表层区域注入有氮离子，利用后续去除氮化硅层的工艺步骤中对氮离子的强刻蚀性，增加对填充氧化层的刻蚀速率，相对更多地去除掉部分的填充氧化层，使得浅沟槽隔离结构的阶高得以降低，提高半导体器件的电学性能，进而提升半导体产品的良率。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种浅沟槽隔离结构的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上依次形成有衬垫氧化层、氮化硅层和浅沟槽；
在所述浅沟槽内形成衬底氧化层；
在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层；
去除部分的填充氧化层直至暴露出所述氮化硅层；
至少对所述填充氧化层进行氮离子注入；
去除所述氮化硅层和注入有氮离子的部分的所述填充氧化层；
去除所述衬垫氧化层。
2.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，形成所述衬底氧化层的方法为热氧化工艺。
3.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述形成填充氧化层的方法为低压化学气相淀积工艺、次常压化学汽相沉积工艺或高浓度等离子-化学气相沉积工艺。
4.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，去除部分的填充氧化层直至暴露出所述氮化硅层的方法为化学机械研磨工艺。
5.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述至少对所述填充氧化层进行氮离子注入的工艺参数包括：氮离子的注入能量为3Kev至20Kev，注入剂量为1E15/cm2至1E16/cm2。
6.如权利要求5所述的浅沟槽隔离结构的制作方法，其特征在于，氮离子的注入能量为8Kev，注入剂量为2E15/cm2。
7.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，氮离子注入的方向与所述半导体衬底成15度至90度。
8.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，去除所述氮化硅层和注入有氮离子的部分的所述填充氧化层的方法为湿法刻蚀工艺。
9.如权利要求8所述的浅沟槽隔离结构的制作方法，其特征在于，所述湿法刻蚀工艺为热磷酸刻蚀工艺。
10.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，去除所述衬垫氧化层的方法为氢氟酸刻蚀工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010022571.7A CN102122630B (zh) | 2010-01-08 | 2010-01-08 | 浅沟槽隔离结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010022571.7A CN102122630B (zh) | 2010-01-08 | 2010-01-08 | 浅沟槽隔离结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102122630A CN102122630A (zh) | 2011-07-13 |
| CN102122630B true CN102122630B (zh) | 2016-04-20 |
Family
ID=44251148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010022571.7A Active CN102122630B (zh) | 2010-01-08 | 2010-01-08 | 浅沟槽隔离结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102122630B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103871950A (zh) * | 2012-12-14 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构及其制作方法 |
| TWI495011B (zh) * | 2013-03-12 | 2015-08-01 | Macronix Int Co Ltd | 半導體裝置之絕緣結構與其製造方法 |
| CN104425354A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN104157601B (zh) * | 2014-08-20 | 2017-03-15 | 上海华力微电子有限公司 | 形成浅沟槽隔离结构的方法 |
| CN107579035B (zh) * | 2017-08-31 | 2019-04-30 | 长江存储科技有限责任公司 | 浅沟道隔离结构的制作方法和半导体器件的制作方法 |
| CN109524346B (zh) * | 2018-10-19 | 2021-02-23 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法 |
| CN113113347B (zh) * | 2020-01-10 | 2023-01-13 | 芯恩（青岛）集成电路有限公司 | 浅沟槽隔离结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1180931A (zh) * | 1996-10-25 | 1998-05-06 | Lg半导体株式会社 | 形成半导体器件的场区的方法 |
| CN1449012A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 一种改善浅槽隔离可靠度的方法 |
-
2010
- 2010-01-08 CN CN201010022571.7A patent/CN102122630B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1180931A (zh) * | 1996-10-25 | 1998-05-06 | Lg半导体株式会社 | 形成半导体器件的场区的方法 |
| CN1449012A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 一种改善浅槽隔离可靠度的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102122630A (zh) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102122630B (zh) | 浅沟槽隔离结构的制作方法 | |
| US7229896B2 (en) | STI process for eliminating silicon nitride liner induced defects | |
| KR100358630B1 (ko) | 평면형 에스오아이 구조물 및 그의 제조 방법 | |
| US6991991B2 (en) | Method for preventing to form a spacer undercut in SEG pre-clean process | |
| CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
| CN106684030A (zh) | 浅沟槽隔离结构的制造方法 | |
| KR100546386B1 (ko) | 보이드를 방지할 수 있는 반도체 디바이스의 ｓｔｉ막형성방법 | |
| CN104425278A (zh) | 半导体器件及半导体器件的形成方法 | |
| JP2005197475A (ja) | 半導体装置のドライエッチング方法 | |
| CN101740458A (zh) | 浅沟槽结构制作方法 | |
| TWI278070B (en) | Semiconductor device having step gates and method for fabricating the same | |
| CN102122628B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN110364476B (zh) | 一种半导体器件的制造方法 | |
| CN103855073A (zh) | 一种浅沟槽隔离结构的制备方法 | |
| US20130122684A1 (en) | Semiconductor process for removing oxide layer | |
| US20050159007A1 (en) | Manufacturing method of shallow trench isolation structure | |
| US6720235B2 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| KR100501641B1 (ko) | 반도체 소자의 웰 형성방법 | |
| CN103165510B (zh) | 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法 | |
| CN102412181B (zh) | 浅沟槽隔离结构形成方法 | |
| KR100984858B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050002511A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN105826236A (zh) | 半导体结构及其形成方法 | |
| JP2004200267A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121109 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |