CN103165510B - 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法 - Google Patents
浅沟槽隔离结构及形成方法，半导体器件结构及形成方法 Download PDFInfo
- Publication number
- CN103165510B CN103165510B CN201110414146.7A CN201110414146A CN103165510B CN 103165510 B CN103165510 B CN 103165510B CN 201110414146 A CN201110414146 A CN 201110414146A CN 103165510 B CN103165510 B CN 103165510B
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- formation method
- shallow trench
- epitaxial loayer
- fleet plough
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种浅沟槽隔离结构及其形成方法，半导体结构及其形成方法。其中，所述浅沟槽隔离结构包括：半导体基底；位于半导体基底上的第一外延层；位于第一外延层上的第二外延层；位于第二外延层、第一外延层和半导体基底内的浅沟槽主体区以及位于第一外延层内浅沟槽延伸区。所述浅沟槽隔离结构拥有高隔离性能，减小半导体器件中的漏电流的产生，提高半导体器件的性能及可靠性。
Description
技术领域
本发明涉及一种半导体制造技术领域，尤其涉及一种浅沟槽隔离结构以及形成方法，一种半导体器件结构以及形成方法。
背景技术
半导体集成电路的发展方向为增加密度与缩小元件。在集成电路制作中，隔离结构是一种重要技术，形成在硅基底上的元件采用隔离结构进行相互间的绝缘隔离。随着半导体制作技术的进步，浅沟槽隔离(ShallowTrenchIsolation，STI)技术已经逐渐取代了传统半导体器件制作所采用的如局部硅氧化法(LOCOS)等其他隔离方法成为一种常用的隔离结构。
现有浅沟槽隔离结构的形成方法一般包括：提供半导体基底；在半导体基底上形成氧化硅衬垫和氮化硅介质层；对氧化硅衬垫和氮化硅介质层进行光刻，定义出浅沟槽图形；沿浅沟槽图形刻蚀半导体基底，形成浅沟槽；以化学气相淀积工艺在所述氮化硅介质层上形成氧化硅层，并将所述氧化硅层填充满浅沟槽；以化学机械研磨(CMP)研磨氧化硅层至露出氮化硅介质层；将氮化硅层和氧化硅衬垫去除。
在专利号为US7112513的美国专利文件中还可以发现更多的浅沟槽隔离结构的形成方法。
然而，现有工艺形成的浅沟槽隔离结构的隔离性能低下，使半导体器件之间容易产生漏电流，影响半导体器件的性能及可靠性。
发明内容
本发明解决的问题是提供一种浅沟沟槽隔离结构及形成方法、半导体器件结构及其形成方法，防止半导体器件的性能及可靠性低下的问题。
为解决上述问题，本发明提供了一种浅沟槽隔离结构，包括：
半导体基底；
位于半导体基底上的第一外延层；
位于第一外延层上的第二外延层；
位于第二外延层、第一外延层和半导体基底内的浅沟槽主体区以及位于第一外延层内浅沟槽延伸区。
可选地，所述浅沟槽主体区和浅沟槽延伸区构成“十”字型。
可选地，所述浅沟槽延伸区位于浅沟槽主体区两侧。
可选地，所述延伸区的高度为50～100nm，宽度大于等于延伸区所在第一外延层内的浅沟槽主体区的宽度，小于浅沟槽主体区宽度的两倍。
可选地，所述第二外延层的厚度为5～200nm。
可选地，所述浅沟槽主体区和浅沟槽延伸区的材料为二氧化硅。
可选地，所述半导体基底、第一外延层和第二外延层的材料为p型硅或n型硅。
本发明还提供了一种浅沟槽隔离结构的形成方法，包括步骤：
提供半导体基底；
在所述半导体基底上形成第一掩膜层；
刻蚀第一掩膜层至露出半导体基底，形成替代隔离结构；
在替代隔离结构两侧形成侧墙；
在半导体基底上形成第一外延层，所述第一外延层表面与替代隔离结构及侧墙表面齐平；
去除替代隔离结构，形成第一开口；
在第一开口内填充满外延硅锗层；
在第一外延层、侧墙、外延硅锗层上形成第二外延层；
在第二外延层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的第二开口，所述第二开口的位置与第一开口的位置对应；
以第二掩膜层为掩膜，沿第二开口刻蚀第二外延层、外延硅锗层和半导体基底，形成浅沟槽主体区沟槽；
去除浅沟槽主体区沟槽侧壁剩余的外延硅锗层；
向浅沟槽主体区沟槽以及被去除的外延硅锗层的位置内填充满绝缘层，所述绝缘层与侧墙构成浅沟槽隔离结构，侧墙作为浅沟槽隔离结构的浅沟槽延伸区。
可选地，刻蚀形成浅沟槽的方法为干法刻蚀，刻蚀气体为Cl2或HBr或Cl2和HBr的混合气体。
可选地，所述刻蚀气体对第二外延层和外延硅锗层的刻蚀选择比为2∶1。
可选地，去除浅沟槽侧壁剩余的外延硅锗层的方法为湿法刻蚀。
可选地，所述刻蚀液体氢氟酸与硝酸的混合液。
可选地，填充浅沟槽的绝缘层材料为二氧化硅。
可选地，所述浅沟槽主体区和延伸区形成“十”字型。
可选地，所述延伸区的高度为50～100nm，宽度大于等于延伸区所在第一外延层内的浅沟槽主体区的宽度，小于浅沟槽主体区宽度的两倍。
可选地，所述第二外延层的厚度为5～200nm。
可选地，所述半导体基底、第一外延层和第二外延层的材料为p型硅或n型硅。
可选地，第一掩膜层为叠层结构，包括位于半导体基底上的第一氧化硅衬垫层，位于第一氧化硅上的第一氮化硅介质层。
可选地，第二掩膜层为叠层结构，包括位于半导体基底上的第二氧化硅衬垫层，位于第二氧化硅上的第二氮化硅介质层。
可选地，侧墙形成方法为：在所述半导体基底和替代隔离结构表面形成侧墙介质层；回刻侧墙介质层至露出半导体基底。
可选地，侧墙材料为二氧化硅。
可选地，去除替代隔离结构之前，还包括：以热氧化工艺在第一外延层表面形成氧化层。
本发明还提供一种半导体器件的结构，包括：
半导体基底，所述半导体基底内具有隔离区及位于隔离区之间的有源区：
位于半导体基底上的第一外延层；
位于第一外延层上的第二外延层；
位于第二外延层、第一外延层和半导体基底内的浅沟槽主体区以及位于第一外延层内浅沟槽延伸区；
位于有源区第二外延层上的栅极结构；
位于栅极结构两侧第二外延层内的源漏区，源漏区位于浅沟槽延伸区上方。
可选地，半导体衬底内具有阱区，阱区位于有源区内，且位于浅沟槽延伸区下方。
可选地，所述浅沟槽主体区和浅沟槽延伸区构成“十”字型。
可选地，所述浅沟槽延伸区位于浅沟槽主体区两侧。
可选地，所述延伸区的高度为50～100nm，宽度大于等于延伸区所在第一外延层内的浅沟槽主体区的宽度，小于浅沟槽主体区宽度的两倍。
可选地，所述第二外延层的厚度为5～200nm。
可选地，所述浅沟槽主体区和浅沟槽延伸区的材料为二氧化硅。
可选地，所述半导体基底、第一外延层和第二外延层的材料为p型硅或n型硅。
本发明还提供一种半导体器件的形成方法，包括步骤：
提供半导体基底，所述半导体基底内具有隔离区及位于隔离区之间的有源区；
在隔离区的所述半导体基底上形成第一掩膜层；
刻蚀第一掩膜层至露出半导体基底，形成替代隔离结构；
在替代隔离结构两侧形成侧墙；
在半导体基底上形成第一外延层，所述第一外延层表面与替代隔离结构及侧墙表面齐平；
去除替代隔离结构，形成第一开口；
在第一开口内填充满外延硅锗层；
在第一外延层、侧墙、外延硅锗层上形成第二外延层；
在第二外延层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的第二开口，所述第二开口的位置与第一开口的位置对应；
以第二掩膜层为掩膜，沿第二开口刻蚀第二外延层、外延硅锗层和半导体基底，形成浅沟槽主体区沟槽；
去除浅沟槽主体区沟槽侧壁剩余的外延硅锗层；
向浅沟槽主体区沟槽以及被去除的外延硅锗层的位置内填充满绝缘层，所述绝缘层与侧墙构成浅沟槽隔离结构，侧墙作为浅沟槽隔离结构的浅沟槽延伸区；
在有源区的所述半导体基底上形成栅极结构；
在栅极结构两侧的第二外延层内注入离子，形成源漏区，源漏区位于浅沟槽延伸区上方。
可选地，半导体衬底内具有阱区，阱区位于有源区内，且位于浅沟槽延伸区下方。
可选地，阱区形成于浅沟槽隔离结构形成之后，阱区在有源区内向一侧偏移，则阱区的一侧与浅沟槽结构有源区一侧的侧壁形成夹角；阱区形成于浅沟槽隔离结构形成之前，浅沟槽隔离结构向一侧偏移，则浅沟槽隔离结构有源区一侧的侧壁与阱区的一侧形成夹角。
可选地，刻蚀形成浅沟槽主体区的方法为干法刻蚀，刻蚀气体为Cl2或HBr或Cl2和HBr的混合气体。
可选地，所述刻蚀气体对第二外延层和外延硅锗层的刻蚀选择比为2∶1。
可选地，去除浅沟槽侧壁剩余的外延硅锗层的方法为湿法刻蚀。
可选地，所述刻蚀液体氢氟酸与硝酸的混合液。
可选地，填充浅沟槽的绝缘层材料为二氧化硅。
可选地，所述浅沟槽隔离结构的主体区和延伸区形成“十”字型。
可选地，所述延伸区的高度为50～100nm，宽度大于等于延伸区所在第一外延层内的浅沟槽主体区的宽度，小于浅沟槽主体区宽度的两倍。
可选地，所述第二外延层的厚度为5～200nm。
可选地，所述半导体基底、第一外延层和第二外延层的材料为p型硅、n型硅。
可选地，第一掩膜层为叠层结构，包括位于半导体基底上的第一氧化硅衬垫层，位于第一氧化硅上的第一氮化硅介质层。
可选地，第二掩膜层为叠层结构，包括位于半导体基底上的第二氧化硅衬垫层，位于第二氧化硅上的第二氮化硅介质层。
可选地，侧墙形成方法为：在所述半导体基底和替代隔离结构表面形成侧墙介质层；回刻侧墙介质层至露出半导体基底。
可选地，侧墙材料为二氧化硅。
可选地，去除替代隔离结构之前，还包括：以热氧化工艺在第一外延层表面形成氧化层。
与现有技术相比，本发明的技术方案具有以下优点：
浅沟槽隔离结构包括沟槽主体区以及位于第一外延层内浅沟槽延伸区，浅沟槽延伸区突出于浅沟槽主体区；使后续形成的有源区内的源漏区能够形成于浅沟槽延伸区的上方，在阱区位置错位的情况下，也能有效起到了隔离源漏区的目的，提高了浅沟槽隔离结构的隔离源漏区的性能，从而避免了源漏区与半导体衬底间的漏电流，提高半导体器件的性能以及可靠性；
进一步地，浅沟槽延伸区的总宽度大于第一外延层内的浅沟槽主体区的宽度，小于浅沟槽主体区宽度的两倍，浅沟槽延伸区与浅沟槽主体区构成“十”字型，这样则可保持源漏区在浅沟槽延伸区上方且不与阱区外的有源区以及隔离区接触又不使浅沟槽隔离结构影响器件的结构及性能，能够有效地提高浅沟槽隔离结构的隔离性能，防止源漏区发生进一步的扩散，进而减小漏电流的产生，提高半导体器件的性能及可靠性。
附图说明
图1是现有的标准的浅沟槽隔离结构在NMOS晶体管中隔离有源区的示意图；
图2是现有浅沟槽隔离结构在NMOS晶体管中隔离有源区时存在p阱区偏移时的示意图；
图3是本发明实施例浅沟槽隔离结构形成方法的工艺流程图；
图4至图20是本发明实施例浅沟槽隔离结构形成方法的剖面结构示意图；
图21是本发明实施例浅沟槽隔离结构的剖面结构示意图；
图22是本发明实施例半导体器件形成方法的工艺流程示意图；
图23至图25是本发明实施例半导体器件形成方法的剖面结构示意图。
具体实施方式
发明人发现，现有的浅沟槽隔离结构作为半导体器件的有源区隔离结构容易造成漏电流的原因之一是，现有的半导体制造工艺中的对准技术存在一定误差，导致在半导体器件的掺杂阱区与浅沟槽隔离结构之间发生偏移，掺杂阱区的一侧与浅沟槽隔离结构一侧的侧壁接触形成夹角，源漏区容易扩散至掺杂阱区外的有源区以及隔离区，产生漏电流产生。
具体地，如图1所示为标准的浅沟槽隔离结构在NMOS晶体管中作为有源区的隔离结构的示意图，以浅沟槽隔离结构104隔离形成的n型半导体基底100内的有源区；在有源区表面涂覆p型阱区掩模101，形成p型阱区102，p型阱区102的边缘与浅沟槽隔离结构下方相交；然后在p型阱区102内进行n型源漏注入，形成源漏区103。此时源漏区103经过浅沟槽隔离结构104的隔离，难以与有源区隔离结构104外的n型基底100区域间发生电子的迁移。
然而，由于现有半导体形成工艺中的对准工艺的误差，导致如图2所示的p型阱区102与浅沟槽隔离结构104之间发生偏移，p型阱区102的一侧边缘与浅沟槽隔离结构104的侧壁相交并形成夹角，在n型源漏注入之后形成的源漏区103极易扩散至未被浅沟槽隔离区104隔离的n型基底100的有源区，从而产生漏电流，导致浅沟槽隔离结构104效果降低甚至失效，影响半导体器件的性能。
为了解决上述问题，本发明提供了一种浅沟槽隔离结构的形成方法，能够防止因阱区掩模的偏移导致的浅沟槽隔离效果降低甚至失效，从而产生漏电流影响器件性能的问题。
下面将结合具体实施例对本发明的浅沟槽隔离结构的形成方法进行说明，请参考图3，包括步骤如下：
步骤S101，提供半导体基底；
步骤S102，在所述半导体基底上形成第一掩膜层；
步骤S103，刻蚀第一掩膜层至露出半导体基底，形成替代隔离结构；
步骤S104，在替代隔离结构两侧形成侧墙；
步骤S105，在半导体基底上形成第一外延层，所述第一外延层表面与替代隔离结构及侧墙表面齐平；
步骤S106，去除替代隔离结构，形成第一开口；
步骤S107，在第一开口内填充满外延硅锗层；
步骤S108，在第一外延层、侧墙、外延硅锗层上形成第二外延层；
步骤S109，在第二外延层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的第二开口，所述第二开口的位置与第一开口的位置对应；
步骤S110，以第二掩膜层为掩膜，沿第二开口刻蚀第二外延层、外延硅锗层和半导体基底，形成浅沟槽主体区沟槽；
步骤S111，去除浅沟槽主体区沟槽侧壁剩余的外延硅锗层；
步骤S112，向浅沟槽主体区沟槽以及被去除的外延硅锗层的位置内填充满绝缘层，所述绝缘层与侧墙构成浅沟槽隔离结构，侧墙作为浅沟槽隔离结构的浅沟槽延伸区。
基于上述方法形成的浅沟槽隔离结构，包括：
半导体基底；
位于半导体基底上的第一外延层；
位于第一外延层上的第二外延层；
位于第二外延层、第一外延层和半导体基底内的浅沟槽主体区以及位于第一外延层内浅沟槽延伸区。
本实施例的浅沟槽隔离结构包括沟槽主体区以及位于第一外延层内浅沟槽延伸区，浅沟槽延伸区突出于浅沟槽主体区；使后续形成的有源区内的源漏区能够形成于浅沟槽延伸区的上方，有效起到了隔离源漏区与阱区外有源区以及隔离区的目的提高了浅沟槽隔离结构的隔离源漏区的性能，从而减少了漏电流，提高半导体器件的性能以及可靠性。
图4至图20为本发明具体实施例的浅沟槽隔离结构形成方法的剖面结构示意图。
请参考图4，提供半导体基底200。
所述半导体基底200的材料为n型硅或p型硅，作用是为后续形成半导体器件提供工作平台。
请参考图5，在所述半导体基底200上形成第一掩膜层201。
所述第一掩膜层201的形成工艺为：在半导体基底表面通过热氧化工艺形成第一氧化硅衬垫层201a，在第一氧化硅衬垫层201a表面通过沉积工艺形成第一氮化硅介质层201b，较佳地，沉积工艺为化学气相沉积工艺。
所述第一掩膜层201的厚度为50～100nm。
所述第一掩膜层201的作用为：为后续工艺形成替代隔离结构做准备。
请参考图6，刻蚀第一掩膜层201(请参考图5)至露出半导体基底200，形成替代隔离结构210。
所述形成替代隔离结构210的工艺为：在第一掩膜层201表面涂覆光刻胶；经过曝光显影后，去除替代隔离结构210位置外的光刻胶；以光刻胶为掩膜刻蚀第一掩膜层201至暴露半导体基底200；最后刻蚀去除光刻胶，形成替代隔离结构210。
所述替代隔离结构210的作用是为后续工艺形成的浅沟槽延伸区在第一外延层内占据空间。
请参考图7，在半导体基底200和替代隔离结构210表面形成侧墙介质层202。
所述侧墙介质层202的形成工艺为沉积法，优选化学气相沉积法。
所述侧墙介质层202的材料为二氧化硅。
所述侧墙介质层202的厚度为30～80nm。
请参考图8，在替代隔离结构210两侧形成侧墙211。
具体形成侧墙211的工艺为：回刻侧墙介质层202(请参考图7)至露出半导体基底200。
所述侧墙211的作用是，隔离续工艺中形成的第一外延层，且作为后续工艺中所形成的浅沟槽延伸区的一部分。
请参考图9，在半导体基底200上形成第一外延层203，所述第一外延层203表面与替代隔离结构210及侧墙211表面齐平。
所述第一外延层203的形成方式为外延生长法，其表面与侧墙211以及替代隔离结构210表面齐平，厚度为50～100nm。
所述第一外延层203的材料为n型硅或p型硅。
所述第一外延层203的作用为后续工艺的工作平台。
请参考图10，以热氧化工艺在第一外延层203表面形成氧化层204。
所述热氧化法为在高温环境下，将第一外延层203暴露在含氧环境中，工艺在炉管中进行，所述的高温环境为800～1200℃。
所述氧化层204的材料为二氧化硅，厚度为1～10nm。
所述氧化层204的作用为在后续工艺去除隔离结构以及填充外延硅锗层的过程中起到隔离作用。
请参考图11，去除替代隔离结构210(请参考图10)，形成第一开口221。
所述去除替代结构210的方法为：先以第一湿法刻蚀法去除替代隔离结构210中的氮化硅层，刻蚀液为磷酸溶液；再以第二湿法刻蚀法去除替代结构210中的氧化硅层直至露出半导体基底为止，刻蚀液为氢氟酸溶液。
请参考图12，在第一开口221(请参考图11)内填充满外延硅锗层230。
所述外延硅锗层230的形成方法为外延生长法，形成的外延硅锗层230表面与氧化层204表面齐平。
所述外延硅锗层230以及其两边的侧墙211为后续工艺中形成的浅沟槽延伸区占据空间。
采用硅锗材料填充第一开口221(请参考图11)是因为在后续形成浅沟槽的工艺能够一步完成，硅与硅锗材料能够同时去除。
请参考图13，平坦化氧化层204(请参考图12)至暴露第一外延层203为止。
所述平坦化氧化层204的工艺为化学机械抛光工艺。
请参考图14，在第一外延硅层203、侧墙211、外延硅锗层230上形成第二外延层205。
所述第二外延层205的厚度为5～200nm，能够保证在后续工艺中形成的源漏区在后续工艺中形成的延伸区上方。
所述第二外延层205的形成工艺与形成第一外延层203的形成工艺一致，为外延生长法。
所述第二外延层205的材料为p型硅或n型硅，用于为后续工艺提供工作平台，在其内部形成浅沟槽。
请参考图15，在第二外延层205上形成第二掩膜层206。
形成第二掩膜层206的方法与形成第一掩膜层201(请参考图5)的方法一致。
所述第二掩膜层206包括位于第二外延层上的第二氧化硅衬垫层206a以及位于第二氧化硅衬垫层206a表面的第二氮化硅介质层206b。
请参考图16，刻蚀第二掩膜层206，形成贯穿其厚度的第二开口222，所述第二开口222的位置与第一开口221(请参考图11)的位置对应。
所述形成第二开口222的方法与形成第一开口221的方法一致，第二开口222底部暴露出第二外延层205。
请参考图17，以第二掩膜层206为掩膜，沿第二开口222刻蚀第二外延层205、外延硅锗层230和半导体基底200，形成浅沟槽主体区沟槽250。
形成浅沟槽主体区沟槽250的方法为干法刻蚀法，去除第二外延层205和半导体基底200的刻蚀气体为Cl2或HBr或Cl2和HBr的混合气体，去除外延硅锗层230的刻蚀气体为氟基气体例如CF4，所述去除硅和硅锗的刻蚀选择比为2∶1。
采用干法刻蚀法的优点为各向异性，能够精确的形成浅沟槽主体区沟槽250的形状，且半导体基底200、第二外延层205和外延硅锗层230能够同时去除。
请参考图18，去除浅沟槽主体区沟槽250侧壁剩余的外延硅锗层230(请参考图17)。
去除浅沟槽主体区沟槽250侧壁剩余的外延硅锗层230的方法为湿法刻蚀法，采用湿法刻蚀发的优点为刻蚀彻底，不残留的外延硅锗以影响浅沟槽隔离结构的性能。
请参考图19，向浅沟槽主体区沟槽250(请参考图18)内以及原外延硅锗层230(请参考图17)的位置填充满绝缘层260。
采用沉积法，优选化学气相沉积法填充绝缘层260。
所述绝缘层260的材料为二氧化硅。
请参考图20，平坦化去除第二掩膜层206，所述绝缘层260与侧墙211构成浅沟槽隔离结构20，侧墙211作为浅沟槽隔离结构20的浅沟槽延伸区21的一部分。
所述平坦化去除第二掩膜层206以及高出第二外延层205的绝延层260的工艺为化学机械抛光法，平坦化直至露出第二外延层205为止。
所述浅沟槽延伸区21为二氧化硅，能够提高浅沟槽隔离结构20的隔离性能，从而防止漏电流的产生，提高半导体器件的性能及可靠性。
基于上述实施例所形成的浅沟槽结构如图21所示，包括：
半导体基300；第一外延层301，位于半导体基底300上；第二外延层302，位于第一外延层301上；
浅沟槽主体区32，位于第二外延层302、第一外延层301及半导体基底200内，且贯穿第一外延层301、第二外延层302的厚度；浅沟槽延伸区31，位于第一外延层301内，用于隔离形成有源区且隔离掺杂阱区。
在本实施例中，所述浅沟槽主体区32与浅沟槽延伸区31构成“十”字型，所述浅沟槽延伸区31位于浅沟槽主体32区两侧，形成浅沟槽隔离结构30。
所述浅沟槽主体区32的高度为300～800nm，材料为二氧化硅。
所述浅沟槽延伸区31的高度为50～100nm，宽度大于等于第一外延层301内的浅沟槽主体区32的宽度，小于浅沟槽主体区32宽度的两倍，则可以使后续工艺中的源漏区在浅沟槽延伸区31的上方形成，提高了浅沟槽隔离结构30的性能，同时不因浅沟槽隔离结构30而影响半导体器件的性能。
所述第二外延层302的厚度为5～200nm，作用为是浅沟槽延伸区31的表面距离浅沟槽主体区32的表面足够使形成的源漏区位于浅沟槽延伸区31的上方。
本发明还提供了一种半导体器件的形成方法，参考图22，包括步骤如下：
步骤S201，提供半导体基底，所述半导体基底内具有隔离区及位于隔离区之间的有源区；
步骤S202，在隔离区的所述半导体基底上形成第一掩膜层；
步骤S203，刻蚀第一掩膜层至露出半导体基底，形成替代隔离结构；
步骤S204，在替代隔离结构两侧形成侧墙；
步骤S205，在半导体基底上形成第一外延层，所述第一外延层表面与替代隔离结构及侧墙表面齐平；
步骤S206，去除替代隔离结构，形成第一开口；
步骤S207，在第一开口内填充满外延硅锗层；
步骤S208，在第一外延层、侧墙、外延硅锗层上形成第二外延层；
步骤S209，在第二外延层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的第二开口，所述第二开口的位置与第一开口的位置对应；
步骤S210，以第二掩膜层为掩膜，沿第二开口刻蚀第二外延层、外延硅锗层和半导体基底，形成浅沟槽主体区沟槽；
步骤S211，去除浅沟槽主体区沟槽侧壁剩余的外延硅锗层；
步骤S212，向浅沟槽主体区沟槽以及被去除的外延硅锗层的位置内填充满绝缘层，所述绝缘层与侧墙构成浅沟槽隔离结构，侧墙作为浅沟槽隔离结构的浅沟槽延伸区；
步骤S213，在有源区的所述半导体基底上形成栅极结构；
步骤S214，在栅极结构两侧的第二外延层内注入离子，形成源漏区，源漏区位于浅沟槽延伸区上方。
基于上述方法形成的半导体器件的结构，包括：
半导体基底，所述半导体基底内具有隔离区及位于隔离区之间的有源区；
位于半导体基底上的第一外延层；
位于第一外延层上的第二外延层；
位于第二外延层、第一外延层和半导体基底内的浅沟槽主体区以及位于第一外延层内浅沟槽延伸区；
位于有源区第二外延层上的栅极结构；
位于栅极结构两侧第二外延层内的源漏区，源漏区位于浅沟槽延伸区上方。
图23至图25为本发明具体实施例的半导体器件形成方法的剖面结构示意图。
请参考图23，提供半导体基底400，在半导体基底400内形成浅沟槽隔离结构40以及掺杂阱区42，浅沟槽隔离结构40包围的半导体基底400区域为有源区41。
所述半导体基底400的材料为n型硅或p型硅，作用是为后续形成半导体器件提供工作平台。
所述浅沟槽隔离结构40的形成方式与本发明具体实施例图3至图20所述的浅沟槽隔离结构的形成方法相同，在此不作赘述。
阱区的形成工艺为，在有源区41表面涂覆阱区掩膜，当半导体基底400的材料为n型硅时，阱区掩膜为p型材料；当半导体基底400的材料为p型硅时，阱区掩膜为n型材料。
在一实施例中，阱区42形成于浅沟槽隔离结构40形成之后，阱区42向一侧偏移，则阱区42的边缘与浅沟槽主体区411在有源区41一侧的侧壁形成夹角，且位于延伸区412的下方。
在另一实施例中，阱区42形成于浅沟槽隔离结构40形成之前，浅沟槽隔离结构40向一侧偏移，则浅沟槽主体区411的有源区一侧的侧壁与阱区42的边缘形成夹角，且浅沟槽延伸区412在阱区42的上方。
以浅沟槽隔离结构40包围的区域为有源区41，浅沟槽隔离结构40包围的有源区41之外的区域为隔离区43。
请参考图24，在所述阱区42表面形成栅极结构402。
所述栅极结构402包括栅介质层402a及其表面的栅极层402b，以及所述栅介质层402a和栅极层402b两侧的侧墙402c。
所述栅极结构402的形成方法为：在阱区42表面依次沉积形成栅介质层402a和栅极层402b，涂覆光刻胶并且曝光显影图形化后，以光刻胶为掩膜刻蚀形成栅介质层402a和栅极层402b，所述栅介质层402a为氧化硅，所述栅极层402b为多晶硅，在所述栅介质层402a和栅极层402b表面形成侧墙介质层，经过回刻工艺形成侧墙402c，所述侧墙402c的材料为二氧化硅。
请参考图25，以所述栅极结构402为掩膜对栅极结构402两侧的阱区42进行源漏注入，在栅极结构402两侧形成源漏区45。
当阱区42为p型时，源漏注入n型材料；当阱区42为n型时，源漏注入p型材料。
以本实施例所述的半导体器件的形成方法所形成的半导体器件，如图25所示，包括：
半导体基底400，所述半导体基底400内具有隔离区43及位于隔离区43之间的有源区41；
位于半导体基底400上的第一外延层；
位于第一外延层401上的第二外延层；
位于第二外延层、第一外延层和半导体基底400内的浅沟槽主体区411以及位于第一外延层内浅沟槽延伸区412；
位于有源区41第二外延层上的栅极结构402；
位于栅极结构402两侧第二外延层内的源漏区45，源漏区45位于浅沟槽延伸区412上方。
浅沟槽主体区411以及在浅沟槽主区411两边侧壁上的浅沟槽延伸区412构成浅沟槽隔离结构40，所述浅沟槽隔离结构40在本发明具体实施例图21中有详细描述，在此不作赘述。
所述源漏区45在所述浅沟槽延伸区412的上方且与隔离区43被浅沟槽隔离结构40完全隔离，所述阱区42的边缘在浅沟槽延伸区412的下方，从而完全隔离源漏区45与阱区42之外的有源区41以及隔离区43，提高了浅沟槽隔离结构40的隔离性能，减少了半导体器件漏电流的产生。
虽然本发明实施例如上所述，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (32)
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括步骤：
提供半导体基底；
在所述半导体基底上形成第一掩膜层；
刻蚀第一掩膜层至露出半导体基底，形成替代隔离结构；
在替代隔离结构两侧形成侧墙；
在半导体基底上形成第一外延层，所述第一外延层表面与替代隔离结构及侧墙表面齐平；
去除替代隔离结构，形成第一开口；
在第一开口内填充满外延硅锗层；
在第一外延层、侧墙、外延硅锗层上形成第二外延层；
在第二外延层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的第二开口，所述第二开口的位置与第一开口的位置对应；
以第二掩膜层为掩膜，沿第二开口刻蚀第二外延层、外延硅锗层和半导体基底，形成浅沟槽主体区沟槽；
去除浅沟槽主体区沟槽侧壁剩余的外延硅锗层；
向浅沟槽主体区沟槽以及被去除的外延硅锗层的位置内填充满绝缘层，所述绝缘层与侧墙构成浅沟槽隔离结构，侧墙作为浅沟槽隔离结构的浅沟槽延伸区。
2.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：刻蚀形成浅沟槽主体区的方法为干法刻蚀，刻蚀气体为Cl2或HBr或Cl2和HBr的混合气体。
3.依据权利要求2所述浅沟槽隔离结构的形成方法，其特征在于：所述刻蚀气体对第二外延层和外延硅锗层的刻蚀选择比为2:1。
4.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：去除浅沟槽侧壁剩余的外延硅锗层的方法为湿法刻蚀。
5.依据权利要求4所述浅沟槽隔离结构的形成方法，其特征在于：所述刻蚀液体为氢氟酸与硝酸的混合液。
6.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：所述绝缘层材料为二氧化硅。
7.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：所述浅沟槽隔离结构的主体区和延伸区形成“十”字型。
8.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：所述延伸区的厚度为50～100nm，宽度大于等于延伸区所在第一外延层内的浅沟槽主体区的宽度，小于浅沟槽主体区宽度的两倍。
9.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：所述第二外延层的厚度为5～200nm。
10.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：所述半导体基底、第一外延层和第二外延层的材料为p型硅或n型硅。
11.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：第一掩膜层为叠层结构，包括位于半导体基底上的第一氧化硅衬垫层，位于第一氧化硅衬垫层上的第一氮化硅介质层。
12.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：第二掩膜层为叠层结构，包括位于第二外延层上的第二氧化硅衬垫层，位于第二氧化硅衬垫层上的第二氮化硅介质层。
13.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：侧墙形成方法为：在所述半导体基底和替代隔离结构表面形成侧墙介质层；回刻侧墙介质层至露出半导体基底。
14.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：侧墙材料为二氧化硅。
15.依据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于：去除替代隔离结构之前，还包括：以热氧化工艺在第一外延层表面形成氧化层。
16.一种半导体器件的形成方法，其特征在于，包括步骤：
提供半导体基底，所述半导体基底内具有隔离区及位于隔离区之间的有源区；
在隔离区的所述半导体基底上形成第一掩膜层；
刻蚀第一掩膜层至露出半导体基底，形成替代隔离结构；
在替代隔离结构两侧形成侧墙；
在半导体基底上形成第一外延层，所述第一外延层表面与替代隔离结构及侧墙表面齐平；
去除替代隔离结构，形成第一开口；
在第一开口内填充满外延硅锗层；
在第一外延层、侧墙、外延硅锗层上形成第二外延层；
在第二外延层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的第二开口，所述第二开口的位置与第一开口的位置对应；
以第二掩膜层为掩膜，沿第二开口刻蚀第二外延层、外延硅锗层和半导体基底，形成浅沟槽主体区沟槽；
去除浅沟槽主体区沟槽侧壁剩余的外延硅锗层；
向浅沟槽主体区沟槽以及被去除的外延硅锗层的位置内填充满绝缘层，所述绝缘层与侧墙构成浅沟槽隔离结构，侧墙作为浅沟槽隔离结构的浅沟槽延伸区；
在有源区的所述半导体基底上形成栅极结构；
在栅极结构两侧的第二外延层内注入离子，形成源漏区，源漏区位于浅沟槽延伸区上方。
17.依据权利要求16所述半导体器件的形成方法，其特征在于：半导体衬底内具有阱区，阱区位于有源区内，且位于浅沟槽延伸区下方。
18.依据权利要求17所述半导体器件的形成方法，其特征在于：所述阱区形成于浅沟槽隔离结构形成之后，阱区在有源区内向一侧偏移，则阱区的一侧与浅沟槽结构有源区一侧的侧壁形成夹角；阱区形成于浅沟槽隔离结构形成之前，浅沟槽隔离结构向一侧偏移，则浅沟槽隔离结构有源区一侧的侧壁与阱区的一侧形成夹角。
19.依据权利要求16所述半导体器件的形成方法，其特征在于：刻蚀形成浅沟槽主体区的方法为干法刻蚀，刻蚀气体为Cl2或HBr或Cl2和HBr的混合气体。
20.依据权利要求19所述半导体器件的形成方法，其特征在于：所述刻蚀气体对第二外延层和外延硅锗层的刻蚀选择比为2:1。
21.依据权利要求16所述半导体器件的形成方法，其特征在于：去除浅沟槽侧壁剩余的外延硅锗层的方法为湿法刻蚀。
22.依据权利要求21所述半导体器件的形成方法，其特征在于：所述刻蚀液体为氢氟酸与硝酸的混合液。
23.依据权利要求16所述半导体器件的形成方法，其特征在于：填充浅沟槽的绝缘层材料为二氧化硅。
24.依据权利要求16所述半导体器件的形成方法，其特征在于：所述浅沟槽隔离结构的主体区和延伸区形成“十”字型。
25.依据权利要求16所述半导体器件的形成方法，其特征在于：所述延伸区的高度为50～100nm，宽度大于等于延伸区所在第一外延层内的浅沟槽主体区的宽度，小于浅沟槽主体区宽度的两倍。
26.依据权利要求16所述半导体器件的形成方法，其特征在于：所述第二外延层的厚度为5～200nm。
27.依据权利要求16所述半导体器件的形成方法，其特征在于：所述半导体基底、第一外延层和第二外延层的材料为p型硅或n型硅。
28.依据权利要求16所述半导体器件的形成方法，其特征在于：第一掩膜层为叠层结构，包括位于半导体基底上的第一氧化硅衬垫层，位于第一氧化硅上的第一氮化硅介质层。
29.依据权利要求16所述半导体器件的形成方法，其特征在于：第二掩膜层为叠层结构，包括位于半导体基底上的第二氧化硅衬垫层，位于第二氧化硅上的第二氮化硅介质层。
30.依据权利要求16所述半导体器件的形成方法，其特征在于：侧墙形成方法为：在所述半导体基底和替代隔离结构表面形成侧墙介质层；回刻侧墙介质层至露出半导体基底。
31.依据权利要求16所述半导体器件的形成方法，其特征在于：侧墙材料为二氧化硅。
32.依据权利要求16所述半导体器件的形成方法，其特征在于：去除替代隔离结构之前，还包括：以热氧化工艺在第一外延层表面形成氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110414146.7A CN103165510B (zh) | 2011-12-13 | 2011-12-13 | 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110414146.7A CN103165510B (zh) | 2011-12-13 | 2011-12-13 | 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103165510A CN103165510A (zh) | 2013-06-19 |
| CN103165510B true CN103165510B (zh) | 2016-03-30 |
Family
ID=48588487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110414146.7A Active CN103165510B (zh) | 2011-12-13 | 2011-12-13 | 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165510B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946175B (zh) * | 2017-11-06 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207532B1 (en) * | 1999-09-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | STI process for improving isolation for deep sub-micron application |
| US6642536B1 (en) * | 2001-12-17 | 2003-11-04 | Advanced Micro Devices, Inc. | Hybrid silicon on insulator/bulk strained silicon technology |
| CN101258590A (zh) * | 2005-09-06 | 2008-09-03 | Nxp股份有限公司 | 带有隔离区的半导体器件制造方法及该方法制造的器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251344A (ja) * | 2009-04-10 | 2010-11-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2011
- 2011-12-13 CN CN201110414146.7A patent/CN103165510B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207532B1 (en) * | 1999-09-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | STI process for improving isolation for deep sub-micron application |
| US6642536B1 (en) * | 2001-12-17 | 2003-11-04 | Advanced Micro Devices, Inc. | Hybrid silicon on insulator/bulk strained silicon technology |
| CN101258590A (zh) * | 2005-09-06 | 2008-09-03 | Nxp股份有限公司 | 带有隔离区的半导体器件制造方法及该方法制造的器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103165510A (zh) | 2013-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745518B1 (ko) | Ｃｍｏｓ 웰 구조 및 그 ｃｍｏｓ 웰 형성 방법 | |
| US9142676B2 (en) | Semiconductor liner of semiconductor device | |
| KR100473733B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US7981783B2 (en) | Semiconductor device and method for fabricating the same | |
| TWI483348B (zh) | 使用雙溝槽製程以製造半導體裝置之側接點之方法 | |
| KR100996800B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102646599A (zh) | 一种大规模集成电路中FinFET的制备方法 | |
| CN101814523A (zh) | 半导体装置及其制造方法 | |
| CN103985711A (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN105655284A (zh) | 沟槽隔离结构的形成方法 | |
| KR101809463B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| US7378703B2 (en) | Semiconductor device having step gates and method for fabricating the same | |
| CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
| CN103165510B (zh) | 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法 | |
| CN103681275A (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| CN101930940B (zh) | 一种半导体浅沟槽隔离方法 | |
| US7768053B2 (en) | Semiconductor device with asymmetric transistor and method for fabricating the same | |
| CN104517884B (zh) | 一种制作半导体器件的方法 | |
| KR20060042460A (ko) | 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법 | |
| CN101937847B (zh) | 半导体器件的制造方法 | |
| KR100501641B1 (ko) | 반도체 소자의 웰 형성방법 | |
| CN102543826A (zh) | 准soi结构的制造方法 | |
| US9437475B2 (en) | Method for fabricating microelectronic devices with isolation trenches partially formed under active regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |