CN101930940B - 一种半导体浅沟槽隔离方法 - Google Patents

一种半导体浅沟槽隔离方法 Download PDF

Info

Publication number
CN101930940B
CN101930940B CN200910031686.XA CN200910031686A CN101930940B CN 101930940 B CN101930940 B CN 101930940B CN 200910031686 A CN200910031686 A CN 200910031686A CN 101930940 B CN101930940 B CN 101930940B
Authority
CN
China
Prior art keywords
silicon nitride
lining
pad
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910031686.XA
Other languages
English (en)
Other versions
CN101930940A (zh
Inventor
马擎天
许宗能
朱旋
肖玉洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN200910031686.XA priority Critical patent/CN101930940B/zh
Publication of CN101930940A publication Critical patent/CN101930940A/zh
Application granted granted Critical
Publication of CN101930940B publication Critical patent/CN101930940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明揭示一种半导体制造过程中器件隔离的方法，其包括如下步骤：提供一硅衬底，在硅衬底表面沉积垫氧化层和垫氮化硅层；蚀刻垫氧化层、垫氮化硅层及硅衬底，在硅衬底上形成沟槽；在沟槽的内壁及底面形成一层衬氧化层；在沟槽内的衬氧化层表面形成一层衬氮化硅层；利用高密度等离子化学气相沉积工艺在硅衬底表面沉积氧化硅层；移除垫氮化硅层及垫氧化层；对衬氮化硅进行蚀刻使有源区与高密度等离子区之间形成一个空洞。本发明的方法由于在衬氧化层上又形成了一层衬氮化硅层，可以防止等离子体对有源区边角的损伤，避免出现硼聚集现象，以及阻止缺角的形成，并减轻高密度等离子体对硅衬底的应力。

Description

一种半导体浅沟槽隔离方法
【技术领域】
本发明是关于一种半导体制造方法，特别是关于一种半导体制造过程中利用浅沟槽进行器件隔离的方法。
【背景技术】
一个集成电路芯片通常包含半导体衬底、通过向半导体衬底内掺杂不同离子而形成的各种半导体器件，以及将这些半导体器件相互电性连接以形成电学器件和电路的互连结构等。
而半导体芯片中形成的半导体器件通常又包括电阻、电容以及晶体管等不同器件。其中一种互补金属氧化物半导体器件(CMOS器件)通常可能包含形成于相反地掺杂的相邻阱中的N沟道和P沟道金属氧化物半导体场效应晶体管(MOSFET)，而每个场效应晶体管通常包括被沟道分隔开的源区和漏区以及形成于沟道上方由掺杂多晶硅的栅氧化物形成的栅电极。
由于CMOS器件的各个阱以及每个场效应晶体管的掺杂源区/漏区之间会形成寄生的双极结构，例如P-N-P-N闸流管。这些闸流管在某些偏置条件下会导致泄露电流在CMOS器件的两个MOSFET之间流动，容易引起CMOS器件闭锁。所以在相邻的MOSFET之间的衬底上会形成隔离结构，以防止泄露电流的流动。
现有的隔离工艺通常包括局部氧化隔离工艺(LOCOS)以及浅沟槽隔离工艺(STI)。其中现有的浅沟槽隔离工艺通常的步骤为，首先在半导体衬底表面沉积垫氧化层和垫氮化硅层，然后蚀刻垫氧化层和垫氮化层以及衬底而形成沟槽，随后在沟槽的内壁和底部表面形成一层衬氧化层，然后利用高密度等离子化学气相沉积工艺(HDP-CVD)在衬底表面沉积氧化硅层作为隔离层；随后进行化学机械研磨(CMP)至垫氮化硅层停止，最后采用湿法腐蚀的方法去除垫氮化硅层并移除垫氧化层。
现有的这种STI隔离工艺，在进行HDP淀积时，会用等离子体对有源区边角进行轰击以防止HDP过早封口而导致沟槽中心形成空洞，但等离子体的轰击会对有源区的边角造成等离子损伤。而且，现有的HDP直接淀积在衬氧化层上，虽然衬氧化层对HDP有缓冲，但HDP仍然会对有源区有应力的影响。另外现有技术的STI工艺中，有源区的硼会聚集在HDP和有源区的交界处，甚至穿过HDP，从而导致“反窄短通道效应”(reverse narrow width effect)的产生。另外，现有的STI工艺中，在进行化学机械研磨之后去除垫氮化硅层和垫氧化层的过程中，由于湿法腐蚀的各向同性，会在有源区与隔离沟槽之间产生较大的缺角，在后续的硅化物工艺步骤中.硅化物会在缺角内部生长并形成枝状晶体从而为载流子提供泄漏到掺杂区之外的路径，导致器件的失效。
因此，确实需要对现有技术进行改进，以克服现有技术的前述缺陷。
【发明内容】
本发明的目的在于提供一种能够克服或者改善前述背景技术中现有技术缺陷的浅沟槽隔离方法。
为达成前述目的，本发明一种半导体浅沟槽隔离方法，其包括如下步骤：提供一硅衬底，在硅衬底表面沉积垫氧化层和垫氮化硅层；蚀刻垫氧化层、垫氮化硅层及硅衬底，在硅衬底上形成沟槽；在沟槽的内壁及底面形成一层衬氧化层；在沟槽内的衬氧化层表面形成一层衬氮化硅层；利用高密度等离子化学气相沉积工艺在硅衬底表面沉积氧化硅层；移除垫氮化硅层及垫氧化层；对衬氮化硅进行蚀刻使有源区与高密度等离子区之间形成一个空洞。
与现有技术相比，本发明的浅沟槽隔离方法，在沟槽内的衬氧化层之上形成有一层衬氮化硅，可以有效保护或者减轻等离子损伤对有源区边角的影响。
由于该衬氮化硅比较薄，在垫氮化硅腐蚀时，该衬氮化硅不会腐蚀下去，在后续垫氧化层腐蚀时，该衬氮化硅可以对衬氧化层起到保护，使衬氧化层不会产生很大的氧化层损耗，因此不会形成缺角。
在衬氮化硅腐蚀之后，有源区与隔离物之间产生一个空洞，使得等离子体氧化层与硅衬底不能直接接触，从而减轻等离子体对晶格的应力，同时防止了硼聚集现象的出现。
另外，沟道底部侧壁的衬氮化硅会对有源区的硅衬底也会有应力作用，由于氮化硅的应力是拉伸应力，与等离子体氧化物的压缩应力刚好相反，因此该层衬氮化硅可以减轻等离子体氧化物对硅衬底的应力作用。
【附图说明】
图1至图11是本发明利用浅沟槽进行器件隔离的方法的剖面示意图。
【具体实施方式】
熟悉半导体制程领域的技术人员应当知道，一块半导体芯片制造过程中通常会经过很多次反复的掩膜、光刻、腐蚀以及离子注入等步骤，来形成不同的半导体器件以及器件之间的互连结构等。本发明所涉及的方法是半导体芯片制造过程中的其中一个步骤，即利用浅沟槽进行器件隔离的方法。因此对于半导体制造过程中形成其他元器件的步骤，本说明书不再详细说明。
另外，关于浅沟槽隔离工艺中的各种步骤的具体详细操作方法，例如沉积氧化层或者氮化硅层等的具体如何操作的方法，或者蚀刻氧化硅层以及氮化硅层等的具体如何操作的方法等内容均与现有的方法相同，本说明书中不再对这些方法的具体细节作过多说明。
图1至图11是本发明利用浅沟槽进行器件隔离的方法的剖面示意图。
请参阅图1所示，首先提供一层硅衬底1，并在硅衬底1表面沉积一层垫氧化层2，垫氧化硅层2可以采用热氧化法，例如炉管氧化或者通过蒸汽产生法形成。然后在垫氧化层2表面沉积一层垫氮化硅层3，垫氮化硅层3可以利用热生长或化学气相淀积(CVD)等方法形成。
请参阅图2所示，通过在前述形成有垫氧化层2和垫氮化硅层3的硅衬底1上涂布光刻胶，并利用掩膜板通过曝光、显影等光刻工艺形成光刻胶图形定义出隔离沟槽4的位置，然后以光刻胶为掩膜刻蚀垫氧化层2和垫氮化硅层3，将硅衬底1裸露出来。再以垫氮化硅层3为掩膜，采用反应离子刻蚀或等离子刻蚀工艺在硅衬底1上形成沟槽4。
请参阅图3所示，利用热氧化法或者蒸汽产生工艺，在沟槽4的内壁和底部表面形成一层衬氧化层5。
请参阅图4所示，利用炉管淀积工艺在沟槽4的内壁和底部的衬氧化层5的表面形成一层衬氮化硅6，该层衬氮化硅6的厚度大约为
请参阅图5所示，在形成有衬氮化硅6的硅衬底1上利用等离子化学气相沉积(HDP-CVD)工艺沉积一层等离子体氧化层7。
请参阅图6所示，使用化学机械研磨(CMP)工艺，对等离子体氧化层7进行研磨，使其表面平坦化。在研磨的时候可以利用垫氮化硅层3作为研磨停止层，化学机械研磨工艺研磨至垫氮化硅层3时停止，由于研磨中心的位置与边缘位置的研磨速率会有不同，因此等离子体氧化层7的中心会形成凹陷。
请参阅图7所示，通过腐蚀工艺去除硅衬底表面的垫氮化硅层3，由于沟槽4内的衬氮化硅6的厚度只有
Figure G200910031686XD00042
比较薄，在腐蚀垫氮化硅层3时该衬氮化硅6并不会被腐蚀下去。
请参阅图8所示，通过腐蚀工艺去除硅衬底1表面的垫氧化层2。
请参阅图9所示，在硅衬底1内通过离子注入形成器件的源极(未图示)和漏极(未图示)，并在硅衬底1表面上形成器件的栅极8，然后再对源极和漏极进行离子注入。其中在栅极8的两侧会形成L形氮化硅侧壁9以保护该侧壁9下方的区域在源漏极进一步的离子注入时离子不注入到该区域。具体形成器件的栅极8、源极和漏极的一系列步骤与现有技术的形成器件的栅极、源极和漏极的方法相同，此处不再详细说明。
请参阅图10所示，在对源极和漏极进行离子注入后对硅衬底1表面进行氮化硅腐蚀，如图所示，其中栅极8两侧的氮化硅侧壁9被腐蚀掉一部分，而前述沟槽4内的衬氮化硅6上端被腐蚀掉，在等离子体氧化层7与硅衬底1的有源区之间形成一个空洞10，使得等离子体氧化层7与硅衬底1的有源区不直接接触。
在本实施方式中之所以在源漏极离子注入之后再对沟槽4内的衬氮化硅6进行腐蚀，是因为形成器件栅极8之后，在栅极8两侧会形成氮化硅侧壁9保护源漏离子注入时，侧壁9下方的区域不注入离子。若在源漏离子注入之前进行氮化硅腐蚀，则会对栅极8两侧的氮化硅侧壁9造成腐蚀，破坏该保护层，在后续源漏离子注入时，会注入到该侧壁9下方的区域。另外，在源漏离子注入之后也需要对侧壁的氮化硅进行腐蚀，因此等源漏离子注入之后同时对沟槽4的衬氮化硅6和栅极侧壁的氮化硅6进行腐蚀可节省工序。
如图11所示，在硅衬底1表面淀积一层接触孔停止层11，由于前述等离子体氧化层7与硅衬底1的有源区之间的空洞10间隙比较小，在淀积接触孔停止层11时，会将该空洞10的开口封口而在硅衬底1的有源区与等离子体氧化层7之间形成真空隔离。
本发明的浅沟槽隔离方法，在沟槽4内的衬氧化层5之上形成有一层衬氮化硅6，可以有效保护或者减轻等离子损伤对硅衬底1的有源区边角的影响。
由于该衬氮化硅6比较薄，在垫氮化硅3腐蚀时，该衬氮化硅6不会腐蚀下去，在后续垫氧化层2腐蚀时，该衬氮化硅6可以对衬氧化层5起到保护，使衬氧化层5不会产生很大的氧化层损耗，因此不会形成缺角。
在衬氮化硅6腐蚀之后，有源区与隔离物之间产生一个空洞10，使得等离子体氧化层7与硅衬底1不能直接接触，从而减轻等离子体对晶格的应力，同时防止了硼聚集现象的出现。
另外，沟槽4底部侧壁的衬氮化硅6会对有源区的硅衬底1也会有应力作用，由于氮化硅的应力是拉伸应力，与等离子体氧化物的压缩应力刚好相反，因此该层衬氮化硅6可以减轻等离子体氧化物对硅衬底的应力作用。

Claims (4)

1.一种半导体浅沟槽隔离方法，其包括如下步骤：提供一硅衬底，在硅衬底表面沉积垫氧化层和垫氮化硅层；蚀刻垫氧化层、垫氮化硅层及硅衬底，在硅衬底上形成沟槽；在沟槽的内壁及底面形成一层衬氧化层；利用高密度等离子化学气相沉积工艺在硅衬底表面沉积氧化硅层；移除垫氮化硅层及垫氧化层；其特征在于：其还包括在沉积高密度等离子体之前还包括在沟槽内的衬氧化层表面形成一层衬氮化硅层的步骤，以及在移除垫氮化硅及垫氧化层之后对衬氮化硅进行蚀刻使有源区与高密度等离子区之间形成一个空洞的步骤；前述衬氮化硅层的厚度为
Figure FDA0000378561100000011
2.如权利要求1所述的半导体浅沟槽隔离方法，其特征在于：前述衬氮化硅层是通过炉管淀积工艺形成。
3.如权利要求1所述的半导体浅沟槽隔离方法，其特征在于：在对衬氮化硅进行蚀刻使有源区与高密度等离子区之间形成一个空洞的步骤之前，还包括在硅衬底表面形成半导体器件的栅极，并且在栅极的两侧形成氮化硅侧壁，然后对半导体器件的源漏进行离子注入的步骤。
4.如权利要求1所述的半导体浅沟槽隔离方法，其特征在于：对衬氮化硅进行蚀刻使有源区与高密度等离子区之间形成一个空洞的步骤之后还包括在硅衬底表面淀积一层接触孔停止层的步骤，该接触孔停止层将前述空洞的开口封口，使等离子体氧化层和有源区之间形成真空隔离。
CN200910031686.XA 2009-06-23 2009-06-23 一种半导体浅沟槽隔离方法 Active CN101930940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910031686.XA CN101930940B (zh) 2009-06-23 2009-06-23 一种半导体浅沟槽隔离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910031686.XA CN101930940B (zh) 2009-06-23 2009-06-23 一种半导体浅沟槽隔离方法

Publications (2)

Publication Number Publication Date
CN101930940A CN101930940A (zh) 2010-12-29
CN101930940B true CN101930940B (zh) 2014-01-01

Family

ID=43370018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910031686.XA Active CN101930940B (zh) 2009-06-23 2009-06-23 一种半导体浅沟槽隔离方法

Country Status (1)

Country Link
CN (1) CN101930940B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347470B (zh) * 2013-07-29 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN109524345A (zh) * 2018-10-19 2019-03-26 武汉新芯集成电路制造有限公司 浅沟槽隔离结构及其制造方法和半导体器件
CN110879344A (zh) * 2019-11-13 2020-03-13 上海华力集成电路制造有限公司 共享接触孔及其刻蚀缺陷检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009266A (zh) * 2006-01-27 2007-08-01 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009266A (zh) * 2006-01-27 2007-08-01 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平11-16998AA 1999.01.22

Also Published As

Publication number Publication date
CN101930940A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
CN101814492B (zh) 具有金属栅极堆叠的集成电路与其形成方法
US8617940B2 (en) SOI device with a buried insulating material having increased etch resistivity
CN103515321B (zh) 半导体器件的侧墙形成方法
CN103000572A (zh) 高k金属栅极器件的接触件
CN104701164A (zh) 半导体器件和半导体器件的制作方法
CN101447457A (zh) 双应力膜互补金属氧化物半导体晶体管的制造方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
US9356019B2 (en) Integrated circuit with on chip planar diode and CMOS devices
CN102956492A (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
CN101930940B (zh) 一种半导体浅沟槽隔离方法
CN101599459B (zh) 半导体器件的制造方法
US20140264720A1 (en) Method and Structure for Nitrogen-Doped Shallow-Trench Isolation Dielectric
CN102496573B (zh) 沟槽绝缘栅型双极晶体管的制作方法
CN102637600B (zh) Mos器件制备方法
CN102087981A (zh) Mos晶体管的制作方法
CN102270572A (zh) 侧墙及mos晶体管的形成方法
CN110707043B (zh) 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺
US9412869B2 (en) MOSFET with source side only stress
CN102194684B (zh) 栅极介质层制造方法
WO2013071650A1 (zh) 一种减小辐射产生电荷收集的cmos器件及其制备方法
KR100850105B1 (ko) 반도체장치의 제조방법
JP5205779B2 (ja) 半導体装置の製造方法および半導体装置
CN102543824B (zh) 一种浅沟槽隔离制作方法
CN103165510B (zh) 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法
CN103531519B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: WUXI HUARUN SHANGHUA TECHNOLOGY CO., LTD.

Effective date: 20120312

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 214061 WUXI, JIANGSU PROVINCE TO: 214028 WUXI, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20120312

Address after: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Applicant after: Wuxi CSMC Semiconductor Co., Ltd.

Address before: 214061 No. 5 Hanjiang Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu, China

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

Co-applicant before: Wuxi Huarun Shanghua Technology Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.