CN102270572A - 侧墙及mos晶体管的形成方法 - Google Patents

侧墙及mos晶体管的形成方法 Download PDF

Info

Publication number
CN102270572A
CN102270572A CN2010101923415A CN201010192341A CN102270572A CN 102270572 A CN102270572 A CN 102270572A CN 2010101923415 A CN2010101923415 A CN 2010101923415A CN 201010192341 A CN201010192341 A CN 201010192341A CN 102270572 A CN102270572 A CN 102270572A
Authority
CN
China
Prior art keywords
side wall
mist
semiconductor substrate
grid structure
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101923415A
Other languages
English (en)
Inventor
黄敬勇
沈满华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010101923415A priority Critical patent/CN102270572A/zh
Publication of CN102270572A publication Critical patent/CN102270572A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出一种侧墙及MOS晶体管的形成方法。其中侧墙的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构，在栅极结构两侧形成有偏移侧墙；在半导体衬底上依次形成低温氧化硅层和氮化硅层，且低温氧化硅层和氮化硅层包围栅极结构和偏移侧墙；向刻蚀腔室内通入包含CxFy的混合气体，使腔室内壁产生聚合物；刻蚀氮化硅层，在偏移侧墙两侧形成侧墙。本发明避免了栅极侧壁的上方被曝露，防止漏电流的发生。

Description

侧墙及MOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种侧墙及MOS晶体管的形成方法。
背景技术
随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路晶片朝向更高的元件密度、高集成度方向发展。在集成度不断提高的同时，在单位面积内容纳的晶体管数目也不断增加。
现有在高集成度情形下形成MOS晶体管工艺如下所述：如图1所示，提供半导体衬底100，所述半导体衬底100中形成有隔离结构102，隔离结构102之间的区域为有源区；在有源区的半导体衬底100上依次形成栅介质层104与栅极106，所述栅介质层104与栅极106构成栅极结构。
如图2所示，在栅极结构两侧形成偏移侧墙(offset spacer)108，具体形成工艺如下：用化学气相沉积法在半导体衬底100上形成低温氧化硅层，且所述低温氧化硅层包围栅极结构，其中低温指温度为350℃～450℃；然后，采用等离子体回刻蚀工艺刻蚀低温氧化硅层，去除半导体衬底100及栅极结构上方的低温氧化硅层。以栅极结构和偏移侧墙108为掩模，进行离子注入，在半导体衬底100内形成源/漏极延伸区110。
如图3所示，在偏移侧墙108两侧形成侧墙，具体形成工艺如下：用化学气相沉积法在半导体衬底100上形成低温氧化硅层，且所述低温氧化硅层112包围栅极结构和偏移侧墙108；用化学气相沉积法在低温氧化硅层112上形成氮化硅层114；然后，采用等离子体回刻蚀工艺刻蚀氮化硅层114和低温氧化硅层112，去除半导体衬底100及栅极结构上方的氮化硅层，并使刻蚀后的偏移侧墙108两侧的氮化硅层114和低温氧化硅层112作为侧墙。以侧墙、偏移侧墙108及栅极结构为掩模，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源/漏极116。最后，对半导体衬底100进行退火，使注入的各种离子扩散均匀。
现有形成MOS晶体管的过程中，在刻蚀形成侧墙前，会对刻蚀腔室的内壁进行清洗以去除腔室侧壁的污染物，防止在后续刻蚀过程中污染物对刻蚀速率及膜层质量产生影响。但是，在清洗过程结束后，由于刻蚀腔室过于洁净，使刻蚀速率非常快，在形成侧墙的时候，刻蚀气体对氮化硅层及低温氧化层过度作用，使栅极侧壁上方被曝露(图3虚线圆形内所示)，不能有效保护栅极，进一步导致栅极电性能下降。
发明内容
本发明解决的问题是提供一种侧墙及MOS晶体管的形成方法，防止栅极侧壁上方被曝露。
本发明提供一种侧墙的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构，在栅极结构两侧形成有偏移侧墙；在半导体衬底上依次形成低温氧化硅层和氮化硅层，且低温氧化硅层和氮化硅层包围栅极结构和偏移侧墙；向刻蚀腔室内通入包含CxFy的混合气体，使腔室内壁产生聚合物；刻蚀氮化硅层，在偏移侧墙两侧形成侧墙。
本发明还提供一种MOS晶体管的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构，在栅极结构两侧形成有偏移侧墙；以栅极结构和偏移侧墙为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成源/漏极延伸区；在半导体衬底上依次形成低温氧化硅层和氮化硅层，且低温氧化硅层和氮化硅层包围栅极结构和偏移侧墙；向刻蚀腔室内通入包含CxFy的混合气体，使腔室内壁产生聚合物；刻蚀氮化硅层，在偏移侧墙两侧形成侧墙；在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
与现有技术相比，本发明具有以下优点：向刻蚀腔室内通入包含CxFy的混合气体，使腔室内壁产生聚合物，用于减缓后续刻蚀氮化硅层形成侧墙时气体在各方向上的刻蚀速率，避免用以保护栅极的侧墙被过度刻蚀，使栅极侧壁的上方被曝露，有效避免了漏电流的发生，进行达到了提高栅极电性能的目的。
附图说明
图1至图3是现有工艺形成MOS晶体管的示意图；
图4是本发明形成MOS晶体管中侧墙的实施方式流程图；
图5至图10是本发明形成MOS晶体管的实施例示意图。
具体实施方式
本发明形成MOS晶体管中侧墙的流程如图4所示，步骤S11，在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构，在栅极结构两侧形成有偏移侧墙；步骤S12，在半导体衬底上依次形成低温氧化硅层和氮化硅层，且低温氧化硅层和氮化硅层包围栅极结构和偏移侧墙；步骤S13，向刻蚀腔室内通入包含CxFy的混合气体，使腔室内壁产生聚合物；步骤S14，刻蚀氮化硅层，在偏移侧墙两侧形成侧墙。
本发明形成MOS晶体管的方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构，在栅极结构两侧形成有偏移侧墙；以栅极结构和偏移侧墙为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成源/漏极延伸区；在半导体衬底上依次形成低温氧化硅层和氮化硅层，且低温氧化硅层和氮化硅层包围栅极结构和偏移侧墙；向刻蚀腔室内通入包含CxFy的混合气体，使腔室内壁产生聚合物；刻蚀氮化硅层，在偏移侧墙两侧形成侧墙；在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
下面结合附图对本发明的具体实施方式做详细的说明。
图5至图10是本发明形成MOS晶体管的实施例示意图。如图5所示，提供半导体衬底200，所述半导体衬底200可以为硅或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构202，所述隔离结构202为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在隔离结构202之间为有源区，在有源区的半导体衬底200中掺杂离子，形成掺杂阱，如果是形成PMOS晶体管，则在半导体衬底200中掺杂n型离子，形成n掺杂阱；而如果是形成NMOS晶体管，则在半导体衬底200中掺杂p型离子，形成p掺杂阱。
继续参考图5，用热氧化法或化学气相沉积法在有源区的半导体衬底200上形成栅介质层204；接着用化学气相沉积法或低压等离子体化学气相沉积或等离子体增强化学气相沉积工艺在栅介质层204上形成多晶硅层；在多晶硅层上形成光刻胶层，定义栅极图案；以光刻胶层为掩膜，刻蚀多晶硅层及栅介质层204至露出半导体衬底200，形成栅极206，所述栅介质层204与栅极206构成栅极结构；灰化去除光刻胶层。
所述栅介质层204的材料可以是氧化硅(SiO2)或氮氧化硅(SiNO)等，栅介质层204的厚度为15埃到60埃。
栅极206还可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。所述栅极206的厚度为800埃到3000埃。
如图6所示，在栅极结构的两侧形成偏移侧墙(offset spacer)208。具体形成工艺如下：用化学气相沉积法在半导体衬底200上形成低温氧化硅层，且低温氧化硅层207包围栅极结构，所述低温指温度为350℃～450℃；以等离子体形式回刻蚀低温氧化硅层，去除半导体衬底200及栅极结构上方的低温氧化硅层，保留栅极结构两侧、半导体衬底200与栅极结构交界处半导体衬底200上的低温氧化硅层。
本实施例中，所述偏移侧墙208的厚度为80埃～150埃，以低温氧化硅层作为后续偏移侧墙的优势在于减少温度效益对半导体器件的影响。
如图6所示，以栅极结构和偏移侧墙208为掩膜，在栅极结构和偏移侧墙208两侧的半导体衬底200内进行离子注入，形成源/漏极延伸区210。然后，对半导体衬底200进行退火，使注入的离子210扩散均匀。
本实施例中，在形成PMOS晶体管区域，向半导体衬底200内注入的是p型离子，所述p型离子可以是硼离子。在形成NMOS晶体管区域，向半导体衬底200内注入的是n型离子，所述n型离子可以是磷离子或砷离子。
所述退火工艺可以退火采用快速热退火、脉冲退火或者激光退火。
本实施例中，在形成源/漏极延伸区210后，还可以继续以栅极结构为掩模，在栅极结构两侧的半导体衬底200内形成袋形注入(Pocket implant)区。
参照附图7，在半导体衬底200上以及栅极结构上用化学气相沉积法或物理气相沉积法依次形成低温氧化硅层212和氮化硅层214。
如图8所示，在刻蚀形成侧墙之前，先对刻蚀腔室300进入清洗，去除腔室300侧壁的污染物，防止在后续刻蚀过程中污染物对刻蚀速率及膜层质量产生影响。所述清洗过程中向刻蚀腔室300内通入O2和NF3混合气体，其中O2的流量为5sccm(立方厘米/分)～40sccm，NF3的流量为50sccm～400sccm，并且在刻蚀腔室300内压力为40mT～80mT，射频功率为500W～1500W，偏压为0V时进行清洗工艺，去除前续工艺中残留的污染物。
然后，在保持刻蚀腔室300内压力为40mT～80mT，射频功率为500W～1500W，偏压为0V的情况下，向刻蚀腔室300内通入包含CxFy的混合气体302，使腔室300内壁产生聚合物层304，所述聚合物层304具有减缓气体在各方向上刻蚀速率的特性。
本实施例中，所述含CxFy的混合气体为含CF4的混合气体，其中CF4的流量为10sccm～50sccm，占混合气体总流量的20％～30％。所述含CxFy的混合气体中还包含CH2F2，其中CH2F2的流量为70sccm～120sccm，占混合气体总流量的70％～80％。
如图9所示，将形成有器件的半导体衬底200放入刻蚀腔室300内，注入刻蚀气体308，采用干法蚀刻的回蚀(etch-back)方法蚀刻氮化硅层214至露出低温氧化硅层212及栅极206表面，形成侧墙。
本实施例中，由于刻蚀腔室300内壁产生聚合物层304，在刻蚀氮化硅层214形成侧墙时刻蚀气体308在各方向上的刻蚀速率由于聚合物层304的影响而减慢了，使位于栅极侧壁上方的氮化硅及低温氧化硅不被过度刻蚀而于以曝露，有效避免了漏电流的发生，进行达到了提高栅极电性能的目的。
参考图10，将半导体衬底200从刻蚀腔室内取出；以栅极结构、偏移侧墙208及侧墙为掩模，在栅极结构两侧的半导体衬底200中进行离子注入，形成源/漏极216。最后，对半导体衬底200进行退火处理，使注入的离子扩散均匀。
本实施例中，在形成PMOS晶体管区域，向半导体衬底200中注入的是p型离子，如硼离子等。
本实施例中，在形成NMOS晶体管区域，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种侧墙的形成方法，包括：
在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构，在栅极结构两侧形成有偏移侧墙；
在半导体衬底上依次形成低温氧化硅层和氮化硅层，且低温氧化硅层和氮化硅层包围栅极结构和偏移侧墙；
刻蚀氮化硅层，在偏移侧墙两侧形成侧墙；
其特征在于，刻蚀氮化硅层之前，向刻蚀腔室内通入包含CxFy的混合气体，使腔室内壁产生聚合物。
2.根据权利要求1所述偏移侧墙的形成方法，其特征在于，所述含CxFy的混合气体为含CF4的混合气体，其中CF4的流量为10sccm～50sccm，占混合气体总流量的20％～30％。
3.根据权利要求1所述偏移侧墙的形成方法，其特征在于，所述含CxFy的混合气体中还包含CH2F2，其中CH2F2的流量为70sccm～120sccm，占混合气体总流量的70％～80％。
4.根据权利要求1所述偏移侧墙的形成方法，其特征在于，所述刻蚀腔室内压力为40mT～80mT，射频功率为500W～1500W，偏压为0V。
5.根据权利要求1所述偏移侧墙的形成方法，其特征在于，在向刻蚀腔室内通入包含CxFy的混合气体之前，还包括：对刻蚀腔室进行清洗。
6.一种MOS晶体管的形成方法，包括：
在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构，在栅极结构两侧形成有偏移侧墙；
以栅极结构和偏移侧墙为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成源/漏极延伸区；
在半导体衬底上依次形成低温氧化硅层和氮化硅层，且低温氧化硅层和氮化硅层包围栅极结构和偏移侧墙；
刻蚀氮化硅层，在偏移侧墙两侧形成侧墙；
在栅极结构及侧墙两侧的半导体衬底内形成源/漏极；
其特征在于，刻蚀氮化硅层之前，向刻蚀腔室内通入包含CxFy的混合气体，使腔室内壁产生聚合物。
7.根据权利要求6所述MOS晶体管的形成方法，其特征在于，所述含CxFy的混合气体为含CF4的混合气体，其中CF4的流量为10sccm～50sccm，占混合气体总流量的20％～30％。
8.根据权利要求6所述MOS晶体管的形成方法，其特征在于，所述含CxFy的混合气体中还包含CH2F2，其中CH2F2的流量为70sccm～120sccm，占混合气体总流量的70％～80％。
9.根据权利要求6所述MOS晶体管的形成方法，其特征在于，所述刻蚀腔室内压力为40mT～80mT，射频功率为500W～1500W，偏压为0V。
CN2010101923415A 2010-06-04 2010-06-04 侧墙及mos晶体管的形成方法 Pending CN102270572A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101923415A CN102270572A (zh) 2010-06-04 2010-06-04 侧墙及mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101923415A CN102270572A (zh) 2010-06-04 2010-06-04 侧墙及mos晶体管的形成方法

Publications (1)

Publication Number Publication Date
CN102270572A true CN102270572A (zh) 2011-12-07

Family

ID=45052817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101923415A Pending CN102270572A (zh) 2010-06-04 2010-06-04 侧墙及mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN102270572A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931074A (zh) * 2012-10-18 2013-02-13 上海宏力半导体制造有限公司 半导体结构的形成方法
CN108206160A (zh) * 2016-12-20 2018-06-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN109786254A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 后栅极工艺中的选择性高k形成
US11508583B2 (en) 2017-11-15 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Selective high-k formation in gate-last process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW494482B (en) * 2001-05-04 2002-07-11 Chartered Semiconductor Mfg Method for forming an extended metal gate using damascene process
CN1616367A (zh) * 2004-07-12 2005-05-18 北京北方微电子基地设备工艺研究中心有限责任公司 避免沟槽底部毛边生成的多晶硅刻蚀工艺
CN101197290A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW494482B (en) * 2001-05-04 2002-07-11 Chartered Semiconductor Mfg Method for forming an extended metal gate using damascene process
CN1616367A (zh) * 2004-07-12 2005-05-18 北京北方微电子基地设备工艺研究中心有限责任公司 避免沟槽底部毛边生成的多晶硅刻蚀工艺
CN101197290A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931074A (zh) * 2012-10-18 2013-02-13 上海宏力半导体制造有限公司 半导体结构的形成方法
CN108206160A (zh) * 2016-12-20 2018-06-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN108206160B (zh) * 2016-12-20 2020-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN109786254A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 后栅极工艺中的选择性高k形成
CN109786254B (zh) * 2017-11-15 2022-03-22 台湾积体电路制造股份有限公司 后栅极工艺中的选择性高k形成
US11508583B2 (en) 2017-11-15 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Selective high-k formation in gate-last process

Similar Documents

Publication Publication Date Title
TWI523082B (zh) 於積體電路產品之不同結構上形成不對稱間隔件之方法
US7094671B2 (en) Transistor with shallow germanium implantation region in channel
CN105097533A (zh) 半导体结构的形成方法
CN102956492A (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
CN102270572A (zh) 侧墙及mos晶体管的形成方法
CN101207027A (zh) 半导体器件的栅极形成方法
US20140264720A1 (en) Method and Structure for Nitrogen-Doped Shallow-Trench Isolation Dielectric
CN105261566A (zh) 半导体结构的形成方法
CN101207026B (zh) 半导体器件的栅极形成方法
CN102790013B (zh) Cmos晶体管的制作方法
CN108615731A (zh) 一种半导体器件及其制造方法
JP2008181957A (ja) 半導体装置の製造方法
CN102087981A (zh) Mos晶体管的制作方法
CN101930940B (zh) 一种半导体浅沟槽隔离方法
CN105609469A (zh) 半导体器件的形成方法
CN102456627B (zh) 半导体器件的制作方法
CN102709162B (zh) 形成锗硅沟道以及pmos晶体管的方法
CN102054675A (zh) 偏移侧墙及mos晶体管的形成方法
CN104022034A (zh) 半导体结构的形成方法
CN101393892B (zh) 半导体器件的制造方法
CN102487016A (zh) 晶体管制作方法
CN102054686B (zh) 形成cmos器件应力膜的方法
CN107785264B (zh) 半导体器件的形成方法
JP2004356576A (ja) 半導体装置およびその製造方法
CN106328534B (zh) Mos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111207