CN102790013B - Cmos晶体管的制作方法 - Google Patents
Cmos晶体管的制作方法 Download PDFInfo
- Publication number
- CN102790013B CN102790013B CN201110126339.2A CN201110126339A CN102790013B CN 102790013 B CN102790013 B CN 102790013B CN 201110126339 A CN201110126339 A CN 201110126339A CN 102790013 B CN102790013 B CN 102790013B
- Authority
- CN
- China
- Prior art keywords
- annealing
- stressor layers
- nmos pass
- transistor
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种CMOS晶体管的制作方法，包括下列步骤：提供半导体结构，所述半导体结构包括半导体衬底以及形成于其上的NMOS晶体管与PMOS晶体管；在所述NMOS晶体管表面形成应力层；刻蚀所述应力层，露出PMOS晶体管；进行第一次尖峰退火工艺后，进行激光退火工艺；进行第二次尖峰退火以修复激光退火产生的损伤；去除NMOS晶体管表面的应力层。本发明避免了半导体衬底产生的损伤，进而提高半导体器件的性能及良率。
Description
技术领域
本发明涉及半导体器件制造领域，尤其涉及CMOS晶体管的制作方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件的特征尺寸(CD)已经进入亚微米阶段。为了得到更快的运算速度、更大的数据存储量以及更多的功能，半导体集成电路不断向更高的元件密度、高集成度方向发展。
其中，互补式金属氧化物半导体(CMOS)晶体管作为现代逻辑电路中的基本单元，包含PMOS与NMOS。当CMOS晶体管的制作工艺进展至微米级之后，由于源极/漏极区之间的通道随之变短，会产生短通道效应(ShortChannelEffect)与热载流子效应(HotCarrierEffect)并进而导致元件无法运作。为了减少由于尺寸缩小造成的问题，可以通过应变存储技术(SMT，StressMemorizationTechnique)来改善沟道区的应力，从而提高载流子的迁移率，提高器件的性能。
具体的应变存储技术的原理是通过改变MOS管的栅极下沟道处的硅原子的间距，减小载流子通行所受到的阻碍，也就是相当于减小了电阻，因而半导体器件发热量和能耗都会降低，而运行速度则会得到提升。比如，对于n型MOSFET来说，增大栅极下沟道处的硅原子的间距，对于p型MOSFET来说，减小栅极下沟道处的硅原子的间距。
现有采用SMT的CMOS器件的形成过程参见图1至图6。如图1所示，首先提供半导体基底10，在半导体基底10上形成通过浅沟槽11绝缘隔离的NMOS晶体管N1以及PMOS晶体管N2，所述NMOS晶体管N1以及PMOS晶体管N2包括栅极，源/漏极，以及位于栅极两侧的侧墙。
如图2所示，在所述NMOS晶体管N1以及PMOS晶体管N2的表面形成应力层101，所述应力层101的材质可以为SiN，可以通过等离子增强化学气相沉积(PECVD)形成。假设所述第一应力层101的应力类型为拉伸应力时，上述拉伸应力作用于NMOS晶体管N1的沟道区域，将对NMOS晶体管N1产生有益影响。
如图3所示，采用光刻工艺进行选择性刻蚀，去除位于PMOS晶体管N2表面的应力层101，而保留位于NMOS晶体管N1表面的部分。
如图4所示，对上述形成的半导体结构进行尖峰退火(Spikeanneal)，对源/漏极的离子进行激活。
如图5所示，对上述形成的半导体结构进行激光退火(Laseranneal)。在所述激光退火过程中，由于应力层101仅位于NMOS晶体管N1的表面，因此所述应力层101的拉伸应力将被存储至NMOS晶体管N1的沟道区域中，从而提高了NMOS晶体管N1沟道区域的载流子迁移率。上述通过退火工艺将应力层101中的拉伸应力存储至晶体管沟道区域的方法，即称之为应变存储技术(SMT)。
如图6所示，采用湿法刻蚀或干法刻蚀去除NMOS晶体管N1表面的应力层101。
现有的CMOS器件的制造工艺存在如下问题：NMOS晶体管容易通过激光退火等应变存储技术而将其表面应力层的拉伸应力作用于底部沟道区域中；在此过程中，激光退火使应力层产生变形，并对半导体衬底造成挤压，产生更大的损伤。
为了解决上述问题，美国专利US7858482公开的技术方案中描述：在NMOS晶体管表面形成应力层后，先进行激光退火；然后再进行尖峰退火，以修复激光退火而对半导体衬底产生的破坏。但是由于在激光退火之前，离子注入半导体衬底形成源/漏极时，离子对半导体衬底会产生破坏和缺陷；激光退火温度非常高，并不能修复这些缺陷，并且在经过激光退火后，硅晶格中的缺陷会俘获注入原子，从而引发源/漏极间寄生电阻增大，从而降低半导体器件的性能。
发明内容
本发明解决的问题是一种CMOS晶体管的制作方法，防止半导体衬底内产生损伤，或源/漏极间寄生电阻增大。
为解决上述问题，本发明提供一种CMOS晶体管的制作方法，包括下列步骤：提供半导体结构，所述半导体结构包括半导体衬底以及形成于其上的NMOS晶体管与PMOS晶体管；在所述NMOS晶体管表面形成应力层；刻蚀所述应力层，露出PMOS晶体管；进行第一次尖峰退火工艺后，进行激光退火工艺；进行第二次尖峰退火以修复激光退火产生的损伤；去除NMOS晶体管表面的应力层。
可选的，所述第二次尖峰退火的温度为900℃～1100℃，退火时间为1分钟～5分钟。
可选的，所述第二次尖峰退火采用的气氛是N2。
可选的，所述第一次尖峰退火的温度为900℃～1100℃，退火时间为1分钟～5分钟。
可选的，所述第一次尖峰退火采用的气氛是N2。
可选的，所述激光退火的温度为1100℃～1300℃，退火时间为小于等于1秒。
可选的，所述激光退火采用的激光波长为2000nm～20000nm。
可选的，形成应力层的步骤包括：在所述NMOS晶体管以及PMOS晶体管的表面形成应力层；在所述应力层的表面形成光刻胶层；图形化所述光刻胶层，暴露出PMOS晶体管区域；以光刻胶层为掩膜，刻蚀去除PMOS晶体管表面的应力层；去除光刻胶层。
可选的，所述应力层材料为氮化硅。
与现有技术相比，本发明技术方案具有以下优点：在制作CMOS晶体管过程中，进行第一次尖峰退火工艺，激活注入至半导体衬底的离子，使离子分布均匀；然后进行激光退火工艺，将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域；再进行第二次尖峰退火以修复激光退火过程中，激光退火使应力层产生变形，使半导体衬底产生的损伤，进而提高半导体器件的性能及良率。
附图说明
图1至图6是现有CMOS晶件管制造工艺示意图；
图7是本发明制作CMOS晶体管的具体实施方式流程示意图；
图8至图15是本发明制作CMOS晶体管的实施例示意图；
图16是现有技术与本发明的方法形成的CMOS晶体管的界面陷阱比较图；
图17是现有技术与本发明的方法形成的CMOS晶体管的寄生电阻比较图。
具体实施方式
现有技术在制造CMOS器件过程中，通常采用尖峰退火激活源/漏极的离子；通过激光退火将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域中，以提高载流子迁移率、减小阈值电压等。然而，先采用尖峰退火，后采用激光退火，则会产生激光退火使应力层产生变形，并对半导体衬底造成挤压，产生无法修复的更大损伤；先采用激光退火，后采用尖峰退火，则造成源/漏极时在半导体衬底内产生的破坏和缺陷被激活，引发源/漏极间寄生电阻增大。
针对上述问题，本发明的发明人在制作CMOS晶体管过程中，先进行第一次尖峰退火工艺，激活注入至半导体衬底的离子，使离子分布均匀；然后进行激光退火工艺，将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域；再进行第二次尖峰退火以修复激光退火过程中，激光退火使应力层产生变形，使半导体衬底产生的损伤，以提高半导体器件的性能及良率。
参考图7，示出了本发明制作CMOS晶体管具体实施方式的流程，基本步骤包括：
执行步骤S1，提供半导体结构，所述半导体结构包括半导体衬底以及形成于其上的NMOS晶体管与PMOS晶体管；
执行步骤S2，在所述NMOS晶体管表面形成应力层；
执行步骤S3，刻蚀所述应力层，露出PMOS晶体管；
执行步骤S4，进行第一次尖峰退火工艺后，进行激光退火工艺；
执行步骤S5，进行第二次尖峰退火以修复激光退火产生的损伤；
执行步骤S6，去除NMOS晶体管表面的应力层。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图8至图15是本发明制作CMOS晶体管的实施例示意图。
如图8所示，提供半导体衬底100，所述半导体衬底100内包括多个隔离结构110，所述隔离结构110将NMOS晶体管区和PMOS晶体管区绝缘隔离，现有隔离结构110通常采用浅沟槽隔离，由于浅沟槽隔离的形成方法是公知技术，在此不作描述。位于相邻的隔离结构110之间的NMOS有源区、PMOS有源区，所述NMOS有源区与PMOS有源区相邻。
其中NMOS有源区120的半导体衬底100上形成有栅极结构，所述栅极结构包括NMOS晶体管N10的栅氧化层(未示出)和位于栅氧化层上方的栅极115a，位于栅极115a两侧的侧墙114a；PMOS有源区的半导体衬底100上形成有栅极结构，所述栅极结构包括PMOS晶体管N20的栅氧化层(未示出)和位于所述栅氧化层上方的栅极115b，位于栅极115b两侧的侧墙114b。
现有技术中，在形成侧墙114a、114b之前，在栅极115a、115b两侧的半导体衬底内还会形成低掺杂漏极。
继续参考图8，所述NOMS晶体管N10还包括：在NOMS有源区的半导体衬底100内形成的源/漏极112a；所述POMS晶体管N20还包括在PMOS有源区的半导体衬底100内形成的源/漏极112b。具体形成源/漏极112a、112b的流程如下：在PMOS有源区的半导体衬底100上形成第一光刻胶层(未示出)；以第一光刻胶层及NMOS有源区的栅极为掩膜，向NMOS有源区的半导体衬底100内注入n型离子；去除第一光刻胶层；在NMOS有源区的半导体衬底100上形成第二光刻胶层(未示出)；以第二光刻胶层及PMOS有源区的栅极为掩膜，向PMOS有源区的半导体衬底100内注入p型离子；去除第二光刻胶层。
再参考图8，用化学气相沉积法在半导体衬底100上形成氧化硅层120，所述氧化硅层120覆盖NMOS晶体管N10和PMOS晶体管N20。所述氧化硅层120的厚度为20埃～300埃，作用是在后续刻蚀过程中作为刻蚀停止层，同时起到应力缓冲的作用。
如图9所示，在氧化硅层120的表面形成应力层130。所述应力层102均匀地覆盖于NMOS晶体管N10以及PMOS晶体管N20的表面，其应力类型为拉伸应力，材质可以为氮化硅，可以通过化学气相沉积工艺形成。
本实施例中，所述应力层130的厚度为100埃～600埃，应力大小为-1000～1000MPa。
如图10所示，通过涂覆光刻胶，并进行曝光显影，在NMOS晶体管N10区域上形成光刻胶层140，而暴露出PMOS晶体管N20区域。
继续参考图10，以光刻胶层140为掩膜，采用等离子刻蚀工艺刻蚀位于所述PMOS晶体管N20表面的应力层130，直至露出氧化硅层120。
所述光刻胶掩模201保护NMOS晶体管区域不受所述等离子刻蚀工艺的影响，而位于所述PMOS晶体管表面的应力层130则被刻蚀。
本实施例中，所述等离子刻蚀工艺采用的刻蚀气体可以为NF3。
如图11所示，灰化法去除光刻胶层140；进行第一次尖峰退火，用于激活源/漏极112a、112b区的离子，使离子分布均匀，并且修复由于离子轰击对半导体衬底100造成的晶格破坏。
本实施例中，第一次尖峰退火所采用的温度为900℃～1100℃，退火时间为1分钟～5分钟；退火在N2气氛中完成。在一个优化实例中，第一次尖峰退火所采用的温度为1060℃，退火时间为4分钟。
如图12所示，进行激光退火，将应力层130的拉伸应力记忆至底部的NMOS晶体管沟道区域中，来改善沟道区的应力，从而提高载流子的迁移率，提高器件的性能。
本实施例中，激光退火采用的是2000nm～20000nm波长的激光，退火的温度为1100℃～1300℃，退火时间为小于等于1秒。优化的退火温度是1250℃，退火时间为小于等于1秒。
由于NMOS晶体管的应变存储技术SMT对退火的工艺要求更高，故应当以NMOS晶体管进行应变记忆的需求为准选择具体的退火工艺参数。
如图13所示，进行第二次尖峰退火，用于以修复激光退火过程中，激光退火使应力层130产生变形，使半导体衬底产生的损伤，进而提高半导体器件的性能及良率。
本实施例中，第二次尖峰退火所采用的温度为900℃～1100℃，退火时间为1分钟～5分钟；退火在N2气氛中完成。在一个优化实例中，第二次尖峰退火所采用的温度为1060℃，退火时间为4分钟。
如图14所示，去除应力层130。具体的，本实施例可以采用湿法刻蚀工艺，例如使用热磷酸去除剩余的应力层130。
如图15所示，去除氧化硅层。去除氧化硅层采用的是湿法刻蚀或干法刻蚀方法。
图16是现有技术与本发明的方法形成的CMOS晶体管的界面陷阱比较图。如图16所示，现有技术在制作CMOS器件的制造中，先采用尖峰退火激源/漏极离子，再采用激光退火将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域中；采用此技术方案所导致的在负偏差-温度不稳定性应力后半导体衬底界面陷阱密度最大。而现有美国专利US7858482公开的先采用激光退火将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域中，然后采用尖峰退火激活源/漏极离子；采用此方法而产生的负偏差-温度不稳定性应力后半导体衬底界面陷阱密度次之。采用本发明的方法制作CMOS晶体管，即先采用尖峰退火激源/漏极离子，采用激光退火将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域中，最后再采用尖峰退火修复激光退火过程中产生的缺陷；此方法产生的负偏差-温度不稳定性应力后半导体衬底界面陷阱密度较小，小于1。
图17是现有技术与本发明的方法形成的CMOS晶体管的寄生电阻比较图。如图17所示，现有美国专利US7858482公开的先采用激光退火将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域中，然后采用尖峰退火激活源/漏极离子；采用此方法在源/漏极间产生的寄生电阻最大，为345欧姆。现有技术在制作CMOS器件的制造中，先采用尖峰退火激源/漏极离子，再采用激光退火将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域中；采用此技术方案所导致的在源/漏极间产生的寄生电阻次之，为340欧姆。而采用本发明的方法制作CMOS晶体管，即先采用尖峰退火激源/漏极离子，采用激光退火将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域中，最后再采用尖峰退火修复激光退火过程中产生的缺陷；此方法产生的源/漏极间产生的寄生电阻最小，为330欧姆。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (7)
1.一种CMOS晶体管的制作方法，其特征在于，包括下列步骤：
提供半导体结构，所述半导体结构包括半导体衬底以及形成于其上的NMOS晶体管与PMOS晶体管；
在所述NMOS晶体管表面形成应力层；
刻蚀所述应力层，露出PMOS晶体管；
在对源/漏极区进行离子注入之后，在激光退火之前，进行第一次尖峰退火，所述第一次尖峰退火用于修复由于离子轰击对半导体衬底造成的晶格破坏，所述第一次尖峰退火的温度为900℃～1100℃；
进行第一次尖峰退火工艺后，进行激光退火工艺；
进行第二次尖峰退火以修复激光退火产生的损伤；
去除NMOS晶体管表面的应力层。
2.如权利要求1所述的制作方法，其特征在于，所述第二次尖峰退火采用的气氛是N2。
3.如权利要求1所述的制作方法，其特征在于，所述第一次尖峰退火采用的气氛是N2。
4.如权利要求1所述的制作方法，其特征在于，所述激光退火采用的激光波长为2000nm～20000nm。
5.如权利要求4所述的制作方法，其特征在于，所述激光退火的温度为1100℃～1300℃，退火时间为小于等于1秒。
6.如权利要求1所述的制作方法，其特征在于，形成应力层的步骤包括：
在所述NMOS晶体管以及PMOS晶体管的表面形成应力层；
在所述应力层的表面形成光刻胶层；
图形化所述光刻胶层，暴露出PMOS晶体管区域；
以光刻胶层为掩膜，刻蚀去除PMOS晶体管表面的应力层；
去除光刻胶层。
7.如权利要求1或6所述的制作方法，其特征在于，所述应力层材料为氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110126339.2A CN102790013B (zh) | 2011-05-16 | 2011-05-16 | Cmos晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110126339.2A CN102790013B (zh) | 2011-05-16 | 2011-05-16 | Cmos晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102790013A CN102790013A (zh) | 2012-11-21 |
| CN102790013B true CN102790013B (zh) | 2016-02-17 |
Family
ID=47155383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110126339.2A Active CN102790013B (zh) | 2011-05-16 | 2011-05-16 | Cmos晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102790013B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103837744B (zh) * | 2012-11-27 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的外部寄生电阻的测量方法 |
| CN103346125B (zh) * | 2013-06-24 | 2015-11-25 | 上海华力微电子有限公司 | 改善gp cmos器件的电性参数均一性的方法 |
| CN103337458B (zh) * | 2013-06-24 | 2015-11-25 | 上海华力微电子有限公司 | 改善半导体器件电性参数的方法 |
| CN110010468B (zh) * | 2018-01-05 | 2022-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197324A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | Cmos器件应力膜的形成方法和cmos器件 |
| CN101359685A (zh) * | 2007-07-31 | 2009-02-04 | 国际商业机器公司 | 半导体器件及制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569499B2 (en) * | 2006-03-28 | 2009-08-04 | Texas Instruments Incorporated | Semiconductor device made by multiple anneal of stress inducing layer |
| US7858482B2 (en) * | 2008-03-31 | 2010-12-28 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device using stress memorization |
| US7767534B2 (en) * | 2008-09-29 | 2010-08-03 | Advanced Micro Devices, Inc. | Methods for fabricating MOS devices having highly stressed channels |
| CN101740391B (zh) * | 2008-11-17 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管的制作方法 |
| US8232114B2 (en) * | 2009-01-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | RTP spike annealing for semiconductor substrate dopant activation |
| US8207043B2 (en) * | 2009-09-28 | 2012-06-26 | United Microelectronics Corp. | Method for fabricating a semiconductor device |
-
2011
- 2011-05-16 CN CN201110126339.2A patent/CN102790013B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197324A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | Cmos器件应力膜的形成方法和cmos器件 |
| CN101359685A (zh) * | 2007-07-31 | 2009-02-04 | 国际商业机器公司 | 半导体器件及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102790013A (zh) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5204763B2 (ja) | 埋め込み歪み層を有してフローティングボディ効果が減少されたｓｏｉトランジスタの製造方法 | |
| JP5204645B2 (ja) | 強化した応力伝送効率でコンタクト絶縁層を形成する技術 | |
| KR101608908B1 (ko) | 채널 영역에 대해 감소된 오프셋을 갖는 매립된 ｓｉ/ｇｅ 물질을 구비한 트랜지스터 | |
| US7855118B2 (en) | Drive current increase in transistors by asymmetric amorphization implantation | |
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| US7718506B2 (en) | Isolation structure for MOS transistor and method for forming the same | |
| US7732291B2 (en) | Semiconductor device having stressed etch stop layers of different intrinsic stress in combination with PN junctions of different design in different device regions | |
| WO2012055143A1 (zh) | 晶体管及其制造方法 | |
| CN110034067B (zh) | 半导体器件及其形成方法 | |
| US7144786B2 (en) | Technique for forming a transistor having raised drain and source regions with a reduced number of process steps | |
| CN102790013B (zh) | Cmos晶体管的制作方法 | |
| CN102054695B (zh) | 提高半导体元器件的性能的方法 | |
| US20060118915A1 (en) | Semiconductor substrate, semiconductor device and method of manufacturing the same | |
| JP2004282068A (ja) | 半導体装置の形成方法 | |
| CN105097511A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104752213A (zh) | 半导体结构的形成方法 | |
| US8039338B2 (en) | Method for reducing defects of gate of CMOS devices during cleaning processes by modifying a parasitic PN junction | |
| CN103972173B (zh) | Cmos晶体管的形成方法 | |
| CN102270572A (zh) | 侧墙及mos晶体管的形成方法 | |
| CN111987073B (zh) | 一种基于中子辐照的抗辐照加固soi器件及其制备方法 | |
| CN104282569A (zh) | Rfldmos的制作工艺方法 | |
| CN103021827A (zh) | 鳍式场效应管、cmos鳍式场效应管的形成方法 | |
| CN101393892B (zh) | 半导体器件的制造方法 | |
| CN102044492B (zh) | 用于制造半导体器件的方法 | |
| CN113257743B (zh) | 半导体器件、制作方法及三维存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |