CN105097511A - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN105097511A CN105097511A CN201410157805.7A CN201410157805A CN105097511A CN 105097511 A CN105097511 A CN 105097511A CN 201410157805 A CN201410157805 A CN 201410157805A CN 105097511 A CN105097511 A CN 105097511A
- Authority
- CN
- China
- Prior art keywords
- fin
- field effect
- crystal semiconductor
- semiconductor layer
- formula field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法,所述鳍式场效应晶体管的形成方法包括:提供半导体衬底;在所述半导体衬底上形成第一鳍部;在半导体衬底上形成表面与第一鳍部的顶部表面齐平的隔离材料层;对第一鳍部进行迁移率增强离子注入,在第一鳍部的顶端形成注入区;对所述注入区进行局部再结晶处理,使所述注入区成为包含注入离子的单晶半导体层,所述单晶半导体层的空穴迁移率大于所述单晶半导体层下方的第一鳍部的空穴迁移率;刻蚀所述隔离材料层,形成表面与单晶半导体层的底面齐平的隔离层;形成横跨所述单晶半导体层的第一栅极结构。所述方法能够提高形成的鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展,工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,以获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,鳍式场效应晶体管(FinFET)作为一种多栅器件得到了广泛的关注。
现有技术中的鳍式场效应晶体管采用的鳍部材料一般为硅,即所述鳍式场效应晶体管的沟道区域材料为硅。
由于N型鳍式场效应晶体管中的载流子为电子,电子在硅中迁移率较大,使得所述N型鳍式场效应晶体管具有较高的饱和电流。
而对于P型鳍式场效应晶体管,由于P型鳍式场效应晶体管的载流子为空穴,而空穴在硅中的迁移率较低,导致PMOS晶体管的饱和电流较低。
所述P型鳍式场效应晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法,提高P型鳍式场效应晶体管的性能。
为解决上述问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成凸起的第一鳍部;在所述半导体衬底上形成隔离材料层,所述隔离材料层覆盖第一鳍部的侧壁表面,并且所述隔离材料层的表面与所述第一鳍部的顶部表面齐平;对所述第一鳍部进行迁移率增强离子注入,在第一鳍部的顶端形成注入区,所迁移率增强离子注入的注入离子用于增强空穴的迁移率;对所述注入区进行局部再结晶处理,使所述注入区成为包含注入离子的单晶半导体层,所述单晶半导体层的空穴迁移率大于所述单晶半导体层下方的第一鳍部的空穴迁移率;刻蚀所述隔离材料层,形成隔离层,使所述隔离层的表面与单晶半导体层的底面齐平;形成横跨所述单晶半导体层的第一栅极结构,所述第一栅极结构覆盖部分单晶半导体层和部分隔离层。
可选的,所述局部再结晶处理的方法为激光熔融退火工艺。
可选的,所述半导体衬底的材料为单晶硅,所述迁移率增强离子注入的离子为锗。
可选的,所述迁移率增强离子注入的锗等离子体的剂量小于1E17atom/cm2,注入能量小于3KeV,注入浓度小于或等于55%。
可选的,所述激光熔融退火工艺采用的激光波长为308nm~518nm,能量为1/cm2~3J/cm2,温度为1000℃~1300℃,退火时间为50ms~20s。
可选的,所述局部再结晶处理工艺使所述单晶半导体层受到压应力作用。
可选的,所述单晶半导体层的材料为单晶锗硅或单晶锗。
可选的,还包括在进行局部再结晶处理之前,对所述第一鳍部进行阈值调整注入。
可选的,所述阈值调整注入的离子为P型离子,至少包括B、Ga或In中的一种离子。
可选的,所述阈值调整注入在对第一鳍部进行所述迁移率增强离子注入之后进行。
可选的,所述第一鳍部顶部宽度小于底部宽度,并且所述第一鳍部的侧壁与半导体衬底之间的锐角夹角为70°~85°。
可选的,所述单晶半导体层的厚度小于或等于进行迁移率增强离子注入之前的第一鳍部厚度的1/2。
可选的,所述第一鳍部的高度为80nm~100nm,所述单晶半导体层的厚度为30nm~50nm。
可选的,所述半导体衬底包括第一区域和第二区域,所述第一鳍部形成在第一区域上,还包括:在第二区域上形成第二鳍部,所述隔离材料层还覆盖第二鳍部的侧壁表面并且与第二鳍部的表面顶部表面齐平。
可选的,还包括:在形成所述隔离材料层之后,对第二区域进行P型离子注入,在半导体衬底的第二区域内形成P阱;对第一区域进行N型离子注入,在半导体衬底的第一区域内形成N阱;然后再对第一鳍部进行所述迁移率增强离子注入。
可选的,还包括:在隔离层上形成横跨所述第二鳍部的第二栅极结构。
可选的,所述第一栅极结构包括位于单晶半导体层和隔离层表面的第一栅介质层、位于所述第一栅介质层表面的第一栅极;所述第二栅极结构包括第二鳍部和隔离层表面的第二栅介质层和位于所述第二栅介质层表面的第二栅极。
可选的,还包括:在所述第一栅极结构两侧的单晶半导体层内形成第一源漏极,在第二栅极两侧的第二鳍部内形成第二源漏极。
可选的,所述第一鳍部和第二鳍部顶部还形成有掩膜层,所述隔离材料层的表面与所述掩膜层的表面齐平。
为解决上述问题,本发明的技术方案还提供一种采用上述方法形成的鳍式场效应晶体管,包括:半导体衬底;位于半导体衬底上凸起的鳍部,所述鳍部包括位于半导体衬底表面的第一鳍部和所述第一鳍部上方的单晶半导体层,所述单晶半导体层的空穴迁移率大于所述第一鳍部的空穴迁移率;位于所述半导体衬底上的隔离层,所述隔离层覆盖第一鳍部的侧壁,并且所述隔离层的表面与单晶半导体层的底面齐平;横跨所述单晶半导体层的第一栅极结构,所述第一栅极结构覆盖部分单晶半导体层和部分隔离层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案,在半导体衬底上形成凸起的第一鳍部以及隔离材料层,所述隔离材料层的表面与第一鳍部表面齐平;然后对所述第一鳍部进行迁移率增强离子注入,在第一鳍部的顶端形成注入区;然后对所述注入区进行局部再结晶处理,使注入区成为包含注入离子的单晶半导体层,通过局部再结晶处理形成的单晶半导体层没有缺陷,载流子在单晶半导体层内迁移的过程中不会受到缺陷的散射作用,具有较高的迁移率,并且,由于所述注入离子能够增强空穴的迁移率,从而使所述单晶半导体层的空穴迁移率大于所述单晶半导体层下方的第一鳍部的空穴迁移率;然后再刻蚀所述隔离材料层,形成隔离层,使隔离层的表面与单晶半导体层的顶部表面齐平,暴露出所述单晶半导体层;在所述隔离层上形成横跨所述单晶半导体层的第一栅极结构,使所述鳍式场效应晶体管的沟道区域位于所述单晶半导体层内,使得所述沟道区域的空穴载流子迁移率提高,从而提高形成的P型鳍式场效应晶体管的性能。并且所述局部再结晶处理只针对所述注入区进行,不会影响到所述第一鳍部以外的区域,从而避免影响晶体管其他部分的电性参数,避免在所述结晶处理过程中对晶体管其他电学性能产生不良的影响。
进一步的,所述局部再结晶工艺能够使所述单晶半导体层受到压应力作用,所述压应力作用可以进一步提高空穴载流子的迁移率,提高P型鳍式场效应晶体管的性能。
进一步的,所述局部再结晶处理的方法为激光熔融退火工艺。激光熔融退火工艺具有高能量,高效率,以及熔融深度可控的优点。通过激光熔融退火工艺可以短时间内使所述注入区内的材料形成熔融状态,在冷却过程中注入区内的材料通过液相外延生长完成从非晶到晶态的转变,从而完全消除所述注入区内的晶格缺陷。并且,所述激光熔融退火工艺可以较好的控制熔融退火的范围和深度,所以在退火过程中不会影响到其他区域,避免在退火过程中其他区域内的掺杂离子大量扩散而影响晶体管的性能。
附图说明
图1至图7是本发明的实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述,现有技术中形成的P型鳍式场效应晶体管的性能需要进一步提高。
研究发现,P型鳍式场效应晶体管的空穴载流子在锗或锗硅材料中的迁移速率大于在硅中的迁移速率,采用锗或锗硅材料作为鳍部的材料可以提高P型鳍式场效应晶体管的空穴迁移率,从而提高P型鳍式场效应晶体管的性能。在一个实施例中,可以通过在衬底上外延形成锗层或锗硅层,然后对所述锗层或锗硅层进行刻蚀,作为P型鳍式场效应晶体管的沟道区域。但是采用外延工艺形成单晶锗层的产率较低、成本较高,并且采用外延工艺形成的锗层或锗硅层内的缺陷较多,会降低形成的晶体管的沟道区域的质量,影响晶体管的性能。并且,采用外延锗层形成P型鳍式场效应晶体管,需要与N型鳍式场效应晶体管分开形成,需要增加芯片制造的工艺步骤和成本。
在另一个实施例中,也可以在半导体衬底上形成介质层,然后在介质层内形成暴露部分半导体衬底的凹槽,再在所述凹槽内沉积锗或锗硅材料,以形成鳍部。所述凹槽的宽度不能不能过小,以避免在沉积过程中出现空洞等问题,从而形成的鳍部尺寸也受到限制,不利于芯片集成度的提高。并且,为了提高形成的鳍式场效应晶体管的栅极结构的沉积质量以及沟道区域内的电流密度的均匀性,一般需要形成上窄下款具有倾斜侧壁的鳍部,而采用上述方法很难形成所述上窄下宽的鳍部。
本发明的技术方案提出一种鳍式场效应晶体管的形成方法,对P型鳍式场效应晶体管的鳍部进行离子注入,形成注入区,然后对所述注入区进行激光熔融退火处理,形成单晶半导体材料层,并且去除所述单晶半导体层内的缺陷,从而提高形成的P型鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图1,提供半导体衬底100,所述半导体衬底100包括第一区域I,在所述半导体衬底100的第一区域I上形成凸起的第一鳍部101。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料,所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型,因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中,所述半导体衬底100的材料为单晶硅。
本实施例中,所述半导体衬底100还包括第二区域II,并且同时在所述半导体衬底100的第二区域II上形成凸起的第二鳍部102。
本实施例中,所述第一区域I用于形成P型鳍式场效应晶体管,所述第二区域II用于形成N型鳍式场效应晶体管。所述第一区域I和第二区域II可以相邻或不相邻,本实施例中,所述第一区域I和第二区域II为相邻区域,使所述N型鳍式场效应晶体管和P型鳍式场效应晶体管构成CMOS晶体管。
本实施例中,在所述半导体衬底100上形成外延层之后,刻蚀所述外延层形成所述第一鳍部101和第二鳍部102。具体的,在所述外延层表面形成掩膜层110之后,以所述掩膜层110为掩膜刻蚀所述外延层,形成第一鳍部101和第二鳍部102。所述外延层的材料为单晶硅。单晶硅材料中电子的载流子迁移率大于空穴的载流子迁移率,所以现有技术直接在所述第一鳍部101上形成的P型鳍式场效应晶体管的空穴载流子的迁移率有待进一步提高。
本实施例中,所述第一鳍部101和第二鳍部102的顶部宽度小于底部宽度,并且所述第一鳍部101的侧壁与半导体衬底100之间的锐角夹角为70°~85°,所述第二鳍部102的侧壁与半导体衬底100之间的锐角夹角为70°~85°。
所述第一鳍部101和第二鳍部102的高度为80nm~100nm,在本发明的其他所述例中,所述第一鳍部101和第二鳍部102的高度可以根据具体的器件要求选择合适的高度。
在本发明的其他实施例中,还可以通过刻蚀所述半导体衬底100形成所述第一鳍部101和第二鳍部102。
所述第一鳍部101和第二鳍部102的数量可以大于或等于一个,本实施例中,以一个第一鳍部101、一个第二鳍部102作为示例。
本实施例中,在形成所述第一鳍部101和第二鳍部102之后,保留所述第一鳍部101和第二鳍部102上的掩膜层110,所述掩膜层110可以在后续工艺中保护第一鳍部101和第二鳍部102的顶部表面,并且作为后续形成隔离材料层的平坦化停止层。
请参考图2,在所述半导体衬底100上形成隔离材料层200,所述隔离材料层200的表面与第一鳍部101和第二鳍部102的顶部表面齐平。
所述隔离材料层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料,后续刻蚀所述隔离材料层200形成隔离层,作为相邻鳍部之间的隔离结构,以及后续形成的第一栅极结构、第二栅极结构与半导体衬底100之间的隔离结构。
所述隔离材料层200的形成方法包括:在所述半导体衬底100上沉积隔离材料,所述隔离材料覆盖第一鳍部101和第二鳍部102,并且填充满所述第一鳍部101和第二鳍部102之间的凹槽;以所述掩膜110为研磨停止层,采用化学机械研磨工艺对所述隔离材料进行平坦化处理,形成隔离材料层200,使所述隔离材料层200的表面与掩膜层110的表面齐平。
在本发明的其他实施例中,在形成所述第一鳍部101和第二鳍部102之后,可以去除所述第一鳍部101和第二鳍部102顶部的掩膜层110,后续以所述第一鳍部101和第二鳍部102的顶部表面作为研磨停止层,形成所述隔离材料层200,使所述隔离材料层200的表面与第一鳍部101、第二鳍部102的顶部表面齐平。
请参考图3,在所述第一区域I上形成第一掩膜层201,暴露出第二区域II上的隔离材料层200和掩膜层110,对所述半导体衬底100的第二区域II进行P型离子注入,在半导体衬底100的第二区域II内形成P阱112。
所述第一掩膜层201能够阻挡离子的注入,本实施例中,所述第一掩膜层201的材料为光刻胶。形成所述第一掩膜层201的方法包括:采用旋涂工艺在所述隔离材料层200和掩膜层110表面形成光刻胶层之后,对所述光刻胶层进行曝光显影,去除位于第二区域II上方的光刻胶层之后,形成位于第一区域I上的第一掩膜层201。
本实施例中,由于后续在第二区域II上形成NMOS晶体管,所以需要在所述第二区域II内形成P阱。所述P型离子注入的离子至少包括B、Ga或In中的一种离子。
可以通过调整所述P型离子的注入能量,使所述P型离子的注深度位于半导体衬底100的第二区域II内,从而使注入离子均位于所述第入二区域II内形成P阱112。由于所述隔离材料层200的表面与掩膜层110的表面齐平,使得在进行所述P型离子注入时,注入离子经过的材料层的厚度一致,不同位置处的P阱112的位置容易控制。本实施例中,所述P阱位于半导体衬底100的上表面内,所述第二鳍部102位于所述P阱112表面。
所述第二鳍部102顶部的掩膜层110在所述P型离子注入的过程中,能够保护所述第二鳍部102的顶部表面,避免在注入过程中使第二鳍部102的顶部表面出现损伤。
请参考图4,去除所述第一掩膜层201(请参考图3)之后,在第二区域II上形成第二掩膜层202,暴露出第一区域I上的隔离材料层200和掩膜层110,对所述半导体衬底100的第一区域I进行N型离子注入,在半导体衬底100的第一区域I内形成N阱111。
可以采用灰化或湿法腐蚀工艺去除所述第一掩膜层201,本实施例中,采用灰化工艺去除所述第一掩膜层201之后,再形成所述第二掩膜层202。
所述第二掩膜层202能够阻挡离子的注入,本实施例中,所述第二掩膜层202的材料为光刻胶。形成所述第二掩膜层202的方法包括:采用旋涂工艺在所述隔离材料层200和掩膜层110表面形成光刻胶层之后,对所述光刻胶层进行曝光显影,去除位于第一区域I上方的光刻胶层之后,形成位于第二区域II上的第二掩膜层202。
本实施例中,由于后续在第一区域I上形成PMOS晶体管,所以需要在所述第一区域I内形成N阱。所述N型离子注入的离子至少包括P、As或Sb中的一种离子。
可以通过调整所述N型离子的注入能量,使所述N型离子的注入深度位于半导体衬底100的第一区域I内,从而使注入离子均位于所述第一区域I内形成N阱111。由于所述隔离材料层200的表面与掩膜层110的表面齐平,使得在进行所述N型离子注入时,注入离子经过的材料层的厚度一致,不同位置处的N阱111的注入深度容易控制。所述第一鳍部101顶部的掩膜层110在所述N型离子注入的过程中,能够保护所述第一鳍部101的顶部表面,避免在注入过程中使第一鳍部101的表面出现损伤。
本实施例中,所述第一区域I内的N阱111与第二区域II内的P阱112的深度和厚度相同。
本实施例中,先形成位于第二区域II内的P阱之后,再形成位于第一区域I内的N阱,可以使所述第二区域II上的第二掩膜层202继续作为后续对第一鳍部101进行迁移率增强离子注入的掩膜,可以节约工艺步骤。
在本发明的其他实施例中,也可以先在所述第一区域I内形成N阱之后,再在所述第二区域II内形成P阱,然后再在第二区域II上形成后续进行迁移率增强离子注入的掩膜。
请参考图5,对所述第一鳍部101进行迁移率增强离子注入,所述注入离子用于增强空穴的迁移率。
所述迁移率增强离子注入以所述第二掩膜202为掩膜进行离子注入。本实施例中,所述迁移率增强离子注入的离子为锗离子。由于所述第一区域I上待形成的晶体管为P型鳍式场效应晶体管,所述P型鳍式场效应晶体管的载流子为空穴。在本发明的其他实施例中,所述迁移率增强离子注入的离子还可以是其他可以增强空穴载流子迁移率的离子。
本实施例中,所述迁移率增强离子注入的剂量小于1E17atom/cm2,注入能量小于3KeV。本实施例中,所述迁移率增强离子注入在所述第一鳍部101内形成锗离子掺杂的注入区101a。所述注入区101a的厚度小于第一鳍部101的高度,使所述注入区101a下方还有部分厚度的未被掺杂的第一鳍部101。
所述注入区101a内的锗离子的浓度可以小于55%以降低所述迁移率增强离子注入的难度。所述注入区101a的最大掺杂浓度处位于整个第一鳍部101的高度的1/2以上位置处,以利于后续在退火过程中在第一鳍部的上部分形成单晶锗或锗硅层。在本发明的其他实施例中,所述注入区502内的锗含量大于50%。在本发明的其他实施例中,所述注入区502内的锗含量小于50%。
在本发明的其他实施例中,也可以对整个第一鳍部101进行迁移率增强离子注入,使整个第一鳍部101成为注入区。
所述迁移率增强离子注入会破坏第一鳍部101内的晶格结构,使所述注入区101a的材料成为非晶锗硅层,所述非晶锗硅层内存在大量由于离子注入产生的晶格缺陷,尤其在所述注入区101a与下方的第一鳍部101之间的界面上存在大量的射程末端缺陷,所述缺陷会对载流子产生强烈的散射作用,从而降低载流子在所述注入区101a内的迁移速率。
本实施例中,还可以对所述第一鳍部进行阈值调整注入,所述阈值调整注入的离子为P型离子,至少包括B、Ga或In中的一种离子。本实施例中,在对第一鳍部进行所述迁移率增强离子注入之后进行所述阈值调整注入,以调整后续形成的P型鳍式场效应晶体管的阈值电压。
在本发明的其他实施例中,也可以在对所述第一鳍部进行阈值调整注入之后,再进行所述迁移率增强离子注入。
请参考图6,对所述注入区101a(请参考图5)进行局部再结晶处理,使所述注入区101a成为包含注入离子的单晶半导体层101b,所述单晶半导体层101b的空穴迁移率大于所述单晶半导体层101a下方的第一鳍部101的空穴迁移率。
所述局部再结晶处理可以将所述非晶结构的注入区101a的材料结晶化,从而可以降低所述注入区101a内的缺陷数量形成单晶半导体层101b,并且不会影响到所述单晶半导体层101b以外区域的材料性质,从而提高所述单晶半导体层101b内的载流子迁移率。而且,所述单晶半导体层101b表面具有较高的平整度,可以提高后续在所述单晶半导体层表面形成的栅极结构的质量。并且,所述再结晶处理,还可以使所述单晶半导体层101b的材料具有应力,进一步提高所述单晶半导体层101b内载流子的迁移率。
传统的半导体材料的再结晶处理过程,一般是采用高温退火工艺,将待结晶的材料加热至该材料的熔点以上,然后冷却结晶化,形成晶体结构。传统的高温退火工艺,需要将整个基片放入真空炉中,并且,所述高温退火工艺,需要较高温度和较长时间,在这个过程中,容易使基片表面遭到污染,而且,除了待结晶区域外,基片的其他区域的材料由于长时间加热,电学参数会变坏,例如半导体衬底内的阱区掺杂离子大量扩散等,会导致晶体管其他性能变差,而且,常规的退火工艺即使在高达1150℃下退火仍然不能彻底消除结晶缺陷。
为了避免对在将注入区101a内的非晶锗硅转变成晶体材料的过程中,对晶体管其他区域的材料产生影响,只可以对所述注入区101a进行局部再结晶处理,并且所述再结晶处理的时间要短,可以避免在长时间的局部再结晶处理过程中,使注入区被外界杂质离子污染。
本实施例中,采用激光熔融退火工艺进行上述局部再结晶处理。使用高功率密度的激光辐照所述注入区101a,并且调整所述激光的辐照范围,避免对所述注入区101a以外的区域造成影响。所述激光辐照可以使注入区101a的温度急剧升高,当所述温度到达非晶锗硅的熔融阈值后,可以使所述注入区101a内的材料形成熔融状态,在熔融状态下,所述注入区101a内的材料通过液相外延生长,原子重新排列,使所述注入区101a的材料完成从非晶到单晶态的转变,从而彻底消除所述注入区101a内的晶格缺陷。并且,可以通过激光的入射深度和入射面积控制所述激光熔融退火工艺的退火深度和退火面积,使注入区101a与第一鳍部101界面上的锗硅材料完全熔融化后外延生长,完全消除所述注入区101a与第一鳍部接触面上的射程末端缺陷,使形成的单晶半导体层101b与第一鳍部101之间的界面质量提高。并且由于所述激光熔融退火只对所述注入区101a进行,所以不影响其他部分的材料层,避免其他区域的材料层在高温下发生电性参数的变化。本实施例中,可以通过所述局部再结晶处理的温度,避免使半导体衬底100内的N阱和P阱的掺杂离子分布发生变化。
具体的,所述激光熔融退火工艺采用的激光波长为308nm~518nm,能量为1J/cm2~3J/cm2,温度为1000℃~1300℃。
本实施例中,所述激光的波长为308nm,能量为2.5J/cm2,温度为1200℃,退火时间为50ms~20s。所述激光熔融退火工艺的温度小于硅的熔点,大于锗的熔点,从而不会影响到半导体衬底100以及注入区101a下方的第一鳍部101的材料。在进行所述激光熔融退火的过程中,所述注入区101a内的材料沿所述注入区101a下方的材料层的晶格结构重新外延生长,所述注入区101a内的硅原子沿着注入区101a下方的第一鳍部101的单晶硅的晶格结构外延形成单晶硅层并逐渐过渡至单晶锗层,形成材料为单晶锗层的单晶半导体层101b。
在本发明的其他所述例中,所述注入区锗离子的浓度小于50%,在外延生长过程中,可能形成单晶锗硅层,作为单晶半导体层101b。
在本发明的其他实施例中,所述单晶半导体层101b还可以是单晶锗硅层与单晶锗层的堆叠结构。
所述单晶半导体层101b的厚度小于或等于未进行迁移率增强离子注入之前的第一鳍部的厚度的1/2,所述单晶半导体层101b的厚度为30nm~50nm。
由于所述单晶半导体层内没有缺陷,载流子在所述单晶半导体层内迁移的过程中不会受到缺陷的散射作用,并且由于单晶锗或单晶锗硅内的空穴迁移率大于单晶硅层的空穴迁移率,从而使得所述单晶半导体层101b的空穴迁移率大于所述单晶半导体层101b下方的第一鳍部101的空穴迁移率。
并且由于所述单晶半导体层101b内的锗-锗键或锗-硅键的长度大于硅-硅键的长度,从而使所述单晶半导体层101b会受到其下方的第一鳍部101的压应力作用,所述压应力可以进一步提高所述单晶半导体层101b的空穴载流子的迁移率,从而进一步提高形成的P型鳍式场效应晶体管的性能。
由于所述单晶半导体层101b直接在所述第一鳍部101内形成,并且,所述第一鳍部101受到两侧的隔离材料层的限定作用,使得最终形成的单晶半导体层101b同样具有倾斜侧壁,并且与第一鳍部101的侧壁的倾斜角度相同。所述倾斜侧壁有利于提高后续在所述单晶半导体层101b上形成的第一栅极结构的沉积质量,并且,有助于提高后续在所述单晶半导体层101b内的沟道区域内的电流密度的均匀性,并且有利于后续在形成第一栅极结构侧壁表面的侧墙过程中,去除位于单晶半导体层101b侧壁表面的侧墙材料。
请参考图7,刻蚀所述隔离材料层200(请参考图6),形成隔离层201,使所述隔离层201的表面与单晶半导体层101b的底面齐平。
可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述隔离材料层200,以形成所述隔离层201,并且通过控制所述干法刻蚀或湿法刻蚀工艺的时间调整所述隔离层201的厚度,使所述隔离层201的表面与单晶半导体层101b的底部表面齐平,暴露出所述单晶半导体层101b及其顶部的掩膜层110。
后续可以去除所述掩膜层110,然后在所述隔离层201表面形成横跨所述单晶半导体层101b的第一栅极结构以及横跨所述第二鳍部102的第二栅极结构。
所述第一栅极结构覆盖部分单晶半导体层101b,使得所述第一区域I上的P型鳍式场效应晶体管的沟道区域位于所述单晶半导体层101b内,使所述沟道区域具有较高的空穴载流子迁移率,从而可以提高所述P型鳍式场效应晶体管的性能。
所述第一栅极结构包括位于单晶半导体层和隔离层表面的第一栅介质层、位于所述第一栅介质层表面的第一栅极;所述第二栅极结构包括第二鳍部和隔离层表面的第二栅介质层和位于所述第二栅介质层表面的第二栅极。可以同时形成所述第一栅极结构和第二栅极结构,具体的形成所述第一栅极结构和第二栅极结构的方法包括:在所述隔离层201表面、单晶半导体层101b表面和第二鳍部202表面依次形成栅介质材料层和栅极材料层之后,对所述栅介质材料层和栅极材料层进行图形化,形成所述第一栅极结构和第二栅极结构。
后续还包括在所述第一栅极结构两侧的单晶半导体层110b内形成P型掺杂的第一源漏极,在第二栅极结构两侧的第二鳍部102内形成N型掺杂的第二源漏极,从而在第一区域I上形成P型鳍式场效应晶体管,在第二区域II上形成N型鳍式场效应晶体管。
在形成所述第一源漏极、第二源漏极之前,还可以在所述第一栅极结构、第二栅极结构的侧壁表面形成侧墙。
综上所述,在第一区域I的第一鳍部内通过迁移率增强离子注入在第一鳍部内形成注入区之后,对所述注入区采用局部再结晶处理,形成单晶半导体层,所述单晶半导体层的空穴载流子迁移率大于第一鳍部的空穴载流子迁移率,后续再形成横跨所述单晶半导体层的第一栅极结构,可以提高第一区域I上形成的鳍式场效应晶体管的空穴载流子迁移率,从而提高所述鳍式场效应晶体管的性能。本实施例还可以在形成所述第一区域I上的P型鳍式场效应晶体管的同时,在第二区域II上形成N型鳍式场效应晶体管,所述P型鳍式场效应晶体管与N型鳍式场效应晶体管构成CMOS晶体管,并且所述P型鳍式场效应晶体管的饱和电流与N型鳍式场效应晶体管的饱和电流匹配,可以提高形成的CMOS晶体管的性能。
本发明的实施例还提供一种采用上述方法形成的鳍式场效应晶体管。
请参考图7,所述鳍式场效应晶体管包括:半导体衬底100;位于半导体衬底100上凸起的鳍部,所述鳍部包括位于半导体衬底100表面的第一鳍部101和所述第一鳍部101上方的单晶半导体层101b,所述单晶半导体层101b的空穴迁移率大于所述第一鳍部101的空穴迁移率;位于所述半导体衬底100上的隔离层201,所述隔离层201覆盖第一鳍部101的侧壁,并且所述隔离层201的表面与单晶半导体层101b的底面齐平。
所述鳍式场效应晶体管还包括横跨所述单晶半导体层101b的第一栅极结构,所述第一栅极结构覆盖部分单晶半导体层101b和部分隔离层201,使所述鳍式场效应晶体管的沟道区域位于所述单晶半导体层101b内。由于所述单晶半导体层101b的空穴载流子迁移率大于所述第一鳍部101的空穴载流子迁移率,从而可以提高所述鳍式场效应晶体管的性能。
本实施例中,所述半导体衬底包括第一区域I和第二区域II,所述第一鳍部101形成在第一区域I上,所述第二区域II上还具有第二鳍部102,以及横跨所述第二鳍部102的第二栅极结构。所述半导体衬底100的第一区域I内还具有N阱111,所述半导体衬底100的第二区域II内还具有P阱112。
所述鳍式场效应晶体管还包括位于第一栅极结构两侧的单晶半导体层内的第一源漏极和位于第二栅极结构两侧的第二鳍部内的第二源漏极。
所述第一区域I上的鳍式场效应晶体管具有较高的空穴迁移率,可以提高所述第一区域I上的鳍式场效应晶体管的性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成凸起的第一鳍部;
在所述半导体衬底上形成隔离材料层,所述隔离材料层覆盖第一鳍部的侧壁表面,并且所述隔离材料层的表面与所述第一鳍部的顶部表面齐平;
对所述第一鳍部进行迁移率增强离子注入,在第一鳍部的顶端形成注入区,所迁移率增强离子注入的注入离子用于增强空穴的迁移率;
对所述注入区进行局部再结晶处理,使所述注入区成为包含注入离子的单晶半导体层,所述单晶半导体层的空穴迁移率大于所述单晶半导体层下方的第一鳍部的空穴迁移率;
刻蚀所述隔离材料层,形成隔离层,使所述隔离层的表面与单晶半导体层的底面齐平;
形成横跨所述单晶半导体层的第一栅极结构,所述第一栅极结构覆盖部分单晶半导体层和部分隔离层。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述局部再结晶处理的方法为激光熔融退火工艺。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,所述半导体衬底的材料为单晶硅,所述迁移率增强离子注入的离子为锗。
4.根据权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,所述迁移率增强离子注入的锗等离子体的剂量小于1E17atom/cm2,注入能量小于3KeV,注入浓度小于或等于55%。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法,其特征在于,所述激光熔融退火工艺采用的激光波长为308nm~518nm,能量为1/cm2~3J/cm2,温度为1000℃~1300℃,退火时间为50ms~20s。
6.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述局部再结晶处理工艺使所述单晶半导体层受到压应力作用。
7.根据权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,所述单晶半导体层的材料为单晶锗硅或单晶锗。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,还包括在进行局部再结晶处理之前,对所述第一鳍部进行阈值调整注入。
9.根据权利要求8所述的鳍式场效应晶体管的形成方法,其特征在于,所述阈值调整注入的离子为P型离子,至少包括B、Ga或In中的一种离子。
10.根据权利要求8所述的鳍式场效应晶体管的形成方法,其特征在于,在对第一鳍部进行所述迁移率增强离子注入之后进行所述阈值调整注入。
11.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一鳍部顶部宽度小于底部宽度,并且所述第一鳍部的侧壁与半导体衬底之间的锐角夹角为70°~85°。
12.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述单晶半导体层的厚度小于或等于进行迁移率增强离子注入之前的第一鳍部厚度的1/2。
13.根据权利要求12所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一鳍部的高度为80nm~100nm,所述单晶半导体层的厚度为30nm~50nm。
14.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述半导体衬底包括第一区域和第二区域,所述第一鳍部形成在第一区域上,还包括:在第二区域上形成第二鳍部,所述隔离材料层还覆盖第二鳍部的侧壁表面并且与第二鳍部的表面顶部表面齐平。
15.根据权利要求14所述的鳍式场效应晶体管的形成方法,其特征在于,还包括:在形成所述隔离材料层之后,对第二区域进行P型离子注入,在半导体衬底的第二区域内形成P阱;对第一区域进行N型离子注入,在半导体衬底的第一区域内形成N阱;然后再对第一鳍部进行所述迁移率增强离子注入。
16.根据权利要求14所述的鳍式场效应晶体管的形成方法,其特征在于,还包括:在隔离层上形成横跨所述第二鳍部的第二栅极结构。
17.根据权利要求16所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一栅极结构包括位于单晶半导体层和隔离层表面的第一栅介质层、位于所述第一栅介质层表面的第一栅极;所述第二栅极结构包括第二鳍部和隔离层表面的第二栅介质层和位于所述第二栅介质层表面的第二栅极。
18.根据权利要求17所述的鳍式场效应晶体管的形成方法,其特征在于,还包括:在所述第一栅极结构两侧的单晶半导体层内形成第一源漏极,在第二栅极两侧的第二鳍部内形成第二源漏极。
19.根据权利要求14所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一鳍部和第二鳍部顶部还形成有掩膜层,所述隔离材料层的表面与所述掩膜层的表面齐平。
20.根据权利要求1至19中任一项权利要求所述的方法所形成的鳍式场效应晶体管,其特征在于,包括:
半导体衬底;
位于半导体衬底上凸起的鳍部,所述鳍部包括位于半导体衬底表面的第一鳍部和所述第一鳍部上方的单晶半导体层,所述单晶半导体层的空穴迁移率大于所述第一鳍部的空穴迁移率;
位于所述半导体衬底上的隔离层,所述隔离层覆盖第一鳍部的侧壁,并且所述隔离层的表面与单晶半导体层的底面齐平;
横跨所述单晶半导体层的第一栅极结构,所述第一栅极结构覆盖部分单晶半导体层和部分隔离层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410157805.7A CN105097511B (zh) | 2014-04-18 | 2014-04-18 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410157805.7A CN105097511B (zh) | 2014-04-18 | 2014-04-18 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097511A true CN105097511A (zh) | 2015-11-25 |
CN105097511B CN105097511B (zh) | 2018-09-07 |
Family
ID=54577670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410157805.7A Active CN105097511B (zh) | 2014-04-18 | 2014-04-18 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097511B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106816464A (zh) * | 2015-12-01 | 2017-06-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置的制造方法 |
CN107017206A (zh) * | 2016-01-27 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体装置及制造方法 |
CN107437544A (zh) * | 2016-05-27 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
CN108257917A (zh) * | 2016-12-28 | 2018-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111710649A (zh) * | 2020-05-13 | 2020-09-25 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070221956A1 (en) * | 2006-03-23 | 2007-09-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
US20110097881A1 (en) * | 2009-10-23 | 2011-04-28 | Imec | Method of Forming Mono-Crystalline Germanium or Silicon Germanium |
CN103187418A (zh) * | 2011-12-30 | 2013-07-03 | 台湾积体电路制造股份有限公司 | 一种CMOS FinFET器件及其形成方法 |
CN103187297A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的制作方法 |
CN103715261A (zh) * | 2012-10-04 | 2014-04-09 | 国际商业机器公司 | 半导体合金鳍片场效应晶体管及其形成方法 |
-
2014
- 2014-04-18 CN CN201410157805.7A patent/CN105097511B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070221956A1 (en) * | 2006-03-23 | 2007-09-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
US20110097881A1 (en) * | 2009-10-23 | 2011-04-28 | Imec | Method of Forming Mono-Crystalline Germanium or Silicon Germanium |
CN103187418A (zh) * | 2011-12-30 | 2013-07-03 | 台湾积体电路制造股份有限公司 | 一种CMOS FinFET器件及其形成方法 |
CN103187297A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的制作方法 |
CN103715261A (zh) * | 2012-10-04 | 2014-04-09 | 国际商业机器公司 | 半导体合金鳍片场效应晶体管及其形成方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106816464A (zh) * | 2015-12-01 | 2017-06-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置的制造方法 |
CN106816464B (zh) * | 2015-12-01 | 2020-03-20 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置的制造方法 |
CN107017206A (zh) * | 2016-01-27 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体装置及制造方法 |
CN107017206B (zh) * | 2016-01-27 | 2020-06-23 | 台湾积体电路制造股份有限公司 | 半导体装置及制造方法 |
US10714615B2 (en) | 2016-01-27 | 2020-07-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for FinFET devices |
US10868180B2 (en) | 2016-01-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for FinFET devices |
CN107437544A (zh) * | 2016-05-27 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
CN108257917A (zh) * | 2016-12-28 | 2018-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN108257917B (zh) * | 2016-12-28 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111710649A (zh) * | 2020-05-13 | 2020-09-25 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法 |
CN111710649B (zh) * | 2020-05-13 | 2023-10-13 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097511B (zh) | 2018-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100597460B1 (ko) | 반도체 소자의 트랜지스터 및제조방법 | |
KR101822267B1 (ko) | Finfet 디바이스들 내의 펀치스루 스토퍼 영역들의 형성 | |
JP4777987B2 (ja) | 異なる材料から成る構成素子を有する半導体トランジスタ及び形成方法 | |
US9263549B2 (en) | Fin-FET transistor with punchthrough barrier and leakage protection regions | |
KR100954874B1 (ko) | 채널 영역에서 레트로그레이드 도펀트 프로필을 구비한반도체 디바이스 및 그 제조 방법 | |
US7247547B2 (en) | Method of fabricating a field effect transistor having improved junctions | |
KR101811109B1 (ko) | 스크리닝층을 갖는 깊게 공핍된 mos 트랜지스터 및 그 방법 | |
CN103594496B (zh) | 半导体器件及其制造方法 | |
KR100281110B1 (ko) | 반도체소자및그제조방법 | |
KR20130014041A (ko) | 치환 소스/드레인 finfet 제조 | |
CN102339859B (zh) | Mos晶体管及其形成方法 | |
WO2012055143A1 (zh) | 晶体管及其制造方法 | |
CN105097511A (zh) | 鳍式场效应晶体管及其形成方法 | |
CN105448832A (zh) | 一种半导体器件的制作方法 | |
CN104752211A (zh) | 鳍式场效应晶体管及其形成方法 | |
TW201618280A (zh) | Cmos中之n++及p++電晶體汲極區的通用接點 | |
CN104576721B (zh) | 一种具有电场集中效果增强开态电流的隧穿场效应晶体管 | |
CN102790013B (zh) | Cmos晶体管的制作方法 | |
CN104752213A (zh) | 半导体结构的形成方法 | |
CN104681436A (zh) | Pmos晶体管的形成方法 | |
CN111987073B (zh) | 一种基于中子辐照的抗辐照加固soi器件及其制备方法 | |
CN109087859A (zh) | 一种半导体器件的制造方法 | |
CN105529360B (zh) | 半导体器件及其形成方法 | |
CN105575810B (zh) | 晶体管的形成方法 | |
CN107785368A (zh) | 应变GeSnMOS器件及其制备方法、集成电路及计算机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |