CN104681436A

CN104681436A - Pmos晶体管的形成方法

Info

Publication number: CN104681436A
Application number: CN201310612563.1A
Authority: CN
Inventors: 三重野文健
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2013-11-26
Filing date: 2013-11-26
Publication date: 2015-06-03

Abstract

一种PMOS晶体管的形成方法，所述方法包括：提供半导体衬底；在半导体衬底上形成伪栅介质材料层和位于伪栅介质层表面的伪栅极，所述伪栅极覆盖部分伪栅介质材料层；在半导体衬底上形成介质层，所述介质层的表面与伪栅极的表面齐平；去除伪栅极和位于伪栅极下方的部分伪栅介质层，形成第一凹槽；对第一凹槽底部的进行等离子体注入形成注入区，所述等离子体能够增强载流子的迁移率；对注入区进行再结晶处理，去除注入区内的缺陷，使所述注入区成为沟道区；在所述第一凹槽内形成栅极结构，所述栅极结构包括位于第一凹槽内壁表面的栅介质层和位于所述栅介质层表面的栅极。采用上述方法可以提高PMOS晶体管的载流子迁移率。

Description

PMOS晶体管的形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种PMOS晶体管的形成方法。

背景技术

MOS晶体管是集成电路中最基础的电子元件，MOS晶体管的性能对整个芯片的性能有巨大的影响。

请参考图1，为现有技术的MOS晶体管的结构示意图。

所述MOS晶体管包括：半导体衬底10；位于所述半导体衬底10表面的栅极结构20，所述栅极结构20包括位于半导体衬底10表面的栅介质层21和位于所述栅介质层21表面的栅极22；位于栅极结构20两侧侧壁表面的侧墙30；位于所述栅极结构20两侧的半导体衬底10内的源极和漏极40。根据MOS晶体管内载流子类型不同，所述MOS管可以是NMOS晶体管或者PMOS晶体管，所述NMOS晶体管的载流子为电子，而PMOS晶体管的载流子为空穴。

现有技术中的MOS晶体管采用的半导体衬底的材料一般为硅，即所述MOS晶体管的栅极结构20下方的沟道区域材料为硅。

而由于NMOS晶体管中，载流子为电子，在硅中迁移率较大，使NMOS晶体管具有较高的饱和电流；而PMOS晶体管中，载流子为空穴，空穴在硅中的迁移率较低，导致PMOS晶体管的饱和电流较低，所述PMOS晶体管的性能有待进一步的提高。

发明内容

本发明解决的问题是提供一种PMOS晶体管的形成方法，能够提高形成的PMOS晶体管的性能。

为解决上述问题，本发明提供一种PMOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成伪栅介质材料层和位于所述伪栅介质层表面的伪栅极，所述伪栅极覆盖部分伪栅介质材料层；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅极的表面齐平；去除所述伪栅极和位于所述伪栅极下方的部分伪栅介质层，形成第一凹槽；对所述第一凹槽底部的进行等离子体注入形成注入区，所述等离子体注入所注入的等离子体能够增强载流子的迁移率；对所述注入区进行局部再结晶处理，去除所述注入区内的缺陷，使所述注入区成为沟道区；在所述第一凹槽内形成栅极结构，所述栅极结构包括位于第一凹槽内壁表面的栅介质层和位于所述栅介质层表面的栅极。

可选的，所述局部再结晶处理工艺使所述沟道区的材料为晶体材料。

可选的，所述局部再结晶处理工艺使所述沟道区的材料具有应力。

可选的，所述局部再结晶处理的方法为激光熔融退火工艺。

可选的，所述激光熔融退火工艺采用的激光波长为308nm～518nm，能量为1/cm²～3J/cm²，温度为850℃～1100℃，，退火时间为1s～20s。

可选的，所述半导体衬底的材料为单晶硅，所述等离子体注入离子为锗。

可选的，所述等离子体注入的锗等离子体的剂量小于1E17atom/cm²，注入能量小于3KeV，最大掺杂浓度位置与第一凹槽底部表面之间的距离小于1.6nm，形成的注入区内锗的掺杂浓度小于或等于55%。

可选的，所述注入区的材料为非晶锗硅，所述沟道区的材料为锗硅晶体。

可选的，还包括，在形成所述伪栅介质材料层之前，在所述半导体衬底表面形成阈值调整层和位于所述阈值调整层表面的本征层。

可选的，所述注入区位于所述本征层内。

可选的，所述阈值调整层的厚度为10nm～50nm。

可选的，所述阈值调整层的材料为SiGe，其中，Ge的浓度小于45%，阈值调整离子的掺杂浓度为5E17atom/cm³～5E18atom/cm³。

可选的，所述阈值调整层内还掺杂有C离子，所述C离子的掺杂浓度小于1%。

可选的，所述本征层的材料为SiGe，其中Ge浓度小于40%。

可选的，所述本征层的厚度为10nm～50nm。

可选的，所述本征层中，掺杂离子的浓度小于1E16atom/cm³。

可选的，还包括：在形成所述介质层之前，在所述伪栅极两侧的本征层内形成源漏区。

可选的，形成所述源极和漏极的方法包括：以所述伪栅极为掩膜，对所述伪栅极两侧的本征层内进行轻掺杂离子注入，形成轻掺杂区；在所述伪栅极侧壁表面形成侧墙；以所述伪栅极和侧墙为掩膜，对所述伪栅极和侧墙两侧的本征层内进行重掺杂离子注入，形成源漏区。

可选的，形成所述源极和漏极的方法包括：以所述伪栅极为掩膜，对所述伪栅极两侧的本征层内进行轻掺杂离子注入，形成轻掺杂区；在所述伪栅极侧壁表面形成侧墙；以所述伪栅极和侧墙为掩膜，刻蚀所述伪栅极和侧墙两侧的本征层，形成第二凹槽；在所述第二凹槽内形成源漏区。

可选的，还包括，形成所述伪栅极材料层之前，对半导体衬底进行尖峰离子注入，所述尖峰离子注入的掺杂离子为N型离子，所述注入离子的掺杂浓度为1E18atom/cm³～1E19atom/cm³。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案在半导体衬底上形成伪栅介质材料层和位于所述伪栅介质材料层表面的伪栅极，以及位于所述半导体衬底上形成介质层，所述介质层的表面与伪栅极的表面齐平；然后去除所述伪栅极及其下方的伪栅介质材料层，形成凹槽，对所述凹槽底部进行等离子体注入形成注入区，并且对所述注入区进行局部再结晶处理，使所述注入区内的材料的晶体结构重新排列形成晶体，晶体材料的晶格结构完整，没有缺陷，载流子在晶体材料中迁移的过程中，不会受到缺陷的散射作用。由于所述等离子体注入所注入的离子能够增强沟道区内载流子的迁移率，并且形成的沟道区内没有缺陷，从而可以使得最终形成的沟道区内载流子的迁移率增大，提高PMOS晶体管的性能。并且所述局部再结晶处理只针对所述注入区进行，不会影响到所述注入区以外的区域，从而避免影响晶体管沟道区域以外的部分的电性参数，避免在所述结晶处理过程中对晶体管其他电学性能产生不良的影响。

进一步的，所述局部再结晶工艺能够使所述沟道区的材料受到压应力作用，所述沟道区域内的压应力作用可以进一步提高空穴载流子的迁移率，提高PMOS晶体管的性能。

进一步的，所述局部再结晶处理的方法为激光熔融退火工艺。激光熔融退火工艺具有高能量，高效率，以及熔融深度可控的优点。通过激光熔融退火工艺可以短时间内使所述注入区内的材料形成熔融状态，在冷却过程中注入区内的材料通过液相外延生长完成从非晶到晶态的转变，从而完全消除所述注入区内的晶格缺陷。并且，所述激光熔融退火工艺可以较好的控制熔融退火的范围和深度，所以在退火过程中不会影响到半导体衬底等其他区域的材料，避免在退火过程中其他区域内的掺杂离子大量扩散，影响晶体管的其他性能。

附图说明

图1是本发明的现有技术的MOS晶体管的结构示意图；

图2至图13是本发明的实施例的PMOS晶体管的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术中形成的PMOS晶体管的性能需要进一步提高。

研究发现，PMOS晶体管的载流子空穴在锗硅中的迁移速率大于在硅中的迁移速率，采用锗硅材料作为晶体管的沟道材料可以提高PMOS晶体管的空穴迁移率，从而提高PMOS晶体管的饱和电流。在一个实施例中，可以通过在衬底上外延形成锗硅层，然后对所述锗硅层进行刻蚀，作为PMOS晶体管的沟道区域。但是采用外延工艺形成锗含量较高的锗硅层的产率较低、成本较高，并且采用外延工艺形成的锗硅层内的缺陷较多，会降低形成的晶体管的沟道区域的质量，影响晶体管的性能。

在一个实施例中，也可以通过等离子体注入工艺在硅衬底中注入锗离子，形成锗硅层，但是采用等离子体注入工艺会在所述衬底中造成大量的晶格损伤，影响载流子的迁移速率，并且所述锗硅层的表面具有缺陷，也会影响栅极结构与沟道区之间的界面质量，会影响PMOS晶体管的性能。可以通过常规的退火工艺来消除等离子体注入所带来的晶格损伤，但是需要较高的温度和较长时间，容易使形成的沟道区受到外界杂质的污染或者使沟道区的表面产生氧化，并且其他区域的材料也会由于长时间加热而电学参数变坏，影响形成的晶体管的性能。

本发明的技术方案提出一种PMOS晶体管的形成方法，仅对沟道区域的衬底进行离子注入，形成注入区，然后对所述注入区进行激光熔融退火处理，去除所述沟道区内的缺陷，使所述注入区成为沟道区，从而可以提高PMOS晶体管的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图2，提供半导体衬底100。

所述半导体衬底100的材料包括硅、锗、锗化硅等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。

本实施例中，所述半导体衬底100为单晶硅衬底，所述单晶硅衬底的晶面为(100)。在本发明的其他实施例中，所述半导体衬底100还可以是其他晶面的单晶硅衬底。

所述半导体衬底100内形成有N阱或N型穿通阻挡层（图中未示出）。所述阱区或者穿通阻挡层可以通过注入N型掺杂离子注入形成。所述N阱或N型穿通阻挡层可以与PMOS晶体管的沟道区域形成PN结，从而避免PMOS晶体管内产生由沟道区域向半导体衬底100内的漏电流。

本实施例中，还可以对所述半导体衬底100内进行尖峰离子注入，所述尖峰离子注入的类型为N型离子，例如P、As或S中的一种或几种，所述尖峰离子注入的掺杂浓度为1E18atom/cm³～1E19atom/cm³。所述尖峰离子注入可以避免形成的PMOS晶体管的源漏区发生穿通效应，从而可以提高PMOS晶体管的性能。

请参考图3，在所述半导体衬底100表面形成阈值调整层200。

具体的，形成的所述阈值调整层200的厚度可以是10nm～50nm，所述阈值调整层200的材料为SiGe，其中，Ge的浓度小于45%。采用SiGe材料作为阈值调整层200的材料，可以提高形成的PMOS晶体管的载流子迁移率。

所述阈值调整层200中具有阈值调整离子，所述阈值调整离子的掺杂浓度为5E17atom/cm³～5E18atom/cm³。所述阈值调整离子可以是N型或者P型掺杂离子。所述阈值调整离子为N型掺杂离子，例如：P、As或Sb中的一种或几种离子，可以提高待形成的PMOS晶体管的阈值电压；所述阈值调整离子为P型掺杂离子，例如：B、Ga或In中的一种或几种离子，可以降低待形成的PMOS晶体管的阈值电压。

在所述阈值调整层200中，还可以掺杂有C离子，所述C离子的掺杂浓度小于1%。由于上述阈值调整离子在所述阈值调整层200中的扩散主要依赖阈值调整层200中的间隙式缺陷进行，在所述阈值调整层200中掺杂C离子可以吸附所述阈值调整层200中的缺陷，形成缺陷团簇，使分离的间隙式缺陷大量减少，从而可以以抑制所述阈值调整层200中的阈值调整离子向外扩散，从而确保所述阈值调整层200对PMOS晶体管的阈值调整作用的稳定性，并且可以避免所述阈值调整层200中的阈值调整离子向相邻材料层中扩散，影响后续在所述阈值调整层200上形成的本征层中的掺杂离子浓度，导致所述本征层中的载流子迁移率下降。

本实施例中，所述阈值调整层200中的C离子的掺杂浓度为0.1%。

本实施例中，采用外延工艺形成所述阈值调整层200，并且在外延生长过程中，对所述阈值调整层200进行阈值调整离子掺杂和C离子掺杂。采用的外延工艺的反应温度为600℃～1100℃，压强为1托～500托，硅源气体是SiH₄或SiH₂Cl₂，锗源气体为GeH₄，还包括HCl气体以及H₂，其中硅源气体、锗源气体、HCl的流量均为1sccm～1000sccm，H₂的流量是10sccm～5000sccm；进行原位掺杂的C离子源为CH₄，流量为0.1sccm～50sccm；阈值调整离子源为B₂H₆，流量为0.1sccm～100sccm。

在本发明的其他实施例中，也可以在采用外延工艺形成锗硅层之后，采用离子注入工艺，对所述阈值调整层200进行阈值调整离子注入和C离子注入，形成所述阈值调整层200。

在本发明的其他实施例中，所述阈值调整层200的材料也可以是Si。

请参考图4，在所述阈值调整层200表面形成本征层300。

具体的，所述本征层300的材料为SiGe，其中Ge浓度小于40%，所述Ge含量小于40%是为了避免后续工艺中，对所述本征层300进行锗等离子注入，形成的注入区中Ge的含量过高。所述本征层300的厚度为10nm～50nm。采用SiGe材料作为本征层300的材料，可以提高形成的PMOS晶体管的载流子迁移率。

可以采用外延工艺形成所述本征层300，本发明的一个实施例中，采用的外延工艺的反应温度为600℃～1100℃，压强为1托～500托，硅源气体是SiH₄或SiH₂Cl₂，锗源气体为GeH₄，还包括HCl气体以及H₂，其中硅源气体、锗源气体、HCl的流量均为1sccm～1000sccm，H₂的流量是10sccm～5000sccm。

所述本征层300中，可能还会有少量从相邻的阈值调整层200中扩散过来的掺杂离子，所述掺杂离子的浓度远小于阈值调整层200中的掺杂离子浓度，所述本征层300中，掺杂离子的浓度小于1E16atom/cm³。由于所述本征层300中掺杂离子含量较少，所以，载流子在所述本征层300中受到的散射作用较少，从而具有较高的载流子迁移率，后续在所述本征层300中形成晶体管的沟道区，可以进一步提高PMOS晶体管的性能。

在本发明的其他实施例中，所述本征层300的材料也可以是Si。

在本发明的其他实施例中，也可以不形成所述阈值调整层200和本征层300。可以在所述半导体衬底100内进行阈值调整注入，后续直接在所述半导体衬底100表面形成PMOS晶体管。

在本发明的其他实施例中，也可以在半导体衬底100内进行阈值调整注入以后，在所述半导体衬底100表面形成本征层，后续在所述本征层表面形成PMOS晶体管。

请参考图5，在所述本征层300表面形成伪栅介质材料层401和位于所述伪栅介质层401表面的伪栅极402，所述伪栅极402覆盖部分伪栅介质材料层401。

所述伪栅介质材料层401的材料为SiO₂或SiON，所述伪栅极402的材料为多晶硅。

具体的，形成所述伪栅介质材料层401和伪栅极402的方法包括：采用化学气相沉积工艺，在所述本征层300表面依次形成伪栅介质材料层401和伪栅极材料层；在所述伪栅极材料层表面形成图形化掩膜层，所述图形化掩膜层的图形定义出后续形成的伪栅极的位置和尺寸；以所述图形化掩膜层为掩膜，刻蚀所述伪栅极材料层，形成伪栅极402。在本发明的其他实施例中，可以刻蚀所述伪栅极材料层402之后，继续刻蚀所述伪栅介质材料层401至所述本征层300表面。

本实施例中，所述伪栅极材料层402覆盖本征层300的表面，后续对本征层300内进行重掺杂离子注入，形成源漏。

请参考图6，以所述伪栅极402为掩膜，对所述伪栅极402两侧的本征层300内进行轻掺杂离子注入，形成轻掺杂区301。

所述待形成晶体管为PMOS晶体管，所以，所述轻掺杂离子注入的离子为P型离子，例如，B、Ga或In中的一种或几种离子。

本实施例中，所述轻掺杂离子为B，注入剂量为1E14atom/cm²～1E15atom/cm²，注入的能量范围为0.5KeV～4KeV，注入的倾斜角度范围为0度～15度。

所述轻掺杂区可以改善后续形成的PMOS晶体管的短沟道效应。

在本发明的其他实施例中，在形成所述轻掺杂区301之后，还可以进行晕环离子注入。所述晕环离子注入的方法包括：以所述伪栅极402为掩膜，在所述伪栅极402两侧的本征层300内进行晕环离子注入，形成包围所述轻掺杂区的晕环区。所述晕环注入的离子类型与MOS晶体管的类型相反，本发明的实施例中，所述晕环注入的离子为N型离子。

在本发明的其他实施例中，可以在进行晕环离子注入形成晕环区之后，再进行轻掺杂离子注入，形成轻掺杂区。在本发明的其他实施例中，还可以仅形成所述晕环区。

请参考图7，在所述伪栅极402侧壁表面形成侧墙403。

所述侧墙403可以是单层结构或多层堆叠结构。本实施例中，所述侧墙403为单层结构，具体的，所述侧墙403的材料为氮化硅。在本发明的其他实施例中，所述单层结构的侧墙403的材料还可以是氧化硅。在本发明的其他实施例中，所述侧墙还可以是多层堆叠结构，例如氧化硅-氮化硅结构，或者氧化硅-氮化硅-氧化硅结构。

所述侧墙403保护所述伪栅极402并且定义后续形成的源漏区与栅极结构之间的距离。

请参考图8，以所述伪栅极402和侧墙403为掩膜，对所述伪栅极402和侧墙403两侧的本征层300内进行重掺杂离子注入，形成源漏区302。

所述重掺杂离子注入的掺杂离子为P型离子，例如B、Ga或In中的一种或几种离子。

在本发明的其他实施例中，还可以形成抬高源漏区302。具体的，形成所述抬高源漏区302的方法包括：以所述伪栅极402和侧墙403为掩膜，刻蚀所述伪栅极402和侧墙403两侧的本征层300，形成第二凹槽；在所述第二凹槽内形成源漏材料层，所述源漏材料层的表面高于本征层300的表面；对所述源漏材料层进行重掺杂并退火，形成源漏区302。所述源漏材料层的材料可以是锗硅，可以提高对晶体管沟道区域的应力作用，从而提高晶体管的载流子迁移率，提高晶体管的性能。

请参考图9，在所述伪栅介质材料层401表面形成介质层500，所述介质层500的表面与伪栅极402的表面齐平。

由于本实施例中，未去除伪栅极402两侧的本征层300表面的伪栅介质材料层，所以，在所述伪栅介质材料层401表面直接形成介质层500。在本发明的其他实施例中，也可以去除所述伪栅极402两侧的本征层300表面的伪栅介质材料层，从而在所述本征层表面形成介质层500。

所述介质层500的材料为氧化硅、氮氧化硅、碳氧化硅、碳氮氧化硅等介质材料。

本实施例中，所述介质层500的材料为氧化硅。采用化学气相沉积工艺，在所述伪栅介质材料层401表面形成介质材料层，所述介质材料层还覆盖侧墙403和伪栅极402的顶部表面；以所述伪栅极402的顶部表面作为停止层，采用化学机械研磨工艺，对所述介质材料层进行平坦化，形成表面与伪栅极402表面齐平的介质层500。

请参考图10，去除所述伪栅极402（请参考图9）和位于所述伪栅极402下方的部分伪栅介质材料层401（请参考图9），形成第一凹槽501。

可以采用湿法刻蚀工艺或者干法刻蚀工艺去除所述伪栅极402和所述伪栅极402下方的部分伪栅介质材料层401。本实施例中，在所述介质层表面形成具有开口的掩膜层，所述开口暴露出伪栅极402的顶部表面；采用干法刻蚀工艺，沿所述开口刻蚀所述伪栅极402及其下方的伪栅介质材料层401，以本征层300表面作为刻蚀停止层，形成暴露出部分本征层300表面的第一凹槽501。所述干法刻蚀工艺采用的可是例子可以是CF₄、CH₂F₂、C₃F₈、C₃H₂F₆等含氟刻蚀气体中的一种或几种。

请参考图11，对所述第一凹槽501底部的进行等离子体注入，形成注入区502，所述等离子体能够增强载流子的迁移率。

本实施例中，所述等离子体注入离子为锗离子。

本实施例中，所述等离子体注入的剂量小于1E17atom/cm2，注入能量小于3KeV，最大掺杂浓度位置与第一凹槽501底部表面之间的距离小于1.6nm，形成的注入区内锗的掺杂浓度小于或等于55%。在所述本征层300内注入锗离子，提高所述本征层300内锗的含量，形成注入区502。本实施例中，所述锗的掺杂浓度为55%。在本发明的其他实施例中，所述注入区502内的锗含量大于50%。

所述等离子体注入会破坏本征层300内的晶格结构，使所述注入区502的材料成为非晶锗硅层，所述非晶锗硅层内存在大量由于离子注入产生的晶格缺陷，尤其在所述注入区502与本征层300的其他区域接触位置处的非晶结构和晶体结构的接触面上会存在大量的射程末端缺陷，所述缺陷会对载流子产生强烈的散射作用，从而降低载流子在所述注入区502内的迁移速率。

请参考图12，对所述注入区502（请参考图11）进行局部再结晶处理，去除所述注入区502内的缺陷，使所述注入区502成为沟道区503。

所述局部再结晶处理，可以将所述非晶结构的注入区502材料结晶化，从而可以降低所述注入区502内的缺陷数量，并且不会影响到注入区以外区域的材料性质。具体的，所述再结晶处理工艺可以使所述注入区502内的非晶锗硅成为锗硅晶体，从而使形成的沟道区503内部存在缺陷，从而提高所述沟道区内的载流子迁移率。而且，可以提高所述沟道区503表面的平整度，提高后续形成的栅极结构与沟道区503之间的界面质量。并且，所述再结晶处理，还可以使所述沟道区503的材料具有应力，进一步提高沟道区503内载流子的迁移率。

传统的半导体材料的再结晶处理过程，一般是采用高温退火工艺，将待结晶的材料加热至该材料的熔点以上，然后冷却结晶化，形成晶体结构。传统的高温退火工艺，需要将整个基片放入真空炉中，并且，所述高温退火工艺，需要较高温度和较长时间，在这个过程中，容易使基片表面遭到污染，而且，除了待结晶区域外，基片的其他区域的材料由于长时间加热，电学参数会变坏，例如晶体管源漏区域的掺杂离子大量扩散等，会导致晶体管其他性能变差，而且，常规的退火工艺即使在高达1150℃下退火仍然不能彻底消除结晶缺陷。

为了避免对在将注入区502内的非晶锗硅转变成锗硅晶体的过程中，对晶体管其他区域的材料产生影响，只可以对注入区502进行局部再结晶处理，并且所述再结晶处理的时间要短，可以避免在长时间的局部再结晶处理过程中，使注入区被外界杂质离子污染。

本实施例中，采用激光熔融退火工艺进行上述局部再结晶处理。使用高功率密度的激光辐照所述注入区502的表面，并且调整所述激光的辐照范围，避免对所述注入区502以外的区域造成影响。所述激光辐照可以使注入区502的温度急剧升高，当所述温度到达非晶锗硅的熔融阈值后，可以使所述注入区502内的材料形成熔融状态，在熔融状态下，所述注入区502内的材料通过液相外延生长，原子重新排列，使所述注入区502的材料完成从非晶到单晶态的转变，从而彻底消除所述注入区502内的晶格缺陷。并且，可以通过激光的入射深度和入射面积控制所述激光熔融退火工艺的退火深度和退火面积，使注入区502与本征层300界面上的锗硅材料完全熔融化再形成锗硅晶体，完全消除所述注入区502与本征层300接触面上的射程末端缺陷，使形成的沟道区503与本征层300之间的界面质量提高。并且由于所述激光熔融退火只对所述注入区502进行，所以不影响其他部分的本征层300及其下方的材料层，避免其他区域的材料层在高温下发生电性参数的变化。

具体的，所述激光熔融退火工艺采用的激光波长为308nm～518nm，能量为1J/cm²～3J/cm²，温度为850℃～1100℃。所述激光熔融退火工艺，使所述注入区502内的非晶锗硅成为晶体锗硅。本实施例中，所述激光的波长为308nm，能量为2.5J/cm²，温度为937℃，退火时间为1s～20s。

更进一步的，由于对所述本征层300内进一步注入锗等离子体，形成了所述注入区502，所以使得所述注入区502内的锗含量大于其周围的本征层300内的锗含量。由于所述注入区502内的非晶锗硅在重结晶过程中，在其下方的本征层表面采用液相外延形成晶体锗硅，从而形成的所述沟道区503底部的锗硅晶体的晶格常数以及锗硅原子的排列与本征层300内的晶格常数以及锗硅原子的排列相同。而由于所述注入区502内的锗离子含量大于本征层300内的锗离子含量，所以所述沟道区503内的锗-硅键的数量会大于本征层300中锗-硅键的数量，并且可能同时会形成部分锗-锗键，即会形成部分晶体锗结构。由于所述锗硅键的长度大于硅-硅键的长度，锗晶格的晶格常数大于与硅晶格的晶格常数，从而所述沟道区503会受到其周围的本征层300的压应力作用，沟道区503内的压应力可以进一步提高所述沟道区503内的空穴载流子的迁移率，从而进一步提高PMOS晶体管的性能。

在本发明的其他实施例中，所述注入区502通过再结晶处理之后，由于锗含量较高，还可能在最终形成的沟道区503表面形成锗晶体层，所述锗晶体层的晶格常数大于其下方的锗硅晶体的晶格常数，所以所述锗晶体层会受到更大的压应力的作用，使所述PMOS晶体管的空穴载流子在所述沟道区503表面的锗晶体层内具有更高的载流子迁移率。

请参考图13，在所述第一凹槽501（请参考图12）内形成栅极结构600，所述栅极结构600包括位于第一凹槽501内壁表面的栅介质层601和位于所述栅介质层601表面的栅极602。

形成所述栅极602的方法包括：形成覆盖所述第一凹槽501内壁和介质层500表面的栅介质材料层和位于所述栅极材料层表面并且填充满所述第一凹槽501的栅极材料层；以所述介质层500为停止层，对所述介质层500表面的栅介质材料层、栅极材料层进行平坦化，去除位于所述介质层500上方的栅介质材料层和栅极材料层，形成栅极结构600。所述栅极结构600包括位于第一凹槽501内壁表面的栅介质层601和位于所述栅介质层601表面的栅极602。

所述栅介质层601的材料为所述栅介质材料层的材料为HfO₂，HfSiO，HfSiON，HfTaO，HfZrO，Al₂O₃或ZrO₂中的一种或几种。

所述栅极602可以是单层结构，也可以是多层堆叠结构。本实施例中，所述栅极602为单层结构，所述栅极602的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。

在本发明的其他实施例中，所述栅极602可以是多层堆叠结构，例如，所述栅极602可以是TiAl层、位于所述TiAl层表面的TiN层以及位于所述TiN层表面的W层或Al层形成的堆叠结构。其中，所述TiAl层和TiN可以作为功函数层，调节所述栅极602的功函数。

综上所述，本发明的实施例在去除所述伪栅极及其下方的伪栅介质材料层，形成凹槽，对所述凹槽底部进行等离子体注入形成注入区，所述等离子体能够增强载流子的迁移率；并且，对所述注入区进行局部再结晶处理，使所述注入区内的材料的晶体结构重新排列，可以去除所述注入区中，由于离子注入造成的晶格缺陷形成沟道区，从而可以提高所述沟道区内的载流子的迁移率，并且所述局部再结晶处理不会影响到所述注入区以外的区域，从而避免影响晶体管沟道区域以外的部分的电性参数，避免在所述结晶处理过程中对晶体管其他电学性能产生不良的影响。并且，去除所述晶格缺陷之后形成沟道区，可以提高所述沟道区表面的平整度，从而提高后续在所述沟道区表面形成的栅极结构与沟道区之间的界面质量，提高PMOS晶体管的性能。而且，还可以通过所述局部再结晶工艺使所述沟道区域的材料受到压应力作用，所述沟道区域内的压应力作用可以进一步提高空穴载流子的迁移率，提高PMOS晶体管的性能。

本实施例中，所述局部再结晶处理的方法为激光熔融退火工艺。激光熔融退火工艺具有高能量，高效率，以及熔融深度可控的优点。通过激光熔融退火工艺可以短时间内使所述注入区内的材料形成熔融状态，注入区内的材料通过液相外延生长完成从非晶到单晶态的转变，消除所述注入区内的晶格缺陷。并且，所述激光熔融退火工艺可以较好的控制熔融退火的深度，从而可以是整个注入区都形成单晶态，从而可以完全消除注入区与本征层接触面上的射程末端缺陷，从而提高形成的沟道区的质量，提高PMOS的载流子在所述沟道区域内的迁移率，从而提高PMOS晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种PMOS晶体管的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成伪栅介质材料层和位于所述伪栅介质层表面的伪栅极，所述伪栅极覆盖部分伪栅介质材料层；

在所述半导体衬底上形成介质层，所述介质层的表面与伪栅极的表面齐平；

去除所述伪栅极和位于所述伪栅极下方的部分伪栅介质层，形成第一凹槽；

对所述第一凹槽底部的进行等离子体注入形成注入区，所述等离子体注入所注入的离子能够增强载流子的迁移率；

对所述注入区进行局部再结晶处理，去除所述注入区内的缺陷，使所述注入区成为沟道区；

在所述第一凹槽内形成栅极结构，所述栅极结构包括位于第一凹槽内壁表面的栅介质层和位于所述栅介质层表面的栅极。

2.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述局部再结晶处理工艺使所述沟道区的材料为晶体材料。

3.根据权利要求1或2所述的PMOS晶体管的形成方法，其特征在于，所述局部再结晶处理工艺使所述沟道区的材料受到压应力作用。

4.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述局部再结晶处理的方法为激光熔融退火工艺。

5.根据权利要求4所述的PMOS晶体管的形成方法，其特征在于，所述激光熔融退火工艺采用的激光波长为308nm～518nm，能量为1/cm²～3J/cm²，温度为850℃～1100℃，退火时间为1s～20s。

6.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述半导体衬底的材料为单晶硅，所述等离子体注入的离子为锗。

7.根据权利要求6所述的PMOS晶体管的形成方法，其特征在于，所述等离子体注入的锗等离子体的剂量小于1E17atom/cm²，注入能量小于3KeV，最大掺杂浓度位置与第一凹槽底部表面之间的距离小于1.6nm，形成的注入区内锗的掺杂浓度小于或等于55%。

8.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述注入区的材料为非晶锗硅，所述沟道区的材料为锗硅晶体。

9.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，还包括，在形成所述伪栅介质材料层之前，在所述半导体衬底表面形成阈值调整层和位于所述阈值调整层表面的本征层。

10.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述注入区位于所述本征层内。

11.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述阈值调整层的厚度为10nm～50nm。

12.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述阈值调整层的材料为SiGe，其中，Ge的浓度小于45%，阈值调整离子的掺杂浓度为5E17atom/cm³～5E18atom/cm³。

13.根据权利要求12所述的PMOS晶体管的形成方法，其特征在于，所述阈值调整层内还掺杂有C离子，所述C离子的掺杂浓度小于1%。

14.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述本征层的材料为SiGe，其中Ge浓度小于40%。

15.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述本征层的厚度为10nm～50nm。

16.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述本征层中，掺杂离子的浓度小于1E16atom/cm³。

17.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，还包括：在形成所述介质层之前，在所述伪栅极两侧的本征层内形成源漏区。

18.根据权利要求17所述的PMOS晶体管的形成方法，其特征在于，形成所述源极和漏极的方法包括：以所述伪栅极为掩膜，对所述伪栅极两侧的本征层内进行轻掺杂离子注入，形成轻掺杂区；在所述伪栅极侧壁表面形成侧墙；以所述伪栅极和侧墙为掩膜，对所述伪栅极和侧墙两侧的本征层内进行重掺杂离子注入，形成源漏区。

19.根据权利要求17所述的PMOS晶体管的形成方法，其特征在于，形成所述源极和漏极的方法包括：以所述伪栅极为掩膜，对所述伪栅极两侧的本征层内进行轻掺杂离子注入，形成轻掺杂区；在所述伪栅极侧壁表面形成侧墙；以所述伪栅极和侧墙为掩膜，刻蚀所述伪栅极和侧墙两侧的本征层，形成第二凹槽；在所述第二凹槽内形成源漏区。

20.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，还包括，形成所述伪栅极材料层之前，对半导体衬底进行尖峰离子注入，所述尖峰离子注入的掺杂离子为N型离子，所述注入离子的掺杂浓度为1E18atom/cm³～1E19atom/cm³。